JP3510536B2 - 不揮発性半導体記憶装置及びプログラムを記憶した記憶媒体 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的に書き替え
可能な不揮発性半導体記憶素子からなるフューズセルを
有する不揮発性半導体記憶装置及びそれに用いられるプ
ログラムを記憶した記憶媒体に関する。

【０００２】

【従来の技術】従来の不揮発性半導体記憶装置において
は、電気的に書き替え可能な不揮発性半導体記憶素子を
用いたフューズセルが設けられている。このフューズセ
ルは、リダンダンシ切り替え情報や製品機能の切り替え
情報の記憶を目的として設けられている。

【０００３】図６は従来のフューズセルを有する不揮発
性半導体記憶装置の構成を示すブロック図である。ここ
では、フューズセルの記憶情報を判定する回路の構成、
及び不揮発性半導体記憶装置を「電気的書き込み消去可
能な製品」として出荷するか、あるいは「電気的書き込
みが一度だけ可能な製品」として出荷するかという機能
切り替え用に、フューズセルの記憶情報を用いる場合の
構成を示している。

【０００４】図６において、フューズセル６０１は、電
気的に書き替え可能な不揮発性半導体記憶素子からな
り、自身のしきい値レベルが高いか低いかという違いを
記憶情報として保持する。センス回路６０２は、フュー
ズセル６０１に接続され、フューズセル６０１のしきい
値レベルが高い状態（オフセル）か低い状態（オンセ
ル）かを検知して、フューズセル６０１の記憶情報を出
力する。ゲートドライバ６０３は、フューズセル６０１
のゲート端子に接続され、フューズセル６０１の読み出
し時に電源電圧ＶCCでフューズセル６０１のゲート端子
を駆動する。

【０００５】フューズ書き込み回路６０４は、フューズ
セル６０１に接続され、フューズセル６０１のしきい値
レベルを上げる機能を有する。フューズ消去回路６０５
は、フューズセル６０１に接続され、フューズセル６０
１のしきい値レベルを下げる機能を有する。

【０００６】メインメモリ領域消去活性制御回路６０６
は、センス回路６０２に接続され、メインメモリ領域６
０８を消去するための消去フラグが成立したとき、フュ
ーズセル６０１の記憶情報に応じて消去動作を開始する
かどうかの判断をし、メインメモリ領域消去活性信号を
成立させる。メインメモリ領域消去回路６０７は、メイ
ンメモリ領域消去活性信号を受けて、メインメモリ領域
６０８の消去動作を行う。

【０００７】図７は、フューズセル６０１のしきい値レ
ベルと読み出し時にフューズセル６０１のゲート端子に
印加する電圧レベルとの関係を示す図である。フューズ
セル６０１は、拡散上がりでイニシャルしきい値レベル
Ｖthinit（３Ｖ程度）というしきい値レベルを持ってい
る。

【０００８】従来、電源電圧ＶCCが５Ｖであったときに
は、フューズセル６０１のゲート端子に電源電圧ＶCCを
印加することによって、イニシャルしきい値レベルを持
つフューズセルを確実にオンセルとすることができた
が、近年、低電圧化が進み電源電圧ＶCCが２〜４Ｖとな
ったため、フューズセル６０１のゲート端子に電源電圧
ＶCCを印加しても、イニシャルしきい値レベルＶthinit
を持つフューズセル６０１を確実にオンセル又はオフセ
ルとすることができなくなってきた。

【０００９】そこで、まずフューズセル６０１に対して
フューズ消去回路６０５を用いて消去動作を行うことに
よりしきい値レベルを１Ｖ程度まで下げ、このしきい値
レベルをデフォルトしきい値レベルＶthdef とする。フ
ューズセル６０１の持つしきい値レベルが上記デフォル
トしきい値レベルＶthdef のとき、ゲートドライバ６０
３を介してフューズセル６０１のゲート端子に２〜４Ｖ
の電源電圧ＶCCを印加すると、フューズセル６０１はオ
ンセルとなり、このときセンス回路６０２は「High」情
報を出力する。

【００１０】フューズ記憶情報の変更を行う場合は、フ
ューズセル６０１に対してフューズ書き込み回路６０４
を用いて書き込み動作を行うことによりしきい値レベル
を５Ｖ程度に上げ、このしきい値レベルをトリミング後
しきい値レベルＶthtrimとする。フューズセル６０１の
持つしきい値レベルが上記トリミング後しきい値レベル
Ｖthtrimのとき、フューズセル６０１のゲート端子に電
源電圧ＶCCを印加すると、フューズセル６０１はオフセ
ルとなり、このときセンス回路６０２は「Low」情報を
出力する。

【００１１】メインメモリ領域６０８に対する消去動作
を行う場合は、メインメモリ領域消去活性制御回路６０
６における消去フラグが成立したときにセンス回路６０
２の出力情報を確認し、センス回路６０２が「High」情
報を出力していた場合にはメインメモリ領域消去活性信
号を成立させ、「Low 」情報を出力していたときには不
成立とする。

【００１２】このメインメモリ領域消去活性信号の成立
を受けて、メインメモリ領域消去回路６０７が活性化さ
れ、メインメモリ領域６０８の消去動作を開始するとい
う制御を行う。

【００１３】上記のようにフューズセル６０１を、まず
フューズ消去回路６０５を用いてイニシャルしきい値レ
ベルを持つフューズセル６０１をオンセル（デフォルト
しきい値レベルＶthdef ）とする。これにより、出荷直
前までの工程においては、メインメモリ領域６０８を電
気的に書き込み消去可能な領域としてテストすることが
可能となる。

【００１４】従って、この不揮発性半導体記憶装置を電
気的書き込み消去可能な製品として出荷する場合はその
まま出荷する。また、電気的書き込みを一度だけ可能な
製品として出荷する場合は、フューズセル６０１を書き
込み回路６０４を用いて、オフセル（トリミング後しき
い値レベルＶthtrim）とし、メインメモリ領域消去回路
６０７を活性化しない状態にした後、出荷するという手
順をとっていた。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来技術には、次のような問題点があった。第１の問題点
は、フューズセルを設定するための制御回路が大規模に
なるということである。その理由は、拡散上がりのしき
い値Ｖthinitを持つフューズセルがオンセルであるかオ
フセルであるかを容易に判定することができないことか
ら、フューズセルのしきい値レベルを完全にオンセルと
するための消去回路と、完全にオフセルとするための書
き込み回路との両方を必要とするためである。

【００１６】第２の問題点は、フューズセルを設定する
ために時間がかかるということである。その理由は、拡
散上がりのしきい値Ｖthinitを持つフューズセルがオン
セルであるかオフセルであるかを容易に判定することが
できないことから、完全にオンセルであると判定できる
デフォルトしきい値レベルまでフューズセルを一旦消去
するという工程が必要となるためである。

【００１７】第３の問題点は、上記のようなフューズセ
ルの記憶情報の使い方をしたとき、フューズセルを消去
するテスト方法を解析することによって、出荷した後に
フューズデータが書き戻されてしまい、メインメモリ領
域に記憶されている情報を書き替えられてしまうという
安全対策上の問題である。その理由は、工場でのテスト
機能として、フューズセルのしきい値レベルを制御する
ための書き込み回路と消去回路との両方を有しているこ
とにある。

【００１８】従って、本発明は、以上の問題点を解決す
ることのできる不揮発性半導体記憶装置を提供するもの
である。

【００１９】

【課題を解決するための手段】かかる目的を達成するた
めに、本発明による不揮発性半導体記憶装置は、電気的
に書き込み消去可能な不揮発性半導体記憶素子からなる
フューズセルと、フューズセルのしきい値レベルを検知
してフューズセルがオンセルであるかオフセルであるか
を判定するセンス手段と、フューズセルのゲート端子を
駆動するゲートドライバ手段と、フューズセルの読み出
し時にゲートドライバ手段がゲート端子に印加する読み
出し電圧を発生する読み出し電圧発生手段と、フューズ
セルを消去しフューズセルの持つしきい値レベルを低下
させるフューズセル消去手段とを設けてなり、読み出し
電圧発生手段が出力する読み出し電圧は、フューズセル
が拡散直後を示すイニシャルしきい値レベルを持つとき
フューズセルをセンス手段がオフセルと判定できる電圧
であることを特徴とするものである。

【００２０】また、本発明による他の不揮発性半導体記
憶装置は、電気的に書き込み消去可能な不揮発性半導体
記憶素子を用いたフューズセルと、フューズセルのしき
い値レベルを検知してフューズセルがオンセルであるか
オフセルであるかを判定するセンス手段と、フューズセ
ルのゲート端子を駆動するゲートドライバ手段と、フュ
ーズセルのデジット線に接続されフューズセルの読み出
し時に電源電圧から電流を供給する読み出し時電流源手
段と、フューズセルを消去しフューズセルの持つしきい
値レベルを低下させるフューズセル消去手段とを設けて
なり、読み出し時電流源手段の出力する電流量は、拡散
直後を示すイニシャルしきい値レベルを持つフューズセ
ルをセンス手段がオフセルと判定できる電流量に設定さ
れていることを特徴とするものである。

【００２１】また、本発明による記憶媒体は、電気的に
書き込み消去可能な不揮発性半導体記憶素子からなるフ
ューズセルのしきい値レベルを検知してフューズセルが
オンセルであるかオフセルであるかを判定する判定処理
と、フューズセルのゲート端子を駆動する駆動処理と、
フューズセルの読み出し時に駆動処理によりゲート端子
に印加する読み出し電圧を発生する読み出し電圧発生処
理と、フューズセルを消去しフューズセルの持つしきい
値レベルを低下させるフューズセル消去処理とを実行す
るためのプログラムを記憶し、読み出し電圧発生処理に
より発生する読み出し電圧は、フューズセルが拡散直後
を示すイニシャルしきい値レベルを持つとき、このフュ
ーズセルをセンス手段がオフセルであると判定できる電
圧であることを特徴とする。

【００２２】また、本発明による他の記憶媒体は、電気
的に書き込み消去可能な不揮発性半導体記憶素子を用い
たフューズセルのしきい値レベルを検知してフューズセ
ルがオンセルであるかオフセルであるかを判定する判定
処理と、フューズセルのゲート端子を駆動する駆動処理
と、フューズセルのデジット線に接続されフューズセル
の読み出し時に電源電圧から電流を供給する電流供給処
理と、フューズセルを消去しフューズセルの持つしきい
値レベルを低下させる機能を有するフューズセル消去処
理とを実行するためのプログラムを記憶し、電流供給処
理により供給する電流量は、拡散直後を示すイニシャル
しきい値レベルを持つフューズセルを判定処理がオフセ
ルであると判定できる電流量に設定されているものであ
る。

【００２３】さらに、不揮発性半導体記憶装置及び記憶
媒体においては、判定に応じてメインメモリ領域の消去
を制御するようにしてよい。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１は本発明の第１の実施の形態によ
るフューズセルを有する不揮発性半導体記憶装置の構成
を示すブロック図である。ここでは、フューズセルの記
憶情報を判定する回路の構成、及び不揮発性半導体記憶
装置を「電気的書き込み消去可能な製品」として出荷す
るか、あるいは「電気的書き込みが一度だけ可能な製
品」として出荷するかという機能切り替え用に、フュー
ズセルの記憶情報を用いる場合の構成を示している。

【００２５】図１において、本実施の形態による不揮発
性半導体記憶装置は、電気的に書き換え可能な不揮発性
半導体記憶素子からなるフューズセル１０１と、フュー
ズセル１０１に接続されフューズセル１０１のしきい値
レベルを検知してオンセル、オフセルを判定するセンス
回路１０２と、フューズセル１０１に接続されフューズ
セル１０１のゲート端子を駆動するゲートドライバ１０
３と、ゲートドライバ１０３に接続されフューズセルの
読み出し時に読み出し電圧ＶFUSEREADを作成してゲート
ドライバ１０３に伝達する読み出し電圧発生回路１０４
と、フューズセル１０１に接続されフューズセル１０１
を電気的に消去する（しきい値レベルを低下させる）フ
ューズ消去回路１０５とを設けたことを特徴とする。

【００２６】そして、メインメモリ領域消去活性制御回
路１０６は、センス回路１０２に接続されメインメモリ
領域１０８を消去するための消去フラグが成立したと
き、フューズセル１０１の記憶情報に応じてメインメモ
リ領域１０８の消去動作を開始するかどうかの判断を
し、メインメモリ領域消去活性信号を出力する。

【００２７】メインメモリ領域消去回路１０７は、メイ
ンメモリ領域消去活性信号を受けて、メインメモリ領域
１０８の消去動作を行う。

【００２８】図２は読み出し電圧発生回路１０４の構成
例を示すブロック図である。読み出し電圧発生回路１０
４は、ＶCCレベル検知回路２０１、出力レベル制御論理
回路２０２、ＰchＭＯＳトランジスタ２０３及びＮchＭ
ＯＳトランジスタ２０４から構成される。

【００２９】ＶCCレベル検知回路２０１は、電源電圧Ｖ
CCのレベルが高いとき、即ち、イニシャルしきい値レベ
ルを持つフューズセル１０１のゲート端子に電源電圧Ｖ
CCを印加してもセンス回路１０２がオフセルと検知でき
ないレベルのときは、出力信号ＣＨＫＶCCを「High」に
し、逆に電源電圧ＶCCのレベルが低いときには、「Low
」にする。

【００３０】出力レベル制御論理回路２０２は、フュー
ズセル読み出し活性信号TFREADが「High」かつ上記ＣＨ
ＫＶCC信号が「High」の条件のとき以外は、「Low 」デ
ータを出力し、上記条件が揃ったときには「High」デー
タを出力する。これにより、読み出し時ゲート電圧ＶFU
SEREADには、出力レベル制御論理白段２０２の出力が
「High」のときには「ＶCC−α」が与えられ、「Low 」
のときには「ＶCC」が与えられる。

【００３１】次に動作について説明する。フューズセル
１０１は、図３に示すように拡散上がりでＶthinit（３
Ｖ程度）というしきい値レベルを持っている。そこで、
フューズセル１０１を読み出すときには読み出し電圧発
生回路１０４で読み出し電圧ＶFUSEREAD（図３の２Ｖ程
度）を作成し、ゲートドライバ１０３を介してフューズ
セル１０１のゲート端子に印加する。すると、センス回
路１０２はフューズセル１０１がオフセルであることを
検知して「High」情報を出力する。

【００３２】フューズ記憶情報の変更を行う際には、フ
ューズセル１０１をフューズ消去回路１０５を用いて消
去することにより、電圧ＶFUSEREADをフューズセル１０
１のゲート端子に印加してもオンするしきい値レベルＶ
thtrim（図３の０〜１Ｖ程度）までしきい値を低下させ
る。これにより、フューズセル１０１の読み出しを行っ
たとき、フューズセル１０１は、センス回路１０２を介
して「Low 」情報を出力する。

【００３３】メインメモリ領域消去活性制御回路１０６
は、センス回路１０２の判定結果に応じて、メインメモ
リ領域１０８に対する消去動作の可否制御を行う。即
ち、消去フラグが成立したとき、センス回路１０２が、
フューズセル１０１のしきい値レベルがイニシャルしき
い値レベルＶthinitであるとき、即ち、「High」情報を
出力しているときには、メインメモリ領域消去活性信号
を成立させて、メインメモリ領域１０８に対する消去動
作を許可する。

【００３４】また、センス回路１０２が、フューズセル
１０１のしきい値レベルがトリミング後しきい値レベル
Ｖthtrimであるとき、即ち、「Low 」情報を出力してい
るときには、メインメモリ領域消去活性信号を成立させ
ず、メインメモリ領域１０１に対する消去動作を禁止す
るという制御を行う。

【００３５】以上説明したように、本実施の形態におい
ては、フューズセル１０１が拡散上がりのイニシャルし
きい値レベルをもつときには、読み出し電圧発生回路１
０４で作成される読み出し電圧ＶFUSEREADを、ゲートド
ライバ１０３を介してフューズセル１０１のゲート端子
に印加すると、センス回路１０２はフューズセル１０１
をオフセルであると判定する。また、フューズ記憶情報
を変更する場合は、フューズ消去回路１０５によってフ
ューズセル１０１を消去し、しきい値レベルを下げるこ
とにより、センス回路１０２はフューズセル１０１をオ
ンセルであると判定するようになる。

【００３６】従って、本実施の形態によれば、従来例の
ようにテスト工程で必ずフューズセルをデフォルトしき
い値レベルの設定の目的で消去し、記憶情報の変更時に
のみ書き込みをするというような複雑なフューズ記憶情
報の設定を必要とせず、消去動作のみでフューズ記憶情
報のオン、オフ切り替えを制御することが可能なため、
フューズ情報設定用の制御回路の複雑化、フューズ情報
設定手順の複雑化をなくすことができるという利点があ
る。

【００３７】また、イニシャルしきい値レベルを持つフ
ューズセルを読み出す方法として、読み出し時にフュー
ズセルのゲート端子にセンス回路がオンセルであると判
定できる高い電圧を印加し、記憶情報の変更のためにし
きい値を上昇させる手段のみを持たせるという方法も考
えられるが、電源電圧の低電圧化が進むにつれて読み出
し時にフューズセルのゲート端子を駆動する電圧を電源
電圧から昇圧して作るためには、チャージポンプ回路や
ブースト回路のような巨大な昇圧容量を必要とする回路
が必要となり、フューズセル設定用の制御回路が大規模
になるという問題がある。そのため本実施の形態ではフ
ューズセルのゲート端子に印加するレベルを電源電圧か
ら降圧して作る手段を採用している。

【００３８】図４は本発明の第２の実施の形態によるフ
ューズセルを有する不揮発性半導体記憶装置の構成を示
すブロック図である。ここでは、フューズセルの記憶情
報を判定する回路の構成、及び不揮発性半導体記憶装置
を「電気的書き込み消去可能な製品」として出荷する
か、あるいは「電気的書き込みが一度だけ可能な製品」
として出荷するかという機能切り替え用に、フューズセ
ルの記憶情報を用いる場合の構成を示している。

【００３９】第１の実施の形態と比較すると、イニシャ
ルしきい値レベルを持つフューズセルをオフセルとして
読み出す手段が異なっており、第１の実施の形態では、
フューズセルを読み出すときにフューズセルのゲート端
子に印加する電圧を制御する手段を有していたが、本実
施の形態においては、ゲート端子に印加する電圧は電源
電圧ＶCCのままとし、代わりに読み出し時にフューズセ
ルのデジット線DIGFUSE に対して電流を供給する手段を
設けることによって、同様の効果を得るようにしてい
る。

【００４０】図４において、本実施の形態による不揮発
性半導体記憶装置は、電気的に書き換え可能な不揮発性
半導体記憶素子からなるフューズセル４０１と、フュー
ズセル４０１に接続されフューズセル４０１のしきい値
レベルを検知してオンセル、オフセルを判定するセンス
回路４０２と、フューズセル４０１に接続されフューズ
セル４０１のゲート端子を電源電圧ＶCCで駆動するゲー
トドライバ４０３と、フューズセル４０１に接続されフ
ューズセル４０１を電気的に消去する（しきい値レベル
を低下させる）フューズ消去回路４０４と、フューズセ
ルの読み出し時に活性化され、ＶCCからフューズセルの
デジット線DIGFUSE に向けて電流を供給する読み出し時
電流源４０８とを設けたことを特徴とする。

【００４１】そして、メインメモリ領域消去活性制御回
路４０５は、センス回路４０２に接続され消去フラグが
成立したときフューズセル４０１の記憶情報に応じてメ
インメモリ領域４０７に対する消去動作を開始するかど
うかの判断をし、メインメモリ領域消去活性信号を出力
する。

【００４２】メインメモリ領域消去回路４０６は、メイ
ンメモリ領域消去活性信号を受けて、メインメモリ領域
４０７の消去動作を行う。

【００４３】図５は本実施の形態における読み出し時電
流源４０８の構成例を示す回路図である。読み出し時電
流源４０８は、ＰchＭＯＳトランジスタ５０１及びＮch
ＭＯＳトランジスタ５０２〜５０４から構成される。

【００４４】この読み出し時電流源４０８は、フューズ
セル読み出し活性信号TFREADが「High」になると活性化
され、電源電圧ＶCCが高いレベルのとき、即ち、３つの
ＮchＭＯＳトランジスタ５０２〜５０４の持つしきい値
の和で表されるレベルを超すレベルのとき、フューズセ
ルデジット線DIGFUSE へ向けて電流を供給する。即ち、
電源電圧ＶCCが、イニシャルしきい値レベルを持つフュ
ーズセルのゲート端子に印加してもフューズセルがオン
してしまうようなレベルであることを検知して、フュー
ズセルデジット線DIGFUSE へ電流を供給するという制御
を行う。

【００４５】次に動作について説明する。フューズセル
４０１は、拡散上がりでＶthinit（３Ｖ程度）というし
きい値レベルを持っている。読み出しを行うときには、
ゲートドライバ４０３でフューズセル４０１のゲート端
子を電源電圧ＶCCで駆動する。

【００４６】電源電圧ＶCCが４Ｖのとき、イニシャルし
きい値レベルＶthinitを持つフューズセル４０１はオン
セルとなり、フューズセル４０２の持つしきい値レベル
Ｖthinitとゲートに印加されている電圧ＶCCとの差（△
Ｖth＝１Ｖ）に相当するオンセル電流を流すが、読み出
し時電流源４０８が電源電圧ＶCCから上記オンセル電流
と同等に設定した電流をフューズセルデジット線DIGFUS
E へ向けて流すため、センス回路４０２はフューズセル
４０２を擬似的にオフセルであると判断して「High」情
報を出力する。

【００４７】フューズ記憶情報の変更を行う場合は、フ
ューズセル４０１をフューズ消去回路４０４を用いて消
去することにより、電源電圧ＶCCをフューズセル４０１
のゲート端子に印加してもセンス回路４０２がオンセル
であると判断するしきい値レベルＶthtrim（０Ｖ程度）
までしきい値レベルを低下させる。これにより、フュー
ズセル４０１の読み出しを行ったとき、フューズセル４
０１はセンス回路４０２を介して「Low 」情報を出力す
る。

【００４８】メインメモリ領域消去活性制御回路４０５
は、センス回路４０２の判定結果に応じて、メインメモ
リ領域４０７に対する消去動作の可否制御を行う。即
ち、消去フラグが成立したとき、センス回路４０２が、
フューズセルのしきい値レベルがイニシャルしきい値レ
ベルＶthinitであること、即ち、「High」情報を出力し
ているときには、メインメモリ領域消去活性信号を成立
させて、メモリアレイ領域４０７に対する消去動作を許
可する。

【００４９】また、センス回路４０２が、フューズセル
４０１のしきい値レベルがトリミング後しきい値レベル
Ｖthtrimであること、即ち、「Low 」情報を出力してい
るときには、メインメモリ領域消去活性信号を成立させ
ず、メモリメモリ領域４０７に対する消去動作を禁止す
るという制御を行っている。

【００５０】次に、本発明による記憶媒体について説明
する。図１、図４の各実施の形態よる前述した動作をＣ
ＰＵとメモリからなるコンピュータシステムを用いて実
行することができる。その場合、上述した動作を実行す
るためのプログラムを記憶した上記メモリは本発明によ
る記憶媒体を構成することになる。

【００５１】この記憶媒体としては、半導体記憶装置、
光磁気ディスク、光ディスク、磁気記録媒体等を用いる
ことができる。これらの記憶媒体をＲＯＭ、ＲＡＭ、Ｃ
Ｄ−ＲＯＭ、磁気テープ、磁気カード、メモリカード等
に構成して用いることができる。

【００５２】

【発明の効果】第１の効果は、フューズセルを設定する
ための制御回路を縮小できるという点である。その理由
は、拡散上がりのイニシャルしきい値レベルを持つフュ
ーズセルを確実にオフセルとして判定する電圧ＶFUSERE
ADをフューズセルのゲート端子に入力する、あるいはゲ
ート端子に印加する電圧は電源電圧ＶCCのままとし、読
み出し時にフューズセルのデジット線DIGFUSE に対して
電流を供給することにより、読み出し動作を行うので、
フューズセルのしきい値レベルの設定を消去手段のみで
行うことが可能となり、フューズセルを書き込む手段を
必要としないためである。

【００５３】第２の効果は、フューズセルを設定するた
めのテスト時間を短縮できるという点である。その理由
は、拡散上がりのイニシャルしきい値レベルを持つフュ
ーズセルを確実にオフセルとして判定する電圧ＶFUSERE
ADをフューズセルのゲート端子に入力する、あるいはゲ
ート端子に印加する電圧は電源電圧ＶCCのままとし、読
み出し時にフューズセルのデジット線DIGFUSE に対して
電流を供給することにより、読み出し動作を行うので、
フューズセルのしきい値レベルをデフォルトしきい値レ
ベルに設定するテスト時間を省略することができるため
である。

【００５４】第３の効果は、フューズセル設定した後に
フューズセル情報の書き替えを確実に不可能にできると
いう点である。その理由は、フューズセルを書き込む手
段を有していないためである。このため、電気的書き込
み消去可能な不揮発性半導体記憶装置を、電気的書き込
み消去可能な製品として出荷するか、あるいは電気的書
き込みが一度だけ可能な製品として出荷するか、という
機能切り替え用にフューズセルの記憶情報を使うとき、
電気的書き込みが一度だけ可能な製品として出荷した製
品を、電気的書き替え可能な製品に変更されることを防
ぐことができる。

【００５５】また、センス手段の判定に応じてメインメ
モリ領域の消去を制御する消去制御手段を設けることに
より、フューズセルの記憶情報を用いて上記機能切り替
えを行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による不揮発性半導
体記憶装置の構成を示すブロック図である。

【図２】図１における読み出し電圧発生回路の構成例を
示す回路構成図である。

【図３】本発明の第１の実施の形態による動作を説明す
るための特性図である。

【図４】本発明の第２の実施の形態による不揮発性半導
体記憶装置の構成を示すブロッ図である。

【図５】図４における読み出し時電流源の構成例を示す
回路構成図である。

【図６】従来の不揮発性半導体記憶装置の構成を示すブ
ロッ図である。

【図７】従来の不揮発性半導体記憶装置の動作を説明す
るための特性図である。

【符号の説明】

１０１、４０１ フューズセル １０２、４０２ センス回路 １０３、４０３ ゲートドライバ １０４ 読み出し電圧発生回路 １０５、４０４ フューズ消去回路 １０６、４０５ メインメモリ消去活性制御回路 １０７、４０６ メインメモリ領域消去回路 １０８、４０７ メインメモリ領域 ４０８ 読み出し時電流源

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 16/00 - 16/34

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 電気的に書き込み消去可能な不揮発性半
   導体記憶素子からなるフューズセルと、 前記フューズセルのしきい値レベルを検知して前記フュ
   ーズセルがオンセルであるかオフセルであるかを判定す
   るセンス手段と、 前記フューズセルのゲート端子を駆動するゲートドライ
   バ手段と、 前記フューズセルの読み出し時に前記ゲートドライバ手
   段が前記ゲート端子に印加する読み出し電圧を発生する
   読み出し電圧発生手段と、 前記フューズセルを消去し前記フューズセルの持つしき
   い値レベルを低下させるフューズセル消去手段とを設け
   てなり、 前記読み出し電圧発生手段が発生する読み出し電圧は、
   前記フューズセルが拡散直後を示すイニシャルしきい値
   レベルを持つとき、前記フューズセルを前記センス手段
   がオフセルであると判定できる電圧であることを特徴と
   する不揮発性半導体記憶装置。
2. 【請求項２】 電気的に書き込み消去可能な不揮発性半
   導体記憶素子からなるフューズセルと、 前記フューズセルのしきい値レベルを検知して前記フュ
   ーズセルがオンセルであるかオフセルであるかを判定す
   るセンス手段と、 前記フューズセルのゲート端子を駆動するゲートドライ
   バ手段と、 前記フューズセルのデジット線に接続され前記フューズ
   セルの読み出し時に電源電圧に基づく電流を供給する読
   み出し時電流源手段と、 前記フューズセルを消去し前記フューズセルの持つしき
   い値レベルを低下させるフューズセル消去手段とを設け
   てなり、 前記読み出し時電流源手段の出力する電流量は、拡散直
   後を示すイニシャルしきい値レベルを持つフューズセル
   を前記センス手段がオフセルと判定できる電流量に設定
   されていることを特徴とする不揮発性半導体記憶装置。
3. 【請求項３】 前記センス手段の判定に応じてメインメ
   モリ領域を消去する消去制御手段を設けたことを特徴と
   する請求項１又は２記載の不揮発性半導体記憶装置。
4. 【請求項４】 電気的に書き込み消去可能な不揮発性半
   導体記憶素子からなるフューズセルのしきい値レベルを
   検知して前記フューズセルがオンセルであるかオフセル
   であるかを判定する判定処理と、 前記フューズセルのゲート端子を駆動する駆動処理と、 前記フューズセルの読み出し時に前記駆動処理により前
   記ゲート端子に印加する読み出し電圧を発生する読み出
   し電圧発生処理と、 前記フューズセルを消去し前記フューズセルの持つしき
   い値レベルを低下させるフューズセル消去処理とを実行
   するためのプログラムを記憶し、 前記読み出し電圧発生処理により発生する読み出し電圧
   は、前記フューズセルが拡散直後を示すイニシャルしき
   い値レベルを持つとき、当該フューズセルを前記センス
   手段がオフセルであると判定できる電圧であることを特
   徴とするプログラムを記憶した記憶媒体。
5. 【請求項５】 電気的に書き込み消去可能な不揮発性半
   導体記憶素子からなるフューズセルのしきい値レベルを
   検知して前記フューズセルがオンセルであるかオフセル
   であるかを判定する判定処理と、 前記フューズセルのゲート端子を駆動する駆動処理と、 前記フューズセルのデジット線に接続され前記フューズ
   セルの読み出し時に電源電圧に基づく電流を供給する電
   流供給処理と、 前記フューズセルを消去し前記フューズセルの持つしき
   い値レベルを低下させるフューズセル消去処理とを実行
   するためのプログラムを記憶し、 前記電流供給処理により供給する電流量は、拡散直後を
   示すイニシャルしきい値レベルを持つフューズセルを前
   記判定処理がオフセルであると判定できる電流量に設定
   されているプログラムを記憶した記憶媒体。
6. 【請求項６】 前記判定処理の判定に応じてメインメモ
   リ領域を消去する消去制御処理を実行するためのプログ
   ラムを記憶したことを特徴とする請求項４又は５記載の
   プログラムを記憶した記憶媒体。