JP3510248B2 - 能動マトリックス電界発光ディスプレイおよび操作の方法 - Google Patents

能動マトリックス電界発光ディスプレイおよび操作の方法

Info

Publication number
JP3510248B2
JP3510248B2 JP50068894A JP50068894A JP3510248B2 JP 3510248 B2 JP3510248 B2 JP 3510248B2 JP 50068894 A JP50068894 A JP 50068894A JP 50068894 A JP50068894 A JP 50068894A JP 3510248 B2 JP3510248 B2 JP 3510248B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
gate
terminal
electroluminescent cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50068894A
Other languages
English (en)
Other versions
JPH07507403A (ja
Inventor
スチユアート，ロジヤー・グリーン
Original Assignee
サーノフ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーノフ コーポレイション filed Critical サーノフ コーポレイション
Publication of JPH07507403A publication Critical patent/JPH07507403A/ja
Application granted granted Critical
Publication of JP3510248B2 publication Critical patent/JP3510248B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【発明の詳細な説明】 本発明は、改良された発光効率を有する能動マトリッ
クス電界発光ディスプレイ（AMELD）およびグレースケ
ール動作をつくり出すAMELD操作の方法である。
発明の背景 薄膜電界発光（EL）ディスプレイは、当技術において
は公知であり、これらは様々な適用においてフラットス
クリーンディスプレイとして用いられる。代表的ディス
プレイは、行と列に配列された複数の画素（pixels）を
含む。各画素は１対の絶縁体と１対の電極との間の電界
発光りん光体活性層を含む。
初期のELディスプレイは、多重モードにおいてのみ操
作された。液晶ディスプレイ技術で既知の、能動マトリ
ックス技術が最近ELディスプレイに応用されてきた。既
知のAMELDは、第１トランジスタを含む各画素の回路を
含み、第１トランジスタは、そのゲートを選択回線に接
続され、そのソースをデータ回線に接続され、そのドレ
ーンを第２トランジスタのゲートに接続され、かつ第１
コンデンサ22を経て接地される。上記第２トランジスタ
のドレーンは、接地ポテンシャルに接続され、そのソー
スは第２コンデンサを経て、接地およびELセルの一電極
に接続される。上記ELセルの第２電極は、りん光体励振
用交流電圧電源に接続される。
このAMELDは次のように動作する。フレーム時間の最
初の部分ロード（LOAD）期間中、全データ回線は継続的
にターンオンされる。特定データ回線オンの期間中、選
択回線はストローブされる。それらの選択回線は、選択
回線電圧を有し、トランジスタ14のターンオンはデータ
回線18から、トランジスタ20のゲートおよびコンデンサ
22に電荷を蓄積させ、これによりトランジスタ20をオン
にする。上記LOADサイクルの完了時、全活動化画素の第
２トランジスタがオンとなる。フレーム時間の第２部分
イルミネート（ILLUMINATE）期間中、交流高圧電源28が
ターンオンされる。各活動化画素内の電源28からの電流
は、ELセル26およびトランジスタ20を経て接地され、ア
クティブにされた（活動化）ELセルからの電界発光の光
出力を生じる。
このAMELDおよび公知の変形は、各画素に多数の構成
要素を必要とし、そしてグレースケール操作がない。従
って、少ない構成要素でしかもグレースケール操作のあ
る、代わりのAMELDを必要とする。
発明の摘要 本発明は複数の画素からなるAMELDであり、各画素
が、選択線（以下、選択回線ともいう）に接続されたゲ
ート、データ線（以下、データ回線ともいう）に接続さ
れたソース、および第２トランジスタのゲートに接続さ
れたドレーンを有する第１トランジスタ；上記データ回
線に接続されたソース、および電界発光（EL）セルの第
１電極に接続されたドレーンを有する第２トランジスタ
を含み、そして上記ELセルが、このELセルの第２電極と
基準ポテンシャルの源との間に交流電圧を供給する手段
（装置）に接続されたその第２電極を備えている。本発
明はまた、所定画素のELセルが画素配列の高圧励振の期
間中、オンとなる時間の長さを変えることにより、グレ
ースケール性能をつくり出す方法である。
図面の簡単な説明 図１は、従来技術AMELDの画素に対する略示回路図で
ある。
図２は、本発明のAMELDの画素に対する略示回路図で
ある。
図２（ａ）は、図２のAMELDの他の一実施例。
図３は、本発明のAMELDの他の一実施例の画素に対す
る略示回路図である。
図４は、本発明のAMELDに用いられる交流高圧源に対
する略示回路図である。
図５（ａ）から（ｊ）までは、能動マトリックス回路
を形成する処理のステップの略示断面図である。
図６は、本発明のAMELDの代わりの実施例の構成の断
面図である。
詳細な説明 図１において、従来技術AMELD10は、行および列に配
列された複数の画素を含む。画素12における能動マトリ
ックス回路、すなわちＩ行とＪ列の画素は第１トランジ
スタ14を含み、トランジスタのゲートが選択回線16に接
続されそのソースがデータ回線18に接続され、そしてそ
のドレーンが第２トランジスタ20のゲートに接続、かつ
第１コンデンサ22を経て接地される。トランジスタ20の
ソースは接地接続され、そのドレーンは第２コンデンサ
24を経て接地接続され、かつELセル26の一電極に接続さ
れる。上記ELセル26の第２電極は、交流高圧電源28に接
続される。
動作中、フレームの60ヘルツ（Hz）電界周期は、別個
のロード期間およびイルミネート期間に細分される。ロ
ード期間中１度に１つ、トランジスタ20の伝導を制御す
るために、データがデータ回線からトランジスタ14を経
てロードされ、データ回線18から電荷をトランジスタ20
のゲートおよびコンデンサ22に蓄積を可能にする。上記
ロード期間の完了時に、全活動化画素の第２トランジス
タはオンにある。イルミネート期間中、全画素に接続さ
れる交流高電圧源28はターンオンされる。上記電源28か
らの、ELセル26およびトランジスタ20を通る電流は、各
画素内接地に流れ、上記画素のELセルからの電界発光の
光出力を生じる。
図２において、AMELD40は行および列に配列された複
数の画素を含む。画素42の能動マトリックス回路は、第
１トランジスタ44を含み、そのゲートが選択回線46に接
続され、そのソースがデータ回線48に接続され、そして
そのドレーンが第２トランジスタ50のゲートに接続され
る。コンデンサ51は第２トランジスタ50のゲートと、基
準ポテンシャル源の間に通常接続される。トランジスタ
50のソースは、またデータ回線48に接続され、そしてそ
のドレーンはELセル54の一電極に接続される。ELセル54
の第２の電極は、図４に示されるような、同時に全配列
を照明するために、単相共振10キロヘルツ（KHz）AC高
圧電源用の母線58に接続される。また図示にような、ト
ランジスタ44とゲートとドレーンとの間の寄生コンデン
サ60がこの構成では通常存在する。AMELD40の各データ
回線は、アナログ−デジタル（Ａ−Ｄ）変換器62および
低インピーダンス緩衝増幅器64を含む回路により駆動さ
れる。その複雑な外観にもかかわらず、上記動能マトリ
ックス回路は、画素密度がセンチメートル（cm）当たり
400でさえも画素領域のほんの小部分だけを事実上占め
るにすぎない。ELセルは、ELセルの構成の一部分として
形成される阻止コンデンサである２個の直列コンデンサ
としてしばしば示される。
図２（ａ）において、図２のAMELD40の他の一実施例
は、データ回線48とトランジスタ50のゲートとの間に接
続されるコンデンサ66を含む。コンデンサ51は通常AMEL
D40のアナロググレースケール操作のため通常存在す
る。コンデンサ66またはコンデンサ51は、AMELD40の２
進すなわちデジタルグレースケール操作のため通常存在
する。
像は上記AMELD上に、飛越し走査インターレースモー
ドまたは順次走査モードのどちらかでフレームの連続と
して表示される。動作中、フレームタイムは別個のロー
ド期間とイルミネート期間とに細分化される。ロード期
間中、トランジスタ50の伝導を制御するために、データ
回線からトランジスタ44を通して１度に１つデータがロ
ードされる。特定データ回線オン期間中、全選択回線は
ストローブされる。それら選択回線には選択回線電圧が
あり、トランジスタ44をオンとし、データ回線48からの
電荷をトランジスタ50のゲートに蓄積し、これによりト
ランジスタ50をオンにする。ロード周期の完了時、全活
動化画素の第２トランジスタがオンとなる。イルミネー
ト周期中、全画素に接続されたAC高圧電源59がターンオ
ンされる。電源59からELセル54とトランジスタ50を経て
各活動画素のデータ回線48へ流れる電流は、活動化画素
のELセルからの電界発光光出力を生じる。
上記低インピーダンス緩衝増幅器64は、データ回線48
の電圧をイルミネート期間中その基準値に保持する。上
記データ回線および選択回線励振器の設計は一直線方向
で、データ回線も選択回線も、低電圧（15V）および約
0.1ミリアンペア（0.1mA）の低電流で作動するので公知
である。これらの安価な励振器は、AMELDを支持する基
板上にまたは外部に作ることができる。
トランジスタ50のゲートに容量的に記憶される上記デ
ータは、画素が白か、黒かまたは灰色かを制御するため
に、トランジスタ50を通して作用する。例えば、もしも
トランジスタ50のゲートが5Vレベル（選択＠−5Vおよび
データ＠0V）を記憶すれば、トランジスタ50は、母線58
における入力電圧の正および負の遷移を通して導通し、
これによりノード（節）Ａが効果的に接地される。これ
により、変位電流のすべてが母線58からELセル54を経て
流れることができ、ELセル54は、順次、上記画素を光ら
せる。もしも、トランジスタ50のゲートが−5Vレベル
（選択＠−5Vおよびデータ＠−5V）を記憶すると、トラ
ンジスタ50は母線58の入力電圧の正の全遷移を通してオ
フのままである。トランジスタ50はダイオードのように
動作し、ELセルに関連する容量と組合せ、電界発生りん
光体を通る変位電流の流れを急速に抑制しこれにより画
素をターンオフする。
あるフレームの各フィールド期間中における各イルミ
ネート小期間（典型的には128周期）に渡って、データ
回線の電圧を変化させていくことによって、各画素の正
確なグレースケール制御を容易に達成することができ
る。かかる電圧の変化の態様としては、ランプ関数変化
（線形傾斜）、各段階（ステップ）がグレースケールレ
ベルい対応する段階関数（ステップ関数）変化などが考
えられる。例えば、トランジスタ50のゲートに−1.5Vの
グレースケールレベル（選択＠−5V、Vth＝1V）が記憶
され、かつデータ回線の電圧がフィールド期間にわたっ
て5Vから−5Vまで線形傾斜されたとき、トランジスタ50
は、128回のイルミネート期間のうちの32回分だけ通電
状態になる。その結果、グレースケールレベルは、平均
して25％の時間帯だけ電界発光セルが光っていることに
より得られる輝度となる。
上記AMELD画素は、グレースケール情報をディスプレ
イする時でさえも、常にデジタル動作をすることに注意
すべきである。全トランジスタは完全にオンまたは完全
にオフで、どちらの状態にあってもパワーを全く消散し
ない。画素がオフの時には、トランジスタは共振パワー
源から分離されているかのように簡単に動作し、従って
全くパワーを消散すなわち浪費しない。上記AMELDは、
それゆえに光生成のため、高圧源から活動化ELセルへほ
とんど100％のパワーを向ける。
AMELDのグレースケール制御を行う他の方法として、
あるフレーム期間中に、グレースケールレベルを規定す
るデジタル情報（bits）のビット数と好ましくは同じ又
はそれよりも少ない数のロード期間とイルミネート期間
の組み合わせを実行することが考えられる。これらのサ
ブフレームのうちの最初のサブフレームに属するロード
期間中に最小位ビット（LSB）に対応するデータが各画
素の回路にロードされる。このサブフレームに属するイ
ルミネート期間中、高圧電源は、NLSB個のパルスを放出
する。この手順は、最上位ビット（MSB）に対応するサ
ブフレームに至るまでの各サブフレームについて繰り返
され、より上位のビットについてより多数のパルスが放
出される。例えば８ビットのグレースケールについて考
えると、高圧電源は、LSBについて１個のパルスを放出
し、一つ上位のビットについて２個のパルスを放出し、
更に一つ上位のビットについて４個のパルスを放出す
る。このようにして、高圧電源は、MSBについては128個
のパルスを放出する。かかる動作によりELセルの発光が
調整され、ELセルは特定のビットの重みに対応した発光
をする。すなわち、上記の手順は、フレームを複数のサ
ブフレームに分割し、上述したグレースケールを行わな
い手順と同様の動作を各サブフレームで行うことである
ともいえる。
これらの手法において、データ回線の電圧を変化させ
ることにより、一つのサブフレームで複数のビットにつ
いての動作を結合して実行することが可能である。例え
ば、１〜３のいずれかの数のイルミネート・パルスが放
出された後に、第２トランジスタが遮断状態になるよう
にデータ回線の電圧を変化させることにより、最初のサ
ブフレームで、LSBとこれより一つ上位のビットについ
ての動作を結合して実行することができる。
第２トランジスタは、電界発光セルを通る電流を制御
する手段として動作する。上記イルミネート期間中、ゲ
ートはオンまたはオフされるが、グレースケール情報
は、画素に印加される全エネルギーを制御することによ
り提供される。このことは、上記イルミネート期間中、
この第２トランジスタがオンになる時間の長さを変える
ことにより、またはイルミネート期間中に放出されるイ
ルミネートパルスの数を変えることによって行なわれ
る。
上記AMELDディスプレイの利点は、全画素トランジス
タが全イルミネート期間中動作することもできることで
ある。これは、本発明のAMELDに対し全トランジスタド
ライバのスケーリング条件を、１μＡよりも小さく減ら
すことである。また、トランジスタ50により与えられる
電圧隔離は、トランジスタ50のドレーンが、高電圧にさ
れられるこの回路の唯一の部分であることを意味する。
この特徴は、コストを大幅にさげ、歩留りを良くし、そ
して本発明の原理に組み込まれるAMELDの信頼性を向上
するであろう。
図３において、代わりのAMELD60は行と列に配列され
た複数の画素を含む。画素62の能動マトリックス回路、
すなわちＩ行とＪ列の画素は、第１トランジスタ64を含
み、そのゲートが選択回線66に接続、そのソースがデー
タ回線68に接続、そしてそのドレーンが第２トランジス
タ70のゲートに接続される。トランジスタ70のドレーン
はまた選択回線66に接続されて、そのドレーンは第１コ
ンデンサ72を経てELセル74の電極に接続される。このEL
セル74の第２電極は第２コンデンサ76を経て高圧交流電
源78に接続される。
図４において、本発明のAMELDにパワー供給可能な共
振10KHz、AC高電圧源100は、所定パルス繰り返し数の低
電圧パワーを受ける入力電極102を含む。抵抗器104およ
びELセル106が、スイッチ108を介して図２に示したノー
ド（節）Ａのすべてである節110と電極102との間に直列
に接続される。上記ELセル106は、上記のように本発明
のAMELDの動作におけるように作用するので、可変コン
デンサとして示される。上記入力電極102はまたインダ
クタ112およびスイッチ114を経て基準ポテンシャル源11
6に接続される。比較器118は、セット／リセットラッチ
122のリセット入力120に、ELセル106を経て接続され
る。セット／リセットラッチ122は、セット入力124、初
充電出力126、ブートストラップ出力128およびオフ出力
130を有する。上記初充電出力126は、活動化されると
き、スイッチ108および114を閉じる。上記ブートストラ
ップ出力128は、活動化されるとき、スイッチ108および
114を開き、そしてスイッチ132を閉じ、このスイッチ13
2は、入力電極102、インダクタ112、スイッチ108、およ
び抵抗器104の両端に接続され；これにより上記インダ
クタ112とELセル106の入力とを直接接続させる。操作に
おいて、スイッチ108および114は初期に閉じられ、比較
器118が可変コンデンサ負荷106において予め選択された
電圧に到達したことを感知するまで、上記入力電極か
ら、抵抗器104およびELセル106と、インダクタ112とを
経て基準ポテンシャルへ電流が流れる。この時に比較器
118が上記ラッチ122をリセットして、スイッチ108およ
び114を開き、そしてスイッチ132を閉じる。インダクタ
112はスイッチ132を経て放電し、可変コンデンサ106の
電圧を、一定の倍率の予め選択された電圧に駆動する。
抵抗器104とインダクタ112の値は、入力電極102に印加
される電圧を逓倍するように選択される。通常、抵抗器
およびインダクタのインピーダンスは、エネルギの大部
分がインダクタへ流れるようになっている。上記電流の
ほぼ95％が20という電圧の増倍を成しとげるために、上
記インダクタ内へ流れる。
上記発明のAMELDは、上記能動マトリックス回路に対
する種々半導体プロセスの中の一つを用いて形成され
る。信じられるプロセスは、その中に高電圧トランジス
タが形成される材料として結晶性シリコン（ｘ−Si）を
用い最良性能を生じる。このプロセスは、高電圧トラン
ジスタ、画素電極、ｘ−Si層の内／表面の周辺駆動論理
を形成すること、およびELセルのりん光体および他の元
素を被覆すなわちデポジットすることを含む。
上記ｘ−Si層を形成することの主要態様は、例えばサ
レルノ等による情報ディスプレイ協会SID92ダイジェス
ト、ページ63−66（by Salerno et al in the Society
For Information Display SID 92 Digest,pages 63−6
6）に発表されたように、絶縁層上に高品質のSi層を作
るため絶縁シリコン（Si）エピタキシプロセスの使用で
ある。絶縁体材料上のｘ−Si（ｘ−SOI）は、標準シリ
コンウエーハ上に所定厚さの高品質耐熱酸化シリコン
（SiOx）を最初に成長させ、上記SiOx上に多結晶シリコ
ン（poly−Si）層をデポジットし、かつSiOx単層で上記
poly−Si層を覆うことにより形成される。上記ウエーハ
は次にSiの融点付近まで加熱されて、上記ウエーハの面
上方を薄い可動ストリップヒータで走査される。この可
動ヒータは酸化物の層の間に捕捉されているSi層を融解
かつ再結晶させる。上記ｘ−SOIプロセスの特定利点は
成長SiOxの使用にあり、必要なだけ厚くつくることがで
き、さらにイオン注入SiOx層よりもはるかに厚くかつ濃
密にできる。
上記ｘ−SOI内／表面回路は、トランジスタおよび周
辺スキャナのような二極式相補形金属酸化膜半導体（Bi
CMOS）の製造のための高電圧BiCMOSプロセスを用いて形
成される。結果は高電圧（HV）トランジスタは、１μｍ
厚さのｘ−SOI内／表面にあり100V以上の降伏電圧で製
造できることを示している。図５（ａ）から図５（ｊ）
までにおいて、高圧BiCMOSプロセスが略示され、誘導体
層202上の通常約１μｍ厚さのＮ伝導形ｘ−SOI層200を
エッチングして、酸化物205で絶縁された個々のアイラ
ンド204a、204b、および204cにすることで始まり、マス
キングおよびイオン注入ステップを用いＰおよびＮ−ウ
エルの両方を形成する；最初ヒ素のようなＮ形ドーパン
ト、次にホウ素のようなＰ形ドーパントで、図示のよう
にＮ形ウエル204aと204cおよびＰ形ウエル204bを形成す
る。マスク206は図５（ａ）および図５（ｄ）に示され
るように通常SiONで形成される。チャネル酸化物208と
厚膜フィールド酸化物210はSiアイランドの面を越えて
成長して活性領域を形成する。多結晶シリコン（poly−
Si）が次にデポジットされ、高圧DMOSトランジスタ214
のゲート212および高圧CMOSトランジスタ218のゲート21
6をつくるために形成される。図５（ｆ）において、上
記DMOSトランジスタのゲート212は上記フィールド酸化
物上方を上記活性領域から延び出し、フィールドプレー
ト220を形成する。上記活性領域上方の上記ゲート212の
縁は、P-−チャネル拡散222の拡散縁として用いられ、
一方上記フィールド酸化物上方の上記ゲート上の部分
は、上記DMOSトランジスタ214のN-形伝導ドリフト領域2
24内の電界を制御するのに用いられる。N+−チャネル
ソース／ドレーン領域226は、ヒ素イオン注入を用いて
形成される。P+−チャネル ソース／ドレーン領域228
は、次にホウ素イオン注入を用いて形成される。上記プ
ロセスは、上記構成物をおおいホウリンケイ酸塩ガラス
（BPSG）層230をデポジットし、このBPSGを十分にフロ
ーし、ビア232をSiアイランド204まで開口し、アルミニ
ウム金属被覆234を用いてデバイスを相互接続させるこ
とにより完了する。上記プロセスは９個のマスクステッ
プを有しDMOSとCMOSトランジスタの両方を製造可能とす
る。
操作において、上記DMOSトランジスタ214のN+−P-接
合部は低電圧でスイッチオンし、上記トランジスタを導
通させ、一方上記DMOSトランジスタが導通しない時に
は、上記N-−N+接合部は、上記ELセルに印加される電圧
を阻止する。
上記DMOSトランジスタの高電圧特性は、上記デバイス
の各種物理ディメンションと同様に、拡散Ｐ−チャネル
およびＮ−ウエルドリフト領域の両方のドーピング濃度
に依存する。300Vトランジスタに対する全チャネル長さ
は、通常約30μｍである。重要な物理ディメンション
は、上記Ｎ−ウエルドリフト領域の長さ、通常約30μ
ｍ、活性領域内多結晶シリコンゲートの縁と、下に横た
わるフィールド酸化物の縁との間の間隔は通常約４μ
ｍ、そして上記フィールド酸化物上方の多結晶シリコン
ゲートと上記フィールド酸化物の縁とのオーバーラップ
の量は約６μｍである。上記DMOSトランジスタ内の電流
操作率は、またこれらのパラメータ中の幾つかの関数で
あると同様にトランジスタの全寸法の関数である。約40
0画素/cmを有する高密度AMELDが望ましいので、画素領
域（従ってトランジスタ）はできるだけ小さく保たれね
ばならない。しかし、ある場合には、高圧性能を生じる
条件がまたトランジスタの全電流操作能力を減じるので
所定電流規格に対して大きいトランジスタ領域を必要と
する。例えば、Ｎ−ウエルドーピング濃度は、最大電流
と降伏電圧を逆に制御し、通常、注意深い最適化を必要
とする。しかし、設計は大電流に対する要求を除いてい
る（たった１μA/画素が要求される）ので、ましてこれ
はこのアプローチにおける要因とはならない。
層の厚さは、AMELDにおけるトランジスタに対する所
要降伏電圧および絶縁レベルを与えるように調整でき
る。高品質耐熱SiOxは所定厚さまで容易に成長される。
この製造は他の技術によっては、容易にまたは経済的に
達成されない。このｘ−SOIは高結晶特性を特徴とする
優良トランジスタである。上記ｘ−SOIプロセスの第２
の利点は、基板取り外しプロセスである。上記Si層直下
の酸化物層の製造のために、上記基板が剥離技術を用い
てはずされ、その結果薄い層が、ガラス、レキサン（商
品名）、または他の材料など様々な基板上に再装着でき
る。
上記ELセルを形成するプロセスは、単色であれカラー
であれいずれにしても、能動マトリックス回路の形成で
始まる。その次のステップは、画素回路の第２トランジ
スタの通常ソースまたはドレーンを金属化する底部電
極、底部絶縁層、りん光体層および頂部絶縁層を順次に
堆積（デポジット）することである。上記２絶縁層は、
頂部電極と能動マトリックスとの接続点を露出するため
にパターン形成される共に、ドライバロジックに外部接
続がなされる領域から材料を取り除くためにパターン形
成される。上記頂部透明電極、通常酸化インジウムス
ズ、は次にデポジットされパターンにされる。このステ
ップはまた、上記りん光体と上記能動マトリックスとの
間の回路を完成するのに役立つ。
カラーリン光体を形成するプロセスは、第１りん光体
をデポジットおよびパターンにすること、エッチストッ
プ層をデポジットすること、第２りん光体をデポジット
およびパターンにすること、第２エッチストップ層をデ
ポジットすること、および第３りん光体をデポジットお
よびパターンにすること、からなっている。パターンに
したりん光体のこの配列は、次に頂部絶縁体で被覆され
る。チュング（Tuenge）等は米国特許第4,954,747号に
おいて、青色のSrS:CeF3またはZnS:Tmりん光体もしくは
セリウムでドープしたII群チオ没食子酸金属、緑色のZn
S:TbF3りん光体およびZnS:Mnりん光体とフィルタの組合
せから形成される赤色りん光体を含む、多色ELディスプ
レーを公表した。上記フィルタは赤色ポリイミド樹脂ま
たはCdSSeフィルタ、通常CdS0.62Se0.38で赤色画素上に
形成され、または別法として、もしもカバーが使用され
るとシールカバープレート上に合体される。上記赤色フ
ィルタは、ZnS:Mnりん光体（黄色）の所定赤部分出力を
透過して所定赤色をつくる。これらのりん光体およびフ
ィルタは、継続的に、公知のデポジション、パターニン
グおよびエッチングの技術を用いてつくられる。
上記絶縁層は、約10乃至80ナノメータ（nm）の厚さの
Al2O3、SiO2、SiONまたはBaTa2O6またはその他同種のも
のとすることができる。上記誘導体層はSi3N4またはSiO
Nにすることができる。絶縁酸化物層の存在は、Si3N4層
の密着性を向上させる。上記誘導体層は、スパッタリン
グ、プラズマCVD（化学蒸着法）またはその他同種のも
ので形成され、そして上記絶縁酸化物層は、電子ビーム
蒸着、スパッタリング、CVDまたはその他同種のもので
形成される。絶縁デポジションステップに対する処理温
度は約500℃である。上記シリコンウエーハは、処理期
間中最高温度にさらされ、青色りん光体を徐冷するに必
要な750℃であろう。
大領域ディスプレイが望まれる時には、本発明のAMEL
Dを形成するための別のプロセスは、例えば、鈴木等に
より情報ディスプレイ協会SID92ダイジェスト、344−34
7ページ（Society For Information Display SID 92 Di
gest,pages 344−347）に公表されれたように、良好な
高圧デバイスが現在無定形シリコンで造られるので無定
形シリコンが好ましいけれども、無定形シリコン（ａ−
Si）または多結晶シリコンでトランジスタをつくること
を含む。この場合に、無定形シリコンか多結晶シリコン
かいずれが用いられるにせよ上記AMELD形成のプロセス
は反対される;ELセルが先に透明基板上に形成されて、
トランジスタが上記ELセル上に形成される。図６におい
て、無定形トランジスタを組み入れているAMELD300は、
透明基板302、透明電極304、第１絶縁層306、上記のよ
うにパターンにされたELりん光体層308、第２絶縁層31
0、バック電極312および分離層314を含む。上記能動マ
トリックス回路は、シラン技術における標準グロー放電
を用いてデポジットされ、かつバック電極312の分割と
一緒に画素を形成するため、標準マスキングおよびエッ
チング技術を使用し隣接アイランドから絶縁された、無
定形シリコンアイランド316内／表面の分離層314上に形
成される。上記画素は上記透明電極304を分割すること
により等分に形成されることが理解される。
第１トランジスタ318は、ゲート酸化物322上に横たわ
り、かつ選択回線324に接続されるゲート320、データ回
線母線328で接触されるソース領域326、導体332で第２
トランジスタ338のゲート酸化物336上に横たわるゲート
334に接続されるドレーン領域330を含む。上記第２トラ
ンジスタ336は、データ回線母線328に接触するソース領
域340および開口部346を通る導体344でバック電極312に
接続されるドレーン領域342を有する。上記全組立は、
上記BPSGのような材料からなる絶縁体348の層でデポジ
ットすることによりシールされる。
本明細書に教示する動作の装置および方法は、本発明
の一般原理を示すものであることを理解すべきである。
本発明の精神および範囲から逸脱することなく、当業者
により変更は容易に考えることができる。例えば、画素
内構成要素の異なる配置が可能である。さらにその上
に、本発明は、高圧励振およびパルス波形の特定形式、
電源の特定形式またはその容量、もしくは特定トランジ
スタの形式に限定されない。本発明により提供される装
置は、特定周波数における動作に限定されるものではな
い。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−116742（ＪＰ，Ａ) 特開 昭57−128394（ＪＰ，Ａ) 特開 昭58−75194（ＪＰ，Ａ) 特開 昭59−210496（ＪＰ，Ａ) 実開 平４−31299（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 H05B 33/00 - 33/28

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】アクティブ・マトリックス構造の電界発光
    ディスプレイにフレームを連続表示させる際に、各フレ
    ームにおけるグレースケールレベルを制御する方法であ
    っって、 前記電界発光ディスプレイの各画素は、 一方の端子が母線を介して電源に接続された電界発光セ
    ルと、 ゲートが選択線に接続され、一方の通電端子がデータ線
    に接続された第１トランジスタと、 ゲートが、前記第１トランジスタの他方の通電端子及び
    当該ゲートに印加された電圧を維持するためのキャパシ
    タに接続され、一方の通電端子が前記データ線に接続さ
    れ、他方の通電端子が前記電界発光セルの他方の端子に
    接続され、前記電源から前記電界発光セルに供給される
    電気エネルギーを制御する第２トランジスタとを含んで
    構成された電気回路を備え、 各フレームにおいて、前記第２トランジスタのゲートに
    第１電圧を印加するロード期間と、当該ロード期間に引
    き続き、前記電源を動作させて前記電界発光セルに電気
    エネルギーを供給するイルミネート期間との組を複数回
    繰り返し、 前記各ロード期間において、前記第２トランジスタのゲ
    ートに前記第１トランジスタを介して前記データ線から
    前記第１電圧を印加すると共に、前記第１トランジスタ
    のゲートに前記第１トランジスタの遮断状態・通電状態
    を決定するための第２電圧を前記選択線から印加し、 前記各イルミネート期間において、 前記第２トランジスタの一方の通電端子に電圧値が経時
    変化する第３電圧信号を前記データ線から入力し、前記
    第１電圧の値から前記第３電圧信号の値を減算した値
    が、前記第２トランジスタが通電状態になるためのゲー
    ト−ソース電圧のしきい値を超えているときに、前記第
    ２トランジスタを通電状態にさせることにより、 前記第１電圧の値及び前記第３電圧信号の波形に応じ
    て、前記電源から前記電界発光セルに供給される電気エ
    ネルギーを経時変化させ、 各フレーム期間中に前記電界発光セルに供給される電気
    エネルギーの合計量を増減させることにより、各フレー
    ムにおける前記電界発光セルのグレースケールレベルを
    調整する ことを特徴とする方法。
  2. 【請求項２】各前記イルミネート期間で入力される前記
    第３電圧信号がランプ波であることを特徴とする請求項
    １記載の方法。
  3. 【請求項３】各前記イルミネート期間で入力される前記
    第３電圧信号がステップ波であることを特徴とする請求
    項１記載の方法。
  4. 【請求項４】前記グレースケールレベルをデジタル情報
    を表し、 前記ロード期間と前記イルミネート期間との各組が、前
    記デジタル情報のうちの一つの桁に対応し、 各前記ロード期間において、対応する桁の数値に応じた
    前記第１電圧を前記第２トランジスタのゲートに印加す
    る ことを特徴とする請求項１〜３のいずれか１項に記載の
    方法。
  5. 【請求項５】各前記イルミネート期間において、対応す
    る桁の重みに応じた前記第３電圧信号を前記第２トラン
    ジスタの通電端子に入力することにより、 各前記イルミネート期間中に、対応する桁における前記
    数値と当該桁の重みとの積に応じた電気エネルギーを前
    記電界発光セルに供給する ことを特徴とする請求項４記載の方法。
  6. 【請求項６】各画素のグレースケールレベルが制御され
    たフレームを連続表示するアクティブ・マトリックス構
    造の電界発光ディスプレイであって、 各画素に対応する電気回路が、 一方の端子が母線を介して電源に接続された電界発光セ
    ルと、 ゲートが選択線に接続され、一方の通電端子がデータ線
    に接続された第１トランジスタと、 ゲートが、前記第１トランジスタの他方の通電端子及び
    当該ゲートに印加された電圧を維持するためのキャパシ
    タに接続され、一方の通電端子が前記データ線に接続さ
    れ、他方の通電端子が前記電界発光セルの他方の端子に
    接続され、前記電源から前記電界発光セルに供給される
    電気エネルギーを制御する第２トランジスタとを備え、 各フレームにおいて、前記第２トランジスタのゲートに
    第１電圧を印加するロード期間と、当該ロード期間に引
    き続き、前記電源を動作させて前記電界発光セルに電気
    エネルギーを供給するイルミネート期間との組を複数回
    繰り返し、 前記各ロード期間において、前記第２トランジスタのゲ
    ートに前記第１トランジスタを介して前記データ線から
    前記第１電圧を印加すると共に、前記第１トランジスタ
    のゲートに前記第１トランジスタの遮断状態・通電状態
    を決定するための第２電圧を前記選択線から印加し、 前記各イルミネート期間において、 前記第２トランジスタの一方の通電端子に電圧値が経時
    変化する第３電圧信号を前記データ線から入力し、前記
    第１電圧の値から前記第３電圧信号の値を減算した値
    が、前記第２トランジスタが通電状態になるためのゲー
    ト−ソース電圧のしきい値を超えているときに、前記第
    ２トランジスタを通電状態にさせることにより、 前記第１電圧の値及び前記第３電圧信号の波形に応じ
    て、前記電源から前記電界発光セルに供給される電気エ
    ネルギーを経時変化させ、 各フレーム期間中に前記電界発光セルに供給される電気
    エネルギーの合計量を増減させることにより、各フレー
    ムにおける前記電界発光セルのグレースケールレベルを
    調整する ことを特徴とする電界発光ディスプレイ。
  7. 【請求項７】アクティブ・マトリックス構造の電界発光
    ディスプレイにフレームを連続表示させる際に、各フレ
    ームにおけるグレースケールレベルを制御する方法であ
    って、 前記電界発光ディスプレイの各画素は、 一方の端子がデータ線に接続された電界発光セルと、 ゲートが選択線に接続され、一方の通電端子が前記デー
    タ線に接続された第１トランジスタと、 ゲートが、前記第１トランジスタの他方の通電端子及び
    当該ゲートに印加された電圧を維持するためのキャパシ
    タに接続され、一方の通電端子が前記電界発光セルの他
    方の端子に接続され、他方の通電端子が母線を介して電
    源に接続され、前記電源から前記電界発光セルに供給さ
    れる電気エネルギーを制御する第２トランジスタとを含
    んで構成された電気回路を備え、 各フレームにおいて、前記第２トランジスタのゲートに
    第１電圧を印加するロード期間と、当該ロード期間に引
    き続き、前記電源を動作させて前記電界発光セルに電気
    エネルギーを供給するイルミネート期間との組を複数回
    繰り返し、 前記各ロード期間において、前記第２トランジスタのゲ
    ートに前記第１トランジスタを介して前記データ線から
    前記第１電圧を印加すると共に、前記第１トランジスタ
    のゲートに前記第１トランジスタの遮断状態・通電状態
    を決定するための第２電圧を前記選択線から印加し、 前記各イルミネート期間において、 前記第２トランジスタの一方の通電端子に電圧値が経時
    変化する第３電圧信号を前記データ線から入力し、前記
    第１電圧の値から前記第３電圧信号の値を減算した値
    が、前記第２トランジスタが通電状態になるためのゲー
    ト−ソース電圧のしきい値を超えているときに、前記第
    ２トランジスタを通電状態にさせることにより、 前記第１電圧の値及び前記第３電圧信号の波形に応じ
    て、前記電源から前記電界発光セルに供給される電気エ
    ネルギーを経時変化させ、 各フレーム期間中に前記電界発光セルに供給される電気
    エネルギーの合計量を増減させることにより、各フレー
    ムにおける前記電界発光セルのグレースケールレベルを
    調整する ことを特徴とする方法。
  8. 【請求項８】各画素のグレースケールレベルが制御され
    たフレームを連続表示するアクティブ・マトリックス構
    造の電界発光ディスプレイであって、 各画素に対応する電気回路が、 一方の端子がデータ線に接続された電界発光セルと、 ゲートが選択線に接続され、一方の通電端子が前記デー
    タ線に接続された第１トランジスタと、 ゲートが、前記第１トランジスタの他方の通電端子及び
    当該ゲートに印加された電圧を維持するためのキャパシ
    タに接続され、一方の通電端子が前記電界発光セルの他
    方の端子に接続され、他方の通電端子が母線を介して電
    源に接続され、前記電源から前記電界発光セルに供給さ
    れる電気エネルギーを制御する第２トランジスタとを備
    え、 各フレームにおいて、前記第２トランジスタのゲートに
    第１電圧を印加するロード期間と、当該ロード期間に引
    き続き、前記電源を動作させて前記電界発光セルに電気
    エネルギーを供給するイルミネート期間との組を複数回
    繰り返し、 前記各ロード期間において、前記第２トランジスタのゲ
    ートに前記第１トランジスタを介して前記データ線から
    前記第１電圧を印加すると共に、前記第１トランジスタ
    のゲートに前記第１トランジスタの遮断状態・通電状態
    を決定するための第２電圧を前記選択線から印加し、 前記各イルミネート期間において、 前記第２トランジスタの一方の通電端子に電圧値が経時
    変化する第３電圧信号を前記データ線から入力し、前記
    第１電圧の値から前記第３電圧信号の値を減算した値
    が、前記第２トランジスタが通電状態になるためのゲー
    ト−ソース電圧のしきい値を超えているときに、前記第
    ２トランジスタを通電状態にさせることにより、 前記第１電圧の値及び前記第３電圧信号の波形に応じ
    て、前記電源から前記電界発光セルに供給される電気エ
    ネルギーを経時変化させ、 各フレーム期間中に前記電界発光セルに供給される電気
    エネルギーの合計量を増減させることにより、各フレー
    ムにおける前記電界発光セルのグレースケールレベルを
    調整する ことを特徴とする電界発光ディスプレイ。
JP50068894A 1992-06-02 1993-05-28 能動マトリックス電界発光ディスプレイおよび操作の方法 Expired - Lifetime JP3510248B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US892,464 1992-06-02
US07/892,464 US5302966A (en) 1992-06-02 1992-06-02 Active matrix electroluminescent display and method of operation
PCT/US1993/004906 WO1993024921A1 (en) 1992-06-02 1993-05-28 Active matrix electroluminescent display and method of operation

Publications (2)

Publication Number Publication Date
JPH07507403A JPH07507403A (ja) 1995-08-10
JP3510248B2 true JP3510248B2 (ja) 2004-03-22

Family

ID=25399989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50068894A Expired - Lifetime JP3510248B2 (ja) 1992-06-02 1993-05-28 能動マトリックス電界発光ディスプレイおよび操作の方法

Country Status (7)

Country Link
US (2) US5302966A (ja)
EP (2) EP0778556B1 (ja)
JP (1) JP3510248B2 (ja)
KR (1) KR950701754A (ja)
DE (2) DE69320956T2 (ja)
FI (1) FI945548A (ja)
WO (1) WO1993024921A1 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071910B1 (en) 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
US6759680B1 (en) 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US7253440B1 (en) * 1991-10-16 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least first and second thin film transistors
JPH07140441A (ja) * 1993-06-25 1995-06-02 Hosiden Corp アクティブマトリックス液晶表示素子の駆動方法
JPH0728431A (ja) * 1993-07-13 1995-01-31 Sharp Corp 液晶ディスプレイ用表示信号の伝送回路および伝送方式
US6943764B1 (en) * 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
US5463279A (en) * 1994-08-19 1995-10-31 Planar Systems, Inc. Active matrix electroluminescent cell design
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
JPH08129360A (ja) * 1994-10-31 1996-05-21 Tdk Corp エレクトロルミネセンス表示装置
US5652600A (en) * 1994-11-17 1997-07-29 Planar Systems, Inc. Time multiplexed gray scale approach
US5576726A (en) * 1994-11-21 1996-11-19 Motorola Electro-luminescent display device driven by two opposite phase alternating voltages and method therefor
US6853083B1 (en) * 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
US5644327A (en) * 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
US5594305A (en) * 1995-06-07 1997-01-14 Texas Instruments Incorporated Power supply for use with switched anode field emission display including energy recovery apparatus
US5877735A (en) * 1995-06-23 1999-03-02 Planar Systems, Inc. Substrate carriers for electroluminescent displays
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5767623A (en) * 1995-09-11 1998-06-16 Planar Systems, Inc. Interconnection between an active matrix electroluminescent display and an electrical cable
US5793342A (en) * 1995-10-03 1998-08-11 Planar Systems, Inc. Resonant mode active matrix TFEL display excitation driver with sinusoidal low power illumination input
FR2745410B1 (fr) * 1996-02-27 1998-06-05 Thomson Csf Procede de commande d'un ecran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procede
DE69739633D1 (de) * 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
EP1255240B1 (en) * 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
US6147362A (en) * 1997-03-17 2000-11-14 Honeywell International Inc. High performance display pixel for electronics displays
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4251377B2 (ja) * 1997-04-23 2009-04-08 宇東科技股▲ふん▼有限公司 アクティブマトリックス発光ダイオードピクセル構造及び方法
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3840746B2 (ja) * 1997-07-02 2006-11-01 ソニー株式会社 画像表示装置及び画像表示方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
CN100517424C (zh) * 1997-08-21 2009-07-22 精工爱普生株式会社 显示装置
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
US6069597A (en) * 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device
JPH1175166A (ja) * 1997-08-29 1999-03-16 Sony Corp 映像信号への付加情報の重畳方法および重畳装置
JP3767877B2 (ja) 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
US6049324A (en) * 1997-10-30 2000-04-11 Lear Automotive Dearborn, Inc. Memory configuration for gray shade ELD using on/off drivers
US6266035B1 (en) * 1997-10-30 2001-07-24 Lear Automotive Dearborn, Inc. ELD driver with improved brightness control
US6034659A (en) * 1998-02-02 2000-03-07 Wald; Steven F. Active matrix electroluminescent grey scale display
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
JPH11272235A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
US6188375B1 (en) 1998-08-13 2001-02-13 Allied Signal Inc. Pixel drive circuit and method for active matrix electroluminescent displays
US6348906B1 (en) * 1998-09-03 2002-02-19 Sarnoff Corporation Line scanning circuit for a dual-mode display
US6417825B1 (en) * 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
US6278423B1 (en) 1998-11-24 2001-08-21 Planar Systems, Inc Active matrix electroluminescent grey scale display
TW420967B (en) * 1998-11-27 2001-02-01 Sanyo Electric Co Electroluminescence display device
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6498592B1 (en) 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
JP2000310969A (ja) * 1999-02-25 2000-11-07 Canon Inc 画像表示装置及び画像表示装置の駆動方法
US6306694B1 (en) 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW591584B (en) 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
GB0000290D0 (en) * 2000-01-07 2000-03-01 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP4212079B2 (ja) * 2000-01-11 2009-01-21 ローム株式会社 表示装置およびその駆動方法
TWM244584U (en) * 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
JP4798874B2 (ja) * 2000-05-08 2011-10-19 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びそれを用いた電気器具
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
US6879110B2 (en) * 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US6774876B2 (en) 2000-10-02 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and driving method thereof
US8339339B2 (en) * 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
JP4599743B2 (ja) * 2001-03-30 2010-12-15 日本電気株式会社 ホールド型表示素子、ディスプレイ、モニタ、ライトバルブ及びプロジェクタ
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
JP3899886B2 (ja) 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
JP3973471B2 (ja) * 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
CN100409290C (zh) * 2001-12-14 2008-08-06 三洋电机株式会社 数字驱动型显示装置
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
JP3972359B2 (ja) * 2002-06-07 2007-09-05 カシオ計算機株式会社 表示装置
GB0224277D0 (en) * 2002-10-18 2002-11-27 Koninkl Philips Electronics Nv Electroluminescent display devices
KR100489802B1 (ko) 2002-12-18 2005-05-16 한국전자통신연구원 고전압 및 저전압 소자의 구조와 그 제조 방법
JP4574127B2 (ja) 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2004361753A (ja) * 2003-06-05 2004-12-24 Chi Mei Electronics Corp 画像表示装置
US7075225B2 (en) * 2003-06-27 2006-07-11 Tajul Arosh Baroky White light emitting device
US8537081B2 (en) 2003-09-17 2013-09-17 Hitachi Displays, Ltd. Display apparatus and display control method
US7310077B2 (en) * 2003-09-29 2007-12-18 Michael Gillis Kane Pixel circuit for an active matrix organic light-emitting diode display
US7633470B2 (en) 2003-09-29 2009-12-15 Michael Gillis Kane Driver circuit, as for an OLED display
JP2005275315A (ja) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd 表示装置、その駆動方法及びそれを用いた電子機器
US7502040B2 (en) * 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US20060139265A1 (en) * 2004-12-28 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US8633919B2 (en) * 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
EP2264690A1 (en) 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
US20070215883A1 (en) * 2006-03-20 2007-09-20 Dixon Michael J Electroluminescent Devices, Subassemblies for use in Making Electroluminescent Devices, and Dielectric Materials, Conductive Inks and Substrates Related Thereto
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
JP5170027B2 (ja) * 2009-08-07 2013-03-27 エプソンイメージングデバイス株式会社 表示装置及び電子機器
JP5909759B2 (ja) * 2011-09-07 2016-04-27 株式会社Ｊｏｌｅｄ 画素回路、表示パネル、表示装置および電子機器
CN106611583B (zh) * 2017-02-24 2020-03-03 京东方科技集团股份有限公司 电致发光显示器件的伽马电压调试方法及装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590156A (en) * 1968-08-28 1971-06-29 Zenith Radio Corp Flat panel display system with time-modulated gray scale
CA949159A (en) * 1970-06-20 1974-06-11 Teruo Sato Scanning apparatus for dc el crossed-grid panel
US4006383A (en) * 1975-11-28 1977-02-01 Westinghouse Electric Corporation Electroluminescent display panel with enlarged active display areas
JPS53105317A (en) * 1977-02-25 1978-09-13 Hitachi Ltd Luminance adjusting circuit
US4087792A (en) * 1977-03-03 1978-05-02 Westinghouse Electric Corp. Electro-optic display system
US4114070A (en) * 1977-03-22 1978-09-12 Westinghouse Electric Corp. Display panel with simplified thin film interconnect system
JPS57128394A (en) * 1981-01-30 1982-08-09 Fujitsu Ltd Indicator
JPS5875194A (ja) * 1981-10-30 1983-05-06 株式会社日立製作所 マトリクス表示装置及び駆動方法
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
US4482841A (en) * 1982-03-02 1984-11-13 Texas Instruments Incorporated Composite dielectrics for low voltage electroluminescent displays
US4554539A (en) * 1982-11-08 1985-11-19 Rockwell International Corporation Driver circuit for an electroluminescent matrix-addressed display
DE3480243D1 (en) * 1983-03-31 1989-11-23 Matsushita Electric Ind Co Ltd Method of manufacturing thin-film integrated devices
JPS59210496A (ja) * 1983-05-13 1984-11-29 富士通株式会社 Ｅｌモジユ−ルの輝度変調方式
US4652872A (en) * 1983-07-07 1987-03-24 Nec Kansai, Ltd. Matrix display panel driving system
US4613793A (en) * 1984-08-06 1986-09-23 Sigmatron Nova, Inc. Light emission enhancing dielectric layer for EL panel
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置
FR2571913B1 (fr) * 1984-10-17 1986-12-26 Richard Joseph Ecran d'affichage a matrice active a double transistor d'adressage
US4797667A (en) * 1985-04-30 1989-01-10 Planar Systems, Inc. Split screen electrode structure for TFEL panel
JPH0634152B2 (ja) * 1985-12-17 1994-05-02 シャープ株式会社 薄膜ｅｌ表示装置の駆動回路
JPS6337394A (ja) * 1986-08-01 1988-02-18 株式会社日立製作所 マトリクス表示装置
FR2608817B1 (fr) * 1986-12-22 1989-04-21 Thioulouse Pascal Afficheur electroluminescent a memoire a tensions d'entretien multiples dephasees
US4975691A (en) * 1987-06-16 1990-12-04 Interstate Electronics Corporation Scan inversion symmetric drive
US4954747A (en) * 1988-11-17 1990-09-04 Tuenge Richard T Multi-colored thin-film electroluminescent display with filter
US4958105A (en) * 1988-12-09 1990-09-18 United Technologies Corporation Row driver for EL panels and the like with inductance coupling
JPH0758635B2 (ja) * 1989-11-24 1995-06-21 富士ゼロックス株式会社 Ｅｌ駆動回路
JPH0766246B2 (ja) * 1989-12-15 1995-07-19 富士ゼロックス株式会社 Ｅｌ駆動回路
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
US5172034A (en) * 1990-03-30 1992-12-15 The Softube Corporation Wide range dimmable fluorescent lamp ballast system
EP0457440A3 (en) * 1990-05-14 1993-04-07 The Cherry Corporation Grey scale display
JPH0431299U (ja) * 1990-07-06 1992-03-13
JPH04128786A (ja) * 1990-09-19 1992-04-30 Sharp Corp 表示装置
WO1993007733A1 (en) * 1991-10-11 1993-04-15 Norand Corporation Drive circuit for electroluminescent panels and the like
US5172032A (en) * 1992-03-16 1992-12-15 Alessio David S Method of and apparatus for the energization of electroluminescent lamps
US5559402A (en) * 1994-08-24 1996-09-24 Hewlett-Packard Company Power circuit with energy recovery for driving an electroluminescent device

Also Published As

Publication number Publication date
USRE40738E1 (en) 2009-06-16
DE69332475T2 (de) 2003-07-10
FI945548A0 (fi) 1994-11-25
EP0643865B1 (en) 1998-09-09
DE69320956D1 (de) 1998-10-15
EP0643865A1 (en) 1995-03-22
EP0778556B1 (en) 2002-11-06
JPH07507403A (ja) 1995-08-10
EP0643865A4 (en) 1995-08-30
EP0778556A3 (en) 2000-02-23
KR950701754A (ko) 1995-04-28
FI945548A (fi) 1994-11-25
EP0778556A2 (en) 1997-06-11
US5302966A (en) 1994-04-12
DE69332475D1 (de) 2002-12-12
DE69320956T2 (de) 1999-04-22
WO1993024921A1 (en) 1993-12-09

Similar Documents

Publication Publication Date Title
JP3510248B2 (ja) 能動マトリックス電界発光ディスプレイおよび操作の方法
EP0845812B1 (en) Display apparatus
JP4820001B2 (ja) アクティブマトリックス電界発光表示装置
US6023259A (en) OLED active matrix using a single transistor current mode pixel design
JP5086613B2 (ja) アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法
US7515121B2 (en) Light emitting element display apparatus and driving method thereof
US7126568B2 (en) Method and system for precharging OLED/PLED displays with a precharge latency
KR101197217B1 (ko) 전류방식 능동 매트릭스 ｏｌｅｄ 장치 제조 방법 및 능동매트릭스 회로에 의해 구동되는 화소들을 가진 능동매트릭스 ｏｌｅｄ 장치
US7977868B2 (en) Active matrix organic light emitting device with MO TFT backplane
JP3850005B2 (ja) スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
JPH04368795A (ja) 薄膜トランジスタ内蔵薄膜ｅｌ素子
CN108206008A (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
JP2006520490A (ja) エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
US20030016196A1 (en) Thin film transistors suitable for use in flat panel displays
JPH0758635B2 (ja) Ｅｌ駆動回路
JPH0854836A (ja) アクティブマトリクス型電流制御型発光素子の駆動回路
JP2006523321A (ja) アクティブマトリクス表示装置
JP4540903B2 (ja) アクティブマトリクス型表示装置
JPH0981053A (ja) 電界発光素子及びその駆動方法
KR19980050943A (ko) 전계 방출 디스플레이
JPH06325869A (ja) 有機電界発光パネル
CN110782805B (zh) 显示面板、形成显示面板的方法以及控制背光单元的方法
JPH0766246B2 (ja) Ｅｌ駆動回路
CN109920922A (zh) 有机发光器件及其制备方法、显示基板、显示驱动方法
JP2004146691A (ja) 微結晶薄膜の成膜方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび薄膜トランジスタを用いた画像表示装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031225

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

EXPY Cancellation because of completion of term