JP3505650B2 - 異方性導電シートおよびその製造方法 - Google Patents
異方性導電シートおよびその製造方法Info
- Publication number
- JP3505650B2 JP3505650B2 JP2000260524A JP2000260524A JP3505650B2 JP 3505650 B2 JP3505650 B2 JP 3505650B2 JP 2000260524 A JP2000260524 A JP 2000260524A JP 2000260524 A JP2000260524 A JP 2000260524A JP 3505650 B2 JP3505650 B2 JP 3505650B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- semiconductor
- adhesive tape
- insulating material
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Non-Insulated Conductors (AREA)
Description
トおよびその製造方法に関し、特に、異方性導電シート
を構成する導電体は絶縁材料シートの表裏両面に整然と
貫通露出し、導電体自体に弾性が付与されており、デバ
イスと配線基板との間にこの導電体が介在することによ
り両者間を弾性的に確実に電気接続する、簡単容易に製
造することができる異方性導電シートおよびその製造方
法に関する。
高密度化したランドグリッドアレイ(LGA)、チップ
サイズパッケージ(CSP)の如き微小間隔の端子が裏
面に形成されるデバイスを配線基板に電気的に接続する
には、このデバイスと配線基板の間に電気機械的な接続
のみに専用の接続部材としてソケットを介在させて両者
間を接続する。しかし、ソケットは一般に構造が複雑で
小型化するのが困難である。
ートに導電性微粒子或いは導電性微小短針を分散させた
異方性導電シートを製造し、これをデバイスと配線基板
の間に介在させ、デバイスを異方性導電シートに強く圧
接してデバイスと配線基板の間に導電経路を形成するこ
とに依っても、裏面に端子が形成されるデバイスを配線
基板に電気的に接続することができる。しかし、この異
方性導電シートは、配線基板に電気的に接続される複数
のデバイスの端子の相互間隔を100μm程度の狭ピッ
チに接続することができるものであるが、これより狭ピ
ッチの接続に対応することができない。そして、この異
方性導電シートは絶縁材料シートに分散される導電性微
粒子或いは導電性微小短針を介して導電経路を形成する
ものであるので、導電経路自体の硬さが大であり、良好
な電気接触を実現することができない。
スを配線基板に対して電気機械的に接続していた。これ
は比較的に大型のデバイスと配線基板の間の接続に適用
される接続の仕方である。
およびエッチング技術を適用して導電体が絶縁材料シー
トを貫通一体化された異方性導電シートも知られている
(特公平7−36350号公報 参照)。この製造工程
は総計すると極めて多数の工程より成り、必ずしも簡単
容易な製造工程とは言い難い。
来例は、何れも、一般に構造が複雑で小型化するのが困
難であり、或いは配線基板に電気的に接続される複数の
デバイスの相互間隔を100μm程度以下の狭ピッチに
することに対応することができず、或いは小型微小なデ
バイスと配線基板の間の接続に適用するには不適であ
り、或いは製造工程が極めて多数の工程より成る必ずし
も簡単容易な製造工程とは言い難いものである。
導電体は絶縁材料シートの表裏両面に整然と貫通露出
し、導電体自体に弾性が付与されており、デバイスと配
線基板との間にこの導電体が介在することにより両者間
を弾性的に確実に電気接続する上述の問題を解消した異
方性導電シートおよびその製造方法を提供するものであ
る。
気部材間に介在して両電気部材を電気的に接続する異方
性導電シートにおいて、絶縁材料シート4’と、絶縁材
料シート4’を貫通して上下両端部を露出する中空の薄
膜状の立体構造30を有する立体構造の導電体より成
り、中空の薄膜状の立体構造30は絶縁材料シート4’
に分布して配列形成した異方性導電シートを構成した。
電シートにおいて、中空の薄膜状の立体構造30は上端
部を閉塞すると共に下端部を開放する円錐状導電体であ
る異方性導電シートを構成した。
電シートにおいて、中空の薄膜状の立体構造30はアー
チ型に形成されたアーチ状導電体である異方性導電シー
トを構成した。
何れかに記載される異方性導電シートにおいて、立体構
造の導電体30はメッキ或いは蒸着により形成されたも
のである異方性導電シートを構成した。
料シート7の表面にホトリソグラフィ技術およびエッチ
ング技術を適用して薄膜状の椀状部70を分離独立して
形成し、導電材料シート7のエッチング除去領域に絶縁
材料4を充填し、硬化形成した絶縁材料シート4’の表
裏面に上下両端部を露出せしめた椀状部70を有する椀
状導電体70’を構成した異方性導電シートを構成し
た。
料シート7の表面にホトリソグラフィ技術およびエッチ
ング技術を適用して薄膜状の椀状部70を分離独立して
形成し、導電材料シート7のエッチング除去領域に絶縁
材料4を充填し、硬化形成した絶縁材料シート4’の表
裏面に上下両端部を露出せしめた椀状部70を有する椀
状導電体70’を構成した異方性導電シートを、互いに
対向して重ね合わせ一体化して構成した異方性導電シー
トを構成した。
体シート8に表面からダイシング加工を施して、残存半
導体シート8’を有して導電体形成凸部82を独立して
形成し、残存半導体シート8’および導電体形成凸部8
2の表面に絶縁材料層83を塗布硬化し、残存半導体シ
ート8’をその導電体形成凸部82との間の結合部から
その絶縁材料層83との間の結合部に亘って除去し、硬
化形成した絶縁材料シート83’の表裏面に導電体形成
凸部82を半導体端子82’として露出せしめて構成し
た異方性導電シートを構成した。
体シート8に表面からダイシング加工を施して半導体ブ
ロック85を分離独立して形成し、半導体ブロック85
をその上下両端部を露出して絶縁材料層83内に埋設
し、硬化形成された絶縁材料シート83’の表裏面に半
導体ブロック85を露出せしめて構成した異方性導電シ
ートを構成した。
電シートにおいて、半導体ブロック85の表面に回路素
子86を形成した異方性導電シートを構成した。
数形成される金型1を準備し、シート21に金型1の突
起11の裾野の径より大なる径の貫通孔22を形成した
ものより成るマスク2を金型1の表面に取付け、金型1
の表面に金属メッキ或いは蒸着を施し、金型1の表面か
らマスク2を取り外して金型1の突起11の全表面に薄
膜状の立体構造の導電体30を残存形成し、金型1の表
面に絶縁材料層4を塗布して導電体30をその頂上まで
絶縁材料層4に埋没させ、第2の型5を導電体33の表
面に圧し付けて絶縁材料層4を硬化するのを待ち、離型
し、絶縁材料層を貫通して上下両端部を露出する中空の
薄膜状の立体構造を有する立体構造の導電体を形成する
異方性導電シートの製造方法を構成した。
材料シートを保持粘着テープに貼り付けたものを準備
し、この導電材料シートにホトリソグラフィ技術および
エッチング技術を適用して保持粘着テープに貼り付けら
れた状態の導電ブロックを分離独立して形成し、導電材
料シートのエッチング除去領域に合成樹脂より成る絶縁
材料を充填し、充填形成された絶縁材料層の表面に第2
の型を圧し付けて絶縁材料層表面の一部を排除除去し、
導電ブロックの上下両端部を絶縁材料層の表裏両面に露
出せしめる異方性導電シートの製造方法を構成した。
性導電シートの製造方法において、導電材料を原材料と
する導電材料シート7を準備し、導電材料シート7の表
裏両面にホトリソグラフィ技術を適用して環状のレジス
ト71、71’を多数パターニング形成し、導電材料シ
ート7にエッチング加工を施し、このエッチング加工は
結合領域72を残存して導電材料シート7が表裏貫通し
て分離する寸前迄実行され、導電材料シート7の裏面に
保持粘着テープ73を貼り合わせ、導電材料シート7に
更なるエッチング加工を施し、結合領域72に導電体分
離溝721を形成することにより導電ブロック7’を相
互に分離独立して形成し、導電材料シート7のエッチン
グ除去領域に絶縁材料を充填し、形成された絶縁材料層
76の表面に第2の型を圧し付け、剥離して絶縁材料シ
ートの表裏面に導電ブロック7’の上下両端部を露出せ
しめる異方性導電シートの製造方法を構成した。
材料シート7の表面にホトリソグラフィ技術およびエッ
チング技術を適用して薄膜状の椀状部70を分離独立し
て形成し、導電材料シート7のエッチング除去領域に絶
縁材料4を充填し、硬化形成した絶縁材料シート4’の
表裏面に上下両端部を露出せしめた椀状部70を有する
椀状導電体70’を構成した異方性導電シートの製造方
法を構成した。
性導電シートの製造方法において、導電材料を原材料と
する導電材料シート7を準備し、導電材料シート7の表
面にホトリソグラフィ技術を適用して円形領域Cを多数
露出せしめて残余の全面にレジスト71をパターニング
し、導電材料シート7にエッチング加工を施し、露出す
る円形領域Cに対応して薄膜状の椀状部70を形成し、
導電材料シート7の上面に保持粘着テープ73を貼り付
けて保持粘着テープ73側を下側にし、導電材料シート
7の椀状部70の頂点に対応して十字状スリットにレジ
スト74をパターニングし、十字状にパターニングした
導電材料シート7にエッチング加工を施し、椀状部70
の頂点に十字状切り割り701を形成すると共に導電体
分離溝721を形成して、この椀状部70を保持粘着テ
ープ73に貼り付けられた状態で導電体分離溝721に
より相互に分離独立せしめ、椀状部70の上側に第2の
保持粘着テープ75を貼合わせ、保持粘着テープ73を
剥離し、第2の保持粘着テープ75側を下側にし、椀状
部70の表裏両面に絶縁材料層76を塗布形成し、椀状
部70の上側に第3の保持粘着テープ75’を貼り合わ
せ、第2の保持粘着テープ75を剥離し、第3の保持粘
着テープ75’側を下側にし、第3の保持粘着テープ7
5’を剥離して、絶縁材料層76が硬化して形成された
絶縁材料シート76’の表裏面に導電ブロック7’の上
下両端部を露出せしめる異方性導電シートの製造方法を
構成した。
材料シート7の表面にホトリソグラフィ技術およびエッ
チング技術を適用して薄膜状の椀状部70を分離独立し
て形成し、導電材料シート7のエッチング除去領域に絶
縁材料4を充填し、硬化形成した絶縁材料シート4’の
表裏面に上下両端部を露出せしめた椀状部70を有する
椀状導電体70’を構成した異方性導電シートを、互い
に対向して重ね合わせ一体化した異方性導電シートの製
造方法を構成した。
性導電シートの製造方法において、導電材料を原材料と
する導電材料シート7を準備し、導電材料シート7の表
面にホトリソグラフィ技術を適用して円形領域Cを多数
露出せしめて残余の全面にレジスト71をパターニング
し、導電材料シート7にエッチング加工を施し、露出す
る円形領域Cに対応して薄膜状の椀状部70を形成し、
導電材料シート7の上面に保持粘着テープ73を貼り付
けて保持粘着テープ73側を下側にし、導電材料シート
7の椀状部70の頂点に対応して十字状スリットにレジ
スト74をパターニングし、十字状にパターニングした
導電材料シート7にエッチング加工を施して、椀状部7
0の頂点に十字状切り割り701を形成すると共に導電
体分離溝721を形成して、この椀状部70を保持粘着
テープ73に貼り付けられた状態で導電体分離溝721
により相互に分離独立せしめ、椀状部70の上側に第2
の保持粘着テープ75を貼り合わせ、保持粘着テープ7
3を剥離し、第2の保持粘着テープ75側を下側にし、
椀状部70の表裏両面に絶縁材料層76を塗布形成し、
椀状部70の上側に第3の保持粘着テープ75’を貼り
合わせ、第2の保持粘着テープ75を剥離し、第3の保
持粘着テープ75’側を下側にし、第3の保持粘着テー
プ75’を剥離して、絶縁材料層76が硬化して形成さ
れた絶縁材料シート76’の表裏面に導電ブロック7’
の上下両端部を露出せしめて異方性導電シートを製造
し、製造された異方性導電シートの周縁端面同志を突き
合わせ、両者を一体化した異方性導電シートの製造方法
を構成した。
導体シート8に表面からダイシング加工を施し、残存半
導体シート8’を有して導電体形成凸部82を独立して
形成し、残存半導体シート8’および導電体形成凸部8
2の表面に絶縁材料層83を塗布硬化し、残存半導体シ
ート8’をその導電体形成凸部82との間の結合部から
その絶縁材料層83との間の結合部に亘って除去し、硬
化形成した絶縁材料シート83’の表裏面に導電体形成
凸部82を半導体端子82’として露出せしめた異方性
導電シートの製造方法を構成した。
性導電シートの製造方法において、半導体材料を原材料
とする半導体シート8を準備し、半導体シート8の下面
に保持粘着テープ81を貼り合わせ、半導体シート8に
表面からダイシング加工を施し、残存半導体シート8’
を有して半導体端子形成凸部82を分布形成し、残存半
導体シート8’および半導体端子形成凸部82の表面に
絶縁材料層83を塗布し、半導体端子形成凸部82の上
側に第2の保持粘着テープ84を貼り合わせ、保持粘着
テープ81を残存半導体シート8’から剥離すると共
に、第2の保持粘着テープ84を半導体端子形成凸部8
2から剥離し、半導体端子形成凸部82の端面に保持粘
着テープ81を貼り合わせ、残存半導体シート8’を、
その半導体端子形成凸部82との間の結合部からその絶
縁材料層83との間の結合部に亘って、ダイシング加工
を施して除去して半導体端子形成凸部82を相互に電気
機械的に切り離す異方性導電シートの製造方法を構成し
た。
導体シート8に表面からダイシング加工を施して半導体
ブロック85を分離独立して形成し、半導体ブロック8
5をその上下両端部を露出して絶縁材料層83内に埋設
し、硬化形成された絶縁材料シート83’の表裏面に半
導体ブロック85を露出せしめる異方性導電シートの製
造方法を構成した。
性導電シートの製造方法において、半導体材料を原材料
とする半導体シート8を準備し、半導体シート8の下面
に保持粘着テープ81を貼り合わせ、半導体シート8に
表面から保持粘着テープ81の表面に到るまでダイシン
グ加工を施し、半導体ブロック85を分離独立して形成
し、半導体ブロック85が分離独立して保持される保持
粘着テープ81の表面に絶縁材料層83を塗布し、絶縁
材料層83内に半導体ブロック85を埋設し、半導体ブ
ロック85の上端部に第2の保持粘着テープ84を貼り
合わせ、保持粘着テープ81および第2の保持粘着テー
プ84を剥離する異方性導電シートの製造方法を構成し
た。
の内の何れかに記載される異方性導電シートの製造方法
において、半導体ブロック85が分離独立して形成され
たところで、その面に回路素子86を半導体微細加工技
術を適用して形成する異方性導電シートの製造方法を構
成した。
び図2の第1の実施例を参照して説明する。図1(a)
は金型の一部断面斜視図、図1(b)は金型に取り付け
られたマスクを上から視た図、図1(c)は製造された
異方性導電シートの一部断面斜視図である。図2は異方
性導電シートの製造工程を説明する図である。
する。 (工程1) 金型1を準備する。金型1はステンレス鋼の如きメッキ
の剥がれ易い金属材料により構成される。この金型1の
表面には一例としてマトリクス状に円錐状突起11が多
数形成されている。 (工程2) 金型1の表面にマスク2を取り付け固定する。マスク2
はシート21に金型1の円錐状突起11の裾野の径より
大なる径の貫通孔22が形成されたものより成る。 (工程3) マスク2を取り付け固定した金型1の表面に、通常のメ
ッキとは逆に、金の如き付着力の小さい金属をメッキし
て、メッキ層3を形成する。マスク2が存在することに
より、金型1の円錐状突起11の表面および円錐状突起
11の裾野と貫通孔22の周縁との間の金型1表面に薄
膜の金メッキが形成される。或いは、この金の薄膜は蒸
着により形成する。必要に応じて金メッキの表面に重ね
てニッケルメッキを施して金メッキに剛性を付与する。 (工程4) 金型1の表面からマスク2を取り外す。これにより金型
1の円錐状突起11の全表面に中空の薄膜状の立体構造
である円錐状導電体30が残存形成される。 (工程5) マスク2を取り外した金型1の表面にポリイミド樹脂よ
り成る絶縁材料層4を塗布し、円錐状導電体30をその
頂上まで絶縁材料層4に埋設させる。 (工程6) 絶縁材料層4が硬化するに先だって、テフロンシート或
いは粘着テープの如き弾性材料より成る第2の型5を円
錐状導電体30の表面に圧し付け或いは貼り付けて、円
錐状導電体30の上端面から絶縁材料を排除し、絶縁材
料層4を硬化するのを待つ。51は粘着テープ5の表面
に形成された粘着層を示す。 (工程7) 第2の型5を取り外すことにより、絶縁材料層4の表層
が排除、除去されて円錐状導電体30の上端部は露出せ
しめられる。次いで、離型することにより、ポリイミド
樹脂より成る絶縁材料シート4’を貫通してその表裏面
に上下両端部を露出した中空の薄膜状の立体構造、即
ち、円錐状導電体30を有する立体構造の導電体を具備
する図1(c)の異方性導電シート6が形成される。
形成し、次いで、メッキ層3の表面に絶縁材料層4を塗
布し、絶縁材料層4が硬化するに先だってその表面に第
2の型5を圧し付け、表面の一部を排除することによ
り、絶縁材料シート4’の表裏面に露出する異方性導電
シート6が形成される。第2の型5として特に粘着テー
プを採用することにより、円錐状導電体30の上端部の
絶縁材料は確実に除去され露出せしめられる。
に対してデバイスを接続する円錐状導電体のピッチ精度
は金型の表面に形成される円錐状突起のピッチ精度に依
存する。ところで、この金型はステンレス鋼の如き金属
材料の表面にホトリソグラフィ技術およびエッチング技
術を適用して円錐状突起を高ピッチ精度に簡単に形成す
ることができるので、100μm以下の高精度狭ピッチ
を確実容易に保証することができる。そして、絶縁材料
層が硬化するに先だって、メッキ表面に第2の型として
テフロンシート或いは粘着テープをその表面に圧し付け
或は貼り付け、これを取り外して絶縁材料層表層を排
除、除去して、絶縁材料シートの表面に円錐状導電体の
上端部を露出せしめることにより、円錐状導電体頂面の
残留絶縁材料をほぼ完全に除去して良好な導通を確保す
ることができる。そして、導電体自体に弾性が付与され
ているので、デバイスと配線基板との間にこの導電体が
介在することにより両者間を弾性的に確実に電気接続す
ることができる。
説明する。図3(a)は金型の斜視図、図3(b)は金
型の側面図、図3(c)はマスクの上面図、図3(d)
は製造された異方性導電シートの斜視図、図3(e)は
アーチ状導電体の拡大した斜視図である。図4は異方性
導電シートの製造工程を説明する図である。
トリクス状に断面アーチ型のアーチ状突起111が多数
形成されている。 (工程2) 金型1の表面にマスク2を取り付け固定する。マスク2
はシート21に金型1のアーチ状突起111の配列に対
応して貫通角孔24を形成したものより成り、この貫通
角孔24の長辺の長さはアーチ状突起111の長さと比
較して少し大きく形成されている。 (工程3) マスク2を取り付け固定した金型1の表面に、金の如き
付着力の小さい金属をメッキしてメッキ層3を形成す
る。マスク2が存在することにより、金型1のアーチ状
突起111の表面およびアーチ状突起111の裾野と貫
通角孔24の短辺との間の金型1表面に金メッキが形成
される。必要に応じて金メッキの表面に重ねてニッケル
メッキを施して金メッキに剛性を付与する。 (工程4) 金型1の表面からマスク2を取り外す。これにより金型
1のアーチ状突起111の上面にアーチ状導電体31が
残存形成される。アーチ状導電体31の下端部は金型1
の表面に接触している。 (工程5) マスク2を取り外した金型1のメッキ表面にポリイミド
樹脂より成る絶縁材料層4を塗布する。 (工程6) ポリイミド樹脂より成る絶縁材料層4が硬化するに先だ
って、そのメッキ表面に弾性材料より成る第2の型5と
してテフロンシート或いは粘着テープをその表面に圧し
付け或いは貼り付け、硬化するのを待つ。51は第2の
型を粘着テープとした場合の表面に形成された粘着層を
示す。 (工程7) テフロンシート或いは粘着テープより成る第2の型5を
取り外して絶縁材料層4の表層を排除、除去して、絶縁
材料シート4’の表面にアーチ状導電体31の上端部を
露出せしめる。 (工程8) 次いで、離型することにより絶縁材料シート4’の表裏
面にアーチ状導電体31が露出した異方性導電シート6
が形成される。異方性導電シート6は斜視図により示す
と図3(d)および図3(e)の通りとなる。
例も、アーチ状導電体31のピッチ精度を100μm以
下の高精度狭ピッチに容易に確保すると共に、アーチ状
導電体頂面の残留絶縁材料をほぼ完全に除去して良好な
導通を確保することができるものである。その上に、導
電体の形状をアーチ状とすることにより、大きな柔軟性
を導電体に付与することができる。従って、導電体自体
に弾性が付与されているので、デバイスと配線基板との
間にこの導電体が介在することにより両者間を弾性的に
確実に電気接続することができる。
性導電シートを説明する。メタル埋め込み型異方性導電
シートを製造するには、銅の如き導電材料を原材料とす
る導電材料シートを保持粘着テープに貼り付けたものを
準備し、この導電材料シートにホトリソグラフィ技術お
よびエッチング技術を適用して保持粘着テープに貼り付
けられた状態の導電ブロックを分離独立して形成し、導
電材料シートのエッチング除去領域に合成樹脂より成る
絶縁材料を充填し、充填形成された絶縁材料層の表面に
粘着テープを貼り付けて材料層表面の一部を排除除去
し、導電ブロックの上端部を露出せしめる。
の製造工程を図5を参照して具体的に説明する。 (工程1) 導電材料シート7を準備する。導電材料シ
ート7は銅の如き導電材料を原材料としている。 (工程2) 導電材料シート7の表裏両面にホトリソグ
ラフィ技術を適用して方形の或いは円形のレジスト7
1、71’をマトリクス状にパターニング形成する。導
電材料シート7の表裏両面に形成された方形或いは円形
レジスト71、71’は導電材料シート7の厚さ方向に
互いに対向して形成されている。 (工程3) 方形或いは円形レジスト71、71’を表
裏両面にパターニングした導電材料シート7にエッチン
グ加工を施す。エッチング加工は結合領域72を残存し
て導電材料シート7が表裏貫通して分離する寸前迄実行
される。 (工程4) 裏面に形成されるレジスト71’を除去す
る。 (工程5) 導電材料シート7の裏面に保持粘着テープ
73を貼り合わせ、エッチング加工を施された導電材料
シート7を機械的に補強する。731は保持粘着テープ
73の表面に形成された粘着層を示す。 (工程6) 保持粘着テープ73により機械的に補強さ
れた状態の導電材料シート7に更なるエッチング加工を
施す。更なるエッチング加工を進行せしめ、最終的には
導電体分離溝721を形成して結合領域72を消滅す
る。導電体分離溝721が形成されたことにより、導電
ブロック7’が相互に分離独立して形成される。ここ
で、導電材料シート7のエッチング除去領域に合成樹脂
より成る絶縁材料を充填し、形成された絶縁材料層76
の表面にテフロンシート或いは粘着テープその他の弾性
材料より成る第2の型を圧し付け、絶縁材料層76の表
層の一部を除去排除し、形成された絶縁材料シートの表
面に導電ブロック7’の上端部を露出せしめる。
プ73を剥離して絶縁材料シートの表裏面に導電ブロッ
ク7’が露出したメタル埋め込み型異方性導電シートが
製造される。
電材料を原材料とする導電材料シートを使用し、この表
面にホトリソグラフィ技術を適用して導電ブロック7’
が露出したメタル埋め込み型異方性導電シートを構成す
るものであり、導電ブロック7’を整然と高精度狭ピッ
チ間隔で配列形成するに特に加工性の良好な実施例であ
ると言うことができる。そして、配線基板に対してデバ
イスを接続する導電ブロック7’相互間のピッチ精度は
ホトリソグラフィのピッチ精度で設定されることにな
り、100μm以下の高精度狭ピッチ間隔の導電ブロッ
ク7’の異方性導電シートを構成することができる。そ
して、導電材料シート7の裏面に保持粘着テープ73を
貼り合わせて仮止めしておくことにより、各加工工程に
おいて切断分離される部分間の相互位置関係は一定に保
持、確保される。部分間の相互位置関係は絶縁材料シー
トが最終的に硬化するまで保持、確保され、100μm
以下の高精度狭ピッチを保証する。
型異方性導電シートを図6ないし図8を参照して説明す
る。 (工程1) 銅の如き導電材料を原材料とする導電材料
シート7を準備し、導電材料シート7の表面にホトリソ
グラフィ技術を適用し、導電材料シート7の表面に円形
領域Cをマトリクス状に露出せしめて残余の全面にレジ
スト71をパターニングする。導電材料シート7の裏面
に保持粘着テープ73を貼り付ける。 (工程2) 工程1のレジストを形成した導電材料シー
ト7にエッチング加工を施し、露出する円形領域Cに対
応して薄膜状の椀状部70を形成する。 (工程3) 椀状部70が形成された導電材料シート7
の表面からレジスト71を除去する。 (工程4) 導電材料シート7の裏面から保持粘着テー
プ73を剥離する。 (工程5) 工程4の導電材料シート7の上面に保持粘
着テープ73を貼り付けて、保持粘着テープ73側を下
側にする。 (工程6) 導電材料シート7の椀状部70の頂点に対
応して十字状スリットにレジスト74をパターニングす
る。 (工程7) 十字状にパターニングした導電材料シート
7にエッチング加工を施し、椀状部70の頂点に十字状
切り割り701を形成すると共に導電体分離溝721を
形成する。この椀状部70は、保持粘着テープ73に貼
り付けられた状態で導電体分離溝721により相互に分
離独立せしめられる。 (工程8) レジスト74を除去する。 (工程9) レジスト74を除去された椀状部70の上
側に第2の保持粘着テープ75を貼り合わせる。751
は第2の保持粘着テープ75の表面に形成された粘着層
を示す。 (工程10) 工程9に続いて、椀状部70の裏側から
保持粘着テープ73を剥離し、第2の保持粘着テープ7
5側を下側にする。 (工程11) 工程10に続いて、椀状部70の表裏両
面にポリイミド樹脂より成る絶縁材料層76を塗布形成
する。ここで、絶縁材料層76は、十字状切り割り70
1および導電体分離溝721にも充填された状態で、椀
状部70の面の内の第2の保持粘着テープ75の粘着層
751に接合しているところを除き、表裏全面に塗布形
成される。 (工程12) 工程11に続いて、椀状部70の上側に
第3の保持粘着テープ75’を貼り合わせる。 (工程13) 工程12に続いて、第2の保持粘着テー
プ75を剥離し、第3の保持粘着テープ75’側を下側
にする。この剥離により、椀状部70の上端部に形成さ
れた絶縁材料層76は除去され、露出する。 (工程14) 第3の保持粘着テープ75’を剥離す
る。この剥離により椀状部70の周縁端面も露出する。
ここで、椀状部70はその上端部および周縁端面が絶縁
材料シート76’の表裏面に露出し、絶縁材料シート7
6’の表裏面に導電ブロック7’が露出したメタル埋め
込み型異方性導電シートが製造される。 (工程15) 工程14において製造されたメタル埋め
込み型異方性導電シートの周縁端面同志を突き合わせ、
両者を相互接続して弾性を付与されたメタル埋め込み型
異方性導電シートが製造される。
例は、第3の実施例と同様に、配線基板に対してデバイ
スを接続する導電ブロック7’のピッチ精度をホトリソ
グラフィのピッチ精度で設定すると共に、各加工工程に
おいて切断分離される部分間の相互位置関係を一定に保
持、確保し、部分間の相互位置関係は絶縁材料シートが
最終的に硬化するまで保持、確保することができる。そ
の上に、工程14までにおいて製造されたメタル埋め込
み型異方性導電シートの周縁端面同志を突き合わせ、両
者を相互接続することにより、構成されたメタル埋め込
み型異方性導電シートに大きな弾性を付与することがで
きる。
性導電シートを図9および図10を参照して説明する。
半導体シート8はシリコンの如き半導体材料を原材料と
している。 (工程2) 半導体シート8の下面に保持粘着テープ8
1を貼り合わせる。811は保持粘着テープ81の表面
に形成された粘着層を示す。 (工程3) 保持粘着テープ81に保持された状態にあ
る半導体シート8に表面からダイシング加工を施し、残
存半導体シート8’を有して半導体端子形成凸部82を
マトリクス状に分布して形成する。 (工程4) 残存半導体シート8’および半導体端子形
成凸部82の表面にポリイミド樹脂の如き合成樹脂材料
より成る絶縁材料層83を塗布する。 (工程5) 工程4に続いて、半導体端子形成凸部82
の上側に第2の保持粘着テープ84を貼り合わせる。こ
こで、半導体端子形成凸部82の上端部に塗布された絶
縁材料は保持粘着テープ81により半導体端子形成凸部
82の周囲に押し退けられる。 (工程6) 保持粘着テープ81を残存半導体シート
8’から剥離すると共に第2の保持粘着テープ84を半
導体端子形成凸部82から剥離する。ここで、保持粘着
テープ81の剥離により残存半導体シート8’の下面は
露出すると共に第2の保持粘着テープ84の剥離により
半導体端子形成凸部82の端面は絶縁材料層83が除去
されて露出する。 (工程7) 工程6における露出した半導体端子形成凸
部82の端面に保持粘着テープ81を貼り合わせる。 (工程8) 残存半導体シート8’を、その半導体端子
形成凸部82との間の結合部からその絶縁材料層83と
の間の結合部に亘って、ダイシング加工を施して除去す
る。これにより、半導体端子形成凸部82は相互に電気
機械的に切り離され独立せしめられる。 (工程9) 保持粘着テープ81を剥離する。この剥離
により半導体端子形成凸部82の下端部も露出する。こ
こで、半導体端子形成凸部82はその上端部および下端
部が絶縁材料シート83’の表裏両面に露出し、絶縁材
料シート83’の表裏面に半導体端子82’が露出した
半導体埋め込み型異方性導電シートが製造される。
してシリコンの如き半導体材料を原材料とすることによ
り、半導体微細加工技術を適用して配線基板に対して接
続されるべきデバイス間のピッチを100μm以下の狭
ピッチに設定することができる。そして、加工工程も単
純な工程の組み合わせであり、工程数も比較的に少な
い。
型異方性導電シートを図11および図12を参照して説
明する。 (工程1) 半導体シート8を準備する。半導体シート
8はシリコンの如き半導体材料を原材料としている。 (工程2) 半導体シート8の下面に保持粘着テープ8
1を貼り合わせる。811は保持粘着テープ81の表面
に形成された粘着層を示す。 (工程3) 保持粘着テープ81に保持された状態にあ
る半導体シート8に表面から保持粘着テープ81の表面
に到るまでダイシング加工を施し、半導体ブロック85
をマトリクス状に分離独立して形成する。半導体ブロッ
ク85をマトリクス状に分離独立して形成した状態は図
11(a)に斜視図として示されている。 (工程4) 半導体ブロック85がマトリクス状に分離
独立して保持される保持粘着テープ81の表面にポリイ
ミド樹脂の如き合成樹脂材料より成る絶縁材料層83を
塗布し、絶縁材料層83内に半導体ブロック85を埋設
する。 (工程5) 半導体ブロック85の上端部に第2の保持
粘着テープ84を貼り合わせ、半導体ブロック85の上
端部に塗布された絶縁材料は第2の保持粘着テープ84
により半導体ブロック85の周囲に押し退け、絶縁材料
層83を硬化する。 (工程6) 保持粘着テープ81および第2の保持粘着
テープ84を剥離する。ここで、保持粘着テープ81の
剥離により半導体ブロック85の下面は露出すると共
に、第2の保持粘着テープ84の剥離により半導体ブロ
ック85の上端部は絶縁材料層83が除去されて露出
し、絶縁材料シート83’の表裏面に半導体ブロック8
5が露出した半導体埋め込み型異方性導電シートが製造
される。
ト8の切断は、保持粘着テープ81に保持された状態に
ある半導体シート8にダイシング加工を施して実行し、
半導体ブロック85をマトリクス状に分離独立させるの
で、半導体ブロック85のピッチはダイシングの精密な
ピッチ精度により精密に設定することができる。導電性
微粒子を分散させた異方性導電シートは100μm程度
の狭ピッチの接続に対応することができるものである
が、この実施例の半導体ブロック85のピッチは100
μm以下の狭ピッチにも対応することができる。
(工程3’)を介在させて第6の実施例の変形例を構成
する。 (工程3’) (工程3)において、図11(a)に示
される如く、半導体ブロック85がマトリクス状に分離
独立して形成されたところで、半導体ブロック85の表
面に図11(c)に示されるマイクロブリッジ接点、p
nジャンクション、マイクロヒューズの如き回路素子8
6を半導体微細加工技術を適用して形成する。図11
(c)は回路素子86が形成される半導体ブロック85
の厚さ方向の断面を示す図である。半導体ブロック85
の表面にpnジャンクションが形成され、pnジャンク
ションの上側にマイクロブリッジ接点が形成されてい
る。そして、半導体ブロック85の裏面にマイクロヒュ
ーズが形成されている。ここで、デバイスがマイクロブ
リッジ接点に上側から接続し、pnジャンクション、半
導体ブロック85自体、マイクロヒューズを経由して、
下側の配線基板に接続する。
来の異方性導電シートの導電体は単なる電流導通部材に
過ぎないので、当然にデバイスと配線基板との間に不適
切な向きの電流をそのまま流通させる上に過電流もその
まま流通させる。ところが、半導体埋め込み型異方性導
電シートに関して相対向するデバイスと配線基板の間
を、この異方性導電シートの半導体ブロック85に形成
されるこれらの回路素子86および半導体ブロック85
を介して相互に接続する構成を採用することにより、電
流の向きおよび大きさを制御する作用を異方性導電シー
トに付与することができる。即ち、半導体ブロック85
の表面にpnジャンクションを形成することにより、半
導体ブロック85を介して流通する電流の向きを制御す
ることができる。そして、マイクロブリッジ接点、マイ
クロヒューズを形成することにより半導体ブロック85
を介して流通する電流を制限することができる。
ば、異方性導電シートを構成する導電体は絶縁材料シー
トの表裏両面に整然と貫通露出し、導電体自体に弾性が
付与されているので、デバイスと配線基板との間にこの
導電体が介在することにより両者間を弾性的に確実に電
気接続することができる。
に対してデバイスを接続する円錐状導電体のピッチ精度
は金型の表面に形成される円錐状突起のピッチ精度に依
存する。ところで、この金型はステンレス鋼の如き金属
材料の表面にホトリソグラフィ技術およびエッチング技
術を適用して円錐状突起を高ピッチ精度に簡単に形成す
ることができるので、100μm以下の高精度狭ピッチ
を確実容易に保証することができる。そして、絶縁材料
層が硬化するに先だって、メッキ表面に第2の型として
テフロンシート或は粘着テープをその表面に圧し付け或
いは貼り付け、これを取り外して絶縁材料層表層を排
除、除去して、絶縁材料シートの表面に円錐状導電体の
上端部を露出せしめることにより、円錐状導電体頂面の
残留絶縁材料をほぼ完全に除去して良好な導通を確保す
ることができる。
電体31のピッチ精度を100μm以下の高精度狭ピッ
チに容易に確保すると共に、アーチ状導電体頂面の残留
絶縁材料をほぼ完全に除去して良好な導通を確保するこ
とができるものである。その上に、導電体の形状をアー
チ状とすることにより、大きな柔軟性を導電体に付与す
ることができる。
電材料を原材料とする導電材料シートを使用し、この表
面にホトリソグラフィ技術を適用して導電ブロック7’
が露出したメタル埋め込み型異方性導電シートを構成す
るものであり、導電ブロック7’を整然と高精度狭ピッ
チ間隔で配列形成するに特に加工性の良好な実施例であ
ると言うことができる。そして、配線基板に対してデバ
イスを接続する導電ブロック7’相互間のピッチ精度は
ホトリソグラフィのピッチ精度で設定されることにな
り、100μm以下の高精度狭ピッチ間隔の導電ブロッ
ク7’の異方性導電シートを構成することができる。そ
して、導電材料シート7の裏面に保持粘着テープ73を
貼り合わせて仮止めしておくことにより、各加工工程に
おいて切断分離される部分間の相互位置関係は一定に保
持、確保される。部分間の相互位置関係は絶縁材料シー
トが最終的に硬化するまで保持、確保され、100μm
以下の高精度狭ピッチを保証する。
例と同様に、配線基板に対してデバイスを接続する導電
ブロック7’のピッチ精度をホトリソグラフィのピッチ
精度で設定すると共に、各加工工程において切断分離さ
れる部分間の相互位置関係を一定に保持、確保し、部分
間の相互位置関係は絶縁材料シートが最終的に硬化する
まで保持、確保することができる。その上に、工程14
までにおいて製造されたメタル埋め込み型異方性導電シ
ートの周縁端面同志を突き合わせ、両者を相互接続する
ことにより、構成されたメタル埋め込み型異方性導電シ
ートに大きな弾性を付与することができる。
としてシリコンの如き半導体材料を原材料とすることに
より、半導体微細加工技術を適用して配線基板に対して
接続されるべきデバイス間のピッチを100μm以下の
狭ピッチに設定することができる。そして、加工工程も
単純な工程の組み合わせであり、工程数も比較的に少な
い。
ト8の切断は、保持粘着テープ81に保持された状態に
ある半導体シート8にダイシング加工を施して実行し、
半導体ブロック85をマトリクス状に分離独立させるの
で、半導体ブロック85のピッチはダイシングの精密な
ピッチ精度により精密に設定することができる。導電性
微粒子を分散させた異方性導電シートは100μm程度
の狭ピッチの接続に対応することができるものである
が、この実施例の半導体ブロック85のピッチは100
μm以下の狭ピッチにも対応することができる。
来の異方性導電シートの導電体は単なる電流導通部材に
過ぎないので、当然にデバイスと配線基板との間に不適
切な向きの電流をそのまま流通させる上に過電流もその
まま流通させる。ところが、半導体埋め込み型異方性導
電シートに関して相対向するデバイスと配線基板の間
を、この異方性導電シートの半導体ブロック85に形成
されるこれら回路素子86および半導体ブロック85を
介して相互接続する構成を採用することにより、電流の
向きおよび大きさを制御する作用を異方性導電シートに
付与することができる。即ち、半導体ブロック85の表
面にpnジャンクションを形成することにより半導体ブ
ロック85を介して流通する電流の向きを制御すること
ができる。そして、マイクロブリッジ接点、マイクロヒ
ューズを形成することにより、半導体ブロック85を介
して流通する電流を制限することができる。
Claims (21)
- 【請求項1】 相対向する電気部材間に介在して両電気
部材を電気的に接続する異方性導電シートにおいて、 絶縁材料シートと、 絶縁材料シートを貫通して上下両端部を露出する中空の
薄膜状の立体構造を有する立体構造の導電体より成り、中空の薄膜状の立体構造 は絶縁材料シートに分布して配
列形成したことを特徴とする異方性導電シート。 - 【請求項2】 請求項1に記載される異方性導電シート
において、中空の薄膜状の立体構造 は上端部を閉塞すると共に下端
部を開放する円錐状導電体であることを特徴とする異方
性導電シート。 - 【請求項3】 請求項1に記載される異方性導電シート
において、中空の薄膜状の立体構造 はアーチ型に形成されたアーチ
状導電体であることを特徴とする異方性導電シート。 - 【請求項4】 請求項1ないし請求項3の内の何れかに
記載される異方性導電シートにおいて、 立体構造の導電体はメッキ或いは蒸着により形成された
ものであることを特徴とする異方性導電シート。 - 【請求項5】 導電材料を原材料とする導電材料シート
の表面にホトリソグラフィ技術およびエッチング技術を
適用して薄膜状の椀状部を分離独立して形成し、導電材
料シートのエッチング除去領域に絶縁材料を充填し、硬
化形成した絶縁材料シートの表裏面に上下両端部を露出
せしめた椀状部を有する椀状導電体を構成したことを特
徴とする異方性導電シート。 - 【請求項6】 導電材料を原材料とする導電材料シート
の表面にホトリソグラフィ技術およびエッチング技術を
適用して薄膜状の椀状部を分離独立して形成し、導電材
料シートのエッチング除去領域に絶縁材料を充填し、硬
化形成した絶縁材料シートの表裏面に上下両端部を露出
せしめた椀状部を有する椀状導電体を構成した異方性導
電シートを互いに対向して重ね合わせ一体化して構成し
たことを特徴とする異方性導電シート。 - 【請求項7】 半導体材料を原材料とする半導体シート
に表面からダイシング加工を施し、残存半導体シートを
有して導電体形成凸部を独立して形成し、残存半導体シ
ートおよび導電体形成凸部の表面に絶縁材料層を塗布硬
化し、残存半導体シートをその導電体形成凸部との間の
結合部からその絶縁材料層との間の結合部に亘って除去
し、硬化形成した絶縁材料シートの表裏面に導電体形成
凸部を半導体端子として露出せしめて構成したことを特
徴とする異方性導電シート。 - 【請求項8】 半導体材料を原材料とする半導体シート
に表面からダイシング加工を施して半導体ブロックを分
離独立して形成し、半導体ブロックをその上下両端部を
露出し絶縁材料層内に埋設し、硬化形成された絶縁材料
シートの表裏面に半導体ブロックを露出せしめて構成し
たことを特徴とする異方性導電シート。 - 【請求項9】 請求項8に記載される異方性導電シート
において、 半導体ブロックの表面に回路素子を形成したことを特徴
とする異方性導電シート。 - 【請求項10】 表面に突起が多数形成される金型を準
備し、 シートに金型の突起の裾野の径より大なる径の貫通孔を
形成したものより成るマスクを金型の表面に取り付け、 金型の表面に金属メッキ或いは蒸着を施し、 金型の表面からマスクを取り外して金型の突起の全表面
に薄膜状の立体構造の導電体を残存形成し、 金型の表面に絶縁材料層を塗布して導電体をその頂上ま
で絶縁材料層に埋没させ、 第2の型を導電体の表面に圧し付け絶縁材料層を硬化す
るのを待ち、 離型し、絶縁材料層を貫通して上下両端部を露出する中
空の薄膜状の立体構造を有する立体構造の導電体を形成
することを特徴とする異方性導電シートの製造方法。 - 【請求項11】 導電材料を原材料とする導電材料シー
トを保持粘着テープに貼り付けたものを準備し、この導
電材料シートにホトリソグラフィ技術およびエッチング
技術を適用して保持粘着テープに貼り付けられた状態の
導電ブロックを分離独立して形成し、導電材料シートの
エッチング除去領域に合成樹脂より成る絶縁材料を充填
し、充填形成された絶縁材料層の表面に第2の型を圧し
付けて絶縁材料層表面の一部を排除除去し、導電ブロッ
クの上下両端部を絶縁材料層の表裏両面に露出せしめる
ことを特徴とする異方性導電シートの製造方法。 - 【請求項12】 請求項11に記載される異方性導電シ
ートの製造方法において、 導電材料を原材料とする導電材料シートを準備し、 導電材料シートの表裏両面にホトリソグラフィ技術を適
用して環状のレジストを多数パターニング形成し、 導電材料シートにエッチング加工を施し、このエッチン
グ加工は結合領域を残存して導電材料シートが表裏貫通
して分離する寸前迄実行され、 導電材料シートの裏面に保持粘着テープを貼り合わせ、 導電材料シートに更なるエッチング加工を施し、結合領
域に導電体分離溝を形成することにより導電ブロックを
相互に分離独立して形成し、導電材料シートのエッチン
グ除去領域に絶縁材料を充填し、 形成された絶縁材料層の表面に第2の型を圧し付け、 剥離して絶縁材料シートの表裏面に導電ブロックの上下
両端部を露出せしめることを特徴とする異方性導電シー
トの製造方法。 - 【請求項13】 導電材料を原材料とする導電材料シー
トの表面にホトリソグラフィ技術およびエッチング技術
を適用して薄膜状の椀状部を分離独立して形成し、導電
材料シートのエッチング除去領域に絶縁材料を充填し、
硬化形成した絶縁材料シートの表裏面に上下両端部を露
出せしめた椀状部を有する椀状導電体を構成したことを
特徴とする異方性導電シートの製造方法。 - 【請求項14】 請求項13に記載される異方性導電シ
ートの製造方法において、 導電材料を原材料とする導電材料シートを準備し、 導電材料シートの表面にホトリソグラフィ技術を適用し
て円形領域を多数露出せしめて残余の全面にレジストを
パターニングし、 導電材料シートにエッチング加工を施し、露出する円形
領域に対応して薄膜状の椀状部を形成し、 導電材料シートの上面に保持粘着テープを貼り付けて保
持粘着テープ側を下側にし、 導電材料シートの椀状部の頂点に対応して十字状スリッ
トにレジストをパターニングし、 十字状にパターニングした導電材料シートにエッチング
加工を施し、椀状部の頂点に十字状切り割りを形成する
と共に導電体分離溝を形成して、この椀状部を保持粘着
テープに貼り付けられた状態で導電体分離溝により相互
に分離独立せしめ、 椀状部の上側に第2の保持粘着テープを貼り合わせ、 保持粘着テープを剥離し、第2の保持粘着テープ側を下
側にし、 椀状部の表裏両面に絶縁材料層を塗布形成し、 椀状部の上側に第3の保持粘着テープを貼り合わせ、 第2の保持粘着テープを剥離し、第3の保持粘着テープ
側を下側にし、 第3の保持粘着テープを剥離して、絶縁材料層が硬化し
て形成された絶縁材料シートの表裏面に導電ブロックの
上下両端部を露出せしめることを特徴とする異方性導電
シートの製造方法。 - 【請求項15】 導電材料を原材料とする導電材料シー
トの表面にホトリソグラフィ技術およびエッチング技術
を適用して薄膜状の椀状部を分離独立して形成し、導電
材料シートのエッチング除去領域に絶縁材料を充填し、
硬化形成した絶縁材料シートの表裏面に上下両端部を露
出せしめた椀状部を有する椀状導電体を構成した異方性
導電シートを、互いに対向して重ね合わせ一体化したこ
とを特徴とする異方性導電シートの製造方法。 - 【請求項16】 請求項15に記載される異方性導電シ
ートの製造方法において、 導電材料を原材料とする導電材料シートを準備し、 導電材料シートの表面にホトリソグラフィ技術を適用し
て円形領域を多数露出せしめて残余の全面にレジストを
パターニングし、 導電材料シートにエッチング加工を施し、露出する円形
領域に対応して薄膜状の椀状部を形成し、 導電材料シートの上面に保持粘着テープを貼り付けて保
持粘着テープ側を下側にし、 導電材料シートの椀状部の頂点に対応して十字状スリッ
トにレジストをパターニングし、 十字状にパターニングした導電材料シートにエッチング
加工を施し、椀状部の頂点に十字状切り割りを形成する
と共に導電体分離溝を形成して、この椀状部を保持粘着
テープに貼り付けられた状態で導電体分離溝により相互
に分離独立せしめ、 椀状部の上側に第2の保持粘着テープを貼り合わせ、 保持粘着テープを剥離し、第2の保持粘着テープ側を下
側にし、 椀状部の表裏両面に絶縁材料層を塗布形成し、 椀状部の上側に第3の保持粘着テープを貼り合わせ、 第2の保持粘着テープを剥離し、第3の保持粘着テープ
側を下側にし、 第3の保持粘着テープを剥離して、絶縁材料層が硬化し
て形成された絶縁材料シートの表裏面に導電ブロックの
上下両端部を露出せしめて異方性導電シートを製造し、 製造された異方性導電シートの周縁端面同志を突き合わ
せ、両者を一体化したことを特徴とする異方性導電シー
トの製造方法。 - 【請求項17】 半導体材料を原材料とする半導体シー
トに表面からダイシング加工を施し、残存半導体シート
を有して導電体形成凸部を独立して形成し、残存半導体
シートおよび導電体形成凸部の表面に絶縁材料層を塗布
して硬化し、残存半導体シートをその導電体形成凸部と
の間の結合部からその絶縁材料層との間の結合部に亘っ
て除去し、硬化形成した絶縁材料シートの表裏面に導電
体形成凸部を半導体端子として露出せしめたことを特徴
とする異方性導電シートの製造方法。 - 【請求項18】 請求項17に記載される異方性導電シ
ートの製造方法において、 半導体材料を原材料とする半導体シートを準備し、 半導体シートの下面に保持粘着テープを貼り合わせ、 半導体シートに表面からダイシング加工を施し、残存半
導体シートを有して半導体端子形成凸部を分布形成し、 残存半導体シートおよび半導体端子形成凸部の表面に絶
縁材料層を塗布し、 半導体端子形成凸部の上側に第2の保持粘着テープを貼
り合わせ、 保持粘着テープを残存半導体シートから剥離すると共
に、第2の保持粘着テープを半導体端子形成凸部から剥
離し、 半導体端子形成凸部の端面に保持粘着テープを貼り合わ
せ、 残存半導体シートを、その半導体端子形成凸部との間の
結合部からその絶縁材料層との間の結合部に亘って、ダ
イシング加工を施して除去して半導体端子形成凸部を相
互に電気機械的に切り離すことを特徴とする異方性導電
シートの製造方法。 - 【請求項19】 半導体材料を原材料とする半導体シー
トに表面からダイシング加工を施して半導体ブロックを
分離独立して形成し、半導体ブロックをその上下両端部
を露出して絶縁材料層内に埋設し、硬化形成された絶縁
材料シートの表裏面に半導体ブロックを露出せしめるこ
とを特徴とする異方性導電シートの製造方法。 - 【請求項20】 請求項19に記載される異方性導電シ
ートの製造方法において、 半導体材料を原材料とする半導体シートを準備し、 半導体シートの下面に保持粘着テープを貼り合わせ、 半導体シートに表面から保持粘着テープの表面に到るま
でダイシング加工を施し、半導体ブロックを分離独立し
て形成し、 半導体ブロックが分離独立して保持される保持粘着テー
プの表面に絶縁材料層を塗布し、絶縁材料層内に半導体
ブロックを埋設し、 半導体ブロックの上端部に第2の保持粘着テープを貼り
合わせ、 保持粘着テープおよび第2の保持粘着テープを剥離する
ことを特徴とする異方性導電シートの製造方法。 - 【請求項21】 請求項19および請求項20の内の何
れかに記載される異方性導電シートの製造方法におい
て、 半導体ブロックが分離独立して形成されたところで、そ
の面に回路素子を半導体微細加工技術を適用して形成す
ることを特徴とする異方性導電シートの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260524A JP3505650B2 (ja) | 2000-08-30 | 2000-08-30 | 異方性導電シートおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000260524A JP3505650B2 (ja) | 2000-08-30 | 2000-08-30 | 異方性導電シートおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002075489A JP2002075489A (ja) | 2002-03-15 |
JP3505650B2 true JP3505650B2 (ja) | 2004-03-08 |
Family
ID=18748517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000260524A Expired - Fee Related JP3505650B2 (ja) | 2000-08-30 | 2000-08-30 | 異方性導電シートおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3505650B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977515B2 (en) * | 2001-09-20 | 2005-12-20 | Wentworth Laboratories, Inc. | Method for forming photo-defined micro electrical contacts |
JP3832828B2 (ja) | 2003-03-20 | 2006-10-11 | 日本航空電子工業株式会社 | コネクタ |
JP2006048939A (ja) * | 2004-07-30 | 2006-02-16 | Jst Mfg Co Ltd | 異方導電性シート |
JP2006066407A (ja) * | 2005-11-21 | 2006-03-09 | Micro Precision Kk | シリコン製ばね電極および異方性導電シート |
JP4715464B2 (ja) * | 2005-11-21 | 2011-07-06 | 住友電気工業株式会社 | 異方性導電シート、その製造方法、接続方法および検査方法 |
JP5550886B2 (ja) * | 2009-11-13 | 2014-07-16 | シチズン電子株式会社 | Led発光装置 |
KR101561615B1 (ko) * | 2014-04-24 | 2015-10-19 | (주)마이크로컨텍솔루션 | 반도체 테스트용 콘택터 제조 방법 |
JP2019114510A (ja) * | 2017-12-26 | 2019-07-11 | 三星エスディアイ株式会社Samsung SDI Co., Ltd. | 異方性導電フィルム、その硬化物およびその製造方法 |
-
2000
- 2000-08-30 JP JP2000260524A patent/JP3505650B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002075489A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3883784B2 (ja) | 板状体および半導体装置の製造方法 | |
US6607120B1 (en) | Method of manufacturing a flexible circuit compression connector | |
US6133072A (en) | Microelectronic connector with planar elastomer sockets | |
US5480841A (en) | Process of multilayer conductor chip packaging | |
JP2934202B2 (ja) | 配線基板における導電バンプの形成方法 | |
JP2004502303A (ja) | 半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法 | |
JP2011014451A (ja) | 接続端子付き基板 | |
CN1953152A (zh) | 一种利用互连结构制造半导体模块的方法 | |
KR20020022126A (ko) | 플렉시블 배선판 및 플렉시블 배선판의 제조방법 | |
JPH1065070A (ja) | 半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤 | |
JP3505650B2 (ja) | 異方性導電シートおよびその製造方法 | |
JP2001339012A (ja) | 半導体装置およびその製造方法 | |
CN113228257A (zh) | 通孔布线形成用基板及其制造方法和半导体装置安装部件 | |
US6807064B2 (en) | Electronic component with at least one semiconductor chip and method for producing the electronic component | |
US8053281B2 (en) | Method of forming a wafer level package | |
US20200203263A1 (en) | Low cost reliable fan-out chip scale packages | |
JPH10189168A (ja) | マイクロコネクタおよびその製造方法 | |
US20050233587A1 (en) | Method for making an anisotropic conductive film pointed conductive inserts | |
JPH07282878A (ja) | 異方導電性接続部材及びその製造方法 | |
CN113725150B (zh) | 一种通孔填充制作方法 | |
US6317974B1 (en) | Methods for creating wear resistant contact edges | |
JP2005123358A (ja) | ウエハ一括型バンプ付きメンブレンの製造方法 | |
US20030224627A1 (en) | Probe card, probe card manufacturing method, and contact | |
JP4751585B2 (ja) | 半導体装置の製造方法 | |
US6890797B2 (en) | Method of making a surface mountable semiconductor device using a flexible foil and a semiconductor device obtained by means of said method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |