JPH1065070A - 半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤 - Google Patents

半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤

Info

Publication number
JPH1065070A
JPH1065070A JP9176679A JP17667997A JPH1065070A JP H1065070 A JPH1065070 A JP H1065070A JP 9176679 A JP9176679 A JP 9176679A JP 17667997 A JP17667997 A JP 17667997A JP H1065070 A JPH1065070 A JP H1065070A
Authority
JP
Japan
Prior art keywords
interconnect
conductive
dielectric adhesive
clusters
encapsulation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9176679A
Other languages
English (en)
Inventor
Anthony Geinzu Michael
マイケル・アンソニー・ゲインズ
Abedein Mora Jiyainaru
ジャイナル・アベディン・モラ
Paul Osutorandaa Steven
スティーブン・ポール・オストランダー
Marie Rorudan Judith
ジュディス・マリー・ロルダン
John Sakusenmeiyaa George
ジョージ・ジョン・サクセンメイヤー
Fredric Wolker George
ジョージ・フレデリック・ウォルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1065070A publication Critical patent/JPH1065070A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/58—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation characterised by the form or material of the contacting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

(57)【要約】 【課題】 半導体チップまたはウエハを相互接続及びカ
プセル封じするためのコンタクトを両面に含む接着膜を
提供する。 【解決手段】 膜厚を通じて延びる導電性フィラメント
のクラスタによりパターン化される誘電接着膜が、電気
相互接続及びカプセル封じを提供する。誘電接着材料は
再加工可能である。クラスタが、貴金属を高電流密度で
選択的に電気めっきすることにより形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の電気相
互接続に関して、特に、テストまたは使用のために、半
導体チップまたはウエハを相互接続及びカプセル封じす
るためのコンタクトを両面に含む接着膜に関する。
【０００２】
【従来の技術】半導体素子またはチップ及び他の電気素
子は通常、テスト、バーンイン及び使用のために電気的
に相互接続される。相互接続方法には、堅いプローブ及
びコンタクト、可撓性のプローブ及びコンタクト、ワイ
ヤ・ボンディング、はんだ付け及び溶接が含まれる。チ
ップ上の相互接続トポロジは、周囲に間隔を開けて設け
られるパッド、バンプまたはコンタクトの列または直線
配列から、２次元的に間隔を開けて設けられるパッドま
たはバンプの領域配列まで様々である。直線配列または
領域配列内のパッドまたはバンプは、通常、配列内で一
様な幅及び中心間距離を有する。領域配列内のコンタク
トの配列は、通常、互いに直交する行と列などのパター
ンに配列される。集積回路チップまたはダイはコンタク
ト配列が高密度化し、１チップ当たりのコンタクト数が
増加する傾向にある。１メーカであるＩＢＭ社はＣ４バ
ンプと呼ばれるコンタクトを使用しており、これは集積
回路の上方に約０．１２５ｍｍ延び、主として鉛及びス
ズ（Ｐｂ−Ｓｎ）から成り、断面が半球状または楕円状
である。
【０００３】米国特許第５２０７５８５号は、堅いプロ
ーブ上の第１のコンタクト配列と、可撓性のメンブラン
を含む電気素子上の対応するコンタクト配列との間の電
気接触を提供する装置を開示する。電極の配列が可撓性
のメンブラン内に形成され、上面の上側及び下面の下側
に延びる。可撓性のメンブランは屈曲した上面及び下面
を形成するための厚さと、電極が互いに独立に移動する
ことを可能にする弾性とを有する。電極は複数の隆起部
分、及びくぼんだ部分を有する。隆起部分はコンタクト
の表面を貫通し、くぼんだ部分は貫通を制限する。
【０００４】導電性充填剤を含む重合接着剤は、低イン
ピーダンスの電気相互接続のための、はんだの代替物を
提供する。これらの導電性接着剤は、鉛合金及びフラッ
クス洗浄プロセス廃棄物に関連する健康及び環境問題を
回避し、耐疲労性に優れた電気接合を提供し得る。
【０００５】導電性接着剤は、異方性（ｚ軸）導電膜ま
たは等方性導電ペーストとして、市販されている。異方
性の導電性接着剤は、可撓材と可撓材または可撓材と硬
質材の付着におけるギャップの無い充填に限られる。通
常、硬質材同士の付着においては、共面公差が異方性導
電膜の使用を阻止する。異方性接着剤を使用する硬質材
同士の付着の例に、ガラス上のチップ（chip-on-glass
略してＣＯＧ）がある。ＣＯＧ接着では、厳しい共面公
差（１０μｍ以下）が達成される。なぜなら、ガラス／
シリコン表面の研削加工の元来平坦な性質が使用される
からである。異方性の導電性接着剤は、ＬＣＤなどの高
インピーダンス許容アプリケーションにおいて一般に使
用されるが、低インピーダンスへの適用が新たな技術で
ある。粒子密度、形状及び重合クリープが低く安定な接
合抵抗を損なうことになる。障害を免れるには付着の幾
何を制限し、等方性の導電性接着剤における導電性充填
剤の凝縮を制限する。J．P．Honoreらによる"Reliabili
ty Testing of ConductiveAdhesives"（Nepcon West'9
2、pp．1372-1380）は、銀を充填した等方性の導電性接
着剤を用いて個別の表面実装素子の他に、能動表面実装
素子を付着することについて述べている。報告される接
触抵抗データは最小でも１６０％の大きな増加を示す。
通常、銀のフレークが相互接続される被着材のパッド表
面に平行に整列する。結果的にフレークとパッド間の鋭
いでこぼこのコンタクトが柔らかくなり、接触抵抗の劣
化につながる。F．Kuleszaらによる"Solderless Flip C
hip Technology"（Feb．1992、Hybrid Circuit Technol
ogy）は、導電性接着剤によるフリップ・チップ相互接
続について述べている。相互接続の低い信頼性が暗黙的
に理解される。なぜなら、チップが部分的に硬化（Ｂス
テージ）された導電性エポキシを受け取るからである。
キャリアがチップ配置以前に同じ導電性接着剤を受け取
る。硬化された接合は余分な界面、すなわちキャリア上
の接着剤ペーストへのＢステージ化チップ・エポキシ・
バンプを有する。この界面におけるポリマ表面処理は電
気コンダクタンスに悪影響を与える。D.Changらによる"
Accelerated Life Test of Z-Axis Conductive Adhesiv
e"（IEEE Trans．Components、Hybrid Mfg．Tech．、Vo
l．16、No．8、Dec．1993）は、異方性の導電性接着剤
の信頼性テスト結果について述べており、銀のマイグレ
ーションが粒子充填剤から短絡することを示している。
導電性接着テープに関する英国特許ＧＢ第２２２３１３
５Ｂ号は、粒子間でＸＹ平面分離を維持しながら、高度
な粒子充填を達成することについて述べている。高度な
充填が低い接触抵抗を提供する。米国特許第５２７５８
５６号は、導電ペーストにより充填されたパーフォレー
ションを有し、パターン化される異方性の導電性接着剤
について述べている。米国特許第５１８０８８８号は、
通常の異方性接着剤よりも高度な充填剤の充填を可能に
する粒子被覆の概念について述べている。単位面積当た
りの相互接続粒子の数を増やすことにより、改善された
電気接触抵抗が達成される。粒子が絶縁被覆により被覆
され、これが導電サブレイヤを接着、露出及び解放する
間に、相互接続されるパッド間で破壊する。接合される
パッドから離れた領域では粒子被覆は破壊しない。米国
特許第５３００３４０号は、相互接続されるパッド金属
系よりも堅い粒子を使用する異方性接着剤を開示する。
めっきを有するガラス粒子が、堅い粒子と見なされる。
堅い粒子が最上面の金属系を変形させ、突破し、確実な
相互接続を提供するものと期待される。米国特許第５２
２５９６６号は、膜内の特大の導電粒子を許容する異方
性接着剤を開示する。柔らかい応諾的な金属が、相互接
続されるパッドの表面に付着される。接着剤内の大きな
粒子は柔らかい金属表面を変形させ、小さな粒子の過半
数が相互接続することを可能にする。米国特許第５２２
１４１７号は、フォトリソグラフィック・プロセスを用
い、強磁性パッドの配列を定義する。強磁性粒子がこれ
らのパッド上に位置決めされ、次に粒子のフィールドが
接着膜内で捕獲される。米国特許第４７３１２８２号
は、粒子の凝集体を用いてｚ軸伝導を提供する。粒子の
凝集体内には幾つかの粒子間界面が存在し、これらが屈
曲した接着剤により機械的に一緒に保持される。これら
の幾つかの界面は、全体的な相互接続の低い信頼性に寄
与する。
【０００６】別の従来技術では、アルミ・パッドを有す
るチップがニッケル及び金めっきされ、次に等方性の導
電性接着剤と接着される。この技術の欠点としては、接
着剤が熱硬化性であることである。この技術はカプセル
封じを提供せず、別のカプセル封じ工程が要求され得
る。
【０００７】米国特許第５０５９２６２号は、可撓性基
板へのフリップ・チップ相互接続のためのパターン化さ
れた異方性接着剤を開示する。１０μｍサイズの導電性
の球状粒子のクラスタが所望のフットプリントに定義さ
れる。粒子の１表面は平坦である。平坦な表面はでこぼ
この接点間の確実な接触を生成するために、高い法線力
が必要なため、最も好ましくない幾何である。
【０００８】
【発明が解決しようとする課題】本発明は、導電粒子の
分離クラスタによりパターン化される誘電接着膜に関し
て、粒子が膜厚内にまたは膜厚を通じて延びる連続的な
金属フィラメントの形態を取る。誘電接着膜構造は低イ
ンピーダンス、再加工可能、はんだ不要の電気接合のた
めの電気的相互接続及びカプセル封じを容易にする。こ
れらのパターン化されたクラスタは、０．００２インチ
（０．０５ｍｍ）ほどのギャップを通じて相互接続し得
る。連続的な金属フィラメントが、電気伝導を粒子間接
触に頼る接着剤に固有の問題を排除する。導体パッドと
の高信頼性の相互接続が達成され、低い法線力により、
高い応力接触を提供する。
【０００９】
【課題を解決するための手段】これらの膜の形成は、高
度に分岐した金属系のフィラメントの専用パターンをめ
っきすることにより達成される。パターンは、相互接続
される部品及び基板のパターンに一致する。パターンは
犠牲金属キャリア上に、フォトリソグラフにより定義さ
れ得る。パターンはまたＸＹ分離が維持される限り、ラ
ンダム分散であり得る。相互接続フィラメントが次に電
気めっきされる。フォトマスクが除去され、電気めっき
された金属フィラメントの定義された島（island）が残
る。誘電接着剤が金属系の島の周囲にポット（pot）さ
れる。膜の犠牲金属キャリア（カソード）を優先的にエ
ッチングすることにより、めっきされた金属系が接着膜
と一緒に解放される。
【００１０】別の実施例では、誘電接着剤の層が金属キ
ャリア上に形成される。金属マスクが接着層上に配置さ
れ、次にスルーホールが接着層内にレーザ切除される。
スルーホールは、金属キャリア内に打ち出しされるくぼ
みに対応する。マスクが除去され、金属フィラメントの
島が電気めっきされ、スルーホールが充填される。金属
キャリアが次に除去される。
【００１１】誘電接着膜がチップ、カードまたは基板パ
ッドに位置合わせされ、次に電気接続及びカプセル封じ
のために、結合パッド表面に位置合わせされ、熱的に積
層される。接着剤もまた、熱伝導率及び熱膨張を目的の
アプリケーションに適合化するために、分散した（誘電
性の）充填剤を含んでもよい。
【００１２】
【発明の実施の形態】本発明は、膜厚内にまたは膜厚を
通じて延びる導電粒子の分離クラスタによりパターン化
される誘電接着膜に関する。粒子は樹状の複数の分岐し
た金属フィラメントから成る。導電クラスタを有する誘
電接着膜は、低インピーダンス、再加工可能、はんだ不
要の電気接合のための電気的な相互接続及びカプセル封
じを提供する。これらのパターン化されたクラスタは、
０．００２インチ（０．０５ｍｍ）ほどのギャップを通
じて相互接続し得る。連続的な金属フィラメントが、電
気伝導を粒子間接触に頼る接着剤に固有の問題を排除す
る。導体パッドとの高信頼性の相互接続が、低い法線力
により高い応力接触を提供する複数の微細ポイント形状
により達成される。
【００１３】これらの膜の形成は、高度に分岐した金属
系のフィラメントのクラスタの、選択済みのパターンを
めっきすることにより開始する。パターンは、相互接続
される部品及び基板のパターンに一致するように選択さ
れる。図を参照すると、膜形成プロセスは犠牲基板材料
の選択から開始する。図１に示されるように、めっきさ
れてクラスタを形成する金属層１０に、複数のくぼみ１
２が提供される。くぼみは相互接続されるコンタクトの
パターンに従いパターン化される。上述のようにランダ
ム・パターンも使用され得る。パターンはフォトリソグ
ラフにより定義され、くぼみが打ち出しまたは他の手段
により形成され得る。打ち出しの深さは、クラスタが膜
の表面を越えて延びる所望の距離に対応する。
【００１４】次のステップでは、フォトマスク１６が金
属層１０の上面１４に付着され、開口１８が打ち出され
た領域１２に位置合わせされる。マスクのパターンは犠
牲金属キャリア１０上に、フォトリソグラフにより定義
され得る。その後、相互接続クラスタ２０が電気めっき
される。電気めっき法は、１００ｍＡ／ｃｍ2乃至１０
００ｍＡ／ｃｍ2の範囲の高電流密度を使用する以外は
従来通りである。高電流密度はマスクを通じて金属のめ
っきを生成し、クラスタが分岐した樹状の金属フィラメ
ントから形成される。図３は、クラスタ２０の領域Ａの
拡大図を示す。
【００１５】次に、フォトマスク１６が除去され、電気
めっきされた金属系フィラメント２１の定義済みクラス
タ２０が残される。その後、誘電接着層２２が金属系ク
ラスタの周囲にポットされ、図４に示されるように、導
電性相互接続のためのクラスタのパターンを有する誘電
接着膜が形成される。膜の犠牲金属キャリア１０を優先
的にエッチングすることにより、めっきされた金属クラ
スタが接着膜と一緒に解放される。図５に示されるよう
に、解放された膜２４がチップ、カードまたは、チップ
２８のＣ４パッド２６などの基板パッドに位置合わせさ
れ、電気接続及びカプセル封じのために基板３２の結合
コンタクト・パッド３０に熱的に積層される。接着剤も
また、熱伝導率及び熱膨張を目的のアプリケーションに
適合化するために分散した（誘電性の）充填剤を含んで
もよい。
【００１６】別の形成方法では、誘電接着剤４０がキャ
リア基板４２の上面に形成される（図６）。完成された
金属マスクが次に接着層の上面に配置される。金属マス
クは、特定の領域に位置合わせされるようにパターン化
される開口４６を有し、これらの領域は打ち出しされて
もされなくてもよい（図７参照）。接着層が次に、金属
マスク内の開口を通じてレーザ切除され、開口４８が形
成される（図８）。クラスタ５０が次に接着層内の開口
を通じてめっきされる（図９）。その後、金属マスク及
びキャリア層が除去され、導電性フィラメント５１のク
ラスタがパターン化された誘電接着膜を含む相互接続構
造５２が取り残される（図１０）。
【００１７】本発明の選択的に充填される接着膜は電気
性能を改善し、従来の等方性の導電性接着剤に関連する
処理を単純化する。棒状または樹状のフィラメントの方
向は、連続性において粒子間接触に対する依存性を最小
化する。支柱の無い膜２４が分散レオロジに関する問題
を排除し、相互接続が意図される場所で充填剤の凝縮の
増加を可能にする。
【００１８】選択的充填は、異方性の導電性接着剤に勝
る改善である。従来の異方性膜は、充填剤がランダムに
且つ一様に充填されるので、統計的にＸＹ平面内におい
て、粒子間の相互接続が特定の最小距離を越える見込み
がない。より微細なピッチを提供するために充填剤の充
填が減少され、ＸＹ接続が統計的に可能な距離を減少す
る。欠点としては、パッド間を相互接続する分野におい
て粒子密度が減少することである。従って、より少ない
粒子が単位面積当たりのｚ軸接続を形成し、信頼性が低
下する。従来の異方性膜と異なり、選択的充填は体積電
導率における臨界体積率よりも高い局所化した導体凝縮
を可能にする。絶縁が導電性充填剤を含まない接着剤領
域により保証される。これらの膜はギャップを充填す
る。
【００１９】本発明は次の特徴及び利点を提供する。 １．複合膜が誘電接着剤マトリックス内にフォトリソグ
ラフィック分解能でパターン化され、方向付けられる導
電性のクラスタを含む。 ２．同時電気相互接続及びカプセル封じのためのプロセ
ス。 ３．熱または選択的溶解を通じて再加工可能な電気相互
接続手段。 ４．ギャップ充填能力を有するｚ軸導電性接着膜。 ５．高い応力、低い法線力のｚ軸導電性接着膜。 ６．キャリア上の絶縁膜及び部品パッドを貫通可能な分
岐フィラメント。 ７．現ｚ軸接着剤により可能なよりも高密度の微細ピッ
チ能力。 ８．分散される絶縁性充填剤の追加による、体積膜の熱
電導率及び熱膨張の制御。 ９．接着剤組成の操作による、接合温度の制御。エポキ
シの分解温度以下での接合が可能。 １０．低い体積抵抗率を有する電気めっきされたクラス
タの鋭く尖ったコンタクト表面が、貫通する大きな表面
積、安定且つ低い接触抵抗のコンタクト機構を提供す
る。
【００２０】更に、直径５０μｍのクラスタは異方性接
着剤において典型的な１０μｍの単一サイズの粒子より
も、非平坦性を許容できる。樹状のフィラメントはパラ
ジウムであり、銀と同じマイグレーション問題を生じな
い。これらの固体金属の特徴は金属面上の膜を貫通し、
安定な接触抵抗を保証する高い法線応力を保持する鋭い
でこぼこを提供することである。本発明は優れたＸＹ分
離を有する。なぜなら、樹状のフィラメントのクラスタ
がパターン化され得るからである。更に、樹状フィラメ
ントの密なパック詰めにより、相互接続が低い総接触抵
抗を有する。パターン化は接触抵抗を改善するための方
法である。通常、異方性接着剤は、ＸＹ平面接続が発生
しないことを保証するために、パーコレーションしきい
値充填以下のランダムな粒子分散を使用する。パターン
化により、粒子密度が増加され得る。なぜなら、粒子が
所望の相互接続ポイントにのみ配置されるからである。
パターン化は、接着剤マトリックスに機械的に穴を開け
ることにより、またはレーザ・アブレーションにより達
成される。導電ペースト材料がスクリーニングされ、穴
を充填する。次に形成のための３つの実施例を示す。 １．ＸＹ絶縁が保証されるように、樹状要素を金属表面
上にある密度でランダムにめっきする。樹状要素のフィ
ールドが含まれるように接着剤を流し込み、スクリーニ
ングし、スプレイまたはスピン・コーティングする。樹
状要素がめっきされた金属基板を化学的にエッチング
し、導電性接着膜を解放する。 ２．フォトリソグラフィック・プロセスにより、接着膜
内にパターンを定義し、次に樹状要素をパターン化され
た穴内にめっきする。 ３．接着される一方または両方の被着材の相互接続パッ
ドが、樹状要素により用意される。非導電性接着剤が位
置整合された被着材間に配置される。第１の面の樹状要
素が第２の面と電気的に接触するように、接着剤を押し
込めるために、適切な温度、力及び滞留時間が適用され
る。接着剤は再加工可能な熱可塑性材料、または熱硬化
性の再加工不能な材料のいずれかである。樹状要素の上
述の特徴が、低い法線応力（２０グラム）において、確
実な接触を提供する。
【００２１】分岐した金属系フィラメントの付着は、ニ
ッケルまたは銅基板上のパラジウム電気めっきにより実
証される。しかしながら、任意の貴金属がめっき材料と
して使用され得る。金属系は確立されたフォトリソグラ
フィック処理によりパターン化される。誘電接着膜は、
市販のまたはインハウスの組成により入手可能である
（例えば熱可塑性ポリイミド・シロキサンまたはポリス
ルホン）。これらの接着剤は、貴金属を充填した等方性
導体アプリケーションにおいて、十分に特徴付けられ
る。
【００２２】本開示はマイクロエレクトロニクス業界に
おいて、セラミック、エポキシ、ＴＡＢまたは可撓性コ
ネクタ及び基板のロウ・エンドからハイ・エンドに及ぶ
パッケージングにおいて、素子の相互接続または直接チ
ップ付着のために使用され得る。
【００２３】本開示は、電気接合のためのはんだの代替
物を提供する。選択的に充填される接着膜が、処理の単
純化、適用範囲の拡大及び使用可能な相互接続技術に勝
る性能の改善を提供する。膜が電気相互接続プロセス及
びカプセル封じプロセスを統合する。膜はギャップ充填
を要求する共面公差との相互接続に適用可能である。
【００２４】本発明の樹状クラスタは、でこぼこな接点
間における高い応力点の利点を有し、本質的に低く、よ
り安定な接触抵抗を提供する。加えて、樹状要素を有す
る厚い相互接続ギャップの能力が存在する（従来技術の
１０μｍに対して５０μｍ）。共面性及び可撓性の要求
が従来技術に比較して厳しくない。
【００２５】本発明は特に好適な実施例に関連して述べ
られてきたが、当業者には、本発明の趣旨及び範囲から
逸脱すること無しに、その形態及び詳細における様々な
変更が可能であることが理解されよう。
【００２６】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２７】（１）対向する第１及び第２の面、及び前
記第１の面から前記第２の面に延びる複数のスルーホー
ルを有する誘電接着膜と、前記第１及び第２の面を越え
て延びる導電性フィラメントのクラスタにより充填され
る前記スルーホールと、を含む、相互接続及びカプセル
封じ構造。 （２）前記誘電接着膜が熱可塑性材料を含む、前記
（１）記載の相互接続及びカプセル封じ構造。 （３）前記熱可塑性材料がポリイミド・シロキサンであ
る、前記（２）記載の相互接続及びカプセル封じ構造。 （４）前記熱可塑性材料がポリスルフォンである、前記
（２）記載の相互接続及びカプセル封じ構造。 （５）複数の第１のコンタクト位置を有する第１の基板
と、複数の第２のコンタクト位置を有する第２の基板
と、複数の導電性フィラメントを含む複数の相互接続ク
ラスタ手段を有する誘電接着膜とを含み、前記フィラメ
ントが前記膜を通じて延び、前記膜が前記第１及び第２
の基板間に挟まれ、前記複数の相互接続クラスタ手段が
前記第１及び第２のコンタクト位置を電気的に接続す
る、相互接続及びカプセル封じ構造。 （６）前記膜が前記第１及び第２のコンタクト位置にお
いて、電気回路部品をカプセル封じする、前記（５）記
載の相互接続及びカプセル封じ構造。 （７）前記電気回路部品が、電気回路への電気接続を形
成する手段を含む、前記（６）記載の相互接続及びカプ
セル封じ構造。 （８）前記複数の導電性フィラメントが、前記誘電接着
剤内の事前に選択された位置の対応する複数のスルーホ
ールを通じて延びる、前記（５）記載の相互接続及びカ
プセル封じ構造。 （９）前記誘電接着膜が熱可塑性材料を含む、前記
（５）記載の相互接続及びカプセル封じ構造。 （１０）前記熱可塑性材料がポリイミド・シロキサンで
ある、前記（９）記載の相互接続及びカプセル封じ構
造。 （１１）前記熱可塑性材料がポリスルフォンである、前
記（９）記載の相互接続及びカプセル封じ構造。 （１２）相互接続及びカプセル封じ構造を形成する方法
であって、対向する第１及び第２の面を有する誘電接着
膜を提供するステップと、前記第１の面から前記第２の
面に延びる複数のスルーホールを選択的に形成するステ
ップと、前記スルーホールの各々を、前記第１及び第２
の面を越えて延びる導電性フィラメントのクラスタによ
り充填するステップと、を含む、方法。 （１３）導電材料層上に前記誘電接着剤層を提供するス
テップと、前記スルーホールを通じて金属を電気めっき
し、前記導電性フィラメントのクラスタを形成するステ
ップと、前記導電材料層を選択的に除去するステップ
と、を含む、前記（１２）記載の方法。 （１４）相互接続及びカプセル封じ構造を形成する方法
であって、導電材料層を提供するステップと、前記導電
材料層の第１の面上に導電性フィラメントの複数のクラ
スタを選択的に形成するステップと、前記複数のクラス
タを囲む前記導電材料の前記第１の面上に、誘電接着剤
層を形成するステップと、前記導電材料層を選択的に除
去するステップと、を含む、方法。 （１５）複数のクラスタを選択的に形成する前記ステッ
プが、前記導電材料層の前記第１の面上にマスクを付着
するステップと、フォトリソグラフにより前記マスク上
にパターンを定義するステップと、前記パターンに対応
して、前記マスク内に複数のスルーホールを選択的に形
成するステップと、前記スルーホールを通じて金属を電
気めっきするステップと、前記マスクを除去するステッ
プと、を含む、前記（１４）記載の方法。 （１６）前記マスク内の前記複数のスルーホールが、前
記導電材料層内のくぼんだ領域と位置合わせされる、前
記（１５）記載の方法。 （１７）誘電充填剤を前記接着剤層内に分散し、前記誘
電接着膜の熱伝導率及び熱膨張を事前に選択するステッ
プを含む、前記（１２）記載の方法。 （１８）誘電充填剤を前記接着剤層内に分散し、前記誘
電接着膜の熱伝導率及び熱膨張を事前に選択するステッ
プを含む、前記（１４）記載の方法。 （１９）前記誘電接着膜が分散した誘電充填剤を含み、
前記膜の熱伝導率及び熱膨張を事前に選択する、前記
（１）記載の構造。 （２０）対向する第１及び第２の面、及び前記第１の面
から前記第２の面に延びる複数のスルーホールを有する
誘電接着膜と、導電性フィラメントのクラスタにより充
填される前記スルーホールと、を含む、相互接続構造。
【図面の簡単な説明】
【図１】本発明の誘電接着膜相互接続構造を形成する１
方法において、金属層１０にクラスタに対応するくぼみ
１２を形成する工程を示す図である。
【図２】本発明の誘電接着膜相互接続構造を形成する１
方法において、フォトマスク１６を金属層１０の上面１
４に付着する工程を示す図である。
【図３】クラスタ２０の領域Ａの拡大図を示す。
【図４】本発明の誘電接着膜相互接続構造を形成する１
方法において、フォトマスク１６を除去し、その後、誘
電接着層２２を金属系クラスタの周囲にポットする工程
を示す図である。
【図５】本発明の誘電接着膜による素子の相互接続を示
す図である。
【図６】本発明の誘電接着膜相互接続構造を形成する第
２の方法において、誘電接着剤４０をキャリア基板４２
の上面に形成する工程を示す図である。
【図７】本発明の誘電接着膜相互接続構造を形成する第
２の方法において、完成された金属マスクを接着層の上
面に配置する工程を示す図である。
【図８】本発明の誘電接着膜相互接続構造を形成する第
２の方法において、金属マスク内の開口を通じて接着層
をレーザ切除する工程を示す図である。
【図９】本発明の誘電接着膜相互接続構造を形成する第
２の方法において、クラスタ５０を接着層内の開口を通
じてめっきする工程を示す図である。
【図１０】本発明の誘電接着膜相互接続構造を形成する
第２の方法において、金属マスク及びキャリア層を除去
する工程を示す図である。
【符号の説明】
１０、４２ 犠牲金属キャリア １２ 相互接続クラスタに対応するくぼみ １４ 上面 １６ フォトマスク １８、４６、４８ 開口 ２０、５０ 相互接続クラスタ ２１ 金属系フィラメント ２２、４０ 誘電接着層 ２４ 支柱の無い膜 ２６ Ｃ４パッド ２８ チップ ３０ 結合コンタクト・パッド ３２ 基板 ４２ キャリア基盤 ４４ 金属マスク ５１ 導電性フィラメント ５２ 相互接続構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャイナル・アベディン・モラ アメリカ合衆国85224、アリゾナ州チャン ドラー、アパートメント 184、ウエス ト・ハイランド・ストリート 2900 (72)発明者 スティーブン・ポール・オストランダー アメリカ合衆国12302、ニューヨーク州ス コティア、セイント・ステファンス・レー ン ６ (72)発明者 ジュディス・マリー・ロルダン アメリカ合衆国10562、ニューヨーク州オ シニング、ウィロー・ストリート 15 (72)発明者 ジョージ・ジョン・サクセンメイヤー アメリカ合衆国13732、ニューヨーク州ア パラチン、バートン・ロード 612 (72)発明者 ジョージ・フレデリック・ウォルカー アメリカ合衆国10028、ニューヨーク州ニ ューヨーク、アパートメント 11ケイ、ヨ ーク・アベニュー 1540

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】対向する第１及び第２の面、及び前記第１
    の面から前記第２の面に延びる複数のスルーホールを有
    する誘電接着膜と、 前記第１及び第２の面を越えて延びる導電性フィラメン
    トのクラスタにより充填される前記スルーホールと、 を含む、相互接続及びカプセル封じ構造。
  2. 【請求項２】前記誘電接着膜が熱可塑性材料を含む、請
    求項１記載の相互接続及びカプセル封じ構造。
  3. 【請求項３】前記熱可塑性材料がポリイミド・シロキサ
    ンである、請求項２記載の相互接続及びカプセル封じ構
    造。
  4. 【請求項４】前記熱可塑性材料がポリスルフォンであ
    る、請求項２記載の相互接続及びカプセル封じ構造。
  5. 【請求項５】複数の第１のコンタクト位置を有する第１
    の基板と、 複数の第２のコンタクト位置を有する第２の基板と、 複数の導電性フィラメントを含む複数の相互接続クラス
    タ手段を有する誘電接着膜とを含み、前記フィラメント
    が前記膜を通じて延び、前記膜が前記第１及び第２の基
    板間に挟まれ、前記複数の相互接続クラスタ手段が前記
    第１及び第２のコンタクト位置を電気的に接続する、相
    互接続及びカプセル封じ構造。
  6. 【請求項６】前記膜が前記第１及び第２のコンタクト位
    置において、電気回路部品をカプセル封じする、請求項
    ５記載の相互接続及びカプセル封じ構造。
  7. 【請求項７】前記電気回路部品が、電気回路への電気接
    続を形成する手段を含む、請求項６記載の相互接続及び
    カプセル封じ構造。
  8. 【請求項８】前記複数の導電性フィラメントが、前記誘
    電接着剤内の事前に選択された位置の対応する複数のス
    ルーホールを通じて延びる、請求項５記載の相互接続及
    びカプセル封じ構造。
  9. 【請求項９】前記誘電接着膜が熱可塑性材料を含む、請
    求項５記載の相互接続及びカプセル封じ構造。
  10. 【請求項１０】前記熱可塑性材料がポリイミド・シロキ
    サンである、請求項９記載の相互接続及びカプセル封じ
    構造。
  11. 【請求項１１】前記熱可塑性材料がポリスルフォンであ
    る、請求項９記載の相互接続及びカプセル封じ構造。
  12. 【請求項１２】相互接続及びカプセル封じ構造を形成す
    る方法であって、 対向する第１及び第２の面を有する誘電接着膜を提供す
    るステップと、 前記第１の面から前記第２の面に延びる複数のスルーホ
    ールを選択的に形成するステップと、 前記スルーホールの各々を、前記第１及び第２の面を越
    えて延びる導電性フィラメントのクラスタにより充填す
    るステップと、 を含む、方法。
  13. 【請求項１３】導電材料層上に前記誘電接着剤層を提供
    するステップと、 前記スルーホールを通じて金属を電気めっきし、前記導
    電性フィラメントのクラスタを形成するステップと、 前記導電材料層を選択的に除去するステップと、 を含む、請求項１２記載の方法。
  14. 【請求項１４】相互接続及びカプセル封じ構造を形成す
    る方法であって、 導電材料層を提供するステップと、 前記導電材料層の第１の面上に導電性フィラメントの複
    数のクラスタを選択的に形成するステップと、 前記複数のクラスタを囲む前記導電材料の前記第１の面
    上に、誘電接着剤層を形成するステップと、 前記導電材料層を選択的に除去するステップと、 を含む、方法。
  15. 【請求項１５】複数のクラスタを選択的に形成する前記
    ステップが、 前記導電材料層の前記第１の面上にマスクを付着するス
    テップと、 フォトリソグラフにより前記マスク上にパターンを定義
    するステップと、 前記パターンに対応して、前記マスク内に複数のスルー
    ホールを選択的に形成するステップと、 前記スルーホールを通じて金属を電気めっきするステッ
    プと、 前記マスクを除去するステップと、 を含む、請求項１４記載の方法。
  16. 【請求項１６】前記マスク内の前記複数のスルーホール
    が、前記導電材料層内のくぼんだ領域と位置合わせされ
    る、請求項１５記載の方法。
  17. 【請求項１７】誘電充填剤を前記接着剤層内に分散し、
    前記誘電接着膜の熱伝導率及び熱膨張を事前に選択する
    ステップを含む、請求項１２記載の方法。
  18. 【請求項１８】誘電充填剤を前記接着剤層内に分散し、
    前記誘電接着膜の熱伝導率及び熱膨張を事前に選択する
    ステップを含む、請求項１４記載の方法。
  19. 【請求項１９】前記誘電接着膜が分散した誘電充填剤を
    含み、前記膜の熱伝導率及び熱膨張を事前に選択する、
    請求項１記載の構造。
  20. 【請求項２０】対向する第１及び第２の面、及び前記第
    １の面から前記第２の面に延びる複数のスルーホールを
    有する誘電接着膜と、 導電性フィラメントのクラスタにより充填される前記ス
    ルーホールと、 を含む、相互接続構造。
JP9176679A 1996-07-12 1997-07-02 半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤 Pending JPH1065070A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/678,852 US5813870A (en) 1996-07-12 1996-07-12 Selectively filled adhesives for semiconductor chip interconnection and encapsulation
US08/678852 1996-07-12

Publications (1)

Publication Number Publication Date
JPH1065070A true JPH1065070A (ja) 1998-03-06

Family

ID=24724553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9176679A Pending JPH1065070A (ja) 1996-07-12 1997-07-02 半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤

Country Status (3)

Country Link
US (1) US5813870A (ja)
JP (1) JPH1065070A (ja)
KR (1) KR100258651B1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
JP2914308B2 (ja) * 1996-07-16 1999-06-28 日本電気株式会社 インターポーザー及び半導体デバイスの試験方法
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6259036B1 (en) * 1998-04-13 2001-07-10 Micron Technology, Inc. Method for fabricating electronic assemblies using semi-cured conductive elastomeric bumps
US6281452B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
JP2000207943A (ja) * 1999-01-11 2000-07-28 Sony Corp 異方性導電膜及び異方性導電膜を用いた電気的接続装置
KR100327152B1 (ko) * 1999-10-14 2002-03-13 박호군 도전성 고분자 복합 필름의 제조 방법
US6331119B1 (en) 1999-12-28 2001-12-18 International Business Machines Corporation Conductive adhesive having a palladium matrix interface between two metal surfaces
US6462568B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Conductive polymer contact system and test method for semiconductor components
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
JP3573120B2 (ja) * 2001-08-31 2004-10-06 Ｊｓｒ株式会社 異方導電性コネクターおよびその製造方法並びにその応用製品
US20040126538A1 (en) * 2002-01-18 2004-07-01 Corcoran Craig S. Sheet having microsized architecture
US20030155656A1 (en) * 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
WO2003062133A2 (en) * 2002-01-18 2003-07-31 Avery Dennison Corporation Covered microchamber structures
US6605954B1 (en) * 2002-01-23 2003-08-12 Lsi Logic Corporation Reducing probe card substrate warpage
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7037559B2 (en) * 2003-05-01 2006-05-02 International Business Machines Corporation Immersion plating and plated structures
KR200327892Y1 (ko) * 2003-06-25 2003-09-26 임재주 방탄 헬멧용 내피
US20060177971A1 (en) * 2004-01-13 2006-08-10 Jsr Corporation Anisotropically conductive connector, production process thereof and application product thereof
US7462035B2 (en) * 2005-07-27 2008-12-09 Physical Optics Corporation Electrical connector configured as a fastening element
US7297285B2 (en) * 2005-08-05 2007-11-20 Roger Chang Manufacturing process of emboss type flexible or rigid printed circuit board
US7892412B2 (en) * 2005-08-05 2011-02-22 Mutual-Tek Industries Co., Ltd. Manufacturing process of embedded type flexible or rigid printed circuit board
US9520314B2 (en) * 2008-12-19 2016-12-13 Applied Materials, Inc. High temperature electrostatic chuck bonding adhesive
TWI559558B (zh) * 2011-05-17 2016-11-21 新日光能源科技股份有限公司 太陽能電池模組及其製作方法
CN102786883A (zh) * 2011-05-17 2012-11-21 旺能光电股份有限公司 电极胶带和太阳能电池模块及其制作方法
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US5240761A (en) * 1988-08-29 1993-08-31 Minnesota Mining And Manufacturing Company Electrically conductive adhesive tape
US5059262A (en) * 1988-12-30 1991-10-22 Minnesota Mining & Manufacturing Company Method for making electrical connector tape
US5180888A (en) * 1989-08-10 1993-01-19 Casio Computer Co., Ltd. Conductive bonding agent and a conductive connecting method
US5174766A (en) * 1990-05-11 1992-12-29 Canon Kabushiki Kaisha Electrical connecting member and electric circuit member
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5275856A (en) * 1991-11-12 1994-01-04 Minnesota Mining And Manufacturing Company Electrically conductive adhesive web
US5221417A (en) * 1992-02-20 1993-06-22 At&T Bell Laboratories Conductive adhesive film techniques

Also Published As

Publication number Publication date
KR980012373A (ko) 1998-04-30
US5813870A (en) 1998-09-29
KR100258651B1 (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
JPH1065070A (ja) 半導体チップ相互接続及びカプセル封じのために選択的に充填される接着剤
US5624268A (en) Electrical connectors using anisotropic conductive films
JP2769491B2 (ja) 電気的装置
US6126455A (en) Lidless socket and method of making same
US5818700A (en) Microelectronic assemblies including Z-axis conductive films
US5258577A (en) Die mounting with uniaxial conductive adhesive
US6229209B1 (en) Chip carrier
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JPH04234139A (ja) 半導体チップの基板への直接取付け法
EP0521672A1 (en) Integrated circuit interconnection technique
WO1999049507A1 (en) Flip chip mounting technique
TWI335627B (en) Microelectronic assemblies having compliancy
EP0171232B1 (en) Area-bonding tape
US6667542B2 (en) Anisotropic conductive film-containing device
US6967124B1 (en) Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
JP3524221B2 (ja) 半導体装置の製造方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
KR100251674B1 (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법
EP0811245A1 (en) Microelectronic assemblies including z-axis conductive films
JP2815113B2 (ja) フィルムキャリアおよび半導体装置の製造方法
JP2928822B2 (ja) 半導体装置およびその接続方法
JP2001004700A (ja) インターポーザ基板
JP2000235062A (ja) バーンイン試験装置およびそれを用いた半導体装置の製造方法
JP3596572B2 (ja) 基板の接続方法