JP3500780B2 - 半導体力学量センサの製造方法 - Google Patents

半導体力学量センサの製造方法

Info

Publication number
JP3500780B2
JP3500780B2 JP16417295A JP16417295A JP3500780B2 JP 3500780 B2 JP3500780 B2 JP 3500780B2 JP 16417295 A JP16417295 A JP 16417295A JP 16417295 A JP16417295 A JP 16417295A JP 3500780 B2 JP3500780 B2 JP 3500780B2
Authority
JP
Japan
Prior art keywords
movable
substrate
movable range
sacrificial layer
range limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16417295A
Other languages
English (en)
Other versions
JPH0918021A (ja
Inventor
義則 大塚
竹内  幸裕
服部  正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP16417295A priority Critical patent/JP3500780B2/ja
Priority to US08/516,414 priority patent/US5622633A/en
Priority to DE19530510A priority patent/DE19530510B4/de
Publication of JPH0918021A publication Critical patent/JPH0918021A/ja
Application granted granted Critical
Publication of JP3500780B2 publication Critical patent/JP3500780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、加速度,ヨーレイト,
振動等の力学量を検出するための半導体力学量センサに
係り、詳しくは、MISFET(Metal−Insu
lator−SemiconductorFieldE
ffectTransistor)型の半導体力学量セ
ンサ製造方法に関するものである。
【0002】
【従来の技術】従来、梁構造を有する可動部と、基板と
の突発的な衝突防止のために、可動部側もしくは基板側
に突起を形成して、可動部に突発的な力が作用したとし
ても可動部よりも突起が先に接触して可動部の変位量を
所定値内とするようにしたセンサが知られている。この
ようなセンサとして、例えば、米国特許第5,326,
726号がある。これは、同特許におけるFIG.11
に示されているように、犠牲層を形成した後に突起部を
形成する箇所をエッチングし、FIG.12に示されて
いるように、梁構造の脚の部分になる箇所に突起部形成
用の溝も深い溝を形成し、FIG.13に示されている
ように、可動部形成膜であるポリシリコンを埋め込んで
いる。その後、犠牲層エッチングを行い梁構造としてい
る。
【0003】
【発明が解決しようとする課題】ところが、犠牲層をウ
ェットエッチングにより除去する工程において、可動部
と基板との間に、エッチング液との置換液(純水等)が
入り、この置換液(純水等)の乾燥の際に、置換液の表
面張力によって可動部が基板側に引っ張られ可動部が基
板の表面に固着してしまう問題がある。
【0004】 又、基板の上下方向に対して寸法の異な
る突起部および脚を形成するため、複数回のエッチング
が必要となるという問題もある。そこで、この発明の目
的は、可動部の基板への固着防止に加え、可動範囲制限
用突起と可動部の脚部とを容易に形成することができる
半導体力学量センサの製造方法を提供することにある。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、半導体基板と、脚部により前記半導体基板の上方に
所定の間隔を隔てて配置され、力学量の作用に伴って変
位する薄膜よりなる梁構造の可動部と、前記可動部の下
面に設けられ、前記可動部の前記半導体基板側への変位
量を制限する可動範囲制限用突起とを備えた半導体力学
量センサの製造方法であって、半導体基板の主表面に厚
さがほぼ均一なる犠牲層を形成する第1工程と、前記犠
牲層の上にレジストを形成する第2工程と、前記レジス
トに対しフォトマスクを用いて所定の解像度を有する露
光機にて露光する第3工程と、前記露光されたレジスト
を用いて前記犠牲層の一部である可動範囲制限用突起の
形成箇所を薄くする第4工程と、前記残された犠牲層の
上に、薄膜よりなる可動部形成膜を形成する第5工程
と、前記可動部形成膜の下の前記犠牲層をエッチング除
去して脚部、可動部、可動範囲制限用突起を形成する第
6工程とを有し、前記第3工程における前記フォトマス
クは、脚部形成のためのパターン、および、突起形成領
域が前記露光機の解像度よりも細かい複数の微細パター
ンを有するものであり、前記第4工程は、突起形成領域
において底面側先端が尖るあるいは丸みを帯びた溝を形
成するものである半導体力学量センサの製造方法をその
要旨とする。
【0006】
【0007】 請求項の記載の発明は、請求項の記
載の発明において前記第3工程における前記フォトマス
クの前記突起形成領域の前記微細パターンは、突起形成
領域において突起形成領域の中心側にいくほど徐々に光
透過量が変化する半導体力学量センサの製造方法をその
要旨とする。
【0008】
【作用】請求項1に記載の発明によれば、第1工程によ
り、半導体基板の主表面に厚さがほぼ均一なる犠牲層が
形成され、第2工程により、犠牲層の上にレジストが形
成され、第3工程によりレジストに対しフォトマスクを
用いて所定の解像度を有する露光機にて露光される。こ
の第3工程において、フォトマスクとして、脚部形成の
ためのパターン、および、突起形成領域が露光機の解像
度よりも細かい複数の微細パターンを有するものが用い
られる。
【0009】
【0010】
【0011】第4工程により、露光されたレジストを用
いて犠牲層の一部である可動範囲制限用突起の形成領域
において底面側先端が尖るあるいは丸みを帯びた溝が形
成される。
【0012】第5工程により、残された犠牲層の上に、
薄膜よりなる可動部形成膜が形成され、第6工程によ
り、可動部形成膜の下の犠牲層をエッチング除去して脚
部、可動部、および先端が尖るあるいは丸みを帯びた可
動範囲制限用突起が形成される。
【0013】よって、フォトマスクの増加なしで可動範
囲制限用突起を製作することができる。その結果、プロ
セスを増やすことなく半導体力学量センサが製造され
る。又、1枚のフォトマスクで脚部および突起を製作す
るため犠牲層の加工が容易となる。
【0014】又、センサ製造時において可動部と基板と
の間に液体が入った場合にも突起の存在により突起と基
板との間にのみ液滴が形成され、液滴による可動部と基
板との付着力を弱くできるとともに、突起の先端が尖る
あるいは丸みを帯びているので、前述の液滴による突起
と基板との接触面積を小さくして可動部と基板との付着
力を更に弱くして可動部の基板への固着が回避される。
【0015】 請求項に記載の発明によれば、請求項
に記載の発明の作用に加え、第3工程におけるフォト
マスクの突起形成領域の微細パターンは、突起形成領域
において突起形成領域の中心側にいくほど徐々に光透過
量が変化するものであるので、容易に所定の突起形状と
することが可能となる。
【0016】
【実施例】
(第1実施例)以下、この発明を半導体加速度センサに
具体化した第1実施例を図面に従って説明する。
【0017】図1は、本実施例の半導体加速度センサの
平面図を示す。又、図2には図1のA−A断面を示し、
図3には図1のB−B断面を示し、図4には図1のC−
C断面を示す。本半導体加速度センサは表面マイクロマ
シニング技術を用いたものである。
【0018】P型シリコン基板1の上の一部には、ゲー
ト絶縁膜としてのシリコン酸化膜2が形成されている。
このシリコン酸化膜2は基板表面のリーク電流を低減す
るとともにトランジスタ特性の経時変化を抑制するため
のものである。又、同様に、P型シリコン基板1の上の
一部には所定の厚みを有する絶縁分離用シリコン酸化膜
3(本実施例ではLOCOS酸化膜)が形成されてい
る。さらに、シリコン酸化膜2とシリコン酸化膜3の上
には、後述する犠牲層をエッチングする時のシリコン酸
化膜2の保護用として、シリコン窒化膜(絶縁膜)4が
形成されている。本実施例では、P型シリコン基板1と
シリコン酸化膜2とシリコン酸化膜3とシリコン窒化膜
4とから半導体基板が構成されている。
【0019】シリコン酸化膜3の形成領域におけるシリ
コン窒化膜4上には4つの脚部としてのアンカー部6が
配置され、シリコン酸化膜2の形成領域の上方において
アンカー部6を基端とする可動部5が架設されている。
可動部5は4本の梁部7と重り部8と可動ゲート電極部
9,10とからなり、梁構造をなしている。より詳しく
は、アンカー部6から帯状の梁部7が延び、四角形状の
重り部8が支持されている。又、重り部8には長方形状
の可動ゲート電極部9,10が相反する方向に突設され
ている。可動部5とアンカー部6とは、厚さが2μm程
度のポリシリコン薄膜よりなる。又、可動部5(梁部
7、重り部8、可動ゲート電極部9,10)は、シリコ
ン基板1(シリコン窒化膜4)の上方に所定の間隔を隔
てて配置されている。このように、可動部5はアンカー
部(脚部)6により基板1の上方に所定の間隔を隔てて
配置され、シリコン基板1の表面に垂直な方向と平行な
方向とに変位できるようになっている。
【0020】又、重り部8は矩形の開口部11が開けら
れており、後述する犠牲層エッチングの際のエッチング
液が浸透しやすくなっている。図4に示すように、可動
部5の可動ゲート電極部10の下方でのシリコン基板1
には、可動ゲート電極部10に対しその両側にN型不純
物拡散層よりなるソース・ドレイン部としての固定電極
12,13が形成されている。同様に、図1に示すよう
に、可動部5の可動ゲート電極部9の下方でのシリコン
基板1には、可動ゲート電極部9に対しその両側にN型
不純物拡散層よりなるソース・ドレイン部としての固定
電極14,15が形成されている。図4に示すように、
シリコン基板1における固定電極12,13間にはチャ
ネル領域16が形成され、同チャネル領域16はシリコ
ン基板1と可動ゲート電極部10との間に電圧を印加す
ることにより生じたものである。そして、固定電極1
2,13間に電圧を印加することによりこのチャネル領
域16にドレイン電流が流れる。同様に、シリコン基板
1における固定電極14,15間にはチャネル領域(図
示略)が形成され、同チャネル領域はシリコン基板1と
可動ゲート電極部9との間に電圧を印加することにより
生じたものである。そして、固定電極14,15間に電
圧を印加することによりこのチャネル領域にドレイン電
流が流れる。
【0021】図2に示すように、可動部5の各梁部7に
おける重り部8の近接位置には、シリコン基板1に向か
って突出(変位)する可動範囲制限用突起(可動範囲制
限部)17がそれぞれ形成されている。可動範囲制限用
突起17は先端が丸みを帯びている。この可動範囲制限
用突起17とシリコン基板1の上のシリコン窒化膜4と
のギャップ(距離)L1は、図4に示すように、可動部
5の可動ゲート電極部9,10とシリコン基板1の上の
シリコン窒化膜4とのギャップ(距離)L2よりも小さ
くなっている。このように、可動範囲制限用突起17
は、梁部7における重り部8に近接した位置に設けられ
るとともに、ポリシリコン薄膜よりなる可動部5を下方
に変位させて形成している。
【0022】又、シリコン基板1の表面には、可動部5
と対向した部分での固定電極12,13,14,15の
ない領域においてN型不純物拡散層よりなる下部電極1
8が形成されている。この下部電極18は可動部5の電
位と等電位に保たれており、シリコン基板1と可動部5
との間で発生する静電気力を抑えるものである。
【0023】シリコン基板1における可動部5の配置領
域の周辺には周辺回路(図示略)が形成されている。そ
して、周辺回路と可動部5(可動ゲート電極部9,1
0)とが電気的に接続されるとともに、周辺回路と固定
電極12,13,14,15とが電気的に接続され、さ
らに、周辺回路と下部電極18とが電気的に接続されて
いる。
【0024】次に、この半導体加速度センサの動作を説
明する。可動部5とシリコン基板1との間、および固定
電極12,13(14,15)間に電圧をかけると、チ
ャネル領域16が形成され、固定電極12,13(1
4,15)間に電流が流れる。ここで、本半導体加速度
センサが加速度を受けて、図1に示すX+ 方向(基板1
の表面に平行な方向)に可動ゲート電極部9,10(可
動部5)が変位した場合には、固定電極間のチャネル領
域の面積(トランジスタでいうチャネル幅)が変わるこ
とにより、固定電極12,13に流れる電流は減少し、
固定電極14,15に流れる電流は増大する。又、図1
に示すX- 方向(基板1の表面に平行な方向)に可動ゲ
ート電極部9,10(可動部5)が変位した場合には、
固定電極間のチャネル領域の面積(トランジスタでいう
チャネル幅)が変わることにより、固定電極12,13
に流れる電流は増加し、固定電極14,15に流れる電
流は減少する。一方、本半導体加速度センサが加速度を
受けて、図4に示すZ+ 方向(基板1の表面に垂直で、
かつ、基板1から離間する方向)に可動ゲート電極部
9,10が変位した場合には、電界強度の変化によって
チャネル領域16のキャリア濃度が減少するため、前記
電流は同時に減少する。
【0025】このようにして、加速度による可動ゲート
電極部9,10と固定電極12,13、および14,1
5との相対的位置の変化により固定電極12,13間と
固定電極14,15間に流れる電流が変化し、この電流
変化の大きさ、位相により二次元の加速度が検出され
る。
【0026】又、半導体基板(P型シリコン基板1、シ
リコン酸化膜2,3、シリコン窒化膜4)と、可動ゲー
ト電極部9,10以外の可動部5との間、つまり、梁部
7の下面に可動範囲制限用突起17を設けて、シリコン
窒化膜4と可動ゲート電極部9,10との間の間隔(L
2)よりも狭い間隔(L1)とし、可動部5(可動ゲー
ト電極部9,10)が基板1に接近する方向(図4にて
- で示す)での移動範囲が制限される。よって、通常
の加速度範囲であれば、正常に加速度センサとして作用
するが、可動部5が基板1から離間する方向に過大な加
速度が加わると、可動部5(可動ゲート電極部9,1
0)はその加速度により基板1に接近する方向に変形し
ようとする。この際に、可動ゲート電極部9,10がシ
リコン基板1(シリコン窒化膜4)に接触する前に、可
動範囲制限用突起17がシリコン窒化膜4に接触し、可
動ゲート電極部9,10のそれ以上のシリコン基板1側
への接近が阻止される。即ち、その過大変形が抑えられ
る。このようにして、可動ゲート電極部9,10とシリ
コン基板1(シリコン窒化膜4)との接触が回避され、
MISFETのトランジスタ特性が劣化しない。
【0027】次に、本実施例の半導体加速度センサの製
造工程を、図1のA−A断面について、図5〜図11お
よび図2を用いて説明する。図5に示すように、まずP
型シリコン基板1を用意し、その主表面の所定領域にシ
リコン酸化膜3(本実施例ではLOCOS酸化膜)を形
成する。そして、P型シリコン基板1の上のシリコン酸
化膜3以外の表面にシリコン酸化膜2を熱酸化により形
成し、さらにその下に、N型不純物拡散層よりなる下部
電極18並びに図示しないMISFETのソース部(1
2),(14)とドレイン部(13),(15)を形成
すべく、同時にイオン注入等により不純物を導入し、熱
処理を行う。さらに、シリコン酸化膜2およびシリコン
酸化膜3の上に全面にシリコン窒化膜4を減圧CVD等
により形成する。
【0028】引き続き、図6に示すように、シリコン窒
化膜4の上に犠牲層となるシリコン酸化膜19をプラズ
マCVD等により全面に形成する。このシリコン酸化膜
19は厚さがほぼ均一である。
【0029】その後、図7に示すように、シリコン酸化
膜19の上に、ポジ型レジスト20を全面にスピンコー
トにより塗布する。そして、図8に示すように、ポジ型
レジスト20を図12,13に示すフォトマスク21を
用いて露光、現像し、ポジ型レジスト20をすべて除去
する部分M1と、ポジ型レジスト20の厚み方向に一部
を除去する部分(可動範囲制限用突起形成箇所)M2
と、ポジ型レジスト20を全て残す部分M3を形成す
る。
【0030】この処理について詳細に説明する。図12
は可動部5の形成領域に対して、ハッチングにて示した
犠牲層をパターニングするフォトマスク21を示す。図
13はこのフォトマスク21における一部であるD部の
拡大図である。ここで、ハッチング部はクロム等で形成
された遮光部分を示す。図13におけるE部のように、
梁部7に相当する部分の一部(可動範囲制限用突起形成
箇所)に、露光機の解像度よりも細かい微細パターンと
しての分布露光部22が形成されている。この分布露光
部22は、光が透過する微小な矩形の多数の窓23が図
14に示すような所定の密度で分布形成されている。こ
の矩形の窓23の大きさは、このフォトマスク21を使
って露光する露光機の解像度以下の寸法である。例え
ば、使用する露光機が10対1の縮小露光機で、その解
像度が1ミクロンであれば、1個の矩形の一辺の大きさ
は10倍のレチクルサイズで1ミクロン以下が適当であ
る。図14には、図13のフォトマスク21のうち、分
布露光部22をさらに拡大したものと、そのフォトマス
ク21の光の透過量を対応して示す。分布露光部22で
ない領域K1,K3における光の透過量はゼロである。
【0031】一方、分布露光部22である領域K2にお
ける光の透過量は、中央に行くほど大きくなるように、
個々の窓部23の密度(個数/単位面積)が変えられて
いる。又、分布露光部22である領域K2における光の
透過量は、中央に行くほど大きくなっているが、中央部
分においては光の透過量が丸みを帯びたピークをもって
いる。
【0032】以上、図12から図14で説明したフォト
マスク21を使って、分布露光した後、現像すると、図
8に示すように、完全に光が透過した部分M1は、完全
に現像されるため、レジスト20が完全に除去される。
又、完全に光が遮光された部分M3は、レジスト20が
完全に残る。一方、部分的に光が透過した部分M2は、
レジスト20の膜厚が減少する。
【0033】次に、図9に示すように、現像されたレジ
スト20をフォトマスクとして、犠牲層となるシリコン
酸化膜19をウエットエッチングもしくはドライエッチ
ングする。望ましくは、CF4 とO2 によるドライエッ
チングを行う。CF4 はシリコン酸化膜19をエッチン
グし、O2 はレジスト20をエッチングする。この時、
CF4 によるシリコン酸化膜19のエッチングレートと
2 によるレジスト20のエッチングレートが等しくな
るように、それぞれのガスの流量や圧力を設定すると、
現像されたレジスト20の形状がそのまま犠牲層となる
シリコン酸化膜19に転写される。即ち、犠牲層となる
シリコン酸化膜19に、一部分その膜厚が薄くなった部
分(溝)19aと全く膜厚が変化しない部分19bが形
成される。この膜厚が薄くなった部分(溝)19aが可
動範囲制限用突起17の形成箇所であり、部分(溝)1
9aの底面側先端が丸みを帯びている。又、シリコン酸
化膜19が無くなった領域(深い溝)の一部がアンカー
部6(脚部)の形成箇所となる。
【0034】次に、図10に示すように、可動部形成膜
としてのポリシリコン薄膜24を、減圧CVD等により
成膜する。次に、図11に示すように、ポリシリコン薄
膜24をパターニングし、アンカー部6、開口部11、
梁部7、重り部8、可動ゲート電極部9,10、可動範
囲制限用突起17の形状に一括して形成する。
【0035】最後に、シリコン酸化膜19(犠牲層)を
エッチングすると、図2に示すように、アンカー部6を
除いて、梁部7、重り部8、可動ゲート電極部9,1
0、および可動範囲制限用突起17が、下地であるシリ
コン窒化膜4から離間され、可動構造が形成される。
【0036】このシリコン酸化膜19(犠牲層)のエッ
チング工程をより詳しく説明すると、基板をエッチング
液中に入れてシリコン酸化膜19(犠牲層)をエッチン
グし、その後、基板をエッチング液から取り出す。この
状態では基板の表面にエッチング液が付着しているの
で、基板を純水中に入れてエッチング液と置換し、その
後、基板を純水から取り出し、基板を乾燥させる。この
基板の乾燥の際に、可動部(梁部7、重り部8、可動ゲ
ート電極部9,10)と基板1との間に純水が存在し、
乾燥の進行により純水が液滴状になり、液滴の表面張力
により可動部(梁部7、重り部8、可動ゲート電極部
9,10)が基板1の表面に引っ張られる形で固着して
可動構造が形成できない場合がある。これに対し、本実
施例では可動範囲制限用突起17の存在により、上述の
基板表面への可動部の固着を防ぐことができる。これ
は、可動範囲制限用突起17と基板1との間に前述の純
水の液滴(図2においてW1で示す)が形成され、か
つ、この液滴は小さなものであるためである。
【0037】より詳しくは、図15に示す可動範囲制限
用突起60の先端部が平坦な場合に比べ、図2に示す可
動範囲制限用突起17の先端に丸みをつけることによ
り、図15に示す液滴の大きさ(W2で示す)よりも液
滴の大きさが小さくなる。
【0038】よって、可動部(梁部7、重り部8、可動
ゲート電極部9,10)と基板1との間に働く液滴の表
面張力が小さくなり、基板表面への可動部の固着を確実
に防止することができる。又、液滴の表面張力が小さく
なることにより仮に可動部が基板表面に一時的に付いた
としても梁の剛性(復元力)にて可動部が基板表面から
離れて元の状態に戻る。このように、容易にかつ確実に
可動構造を形成できる。
【0039】このように本実施例では、半導体基板(P
型シリコン基板1、シリコン酸化膜2,3、シリコン窒
化膜4)の主表面に厚さがほぼ均一なるシリコン酸化膜
19(犠牲層)を形成し(第1工程)、シリコン酸化膜
19の上にレジスト20を形成し(第2工程)、レジス
ト20に対しフォトマスク21を用いて所定の解像度を
有する露光機にて露光し(第3工程)、露光されたレジ
スト20を用いてシリコン酸化膜19の一部である可動
範囲制限用突起の形成箇所を薄くし(第4工程)、残さ
れたシリコン酸化膜19の上に、ポリシリコン薄膜24
(薄膜よりなる可動部形成膜)を形成し(第5工程)、
ポリシリコン薄膜24の下のシリコン酸化膜19をエッ
チング除去してアンカー部6(脚部)、可動部5、可動
範囲制限用突起17を形成する(第6工程)に際し、第
3工程におけるフォトマスク21は、アンカー部形成
(脚部形成)のためのパターン、および、突起形成領域
が露光機の解像度よりも細かい微細パターンを有するも
のであり、第4工程は、突起形成領域において底面側先
端が尖るあるいは丸みを帯びた溝(19a)を形成する
ものである。
【0040】よって、フォトマスクの増加なしで可動範
囲制限用突起を製作することができ、プロセスを増やす
ことなく半導体力学量センサが製造され、又、1枚のフ
ォトマスクでアンカー部(脚部)および突起を製作する
ため犠牲層の加工が容易となる。さらに、突起の先端が
尖るあるいは丸みを有しているので、センサ製造時にお
いて液滴による突起と基板との接触面積を小さくして可
動部と基板との付着力を弱くして可動部の基板への固着
を防止することができる。
【0041】又、第3工程におけるフォトマスク21の
突起形成領域は、突起形成領域の中心側にいくほど徐々
に光透過量が大きくなるので、容易に所定の突起形状と
することができる。
【0042】又、4本の梁部7のそれぞれに可動範囲制
限用突起17を設けているので、可動部5(梁部7)に
捩じれが発生しても各梁部7に設けた可動範囲制限用突
起17により確実に可動ゲート電極部9,10がシリコ
ン基板1(シリコン窒化膜4)に接触する前に可動範囲
制限用突起17を接触させることができる。
【0043】さらに、可動部5の梁部7における重り部
8に近接する位置に可動範囲制限用突起17を設けたの
で、過大な加速度が加わり重り部8が変形しようとして
も可動範囲制限用突起17によりその変形を防止でき
る。
【0044】さらには、可動範囲制限用突起17は可動
部5を構成する薄膜を下方に変位させて形成しているの
で、容易に突起17を形成することができる。 (第2実施例)次に、第2実施例を第1実施例との相違
点を中心に説明する。
【0045】第1実施例では可動範囲制限用突起17の
先端を丸くしたが、本実施例では、図16に示すよう
に、可動範囲制限用突起17の先端を尖らせている。こ
のようにしても、第1実施例で説明したものと同様の作
用効果を奏する。
【0046】ここで、可動範囲制限用突起17の先端を
丸くした場合と、可動範囲制限用突起17の先端を尖ら
せた場合とにおいて、機械的強度の観点から比較する
と、先端を丸くした方が基板と接触した際に破損する可
能性が少ないと言える。 (第3実施例)次に、第3実施例を第1実施例との相違
点を中心に説明する。
【0047】図17に本実施例のセンサの断面を示す。
図2に示したように可動範囲制限用突起17は前記第1
実施例ではポリシリコン薄膜よりなる可動部5を下方に
変位させることにより形成しており可動部5の膜厚と同
じ膜厚であった。これに対し本実施例のセンサにおいて
は、可動範囲制限部としての可動範囲制限用突起26は
可動部5の膜厚を厚くすることにより形成している。こ
の場合、過大な加速度が加わった際の耐衝撃性に優れた
ものとなる。 (第4実施例)次に、第4実施例を第1実施例との相違
点を中心に説明する。
【0048】図18に本実施例のセンサの平面図を、図
19に図18のG−G断面を示す。上記第1実施例で
は、4本の梁部7のそれぞれに可動範囲制限用突起17
を1つずつ形成したが、本実施例では可動範囲制限用突
起17の設置位置および数を変更している。
【0049】図18,19に示すように、各梁部7には
2個ずつの可動範囲制限用突起17a〜17hが離間し
て設置され、この各可動範囲制限用突起17a〜17h
の間隔は50μm以上となっている。さらに、重り部8
においても四角形状の重り部8の各辺に対し2個ずつの
四角形状の可動範囲制限用突起17i〜17qが離間し
て設置され、この各可動範囲制限用突起17i〜17q
の間隔も50μm以上となっている。可動範囲制限用突
起17a〜17qの間隔を50μm以上としたのは、可
動範囲制限用突起17a〜17qと基板表面(下部電極
18)との対向面積の総和をより小さくして、犠牲層エ
ッチング工程での可動範囲制限用突起17a〜17qと
基板表面との間に形成される液滴(エッチング液の置換
液)の表面張力の総和を小さくし、可動部が基板表面に
引っ張られて固着するのを回避するためである。
【0050】さらに、図18,19において、図1の可
動ゲート電極部9,10およびソース・ドレイン部とし
ての固定電極12,13,14,15については、重り
部8の中央に開口部(貫通孔)50が設けられ、X+
向に延びる片持ち梁状可動ゲート電極部51とX- 方向
に延びる片持ち梁状可動ゲート電極部52を形成してい
る。つまり、開口部50により対向する一対の梁状可動
ゲート電極部51,52が形成されている。又、図1の
トランジスタの位置関係と同様に、片持ち梁状可動ゲー
ト電極51,52に相対する位置にソース・ドレイン部
としての固定電極53,54,55,56が形成されて
いる。このように重り部8の中央部において一対の梁状
可動ゲート電極部51,52を接近して配置することが
できる。その結果、図1に示す重り部8における対辺か
ら可動ゲート電極部9,10を突設した場合に比べ、例
えば、重り部8が反った場合にも可動ゲート電極部5
1,52を基板に接触しにくくでき、又、基板の結晶構
造が等しい部位(領域)に2つのトランジスタを近接し
て形成でき素子特性の均一化を図ることが可能となる。
【0051】本実施例の応用例として、可動範囲制限用
突起17を重り部8にのみ形成してもよい。この場合に
は、感度を高くすべく重り部8の面積を大きくした際に
は加速度により重り部8の変形が生じるが四角形の重り
部8の各隅部に可動範囲制限用突起17を設けると、重
り部8の変形が防止できる。又、重り部8には突起17
を設けずに、1本の梁部7に対し可動範囲制限用突起1
7を複数個設けてもよい。 (第5実施例)次に、第5実施例を第1実施例との相違
点を中心に説明する。
【0052】図20に本実施例のセンサの断面図を示
す。第1実施例では可動部5に可動範囲制限用突起17
を設けたが、本実施例では、P型シリコン基板1(半導
体基板)の上面に可動範囲制限部としての可動範囲制限
用突起25を形成している。この突起25は、LOCO
S酸化膜にて可動範囲制限用突起25を形成したもので
あり、先端が丸くなっている。
【0053】本実施例の応用例として、図21に示すよ
うに、先端を丸めるのではなく先端が尖った突起として
もよい。又、可動部5に可動範囲制限用突起17を設け
ると共にP型シリコン基板1(半導体基板)の上面にも
可動範囲制限用突起を設けてもよい。この場合、可動部
5の下面に第1の突起を設けるとともにこの第1の突起
と対向する基板の上面に第2の突起を形成してもよい。
【0054】この発明は上記各実施例に限定されるもの
ではなく、上記実施例では可動部5は両持ち梁構造とし
たが、片持ち梁構造であってもよい。又、可動範囲制限
部としての可動範囲制限用突起(17,25)は、円錐
や角錐であっても、断面が三角形状の突条となっていて
もよい。
【0055】又、半導体加速度センサの他にも、半導体
ヨーレイトセンサ、振動センサ等に具体化してもよい。
【0056】
【発明の効果】以上詳述したように請求項1に記載の発
明によれば、可動部の基板への固着防止に加え、可動範
囲制限用突起と可動部の脚部とを容易に形成することが
できる。
【0057】 請求項2に記載の発明によれば、請求項
に記載の発明の効果に加え、容易に突起を所望の形状
にできる。
【図面の簡単な説明】
【図1】第1実施例の半導体加速度センサの平面図。
【図2】図1のA−A断面図。
【図3】図1のB−B断面図。
【図4】図1のC−C断面図。
【図5】半導体加速度センサの製造工程を示す断面図。
【図6】半導体加速度センサの製造工程を示す断面図。
【図7】半導体加速度センサの製造工程を示す断面図。
【図8】半導体加速度センサの製造工程を示す断面図。
【図9】半導体加速度センサの製造工程を示す断面図。
【図10】半導体加速度センサの製造工程を示す断面
図。
【図11】半導体加速度センサの製造工程を示す断面
図。
【図12】犠牲層をパターニングするためのフォトマス
クの平面図。
【図13】フォトマスクの一部拡大図。
【図14】フォトマスクの分布露光部および光の透過量
を表す説明図。
【図15】比較のためのセンサの断面図。
【図16】第2実施例の半導体加速度センサの断面図。
【図17】第3実施例の半導体加速度センサの断面図。
【図18】第4実施例の半導体加速度センサの断面図。
【図19】図18のG−G断面図。
【図20】第5実施例の半導体加速度センサの断面図。
【図21】第5実施例の応用例の半導体加速度センサの
断面図。
【符号の説明】
1…半導体基板を構成するシリコン基板、2…半導体基
板を構成するシリコン酸化膜、3…半導体基板を構成す
るシリコン酸化膜、4…半導体基板を構成するシリコン
窒化膜、5…可動部、6…脚部としてのアンカー部、7
…梁部、8…重り部、9…可動ゲート電極部、10…可
動ゲート電極部、12…ソース・ドレイン部としての固
定電極、13…ソース・ドレイン部としての固定電極、
14…ソース・ドレイン部としての固定電極、15…ソ
ース・ドレイン部としての固定電極、17…可動範囲制
限部としての可動範囲制限用突起、19…犠牲層として
のシリコン酸化膜、19a…溝となる部分、20…ポジ
型レジスト、21…フォトマスク、22…微細パターン
としての分布露光部、24…可動部形成膜としてのポリ
シリコン薄膜、25…可動範囲制限部としての可動範囲
制限用突起、26…可動範囲制限部としての可動範囲制
限用突起
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−151889(JP,A) 特開 平6−196721(JP,A) 特開 平6−196722(JP,A) 特開 平6−204502(JP,A) 特開 昭63−296221(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01L 9/04 G01P 15/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板と、脚部により前記半導体基板の上方に所定の間隔を隔てて
    配置され、力学量の作用に伴って変位する薄膜よりなる
    梁構造の可動部と、 前記可動部の下面に設けられ、前記可動部の前記半導体
    基板側への変位量を制限する可動範囲制限用突起とを備
    えた半導体力学量センサの製造方法であって、 半導体基板の主表面に厚さがほぼ均一なる犠牲層を形成
    する第1工程と、 前記犠牲層の上にレジストを形成する第2工程と、 前記レジストに対しフォトマスクを用いて所定の解像度
    を有する露光機にて露光する第3工程と、 前記露光されたレジストを用いて前記犠牲層の一部であ
    る可動範囲制限用突起の形成箇所を薄くする第4工程
    と、 前記残された犠牲層の上に、薄膜よりなる可動部形成膜
    を形成する第5工程と、 前記可動部形成膜の下の前記犠牲層をエッチング除去し
    て脚部、可動部、可動範囲制限用突起を形成する第6工
    程とを有し、 前記第3工程における前記フォトマスクは、脚部形成の
    ためのパターン、および、突起形成領域が前記露光機の
    解像度よりも細かい複数の微細パターンを有するもので
    あり、 前記第4工程は、突起形成領域において底面側先端が尖
    るあるいは丸みを帯びた溝を形成するものである半導体
    力学量センサの製造方法。
  2. 【請求項2】 前記第3工程における前記フォトマスク
    の前記突起形成領域の微細パターンは、突起形成領域に
    おいて突起形成領域の中心側にいくほど徐々に光透過量
    が変化する請求項1に記載の半導体力学量センサの製造
    方法
JP16417295A 1994-08-18 1995-06-29 半導体力学量センサの製造方法 Expired - Fee Related JP3500780B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16417295A JP3500780B2 (ja) 1995-06-29 1995-06-29 半導体力学量センサの製造方法
US08/516,414 US5622633A (en) 1994-08-18 1995-08-17 Semiconductor sensor with suspended microstructure and method for fabricating same
DE19530510A DE19530510B4 (de) 1994-08-18 1995-08-18 Verfahren zur Herstellung eines Halbleitersensors mit aufgehängter bzw. beweglich gehaltener Mikrostruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16417295A JP3500780B2 (ja) 1995-06-29 1995-06-29 半導体力学量センサの製造方法

Publications (2)

Publication Number Publication Date
JPH0918021A JPH0918021A (ja) 1997-01-17
JP3500780B2 true JP3500780B2 (ja) 2004-02-23

Family

ID=15788101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16417295A Expired - Fee Related JP3500780B2 (ja) 1994-08-18 1995-06-29 半導体力学量センサの製造方法

Country Status (1)

Country Link
JP (1) JP3500780B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002101836A1 (fr) * 2001-06-12 2002-12-19 Hitachi, Ltd. Dispositif semiconducteur et procede de production associe
JP5029147B2 (ja) * 2007-06-04 2012-09-19 オムロン株式会社 音響センサ
JP5034692B2 (ja) 2007-06-04 2012-09-26 オムロン株式会社 音響センサ
CN101462691B (zh) * 2007-12-19 2011-08-24 清华大学 刻蚀牺牲层形成间隙的方法

Also Published As

Publication number Publication date
JPH0918021A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
US8846304B2 (en) Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US5622633A (en) Semiconductor sensor with suspended microstructure and method for fabricating same
JP3489273B2 (ja) 半導体力学量センサの製造方法
US6242363B1 (en) Method of etching a wafer layer using a sacrificial wall to form vertical sidewall
JP2001102597A (ja) 半導体構造およびその製造方法
JP3500780B2 (ja) 半導体力学量センサの製造方法
JP3508286B2 (ja) 半導体力学量センサの製造方法
JPS6211068B2 (ja)
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
JP3536544B2 (ja) 半導体力学量センサの製造方法
CN112466803B (zh) 半导体器件的制作方法
KR100527816B1 (ko) 마이크로머시닝을 이용한 미세 구조체 패턴의 제조 방법
JP3477924B2 (ja) 半導体力学量センサの製造方法
JPH07106327A (ja) 半導体装置及びその製造方法
KR960026297A (ko) 반도체소자의 미세패턴 제조방법
KR19990045253A (ko) 반도체 디바이스 제조 방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
JPH06196721A (ja) 半導体加速度センサ及びその製造方法
JPH08335705A (ja) 半導体力学量センサの製造方法
JP2853471B2 (ja) 半導体集積回路装置の製造方法
KR100790294B1 (ko) 반도체 소자의 제조 방법
JP2705187B2 (ja) 半導体素子製造方法
KR100674900B1 (ko) 반도체 소자의 미세패턴을 형성하기 위한 마스크 및 그형성방법
KR100442288B1 (ko) 반도체소자의셀마스크및그의제작방법
KR19980025503A (ko) 셀 어퍼쳐 제조방법과 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees