JP3497045B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、疑似故障発生機能
を備えると共に、高信頼性化を達成した情報処理装置に
関する。近年、情報処理装置が各分野で広く使用されて
きたのに伴い、情報処理装置が故障した場合、社会的、
経済的に大きな影響を与える場合が考えられる。このた
め、出来る限り故障が発生しにくく、また万一故障が発
生した場合でも、確実に故障が検出でき、更には情報処
理装置が停止せずに、処理内容の整合性を保ちながら処
理を続行できるような、信頼性の高い情報処理装置が求
められていた。

【０００２】そこで、本発明では、多重化ユニットを構
成する少なくとも３台の処理装置をバスで接続し、同一
クロックに同期して同時に同じ処理を行うことで故障を
検出し、必要な処理を行うと共に、前記多重化ユニット
の内の１台をマスタ処理装置とし、残りの処理装置をス
レーブ装置として使用する高信頼性情報処理装置に、疑
似的に故障を発生させる疑似故障発生手段を付加して、
更に信頼性を向上させたものである。

【０００３】

【従来の技術】以下、従来例について説明する。図１９
は従来例の説明図である。従来、コンピュータの高信頼
性化を達成するために、例えば、複数台のコンピュータ
を並列動作させ、処理結果のデータを比較することが行
われていた。このような並列処理では、処理結果のデー
タを比較するために余分な装置が必要であり、また処理
時間もかかるなど、効率的な装置ではなかった。そこ
で、従来、情報処理装置の信頼性を高め、より一層効率
的な処理を行う高信頼性情報処理装置が提案されてい
た。

【０００４】前記高信頼性情報処理装置は、バスを介し
て接続され、同一クロックに同期して同時に同じ処理を
行う少なくとも３台の処理装置を有し、前記処理装置の
内の１台をマスタ処理装置とし、残りの処理装置をスレ
ーブ装置として使用する装置である。

【０００５】この場合、前記マスタ処理装置は、内部回
路で生成した情報をバスへ送出する機能と、バス上の情
報を内部回路へ取り込む機能を備え、前記スレーブ装置
は内部回路で生成した情報をバスへ送出せず、バス上の
情報の取り込みのみを行う機能を備えた装置（多重化ユ
ニット）であり、前記各装置（多重化ユニット）には、
各処理装置が生成した出力情報と前記バス上に出力され
たバス情報との比較に基づいて故障を検出し、内部回路
に必要な処理を行わせる多重化制御手段を備えている。
なお、前記各処理装置とバスを合わせてＴＭＲ系情報処
理装置とも言う。例えば、前記高信頼性情報処理装置は
図示のように構成されてる。

【０００６】この場合、処理装置１をマスタ処理装置１
０−１とし、処理装置２、３をスレーブ処理装置１０−
２、１０−３としている。そして、前記マスタ処理装置
１０−１、及びスレーブ処理装置１０−２、１０−３に
はそれぞれ、一致検出回路２と、内部回路３が設けてあ
り、前記内部回路３にはＭＰＵ４と記憶装置５等が設け
てある。

【０００７】前記高信頼性情報処理装置において疑似故
障を発生させる場合、疑似故障を起こす処理装置をソフ
トウェアが指示し、ＭＰＵ４がその処理装置の出力信号
を変化させる。そして、一致検出回路２により前記疑似
故障を検出する。このような処理装置ではマスタ処理装
置１０−１の一致検出回路２は常に一致のみ検出し、不
一致は検出できないため、疑似故障を検出することはで
きない。

【０００８】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：ＴＭＲ系情報処理装置での疑似故障発生は、ソフ
トウェアにより、故障発生処理装置のみバスへの出力デ
ータの値を他の処理装置と変えることにより発生させて
いた。しかし、この方法では、パリティ等のハードウェ
アが生成する信号の疑似故障を発生させることはできな
かった。

【０００９】(2) ：マスタ処理装置は、自装置がバスに
出力したデータを取り込んで一致検出を行うため、ソフ
トウェアにより出力データを擬似的に故障させても、マ
スター出力装置は疑似故障を検出することはできなかっ
た。

【００１０】本発明は、このような従来の課題を解決
し、ソフトウェア等が処理したデータ、及び前記データ
以外のあらゆる情報に対して疑似故障の発生を可能とす
ることにより、情報処理装置の故障確認が確実に行える
ようにして、より一層情報処理装置の信頼性を向上させ
ることを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は前記の目的を達成するため、次のよ
うに構成した。 (1) ：同一クロックに同期して同時に同じ処理を行う３
個以上の処理装置をバス１を介して接続し、その１台を
マスタ処理装置１０−１とし、残りをスレーブ処理装置
１０−２、１０−３として設定可能にし、マスタ処理装
置１０−１は自装置が生成したバス出力情報をバス１へ
送出する機能と、バス１上の情報を内部へ取り込む機能
を備え、スレーブ処理装置１０−２、１０−３は自装置
が生成したバス出力情報をバス１へ送出せずに、バス１
上の情報を内部へ取り込む機能を備えると共に、各処理
装置に、自装置が生成したバス出力情報とバス１から取
り込んだ情報との一致検出により故障を検出する故障検
出手段（一致検出回路２と内部回路３の一部）を備えた
情報処理装置であって、前記各処理装置は、自装置が生
成したバス出力情報を疑似的に故障させる疑似故障発生
手段（故障発生回路１３、及び故障発生回路制御部１
６）を備え、前記疑似故障を前記故障検出手段により検
出させるようにした。

【００１２】(2) ：同一クロックに同期して同時に同じ
処理を行う３個以上の処理装置をバス１を介して接続
し、その１台をマスタ処理装置１０−１とし、残りをス
レーブ処理装置１０−２、１０−３として設定可能に
し、マスタ処理装置１０−１は自装置が生成したバス出
力情報をバス１へ送出する機能と、バス１上の情報を内
部へ取り込む機能を備え、スレーブ処理装置１０−２、
１０−３は自装置が生成したバス出力情報をバス１へ送
出せずに、バス１上の情報を内部へ取り込む機能を備え
ると共に、各処理装置に、自装置が生成したバス出力情
報とバス１から取り込んだ情報との一致検出により故障
を検出する故障検出手段（一致検出回路２と内部回路の
一部）を備えた情報処理装置であって、前記各処理装置
は、自装置が生成したバス出力情報を自装置内の故障検
出手段へ取り込む際に疑似的に故障させる疑似故障発生
手段（故障発生回路１４、及び故障発生回路制御部１
７）を備え、前記疑似故障を前記故障検出手段により検
出させるようにした。

【００１３】(3) ：同一クロックに同期して同時に同じ
処理を行う３個以上の処理装置をバス１を介して接続
し、その１台をマスタ処理装置１０−１とし、残りをス
レーブ処理装置１０−２、１０−３として設定可能に
し、マスタ処理装置１０−１は自装置が生成したバス出
力情報をバス１へ送出する機能と、バス１上の情報を内
部へ取り込む機能を備え、スレーブ処理装置１０−２、
１０−３は自装置が生成したバス出力情報をバス１へ送
出せずに、バス１上の情報を内部へ取り込む機能を備え
ると共に、各処理装置に、自装置が生成したバス出力情
報とバス１から取り込んだ情報との一致検出により故障
を検出する故障検出手段（一致検出回路２と内部回路の
一部）を備えた情報処理装置であって、前記各処理装置
は、バス上に出力された情報を自装置内の故障検出手段
に取り込む際に疑似的に故障させる疑似故障発生手段
（故障発生回路１５、及び故障発生回路制御部１８）を
備え、前記疑似故障を前記故障検出手段により検出させ
るようにした。

【００１４】(4) ：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、故障発生
対象信号を選択する故障発生対象信号選択手段を備え、
選択された信号のみを故障させるようにした。

【００１５】(5) ：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、マスタ処
理装置のみ故障発生対象とするマスタ故障指示手段を備
え、前記処理装置がマスタ処理装置に設定されている場
合にのみ疑似故障を発生させるようにした。

【００１６】(6) ：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、故障発生
対象の処理装置を指定する故障発生対象指定手段と、前
記故障発生対象指定手段の指定情報を自装置内の処理装
置識別情報と比較する比較手段を備え、前記比較手段の
一致検出信号により、指定された処理装置のみ故障発生
対象とするようにした。

【００１７】(7) ：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、バス上に
転送されるパケットの何番目データを故障対象とするか
を指示する故障発生タイミング指示手段と、バス出力タ
イミング信号を計数することで現在パケットの何番目の
データを転送中かを示す計数手段と、前記故障発生タイ
ミング指示手段及び計数手段の値を比較する比較手段を
備え、前記比較手段の一致検出信号により指定されたパ
ケット内のデータを故障させるようにした。

【００１８】(8) ：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、疑似故障
発生を有効とするか無効とするかを設定可能な故障発生
有効／無効情報設定手段を備え、疑似故障発生の有効／
無効指示を可能にした。

【００１９】(9) ：前記(8) の情報処理装置において、
前記各処理装置の疑似故障発生手段は、疑似故障を発生
させた際、前記故障発生有効／無効情報設定手段の設定
情報をクリアし、以降の疑似故障発生を抑止させるよう
にした。

【００２０】(10)：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、バスリク
エスト信号の０故障発生のために、本来のバスリクエス
ト信号が１になるまでは疑似故障発生を待たせる故障情
報制御手段を備えた。

【００２１】(11)：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、システム
クロックにより計数値を変化させる計数手段と、前記計
数手段の計数値が予め設定した設定値になったことを検
出する検出手段を備え、前記計数手段の計数値が設定値
になったタイミングで疑似故障を発生させるようにし
た。

【００２２】(12)：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、バスクロ
ックにより計数値を変化させる計数手段と、前記計数手
段の計数値が予め設定した設定値になったことを検出す
る検出手段を備え、前記計数手段の計数値が設定値にな
ったタイミングでバスリクエスト信号の疑似故障を発生
させるようにした。

【００２３】(13)：前記(1) 〜(3) の情報処理装置にお
いて、前記各処理装置の疑似故障発生手段は、バス上の
転送サイクルにより計数値を変化させる計数手段と、前
記計数手段の計数値が予め設定した設定値になったこと
を検出する検出手段を備え、前記計数手段の計数値が設
定値になったタイミングでバスリクエスト信号以外の信
号に対して疑似故障を発生させるようにした。

【００２４】（作用）以下、本発明の作用を図１に基づ
いて説明する。 (a) ：前記(1) の作用 各処理装置（例えば、マスタ処理装置１０−１、及びス
レーブ処理装置１０−２、１０−３）は、疑似故障発生
手段（故障発生回路１３、及び故障発生回路制御部１
６）により、自装置の内部回路３で生成したバス出力情
報を疑似的に故障させる。そして疑似故障は故障検出手
段（一致検出回路２と内部回路３の一部）により検出す
る。

【００２５】このようにすれば、ソフトウェアの生成し
た各種情報だけでなく、パリティ等のハードウェアが生
成した信号に対しても疑似故障発生の対象とすることが
できる。そして、疑似故障の発生により、自装置内で生
成したバス出力情報の故障確認を行うことができる。

【００２６】(b) ：前記(2) の作用 各処理装置（例えば、マスタ処理装置１０−１、及びス
レーブ処理装置１０−２、１０−３）は、疑似故障発生
手段（故障発生回路１４、及び故障発生回路制御部１
７）により、自装置の内部回路３で生成したバス出力情
報を自装置内の故障検出手段へ取り込む際に疑似的に故
障させる。そして疑似故障は故障検出手段（一致検出回
路２と内部回路３の一部）により検出する。

【００２７】このようにすれば、ソフトウェアの生成し
た各種情報だけでなく、パリティ等のハードウェアが生
成した信号に対しても疑似故障発生の対象とすることが
できる。そして、疑似故障の発生により、自装置内に設
けた故障検出手段のデータ入力部における故障確認を行
うことができる。

【００２８】(c) ：前記(3) の作用 各処理装置（例えば、マスタ処理装置１０−１、及びス
レーブ処理装置１０−２、１０−３）は、疑似故障発生
手段（故障発生回路１５、及び故障発生回路制御部１
８）により、バス上に出力された情報を自装置内の故障
検出手段に取り込む際に疑似的に故障させる。そして疑
似故障は故障検出手段（一致検出回路２と内部回路３の
一部）により検出する。

【００２９】このようにすれば、ソフトウェアの生成し
た各種情報だけでなく、パリティ等のハードウェアが生
成した信号に対しても疑似故障発生の対象とすることが
できる。そして、疑似故障の発生により、自装置内に設
けた故障検出手段のバスデータ入力部における故障確認
を行うことができる。

【００３０】(d) ：前記(4) の作用 各処理装置の疑似故障発生手段は、疑似故障を発生させ
る場合、故障発生対象信号選択手段により故障発生対象
信号を選択し、選択した信号に対してのみ疑似故障を発
生させる。このようにすれば、全ての信号に対して任意
に疑似故障を発生させることが可能になる。

【００３１】(e) ：前記(5) の作用 マスタ故障指示手段に指示情報を与えることにより、マ
スタ処理装置に対してのみ疑似故障を発生させる。この
ようにすれば、スレーブ処理装置に対しては疑似故障を
発生させずに、マスタ出力装置にのみ疑似故障を発生さ
せることができる。

【００３２】(f) ：前記(6) の作用 故障発生対象の処理装置を指定する故障発生対象指定手
段に故障発生対象の処理装置情報を指定すると、比較手
段は故障発生対象指定手段の指定情報を自装置内の処理
装置識別情報と比較する。そして、前記比較手段の一致
検出信号により、指定された処理装置に対してのみ疑似
故障を発生させる。このようにすれば、任意の出力装置
にのみ疑似故障を発生させることが可能になる。

【００３３】(g) ：前記(7) の作用 各処理装置の故障発生タイミング指示手段により、バス
１上に転送されるパケットの何番目データを故障対象と
するかを指示され、計数手段がバス出力タイミング信号
を計数する。そして、比較手段が前記故障発生タイミン
グ指示手段及び計数手段の値を比較し、両者が一致する
と指定されたパケット内のデータを故障させる。このよ
うにすれば、ソフトウェアでは不可能であったパケット
の途中に疑似故障を発生させることが可能になる。

【００３４】(h) ：前記(8) の作用 各処理装置の故障発生有効／無効情報設定手段に、故障
発生の有効／無効を示す情報が設定されると、その情報
により疑似故障を発生させたり、させなかったりする。
このようにすれば、疑似故障発生の有効／無効を任意に
選択できる。

【００３５】(i) ：前記(9) の作用 疑似故障を発生させた際、故障発生有効／無効情報設定
手段の設定情報をクリアし、以降の疑似故障発生を抑止
させる。このようにすれば、疑似故障を断続的に発生さ
せることができる。

【００３６】(j) ：前記(10)の作用 各処理装置の故障情報制御手段により、バスリクエスト
信号の０故障発生のために、本来のバスリクエスト信号
が１になるまでは疑似故障発生を待たせる。このように
すれば、バスリクエスト信号が０故障を起こす疑似故障
も発生させることができる。

【００３７】(k) ：前記(11)の作用 各処理装置の計数手段はシステムクロックにより計数値
を変化させ、検出手段は前記計数手段の計数値が予め設
定した設定値になったことを検出する。そして、前記計
数手段の計数値が設定値になったことを検出したタイミ
ングで疑似故障を発生させる。このようにすれば、シス
テムクロックの任意のタイミングで疑似故障を発生させ
ることができる。

【００３８】(l) ：前記(12)の作用 各処理装置の計数手段は、バスクロックにより計数値を
変化させ、検出手段は前記計数手段の計数値が予め設定
した設定値になったことを検出する。そして、前記計数
手段の計数値が設定値になったことを検出したタイミン
グでバスリクエスト信号の疑似故障を発生させる。この
ようにすれば、バスクロックの任意のタイミングで疑似
故障を発生させることができる。

【００３９】(m) ：前記(13)の作用 各処理装置の計数手段は、バス上の転送サイクルにより
計数値を変化させ、検出手段は、前記計数手段の計数値
が予め設定した設定値になったことを検出する。そし
て、前記計数手段の計数値が設定値になったことを検出
したタイミングでバスリクエスト信号以外の信号に対し
て疑似故障を発生させる。このようにすれば、バス上の
転送サイクルの任意のタイミングで疑似故障を発生させ
ることができる。

【００４０】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。なお、以下に説明する疑似故
障発生対象の「情報」は、データ、アドレス、バス制御
情報等を含むものとする。

【００４１】§１：ＴＭＲ系情報処理装置の説明・・・
図２参照 図２はＴＭＲ系情報処理装置の構成図である。以下、図
２に基づいてＴＭＲ系情報処理装置（高信頼性情報処理
装置）全体の構成について説明する。

【００４２】(1) ：ＴＭＲ系情報処理装置の定義 ＴＭＲ系情報処理装置は、バス１を介して接続され、同
一クロックに同期して同時に同じ処理を行う少なくとも
３台の処理装置（同じ構成の装置）を有し、前記処理装
置の内の１台をマスタ処理装置１０−１とし、残りの処
理装置をスレーブ処理装置１０−２、１０−３として設
定可能にした装置である。以下、前記処理装置を３台備
えた最小構成の３重化処理装置（以下「ＴＭＲ系情報処
理装置」と記す）１０をＴＭＲ系情報処理装置の基本構
成として説明する（ＴＭＲ：Triple Modular Redundanc
y ）。

【００４３】なお、図示のスレーブ処理装置１０−２、
１０−３は、マスタ処理装置１０−１と同じ構成（内部
の設定情報だけが異なっている）であるが、図示省略し
てある。前記ＴＭＲ系情報処理装置とは、次の条件を満
足した装置である。

【００４４】：少なくとも３台の処理装置がバス１で
接続されている。 ：前記３台の処理装置は、同一クロックに同期して同
じ処理を行う。 ：各処理装置の内、１台の処理装置がマスタ処理装置
１０−１に設定され、残りの処理装置がスレーブ処理装
置１０−２、１０−３に設定されている。

【００４５】：マスタ処理装置１０−１は、内部回路
３で生成したバス出力情報をバス１に出力すると共に、
バス１上の情報の取り込みを行う。 ：スレーブ処理装置１０−２、１０−３は、内部回路
３で生成したバス出力情報をバス１に出力せず、バス１
上の情報の取り込みのみを行う。

【００４６】：各処理装置は、内部回路３で生成した
バス出力情報と、バス１上に出力されたバス情報との比
較に基づいて故障を検出し、内部回路３に必要な処理を
行わせる機能を備えている。

【００４７】(2) ：ＴＭＲ系情報処理装置全体の具体的
な構成の説明 前記ＴＭＲ系情報処理装置では、マスタ処理装置１０−
１とスレーブ処理装置１０−２、１０−３は同一構成と
し、内部の設定情報（マスターかスレーブかの設定情
報）が異なるだけである。これらの各処理装置内には、
それぞれ、一致検出回路２と、内部回路３と、故障発生
回路１３、１４、１５と、故障発生回路制御部１６、１
７、１８と、マスタ情報レジスタ２０と、バス出力タイ
ミング生成回路２１と、ＡＮＤ回路２２と、ゲート２
３、２４等が設けてある。また、前記内部回路３にはＭ
ＰＵ４が設けてある。

【００４８】そして、マスタ処理装置１０−１は、内部
回路３で生成した情報をバス１へ送出する処理と、バス
１上の情報を内部回路３へ取り込む処理を行う。また、
スレーブ処理装置１０−２、１０−３は、内部回路３で
生成した情報を前記バス１へは送出せず、バス１上の情
報を内部回路３へ取り込む処理のみを行う。但し、マス
タ処理装置に設定された状態で、処理装置の異常（エラ
ー）状態が検出された場合は、内部回路３で生成した情
報をバス１へ送出するのを抑止する処理を行う。

【００４９】また、マスタ処理装置１０−１、及びスレ
ーブ処理装置１０−２、１０−３内において、各処理装
置の内部回路３で生成した出力情報と、バス１上に出力
されたバス情報との比較に基づいて故障（異常状態）を
検出し、内部回路３に必要な処理を行わせる。

【００５０】(3) ：ＴＭＲ系情報処理装置の各部の説明 以下、ＴＭＲ系情報処理装置の各部について説明する。 ：一致検出回路２は、内部回路３で生成した出力情報
（バス出力情報）と、バス１上に出力された情報との一
致検出を行うものである。この場合、故障発生回路１
３、１４、１５の内、有効設定（疑似故障発生状態に設
定）された故障発生回路があれば、その疑似故障発生回
路を通過した信号（疑似故障信号）が一致検出回路２へ
入力する。

【００５１】：内部回路３は、各処理装置内部の回路
であり、各種内部処理を行うものである。 ：故障発生回路１３、１４、１５は、故障発生回路制
御部１６、１７、１８により有効／無効（疑似故障を発
生させる状態／疑似故障を発生させない状態）が制御さ
れるものである。例えば、故障発生回路制御部１６、１
７、１８により無効に制御された場合、疑似故障を発生
させずに入力信号をそのまま通過させて出力する。ま
た、有効に設定された場合は、故障発生回路の入力信号
を疑似的に故障させて出力する。

【００５２】：故障発生回路制御部１６、１７、１８
は、故障発生回路１３、１４、１５の制御を行うもので
ある。 ：マスタ情報レジスタ２０は、ＭＰＵ４により情報
（例えば、１：マスタ、０：スレーブ）がセットされる
ものであり、前記セットされた情報をＡＮＤ回路２２に
出力するものである。

【００５３】：バス出力タイミング生成回路２１は、
ＭＰＵ４からの情報に基づいてバス出力タイミングを生
成し、ＡＮＤ回路２２へ出力するものである。 ：ＡＮＤ回路２２は、マスタ情報レジスタ２０にセッ
トされた情報とバス出力タイミング生成回路２１で生成
したタイミング情報との論理積演算によりゲート２３を
制御するものである。例えば、マスタ情報レジスタ２０
にマスタであることを示す値「１」がセットされると、
ＡＮＤ回路２２はバス出力タイミング生成回路２１で生
成した信号をゲート２３へ出力させゲート２３を開く。

【００５４】また、マスタ情報レジスタ２０にスレーブ
であることを示す値「０」がセットされると、ＡＮＤ回
路２２はバス出力タイミング生成回路２１で生成した信
号を通過させないように阻止し（ＡＮＤ回路２２の出力
信号＝０）、ゲート２３を閉じる。

【００５５】すなわち、マスタ処理装置に設定される
と、バス出力タイミング生成回路２１で生成された信号
によりゲート２３を開き、内部回路３で生成した出力情
報をバス１へ出力させる。また、スレーブ処理装置に設
定されると、バス出力タイミング生成回路２１で生成さ
れた信号はＡＮＤ回路２２で阻止されゲート２３を閉じ
たままにするので、内部回路３で生成された出力情報は
バス１へは出力されない状態に制御される。

【００５６】：ゲート２４はマスタ／スレーブの設定
には関係なく、常に開いたゲートであり、常に、バス１
に出力された情報を内部回路３へ取り込み可能な状態に
なっている。

【００５７】§２：基本的な動作の説明・・・図２参照 以下、図２に基づきＴＭＲ系情報処理装置の基本的な動
作を説明する。なお、以下の説明ではマスタ処理装置１
０−１のみ疑似故障を発生させ、スレーブ処理装置１０
−２、１０−３では疑似故障を発生させないものとす
る。

【００５８】(1) ：マスタ処理装置１０−１がバス１に
データを出力している時、故障発生回路１３により疑似
故障を発生させ故障データをバス１に出力すると、マス
タ処理装置１０−１の一致検出回路２には、自分の生成
したデータは故障データが入力され、バス１からの入力
データも故障データが入力され、一致検出の結果は「一
致」となる。

【００５９】一方、スレーブ処理装置１０−２、１０−
３の一致検出回路には、自分の生成したデータは正常デ
ータが入力され、バス１からの入力データは故障データ
が入力され、一致検出の結果は「不一致」となる。この
ように故障検出回路により、自処理装置の出力データの
故障確認が行える。

【００６０】(2) ：マスタ処理装置１０−１がバス１に
データ出力時、故障発生回路１４により内部取り込みデ
ータを故障させると、マスタ処理装置１０−１の一致検
出回路２には、自分の生成したデータは故障データが入
力され、バス１からの入力データは正常データが入力さ
れ、一致検出回路２の一致検出結果は「不一致」とな
る。

【００６１】一方、スレーブ処理装置１０−２、１０−
３の一致検出回路２には、自分の生成したデータは正常
データが入力され、バス１からの入力データも正常デー
タが入力され、一致検出回路２による一致検出結果は
「一致」となる。このようにして一致検出回路２の自処
理装置のデータ入力部の故障確認が行える。

【００６２】(3) ：マスタ処理装置１０−１がバス１に
データを出力している時、故障発生回路１５によりバス
取り込みデータを故障させると、マスタ処理装置１０−
１の一致検出回路２には、自分の生成したデータは正常
データが入力され、バス１からの入力データは故障デー
タが入力され、一致検出回路２による一致検出結果は
「不一致」となる。

【００６３】一方、スレーブ処理装置１０−２、１０−
３の一致検出回路２には、自分の生成したデータは正常
データが入力され、バス１からの入力データも正常デー
タが入力され、一致検出回路２による一致検出結果は
「一致」となる。このようにして故障発生回路によりバ
スデータ入力部の故障確認が行える。

【００６４】§３：処理装置の具体例の説明・・・図３
参照 図３は処理装置の詳細な構成例である。以下、図３に基
づきＴＭＲ系情報処理装置の詳細な構成例を説明する。

【００６５】この例では、前記故障発生回路１３、１
４、１５に、それぞれ排他的論理和回路（以下「ＥＸ−
ＯＲ」と記す）２５を設け、このＥＸ−ＯＲ２５により
疑似故障を発生させるように構成されている。また、前
記内部回路３には、一致検出回路２の検出結果により故
障を検出する故障検出回路２９と、故障発生回路制御部
１６〜１８、マスタ情報レジスタ２０、バス出力タイミ
ング生成回路２１等の各種制御を行うＭＰＵ４を設け
た。

【００６６】前記ＥＸ−ＯＲ２５は、それぞれ故障発生
回路制御部１６、１７、１８からの制御信号（１又は
０）により制御され、故障発生機能の有効／無効が制御
される。この場合、故障発生回路制御部１６、１７、１
８からの制御信号が「１」であれば有効（疑似故障発生
状態）となり、入力信号を反転させて疑似故障を発生さ
せる。また、前記制御信号が「０」であれば無効（疑似
故障を発生させない状態）となり入力信号をそのまま通
過させる。

【００６７】§４：故障検出回路チェック処理の説明・
・・図３〜図８参照 以下、図３〜図８に基づいて故障検出回路チェック処理
を説明する。 (1) ：フローチャートによる処理全体の説明・・・図４
参照 図４は故障検出回路チェック処理フローチャートであ
る。以下、図４に基づいて故障検出回路チェック処理を
説明する。なお、Ｓ１〜Ｓ３は各処理ステップを示す。
また、以下に説明する処理は内部回路３による処理であ
る。

【００６８】前記内部回路３によるチェック処理では、
３段階のチェック処理を行う。先ず、「一致検出回路機
能の確認」処理を行い（Ｓ１）、次に「故障箇所検出の
確認」処理を行い（Ｓ２）、最後に「ＴＭＲ動作時の故
障発生後の動作確認」処理を行う（Ｓ３）。以下、各処
理について詳細に説明する。

【００６９】(2) ：一致検出回路機能の確認処理・・・
図３参照 先ず、故障発生回路１３、１４、１５を使用しないで
（全て無効にして）、一致検出回路２が正しく「一致」
となることを一致検出対象信号の全てに対して行う。次
に、故障発生回路１３を使用して、一致検出対象信号の
全てに対して「０故障」、「１故障」を起こさせ、一致
検出回路２が正しく「一致」（マスタ処理装置１０−
１）、「不一致」（スレーブ処理装置１０−２、１０−
３）となることを確認する。以上の処理により、一致検
出回路機能の確認が行える。

【００７０】(3) ：故障検出箇所の確認処理・・・図
５、図６、図７参照 図５は動作説明図１、図６は動作説明図２、図７は動作
説明図３である。故障箇所に故障発生回路１３、１４、
１５の３箇所が考えられるため、以下の手順により故障
検出箇所の確認処理を行う。

【００７１】：故障発生回路制御部１６の出力を
「１」とし、故障発生回路１３内のＥＸ−ＯＲ２５（図
３参照）により、内部回路３からの信号を反転して（１
→０、０→１）、バス１に出力させる。・・・図５参照 ：故障発生回路制御部１７の出力を「１」とし、故障
発生回路１４内のＥＸ−ＯＲ２５により、自処理装置の
内部回路３から一致検出回路２へ送られる信号を反転す
る。・・・図６参照 ：故障発生回路制御部１８の出力を「１」とし、故障
発生回路１５内のＥＸ−ＯＲ２５により、バス１から取
り込んだ信号を反転し、一致検出回路２に入力させる。
以上の処理により故障検出箇所の確認が行える。・・・
図７参照 (4) ：ＴＭＲ動作時の故障発生後の動作確認・・・図８
参照 図８は動作説明図４である。図８において、前記マスタ
処理装置１０−１を処理装置Ａ、スレーブ処理装置１０
−２を処理装置Ｂ、スレーブ処理装置１０−３を処理装
置Ｃ、故障発生回路１３を故障発生回路ａ、故障発生回
路１４を故障発生回路ｂとして図示してある。

【００７２】また、○印は該当する処理装置の一致検出
回路２の一致検出結果が「一致」（故障無し）の場合、
×印は該当する処理装置の一致検出回路２の一致検出結
果が「不一致」（故障有り）を示し、「×○×」、「×
×○」のような二重故障はあり得ないものとしてある。

【００７３】ＴＭＲ動作時の故障発生後の動作確認処理
では、図８の例に従ってＴＭＲ動作時の各状態を発生さ
せ、その時のＴＭＲ動作の確認を行う。この場合、処理
装置Ａがマスタ処理装置として動作するものとする。

【００７４】例えば、処理装置Ａ、Ｂ、Ｃ＝「○○×」
を発生させるには、処理装置Ａ、Ｂは故障発生回路は未
使用、処理装置Ｃは故障発生回路ａを使用する。また、
処理装置Ａ、Ｂ、Ｃ＝「×××」を発生させるには、処
理装置Ａは故障発生回路ａ、ｂを同時使用、処理装置
Ｂ、Ｃは故障発生回路未使用とする。

【００７５】§５：処理装置の具体的構成例の説明・・
・図９〜図１８参照 以下、図９〜図１８に基づき、処理装置の具体的構成例
に基づいて詳細に説明する。

【００７６】(1) ：例１の説明・・・図９参照 図９は例１の説明図である。この例は選択された信号の
み疑似故障させるようにした例である（故障信号選
択）。この例では、故障発生回路制御部１６、１７、１
８内にそれぞれ、ＥＲＲＧＥＮレジスタ３１と、ＥＲＲ
ＥＮレジスタ３２と、デコーダ（ＤＥＣ）３３と、複数
のＡＮＤ回路３５を有するＡＮＤ回路部３４を設け、故
障発生回路１３、１４、１５にそれぞれ、ＥＸ−ＯＲ２
５を設けた例である。

【００７７】前記ＥＲＲＧＥＮレジスタ３１は、疑似故
障を発生させる対象信号がセットされるレジスタ（故障
信号指示レジスタ）であり、ＭＰＵ４により制御され
る。このレジスタはＭＰＵ４によるセット指示が無い場
合でも前記信号を保持するレジスタである。また、ＥＲ
ＲＥＮレジスタ３２は、故障発生の有効／無効（故障を
発生させるかさせないか）を指示するレジスタ（疑似故
障発生有効フラグレジスタ）であり、ＭＰＵ４により制
御されるレジスタである。この場合、例えば、故障発生
の有効指示を行うにはＥＲＲＥＮレジスタ３２に「１」
をセットし、故障発生の無効指示を行うにはＥＲＲＥＮ
レジスタ３２に「０」をセットする。

【００７８】前記ＥＲＲＧＥＮレジスタ３１にセットさ
れたデータはデコーダ３３でデコードされた後、ＡＮＤ
回路部３４のＡＮＤ回路３５へ送られる。また、ＥＲＲ
ＥＮレジスタ３２にセットされたデータ（指示データ）
も前記ＡＮＤ回路部３４のＡＮＤ回路３５へ送られる。
そして、ＡＮＤ回路部３４の出力信号が故障発生回路の
各ＥＸ−ＯＲ２５へ送られる。

【００７９】図示のデータａ、データｂ・・・データｈ
は故障発生対象データであり、そのどれを故障させるか
をＥＲＲＧＥＮレジスタ３１にセットし、それをデコー
ダ３３でデコードする。ＥＲＲＥＮレジスタ３２は、故
障発生の有効／無効を示し、故障を発生させるにはＭＰ
Ｕ４がデータ「１」をセットする。ＥＲＲＥＮレジスタ
３２が「１」にセットされている時、ＥＲＲＧＥＮレジ
スタ３１に指示された信号がＥＸ−ＯＲ２５に入力さ
れ、疑似故障が発生する。このようにして、指示した信
号にのみ疑似故障を発生させることができる。

【００８０】(2) ：例２の説明・・・図１０参照 図１０は例２の説明図である。この例はマスタ処理装置
１０−１のみ故障発生対象とする手段を設け、処理装置
がマスタに設定された場合にのみ疑似故障を発生させる
ようにした例である（マスタのみ故障）。この例では、
故障発生回路制御部１６〜１８内にそれぞれ、マスタ情
報格納レジスタ４０と、ＡＮＤ回路４１、４２と、マス
タ故障指示レジスタ４３を設け、故障発生回路１３〜１
４内にＥＸ−ＯＲ２５を設けた。

【００８１】前記マスタ情報格納レジスタ４０はＭＰＵ
４により制御されるレジスタであり、マスタ時には値
「１」がセットされ、スレーブ時には値「０」がセット
されるものである。また、前記マスタ故障指示レジスタ
４３には、ソフトウェアからのセット指示（ソフトセッ
ト）によりデータ（セット信号）がセットされ、セット
指示以外では、データを保持する。

【００８２】例えば、マスタ故障指示レジスタ４３に値
「１」をセットし、マスタ情報格納レジスタ４０の値が
「１」であれば、ＡＮＤ回路４２からＥＸ−ＯＲ２５に
値「１」が出力する。これによりＥＸ−ＯＥ２５ではデ
ータを疑似的に故障させ、故障した出力信号（疑似故障
信号）が発生する。

【００８３】(3) ：例３の説明・・・図１１参照 図１１は例３の説明図である。この例は、故障発生対象
の処理装置を指定する手段を設け、指定された処理装置
のみ故障を発生させるようにした例である（ＵＩＤ一致
時のみ故障）。

【００８４】この例では、図１１のＡ図に示したよう
に、マスタ／スレーブの設定に関係なく、マスタ処理装
置１０−１、及びスレーブ処理装置１０−２、１０−３
に、一意のユニットＩＤ（以下「ＵＩＤ」と記す）が設
定されている。この場合、マスタ処理装置１０−１のＵ
ＩＤは＃１、スレーブ処理装置１０−２のＵＩＤは＃
２、スレーブ処理装置１０−３のＵＩＤは＃３とする
（ＵＩＤ：ユニット識別情報）。前記ＵＩＤは例えば、
各処理装置内のＲＯＭ内に格納しておき、これを読み出
して使用する。

【００８５】そして、疑似故障を発生させるため図１１
のＢ図に示したように、故障発生回路制御部１６、１
７、１８にはそれぞれ、ＵＩＤ情報レジスタ４５と、コ
ンペア回路（比較回路）４６と、故障ＵＩＤ指示レジス
タ４７と、ＡＮＤ回路４８が設けてあり、故障発生回路
１３、１４、１５にはそれぞれＥＸ−ＯＲ２５が設けて
ある。

【００８６】疑似故障発生時の動作は次の通りである。
故障ＵＩＤ指示レジスタ４７には、ソフトウェアからの
セット指示によりデータがセットされ、セット指示以外
では、データを保持する。そして、或る処理装置にのみ
故障を発生させる場合、故障ＵＩＤ指示レジスタ４７
に、故障を発生させる処理装置のＵＩＤをセットし、コ
ンペア回路４６によりＵＩＤと一致することが検出され
ると、ＥＸ−ＯＲ２５により故障を発生させる。このよ
うにすれば、任意の処理装置に疑似故障を発生させるこ
とができる。

【００８７】(4) ：例４の説明・・・図１２参照 図１２は例４の説明図である。この例は、バス１上に転
送されるパケット内の何番目データを故障対象とするか
を指定する手段を設け、指定されたパケット内のデータ
を故障させる例である（パケット内の故障データの指
定）。前記故障発生回路制御部１６、１７、１８にそれ
ぞれ、図１２のＡ図のようにカウンタ５０と、コンペア
回路５１と、故障発生タイミング指示レジスタ５２を設
け、故障発生回路１３、４、１５にそれぞれ、ＥＸ−Ｏ
Ｒ２５を設けた例である。

【００８８】この場合、カウンタ５０には、セレクタ５
３と、フリップフロップ回路（ＦＦ）５４と、加算回路
（＋１）５５を設け、前記セレクタ５３にＡＮＤ回路５
６、５７、ＯＲ回路５８を設けた。前記故障発生タイミ
ング指示レジスタ５２は、ソフトウェアのセット指示に
よりセットされ、セット指示以外では値を保持する。カ
ウンタ５０は、バス出力タイミング生成回路２１から出
力されるバス出力タイミングでカウントアップされる。

【００８９】或るタイミングで疑似故障を発生させる場
合、故障発生タイミング指示レジスタ５２に値をセット
する。そして、コンペア回路５１によりカウンタ５０の
値の一致検出を行い、一致を検出した時のみＥＸ−ＯＲ
２５により疑似故障を発生させる。この時のタイミング
は図１２のＢ図の通りである。

【００９０】この例では、パケットは５個のデータで構
成されており、バス１には５サイクル出力される。ま
た、この例では、故障発生タイミング指示は、バス１に
出力されるタイミングの−１を指示する。また、パケッ
トの４つ目のデータを故障させる例なので、故障発生タ
イミング指示レジスタ５２には４をセットする。

【００９１】カウンタ５０は、バス出力が無ければ値
「０」を示しており、バス出力タイミングで加算回路５
５により＋１される。カウンタ５０の値＝４になった
時、故障発生タイミング指示レジスタ５２の値とカウン
タ５０の値が一致し、そのタイミングでコンペア回路５
１の出力信号が反転され、ＥＸ−ＯＲ２５により疑似故
障が発生する。

【００９２】(5) ：例５の説明・・・図１３参照 図１３は例５の説明図である。例５は、疑似故障発生に
より前記ＥＲＲＥＮレジスタ３２をクリアすることで、
疑似故障を断続的に発生させるようにした例である（Ｅ
ＲＲＥＮレジスタ：疑似故障発生によりクリア）。

【００９３】この例では、図９に示した例１の故障発生
回路制御部内に、ＯＲ回路６１と、ＡＮＤ回路６２を設
け、これらの回路により前記ＥＲＲＥＮレジスタ３２を
制御するように構成した。なお、他の構成は前記例１と
同じである。例５では次のように動作する。

【００９４】ＥＲＲＥＮレジスタ３２は、疑似故障発生
有効フラグ（例えば、１：有効、０：無効）をセットす
るレジスタ（疑似故障発生有効フラグレジスタ）であ
り、ソフトウェアのセット指示信号、若しくは一致検出
回路２からの出力によりセットされ、前記セット指示以
外では値を保持する。

【００９５】疑似故障を発生させる場合は、ソフトウェ
アからのセット指示によりＯＲ回路６１とＡＮＤ回路６
２を介してＥＲＲＥＮレジスタ３２に値「１」をセット
する。また、ＥＲＲＧＥＮレジスタ３１に所望の故障信
号指示値をセットする。前記値のセットにより、或るタ
イミングで疑似故障を発生させるが、故障が発生した
ら、その故障発生タイミングでＯＲ回路６１の出力を変
化（例えば、値０→１に変化）させ、ＥＲＲＥＮレジス
タ３２にセットされていた疑似故障発生有効フラグ＝１
（疑似故障発生有効）をクリアする。そして、以降の疑
似故障発生を抑止する。

【００９６】(6) ：例６の説明・・・図１４、図１５参
照 図１４は例６の説明図（その１）、図１５は例６の説明
図（その２）である。例６は、バスリクエスト信号の０
故障発生のために、本来のバスリクエスト信号が１にな
るまでは疑似故障の発生を待つようにした例である（バ
スリクエスト信号の０故障のための故障発生情報保
持）。

【００９７】図１４のＡ図に示したように、故障情報を
保持するための故障情報保持回路６５と、故障発生時に
バスリクエスト信号を切り替えるためのセレクタ６６
と、セレクタ６６の出力信号を保持するためのフリップ
フロップ回路６７を設けた。前記故障情報保持回路６５
とセレクタ６６の詳細な構成は図１４のＢ図に示した通
りである。

【００９８】図示のように前記故障情報保持回路６５に
は、ＯＲ回路６８、７２、ＡＮＤ回路６９、７１、フリ
ップフロップ回路７０が設けてあり、前記フリップフロ
ップ回路７０にはバスクロック（BUS-CLK ）が供給され
るように構成されている。例６の動作は次の通りであ
る。

【００９９】前記故障情報保持回路６５には故障情報と
して、ｉｎｖｂｒ１、ｉｎｖｂｒ０が入力するが、ｉｎ
ｖｂｒ１は１故障を起こすための信号であり、ｉｎｖｂ
ｒ０は０故障を起こすための信号である。そして、ｉｎ
ｖｂｒ１、ｉｎｖｂｒ０は互いに排他的な信号であり、
故障情報保持回路６５にｉｎｖｂｒ１がセットされると
１故障が発生し、ｉｎｖｂｒ０がセットされると０故障
が発生する。

【０１００】前記ｉｎｖｂｒ１、ｉｎｖｂｒ０は、前記
ＥＲＲＧＥＮレジスタ３１（図９参照）によってセット
（指示）される。ｉｎｖｂｒ０がセットされると、０故
障を起こすための信号であるｉｎｖｂｒ０はＯＲ回路６
８に入力され、元々のバスリクエスト信号が０の時、Ａ
ＮＤ回路６９を通りフリップフロップ回路（ＦＦ）７０
に保持される。

【０１０１】また、元々のバスリクエスト信号が１の
時、０故障を起こすための信号であるｉｎｖｂｒ０はＡ
ＮＤ回路７１を通り、更にはＯＲ回路７２を通って、セ
レクト信号ａを不活性化し、セレクト信号ｂを活性化
し、「０」が出力し、疑似故障が発生し、フリップフロ
ップ回路７０には「０」がセットされる。

【０１０２】つまり、バスリクエスト信号の０故障を発
生させる時、元々のバスリクエスト信号が０の時には０
故障の情報はフリップフロップ回路７０に保持され、元
々のバスリクエスト信号が「１」になった時、バスリク
エスト信号にはセレクト信号ｂにより活性化された値０
が出力され、疑似故障が発生しフリップフロップ回路７
０はクリアされる。

【０１０３】前記各部の動作状態は図１５に示した通り
である。例えば、ｉｎｖｂｒ０＝０、ｉｎｖｂｒ１＝
０、ＦＦ（フリップフロップ回路）７０＝０、元々のバ
スリクエスト信号＝０の時、ＦＦ（フリップフロップ回
路）６７の出力＝０となる。ｉｎｖｂｒ０＝０、ｉｎｖ
ｂｒ１＝０、ＦＦ７０＝０、元々のバスリクエスト信号
＝１の時、ＦＦ６７の出力＝１となる。

【０１０４】ｉｎｖｂｒ０＝０、ｉｎｖｂｒ１＝０、Ｆ
Ｆ７０＝１、元々のバスリクエスト信号＝０の時、ＦＦ
６７の出力＝０となる。ｉｎｖｂｒ０＝０、ｉｎｖｂｒ
１＝０、ＦＦ７０＝１、元々のバスリクエスト信号＝１
の時、ＦＦ６７の出力＝１となる。

【０１０５】ｉｎｖｂｒ０＝０、ｉｎｖｂｒ１＝１、Ｆ
Ｆ７０＝０、元々のバスリクエスト信号＝０の時、ＦＦ
６７の出力＝０となる。ｉｎｖｂｒ０＝０、ｉｎｖｂｒ
１＝１、ＦＦ７０＝０、元々のバスリクエスト信号＝１
の時、ＦＦ６７の出力＝１となる。

【０１０６】ｉｎｖｂｒ０＝０、ｉｎｖｂｒ１＝１、Ｆ
Ｆ７０＝１、元々のバスリクエスト信号＝０の時、ＦＦ
６７の出力＝０となる。ｉｎｖｂｒ０＝０、ｉｎｖｂｒ
１＝１、ＦＦ７０＝１、元々のバスリクエスト信号＝１
の時、ＦＦ６７の出力＝１となる。

【０１０７】ｉｎｖｂｒ０＝１、ｉｎｖｂｒ１＝０、Ｆ
Ｆ７０＝０、元々のバスリクエスト信号＝０の時、ＦＦ
６７の出力＝０となる。ｉｎｖｂｒ０＝１、ｉｎｖｂｒ
１＝０、ＦＦ７０＝０、元々のバスリクエスト信号＝１
の時、ＦＦ６７の出力＝１となる。

【０１０８】ｉｎｖｂｒ０＝１、ｉｎｖｂｒ１＝０、Ｆ
Ｆ７０＝１、元々のバスリクエスト信号＝０の時、ＦＦ
６７の出力＝０となる。ｉｎｖｂｒ０＝１、ｉｎｖｂｒ
１＝０、ＦＦ７０＝１、元々のバスリクエスト信号＝１
の時、ＦＦ６７の出力＝０となる。前記のようにしてバ
スリクエスト信号０の疑似故障を発生させることが可能
になる。

【０１０９】(7) ：例７の説明・・・図１６参照 図１６は例７の説明図である。例７はカウンタの値がオ
ール０になったタイミングで故障を発生させるようにし
た例である（カウンタオール０で疑似故障発生）。

【０１１０】例７では故障発生回路制御部に、カウンタ
７５とコンペア回路７６を設け、故障発生回路にＥＸ−
ＯＲ２５を設けた。また、カウンタ７５には、ＡＮＤ回
路８０、８１、ＯＲ回路８２から成るセレクタ７７と、
フリップフロップ回路（ＦＦ）７８と、−１の減算を行
うための減算回路７９を設けた。そして、前記カウンタ
７５にはシステムクロックを入力すると共に、前記コン
ペア回路７６には前記カウンタ７５の出力と、オール０
（ａｌｌ“０”）信号を入力し、両者を比較してその結
果の信号（一致検出信号）をＥＸ−ＯＲ２５へ出力する
ように構成した。

【０１１１】以下、図１６のＢ図に基づき例７の動作を
説明する。例えば、セットデータ＝４として、フリップ
フロップ回路７８に値４がセットされたとする。この状
態がシステムクロックが入力する毎に減算回路７９によ
り−１の減算が行われ、フリップフロップ回路７８の値
を減算する。この時コンペア回路７６による一致検出で
は不一致となり、ＥＸ−ＯＲ２５では疑似故障の発生が
なく、正常信号が出力されている。

【０１１２】その後、前記減算回路７９による減算が行
われ、フリップフロップ回路７８の値が０になると、コ
ンペア回路７６での一致検出で一致が検出され、フリッ
プフロップ回路７６の出力が１になる。このため、ＥＸ
−ＯＲ２５により疑似故障が発生し、反転出力となる。

【０１１３】(8) ：例８の説明・・・図１７参照 図１７は例８の説明図である。例８は故障対象信号がバ
スリクエスト信号の場合、バスクロックによりカウンタ
のカウントを行うようにした例である（カウンタのカウ
ントタイミング：ＣＬＫ）。

【０１１４】例８では故障発生回路制御部に、カウンタ
８５とコンペア回路８６を設け、故障発生回路にＥＸ−
ＯＲ２５を設けた。また、カウンタ８５には、ＡＮＤ回
路９０、９１、ＯＲ回路９２から成るセレクタ８７と、
バスクロック（ｂｕｓ−ｃｌｋ）に同期して動作するフ
リップフロップ回路（ＦＦ）８８と、−１の減算を行う
ための減算回路８９を設けた。そして、前記カウンタ８
５にはセットデータとソフトセット信号を入力すると共
に、前記コンペア回路８６には前記カウンタ８５の出力
と、オール０（ａｌｌ“０”）信号を入力し、両者を比
較してその結果の信号（一致検出信号）をＥＸ−ＯＲ２
５へ出力するように構成した。

【０１１５】以下、図１７のＢ図に基づき例７の動作を
説明する。任意のタイミングで疑似故障を発生させる場
合、故障を起こすタイミングをカウンタ８５にセット
し、バスクロック（ｂｕｓ−ｃｌｋ）によってカウント
ダウンさせる。例えば、セットデータ＝４として、ソフ
トセット信号によりフリップフロップ回路８８に値４が
セットされたとする。

【０１１６】この状態から、バスクロックがフリップフ
ロップ回路８８に入力する毎に減算回路８９により−１
の減算が行われ、フリップフロップ回路８９の値を減算
する。この時コンペア回路８６による一致検出では不一
致となり、ＥＸ−ＯＲ２５では疑似故障の発生がなく、
正常信号が出力されている。

【０１１７】その後、前記減算回路８９による減算が行
われ、フリップフロップ回路８８の値が０になると、コ
ンペア回路８６での一致検出で一致が検出され、コンペ
ア回路８６の出力が１になる。このため、ＥＸ−ＯＲ２
５により疑似故障が発生し、反転出力となる。このよう
にすれば、セットデータを変えるだけで、任意のタイミ
ングで疑似故障を発生させることができる。

【０１１８】(9) ：例９の説明・・・図１８参照 図１８は例９の説明図である。例９は故障対象信号がバ
スリクエスト信号以外の場合、バス上の転送サイクルに
よりカウンタのカウントを行うようにした例である（カ
ウンタのカウントタイミング：バス出力）。

【０１１９】例９では故障発生回路制御部に、カウンタ
１００とコンペア回路１０１を設け、故障発生回路にＥ
Ｘ−ＯＲ２５を設けた。また、カウンタ１００には、Ａ
ＮＤ回路１０５、１０６、ＯＲ回路１０７から成るセレ
クタ１０２と、バス出力タイミングに同期して動作する
フリップフロップ回路（ＦＦ）１０３と、−１の減算を
行うための減算回路１０４を設けた。なお、前記カウン
タ１００では、ソフトウェアのセット指示信号（ソフト
セット）によってフリップフロップ回路１０３にデータ
がセットされ、セット指示以外では、減算回路１０４に
よりフリップフロップ回路１０３の値が−１されるよう
に構成されている。

【０１２０】そして、前記カウンタ１００にはセットデ
ータとソフトセット信号を入力すると共に、前記コンペ
ア回路１０１には前記カウンタ１００の出力と、オール
０（ａｌｌ“０”）信号を入力し、両者を比較してその
結果の信号（一致検出信号）をＥＸ−ＯＲ２５へ出力す
るように構成した。

【０１２１】以下、図１８のＢ図に基づき例７の動作を
説明する。任意のタイミングで疑似故障を発生させる場
合、故障を起こすタイミングをカウンタ１００にセット
し、バス出力タイミング信号によってカウンタ１００の
値をカウントダウンさせる。例えば、セットデータ＝４
として、ソフトセット信号によりフリップフロップ回路
１０３に値４がセットされたとする。

【０１２２】この状態から、バス出力タイミング信号が
フリップフロップ回路１０３に入力する毎に減算回路１
０４により−１の減算が行われ、フリップフロップ回路
１０３の値を減算する。この時コンペア回路１０１によ
る一致検出では不一致となり、ＥＸ−ＯＲ２５では疑似
故障の発生がなく、正常信号が出力されている。

【０１２３】その後、前記減算回路１０４による減算が
行われ、フリップフロップ回路１０３の値が０になる
と、コンペア回路１０１での一致検出で一致が検出さ
れ、コンペア回路１０１の出力が１になる。このため、
ＥＸ−ＯＲ２５により疑似故障が発生し、反転出力とな
る。このようにすれば、セットデータを変えるだけで、
任意のタイミングで疑似故障を発生させることができ
る。

【０１２４】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：ハードウェアにより情報を疑似的に故障させてい
るため、データ以外の信号、例えば、パリティやバスリ
クエスト信号のようなハードウェアが生成する信号に対
しても疑似故障を発生させることができる。このため、
あらゆる情報に対して疑似故障を発生させて故障の確認
が行えるから、より一層情報処理装置の信頼性を向上さ
せることができる。

【０１２５】(2) ：一つの処理装置の中に、ハードウェ
アにより疑似的に故障させる箇所を複数用意することに
よって、マスタ処理装置においても、従来できなかった
故障検出を行うことができる。

【０１２６】(3) ：ソフトウェアにより処理したデー
タ、及び前記データ以外の各種信号の故障を擬似的に起
こすことができる。従って、あらゆるデータ、信号等に
対して情報処理装置の故障確認が確実に行えるから、情
報処理装置の信頼性を更に向上させることができる。

【０１２７】前記効果の外、各請求項に対応して次のよ
うな効果がある。 (4) ：請求項１では、各処理装置は疑似故障発生手段に
より、自装置で生成したバス出力情報を疑似的に故障さ
せる。そして疑似故障は故障検出手段により検出する。
このようにすれば、ソフトウェアの生成した各種情報だ
けでなく、パリティ等のハードウェアが生成した信号に
対しても疑似故障発生の対象とすることができる。そし
て、疑似故障の発生により、自装置内で生成したバス出
力情報の故障確認を行うことができる。

【０１２８】(5) ：請求項２では、各処理装置は疑似故
障発生手段により自装置で生成したバス出力情報を自装
置内の故障検出手段へ取り込む際に疑似的に故障させ
る。そして疑似故障は故障検出手段により検出する。こ
のようにすれば、ソフトウェアの生成した各種情報だけ
でなく、パリティ等のハードウェアが生成した信号に対
しても疑似故障発生の対象とすることができる。そし
て、疑似故障の発生により、自装置内に設けた故障検出
手段のデータ入力部における故障確認を行うことができ
る。

【０１２９】(6) ：請求項３では、各処理装置は疑似故
障発生手段によりバス上に出力された情報を自装置内の
故障検出手段に取り込む際に疑似的に故障させる。そし
て疑似故障は故障検出手段により検出する。このように
すれば、ソフトウェアの生成した各種情報だけでなく、
パリティ等のハードウェアが生成した信号に対しても疑
似故障発生の対象とすることができる。そして、疑似故
障の発生により、自装置内に設けた故障検出手段のバス
データ入力部における故障確認を行うことができる。

【０１３０】(7) ：請求項４では、各処理装置の疑似故
障発生手段は疑似故障を発生させる場合、故障発生対象
信号選択手段により故障発生対象信号を選択し、選択し
た信号に対してのみ疑似故障を発生させる。このように
すれば、全ての信号に対して任意に疑似故障を発生させ
ることが可能になる。

【０１３１】(8) ：請求項５では、マスタ故障指示手段
に指示情報を与えることにより、マスタ処理装置に対し
てのみ疑似故障を発生させる。このようにすれば、スレ
ーブ処理装置に対しては疑似故障を発生させずに、マス
タ出力装置にのみ疑似故障を発生させることができる。

【０１３２】(9) ：請求項６では、故障発生対象の処理
装置を指定する故障発生対象指定手段に故障発生対象の
処理装置情報を指定すると、比較手段は故障発生対象指
定手段の指定情報を自装置内の処理装置識別情報と比較
する。そして、前記比較手段の一致検出信号により、指
定された処理装置に対してのみ疑似故障を発生させる。
このようにすれば、任意の出力装置にのみ疑似故障を発
生させることが可能になる。

【０１３３】(10)：請求項７では、各処理装置の故障発
生タイミング指示手段により、バス上に転送されるパケ
ットの何番目データを故障対象とするかを指示され、計
数手段がバス出力タイミング信号を計数する。そして、
比較手段が前記故障発生タイミング指示手段及び計数手
段の値を比較し、両者が一致すると指定されたパケット
内のデータを故障させる。このようにすれば、ソフトウ
ェアでは不可能であったパケットの途中に疑似故障を発
生させることが可能になる。

【０１３４】(11)：請求項８では、各処理装置の故障発
生有効／無効情報設定手段に、故障発生の有効／無効を
示す情報が設定されると、その情報により疑似故障を発
生させたり、させなかったりする。このようにすれば、
疑似故障発生の有効／無効を任意に選択できる。

【０１３５】(12)：請求項９では、疑似故障を発生させ
た際、故障発生有効／無効情報設定手段の設定情報をク
リアし、以降の疑似故障発生を抑止させる。このように
すれば、疑似故障を断続的に発生させることができる。 (13)：請求項１０では、各処理装置の故障情報制御手段
により、バスリクエスト信号の０故障発生のために本来
のバスリクエスト信号が１になるまでは疑似故障発生を
待たせる。このようにすれば、バスリクエスト信号が０
故障を起こす疑似故障も発生させることができる。

【０１３６】(14)：請求項１１では、各処理装置の計数
手段はシステムクロックにより計数値を変化させ、検出
手段は前記計数手段の計数値が予め設定した設定値にな
ったことを検出する。そして、前記計数手段の計数値が
設定値になったことを検出したタイミングで疑似故障を
発生させる。このようにすれば、システムクロックの任
意のタイミングで疑似故障を発生させることができる。

【０１３７】(15)：請求項１２では、各処理装置の計数
手段は、バスクロックにより計数値を変化させ、検出手
段は前記計数手段の計数値が予め設定した設定値になっ
たことを検出する。そして、前記計数手段の計数値が設
定値になったことを検出したタイミングでバスリクエス
ト信号の疑似故障を発生させる。このようにすれば、バ
スクロックの任意のタイミングで疑似故障を発生させる
ことができる。

【０１３８】(16)：請求項１３では、各処理装置の計数
手段はバス上の転送サイクルにより計数値を変化させ、
検出手段は、前記計数手段の計数値が予め設定した設定
値になったことを検出する。そして、前記計数手段の計
数値が設定値になったことを検出したタイミングでバス
リクエスト信号以外の信号に対して疑似故障を発生させ
る。このようにすれば、バス上の転送サイクルの任意の
タイミングで疑似故障を発生させることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態におけるＴＭＲ系情報処理装置の構
成図である。

【図３】実施の形態における処理装置の詳細な構成例で
ある。

【図４】実施の形態における故障検出回路チェック処理
フローチャートである。

【図５】実施の形態における動作説明図１である。

【図６】実施の形態における動作説明図２である。

【図７】実施の形態における動作説明図３である。

【図８】実施の形態における動作説明図４である。

【図９】実施の形態における例１の説明図である。

【図１０】実施の形態における例２の説明図である。

【図１１】実施の形態における例３の説明図である。

【図１２】実施の形態における例４の説明図である。

【図１３】実施の形態における例５の説明図である。

【図１４】実施の形態における例６の説明図（その１）
である。

【図１５】実施の形態における例６の説明図（その２）
である。

【図１６】実施の形態における例７の説明図である。

【図１７】実施の形態における例８の説明図である。

【図１８】実施の形態における例９の説明図である。

【図１９】従来例の説明図である。

【符号の説明】

１ バス ２ 一致検出回路 ３ 内部回路 １０−１ マスタ処理装置 １０−２、１０−３ スレーブ処理装置 １３、１４、１５ 故障発生回路 １６、１７、１８ 故障発生回路制御部 ２０ マスタ情報レジスタ ２１ バス出力タイミング生成回路 ２９ 故障検出回路 ４０ マスタ情報格納レジスタ ４５ ＵＩＤ情報レジスタ ４６ コンペア回路 ４７ 故障ＵＩＤ指示レジスタ ５２ 故障発生タイミング指示レジスタ ６３ エラー有効フラグレジスタ ６５ 故障情報保持回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−139091（ＪＰ，Ａ) 特開 平７−182200（ＪＰ，Ａ) 特開 平５−2503（ＪＰ，Ａ) 特開 平４−219848（ＪＰ，Ａ) 特開 平４−162148（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/16 - 11/20 G06F 11/22 - 11/277 G06F 13/00 ＪＳＴＰＬＵＳファイル（ＪＯＩＳ)

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】同一クロックに同期して同時に同じ処理を
   行う３個以上の処理装置をバスを介して接続し、その１
   台をマスタ処理装置とし、残りをスレーブ処理装置とし
   て設定可能にし、前記マスタ処理装置は自装置が生成し
   たバス出力情報をバスへ送出する機能と、バス上の情報
   を内部へ取り込む機能を備え、前記スレーブ処理装置は
   自装置が生成したバス出力情報をバスへ送出せずに、バ
   ス上の情報を内部へ取り込む機能を備えると共に、 前記各処理装置に、自装置が生成したバス出力情報とバ
   スから取り込んだ情報との一致検出により故障を検出す
   る故障検出手段を備えた情報処理装置であって、 前記各処理装置は、自装置が生成したバス出力情報を疑
   似的に故障させる疑似故障発生手段を備え、前記疑似故
   障を前記故障検出手段により検出させることを特徴とし
   た情報処理装置。
2. 【請求項２】同一クロックに同期して同時に同じ処理を
   行う３個以上の処理装置をバスを介して接続し、その１
   台をマスタ処理装置とし、残りをスレーブ処理装置とし
   て設定可能にし、前記マスタ処理装置は自装置が生成し
   たバス出力情報をバスへ送出する機能と、バス上の情報
   を内部へ取り込む機能を備え、前記スレーブ処理装置は
   自装置が生成したバス出力情報をバスへ送出せずに、バ
   ス上の情報を内部へ取り込む機能を備えると共に、 前記各処理装置に、自装置が生成したバス出力情報とバ
   スから取り込んだ情報との一致検出により故障を検出す
   る故障検出手段を備えた情報処理装置であって、 前記各処理装置は、自装置が生成したバス出力情報を自
   装置内の故障検出手段へ取り込む際に疑似的に故障させ
   る疑似故障発生手段を備え、前記疑似故障を前記故障検
   出手段により検出させることを特徴とした情報処理装
   置。
3. 【請求項３】同一クロックに同期して同時に同じ処理を
   行う３個以上の処理装置をバスを介して接続し、その１
   台をマスタ処理装置とし、残りをスレーブ処理装置とし
   て設定可能にし、前記マスタ処理装置は自装置が生成し
   たバス出力情報をバスへ送出する機能と、バス上の情報
   を内部へ取り込む機能を備え、前記スレーブ処理装置は
   自装置が生成したバス出力情報をバスへ送出せずに、バ
   ス上の情報を内部へ取り込む機能を備えると共に、 前記各処理装置に、自装置が生成したバス出力情報とバ
   スから取り込んだ情報との一致検出により故障を検出す
   る故障検出手段を備えた情報処理装置であって、 前記各処理装置は、バス上に出力された情報を自装置内
   の故障検出手段に取り込む際に疑似的に故障させる疑似
   故障発生手段を備え、前記疑似故障を前記故障検出手段
   により検出させることを特徴とした情報処理装置。
4. 【請求項４】前記各処理装置の疑似故障発生手段は、故
   障発生対象信号を選択する故障発生対象信号選択手段を
   備え、選択された信号のみを故障させることを特徴とし
   た請求項１、又は２、又は３記載の情報処理装置。
5. 【請求項５】前記各処理装置の疑似故障発生手段は、マ
   スタ処理装置のみ故障発生対象とするマスタ故障指示手
   段を備え、前記処理装置がマスタ処理装置に設定されて
   いる場合にのみ疑似故障を発生させることを特徴とした
   請求項１、又は２、又は３記載の情報処理装置。
6. 【請求項６】前記各処理装置の疑似故障発生手段は、故
   障発生対象の処理装置を指定する故障発生対象指定手段
   と、前記故障発生対象指定手段の指定情報を自装置内の
   処理装置識別情報と比較する比較手段を備え、前記比較
   手段の一致検出信号により、指定された処理装置のみ故
   障発生対象とすることを特徴とした請求項１、又は２、
   又は３記載の情報処理装置。
7. 【請求項７】前記各処理装置の疑似故障発生手段は、バ
   ス上に転送されるパケットの何番目データを故障対象と
   するかを指示する故障発生タイミング指示手段と、バス
   出力タイミング信号を計数することで現在パケットの何
   番目のデータを転送中かを示す計数手段と、前記故障発
   生タイミング指示手段及び計数手段の値を比較する比較
   手段を備え、前記比較手段の一致検出信号により、指定
   されたパケット内のデータを故障させることを特徴とし
   た請求項１、又は２、又は３記載の情報処理装置。
8. 【請求項８】前記各処理装置の疑似故障発生手段は、疑
   似故障発生を有効とするか無効とするかを設定可能な故
   障発生有効／無効情報設定手段を備え、疑似故障発生の
   有効／無効指示を可能にしたことを特徴とした請求項
   １、又は２、又は３記載の情報処理装置。
9. 【請求項９】前記各処理装置の疑似故障発生手段は、疑
   似故障を発生させた際、前記故障発生有効／無効情報設
   定手段の設定情報をクリアし、以降の疑似故障発生を抑
   止させることを特徴とした請求項８記載の情報処理装
   置。
10. 【請求項１０】前記各処理装置の疑似故障発生手段は、
    バスリクエスト信号の０故障発生のために、本来のバス
    リクエスト信号が１になるまでは疑似故障発生を待たせ
    る故障情報制御手段を備えていることを特徴とした請求
    項１、又は２、又は３記載の情報処理装置。
11. 【請求項１１】前記各処理装置の疑似故障発生手段は、
    システムクロックにより計数値を変化させる計数手段
    と、前記計数手段の計数値が予め設定した設定値になっ
    たことを検出する検出手段を備え、前記計数手段の計数
    値が設定値になったタイミングで疑似故障を発生させる
    ことを特徴とした前記請求項１、又は２、又は３記載の
    情報処理装置。
12. 【請求項１２】前記各処理装置の疑似故障発生手段は、
    バスクロックにより計数値を変化させる計数手段と、前
    記計数手段の計数値が予め設定した設定値になったこと
    を検出する検出手段を備え、前記計数手段の計数値が設
    定値になったタイミングでバスリクエスト信号の疑似故
    障を発生させることを特徴とした前記請求項１、又は
    ２、又は３記載の情報処理装置。
13. 【請求項１３】前記各処理装置の疑似故障発生手段は、
    バス上の転送サイクルにより計数値を変化させる計数手
    段と、前記計数手段の計数値が予め設定した設定値にな
    ったことを検出する検出手段を備え、前記計数手段の計
    数値が設定値になったタイミングでバスリクエスト信号
    以外の信号に対して疑似故障を発生させることを特徴と
    した前記請求項１、又は２、又は３記載の情報処理装
    置。