JP3495726B2 - 入力回路監視型トランスデューサ - Google Patents
入力回路監視型トランスデューサInfo
- Publication number
- JP3495726B2 JP3495726B2 JP2001306231A JP2001306231A JP3495726B2 JP 3495726 B2 JP3495726 B2 JP 3495726B2 JP 2001306231 A JP2001306231 A JP 2001306231A JP 2001306231 A JP2001306231 A JP 2001306231A JP 3495726 B2 JP3495726 B2 JP 3495726B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- input
- test signal
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は入力回路監視型トラ
ンスデューサに関し、とくに電力系統の計測データを遠
隔監視所、指令所等へ伝送する遠隔管理制御装置に使用
する入力回路監視型トランスデューサに関する。
ンスデューサに関し、とくに電力系統の計測データを遠
隔監視所、指令所等へ伝送する遠隔管理制御装置に使用
する入力回路監視型トランスデューサに関する。
【０００２】
【従来の技術】図５は、従来の電力系統の遠隔監視制御
装置の計測回路用トランスデューサの一例を示す。同図
のトランスデューサは、電力系統の電気量のアナログ計
測信号を入力端子１から取り込み、取り込んだ入力信号
をアナログフィルタ34経由でＡ／Ｄコンバータ（以下、
Ａ／Ｄ変換器ということがある。）35へ導いてディジタ
ル信号に変換し、ディジタル変換後の信号をディジタル
フィルタ36経由で入力信号演算部37ヘ入力し、演算部37
で監視制御に必要な計測データを算出し、算出結果を出
力部38から遠隔監視所等へ伝送するものである。
装置の計測回路用トランスデューサの一例を示す。同図
のトランスデューサは、電力系統の電気量のアナログ計
測信号を入力端子１から取り込み、取り込んだ入力信号
をアナログフィルタ34経由でＡ／Ｄコンバータ（以下、
Ａ／Ｄ変換器ということがある。）35へ導いてディジタ
ル信号に変換し、ディジタル変換後の信号をディジタル
フィルタ36経由で入力信号演算部37ヘ入力し、演算部37
で監視制御に必要な計測データを算出し、算出結果を出
力部38から遠隔監視所等へ伝送するものである。
【０００３】トランスデューサの信頼性を維持するため
には回路異常の点検が必要であり、とくにソフトウェア
処理であるディジタルフィルタ36や演算部37に比しアナ
ログフィルタ34及びＡ／Ｄ変換器35を含むアナログ入力
回路の特性劣化・不良の点検が重要である。図５では、
入力端子１とＡ／Ｄ変換器35との間に入力／試験信号切
替装置30を設け、点検操作時に試験信号スイッチ32を導
通させて試験信号の交流電圧をアナログフィルタ34に印
加する。アナログフィルタ34、Ａ／Ｄ変換器35、ディジ
タルフィルタ36及び入力信号演算部37で処理した試験信
号を入力回路異常判定部39へ入力し、異常判定部39にお
いて処理後の試験信号が正常であるか否か判定すること
により点検を行なう。点検操作以外（通常操作）の時
は、信号切替装置30の試験信号スイッチ32を遮断し、入
力信号スイッチ31を導通させる。
には回路異常の点検が必要であり、とくにソフトウェア
処理であるディジタルフィルタ36や演算部37に比しアナ
ログフィルタ34及びＡ／Ｄ変換器35を含むアナログ入力
回路の特性劣化・不良の点検が重要である。図５では、
入力端子１とＡ／Ｄ変換器35との間に入力／試験信号切
替装置30を設け、点検操作時に試験信号スイッチ32を導
通させて試験信号の交流電圧をアナログフィルタ34に印
加する。アナログフィルタ34、Ａ／Ｄ変換器35、ディジ
タルフィルタ36及び入力信号演算部37で処理した試験信
号を入力回路異常判定部39へ入力し、異常判定部39にお
いて処理後の試験信号が正常であるか否か判定すること
により点検を行なう。点検操作以外（通常操作）の時
は、信号切替装置30の試験信号スイッチ32を遮断し、入
力信号スイッチ31を導通させる。
【０００４】しかし、切替装置30による点検方法は、入
力回路の点検時に当該入力回路による通常操作を中断し
なければならず、計測の中断を避けるためには予備入力
回路への切り替え等を必要とするので手間と労力を要す
る問題点がある。また、通常操作時に発生する特性劣化
等が発見し難く、定期点検時まで計測データに誤差を含
んだまま運用され続けるおそれもある。
力回路の点検時に当該入力回路による通常操作を中断し
なければならず、計測の中断を避けるためには予備入力
回路への切り替え等を必要とするので手間と労力を要す
る問題点がある。また、通常操作時に発生する特性劣化
等が発見し難く、定期点検時まで計測データに誤差を含
んだまま運用され続けるおそれもある。
【０００５】この問題を解決するため、本発明者はアナ
ログ入力回路を連続的に監視するアナログ入力回路監視
装置を開発し、特許第2950818号公報に開示した。図４
を参照するに、同公報の監視装置は、入力端子１とアナ
ログフィルタ４との間にアナログ入力信号の周波数のＮ
倍（Ｎは自然数）とは異なる試験周波数ftのアナログ試
験信号を前記入力信号に連続的に重畳する試験信号重畳
部３を設け、試験信号重畳後の入力信号（以下、アナロ
グ重畳信号という。）をＡ／Ｄ変換器５へ入力してディ
ジタル変換し、ディジタル変換後の重畳信号（以下、デ
ィジタル重畳信号という。）を試験信号分離部９へ入力
してディジタル重畳信号から試験信号成分を分離し、分
離後の試験信号を入力回路異常判定部18へ入力してアナ
ログ入力回路の異常を連続的に監視するものである。同
図の符号６は、ディジタル重畳信号から入力信号成分を
分離するディジタルフィルタを示す。
ログ入力回路を連続的に監視するアナログ入力回路監視
装置を開発し、特許第2950818号公報に開示した。図４
を参照するに、同公報の監視装置は、入力端子１とアナ
ログフィルタ４との間にアナログ入力信号の周波数のＮ
倍（Ｎは自然数）とは異なる試験周波数ftのアナログ試
験信号を前記入力信号に連続的に重畳する試験信号重畳
部３を設け、試験信号重畳後の入力信号（以下、アナロ
グ重畳信号という。）をＡ／Ｄ変換器５へ入力してディ
ジタル変換し、ディジタル変換後の重畳信号（以下、デ
ィジタル重畳信号という。）を試験信号分離部９へ入力
してディジタル重畳信号から試験信号成分を分離し、分
離後の試験信号を入力回路異常判定部18へ入力してアナ
ログ入力回路の異常を連続的に監視するものである。同
図の符号６は、ディジタル重畳信号から入力信号成分を
分離するディジタルフィルタを示す。
【０００６】図４の監視装置によれば、入力回路による
通常操作と当該入力回路の点検操作とを同時に且つ連続
的に行なうことができるので、回路異常の早期発見によ
る信頼性向上が図れる。また、入力信号の周波数のＮ倍
とは異なる周波数の試験信号を重畳することにより、入
力信号が基本波のＮ次高調波を含む場合でもＮ次高調波
が誤って入力回路の異常として検出されるおそれがな
く、高精度の入力回路監視が可能となる。
通常操作と当該入力回路の点検操作とを同時に且つ連続
的に行なうことができるので、回路異常の早期発見によ
る信頼性向上が図れる。また、入力信号の周波数のＮ倍
とは異なる周波数の試験信号を重畳することにより、入
力信号が基本波のＮ次高調波を含む場合でもＮ次高調波
が誤って入力回路の異常として検出されるおそれがな
く、高精度の入力回路監視が可能となる。
【０００７】図４の実施例では、試験信号分離部９に、
ディジタル重畳信号と試験周波数ftのディジタル正弦波
信号とを掛け合わせる第一乗算器191、ディジタル重畳
信号と試験周波数ftのディジタル余弦波信号とを掛け合
わせる第二乗算器192、及び第一乗算器191と第二乗算器
192とに接続した試験信号の実効値演算器23を設けてい
る。下記式(1)で表されるディジタル重畳信号から試験
信号の成分を抽出するため、第二乗算器192により(1)式
とディジタル余弦波cos(ωtt)とを掛け合わせて(2)式を
得、この場合ローパスフィルタであるディジタルフィル
タ222により(2)式中の下線付き項以外の項を除去するこ
とにより、試験信号の実数部Ｒを(3)式として得る。ま
た、第一乗算器191により(1)式とディジタル正弦波sin
(ωtt)を掛け合わせて(4)式を得、この場合ローパスフ
ィルタであるディジタルフィルタ221により(4)式中の下
線付き項以外の項を除去することにより、試験信号の虚
数部Ｉを(5)式として得る。実効値演算器23において、
(3)式の実数部Ｒ及び(5)式の虚数部Ｉを(6)式の複素演
算式へ代入することにより、試験信号成分の実効値を求
めることができる。
ディジタル重畳信号と試験周波数ftのディジタル正弦波
信号とを掛け合わせる第一乗算器191、ディジタル重畳
信号と試験周波数ftのディジタル余弦波信号とを掛け合
わせる第二乗算器192、及び第一乗算器191と第二乗算器
192とに接続した試験信号の実効値演算器23を設けてい
る。下記式(1)で表されるディジタル重畳信号から試験
信号の成分を抽出するため、第二乗算器192により(1)式
とディジタル余弦波cos(ωtt)とを掛け合わせて(2)式を
得、この場合ローパスフィルタであるディジタルフィル
タ222により(2)式中の下線付き項以外の項を除去するこ
とにより、試験信号の実数部Ｒを(3)式として得る。ま
た、第一乗算器191により(1)式とディジタル正弦波sin
(ωtt)を掛け合わせて(4)式を得、この場合ローパスフ
ィルタであるディジタルフィルタ221により(4)式中の下
線付き項以外の項を除去することにより、試験信号の虚
数部Ｉを(5)式として得る。実効値演算器23において、
(3)式の実数部Ｒ及び(5)式の虚数部Ｉを(6)式の複素演
算式へ代入することにより、試験信号成分の実効値を求
めることができる。
【０００８】他方、アナログ試験信号をＡ／Ｄ変換器５
へ直接入力し、実効値演算器27で変換後のディジタル試
験信号の実効値を求める。図４の入力回路異常判定部18
は、演算器23及び27による実効値を比較することによ
り、アナログ入力回路が正常であるか否かを連続的に監
視している。
へ直接入力し、実効値演算器27で変換後のディジタル試
験信号の実効値を求める。図４の入力回路異常判定部18
は、演算器23及び27による実効値を比較することによ
り、アナログ入力回路が正常であるか否かを連続的に監
視している。
【０００９】なお、(1)から(6)式において、V1、……、
VNは入力信号の基本波及びＮ次高調波の振幅、Vtは試験
信号の振幅、θ1、……、θNは入力信号の基本波及びＮ
次高調波の初期位相、θtは試験信号の初期位相、ω'は
入力信号の基本波の角周波数（ω'＝２πf'、f'は基本
波周波数。）、ωtは試験信号の角周波数（ωt＝２π
f t、ftは試験周波数。）を示す。
VNは入力信号の基本波及びＮ次高調波の振幅、Vtは試験
信号の振幅、θ1、……、θNは入力信号の基本波及びＮ
次高調波の初期位相、θtは試験信号の初期位相、ω'は
入力信号の基本波の角周波数（ω'＝２πf'、f'は基本
波周波数。）、ωtは試験信号の角周波数（ωt＝２π
f t、ftは試験周波数。）を示す。
【００１０】
【数１】
V(t)＝V1cos(ω't＋θ1)＋……＋VNcos(Nω't＋θN)＋Vtcos(ωtt＋θt)……(1)
cos(ωtt)・V(t)
＝cos(ωtt){V1cos(ω't＋θ1)＋……＋VNcos(Nω't＋θN)＋Vtcos(ωtt＋θt)}
＝V1/2[cos{(ω'−ωt)t＋θ1}＋cos{(ω'＋ωt)t＋θ1}]＋……
＋VN/2[cos{(Nω'−ωt)t＋θN}＋cos{(Nω'＋ωt)t＋θN}]
＋Vt/2[cos{(ωt−ωt)t＋θt}＋cos{(ωt＋ωt)t＋θt}] ……………………(2)
実数部Ｒ＝(Vt /2)cosθt……………………………………………………………(3)
sin(ωtt)・V(t)
＝sin(ωtt){ V1cos(ω't＋θ1)＋……＋VNcos(Nω't＋θN)＋Vtcos(ωtt＋θt)
}
＝V1/2[sin{(ω'＋ωt)t＋θ1}−sin{(ω'−ωt)t＋θ1}]＋……
＋VN/2[sin{(Nω'−ωt)t＋θN}＋sin{(Nω'＋ωt)t＋θN}]
＋Vt/2[sin{(ωt−ωt)t＋θt}＋sin{(ωt＋ωt)t＋θt}] ……………………(4)
虚数部Ｉ＝(Vt/2)sinθt ……………………………………………………………(5)
実効値V／√２＝√{(Ｒ2＋Ｉ2)×２}………………………………………………(6)
【００１１】
【発明が解決しようとする課題】図４の監視装置では、
試験信号源として、分離器９（又は入力信号演算部７）
の試験周波数記憶部24に記憶した試験周波数ftに基づき
ディジタル矩形波信号を発生する矩形波信号発生部25、
及びディジタル矩形波信号を入力してアナログ試験信号
を出力する正弦波波形整形回路26を設けている。
試験信号源として、分離器９（又は入力信号演算部７）
の試験周波数記憶部24に記憶した試験周波数ftに基づき
ディジタル矩形波信号を発生する矩形波信号発生部25、
及びディジタル矩形波信号を入力してアナログ試験信号
を出力する正弦波波形整形回路26を設けている。
【００１２】しかし図４の監視装置は、試験信号源がＡ
／Ｄ変換器５から独立しており、Ａ／Ｄ変換器５のサン
プリング動作のタイミングが試験信号の時計と一致しな
い場合があるので、上述した実効値の演算結果に誤差が
生じ得る問題点がある。例えば、上記(2)式のディジタ
ル余弦波cos(ωtt)の角周波数ωtは試験周波数記憶部24
に記憶した試験周波数ftのみで決まるのに対し、Ａ／Ｄ
変換器５からのディジタル重畳信号V(t)における試験信
号の角周波数ωtはＡ／Ｄ変換器５のサンプリング制御
信号（以下、サンプリング信号ということがある。）に
よって決まるので、理論的には(2)式の中の下線付き項
における（ωt―ωt）は零となるべきであるが、サンプ
リング動作のタイミングと試験信号の時計とが一致しな
い場合は零とならず誤差が発生し、監視精度の低下の原
因となっている。
／Ｄ変換器５から独立しており、Ａ／Ｄ変換器５のサン
プリング動作のタイミングが試験信号の時計と一致しな
い場合があるので、上述した実効値の演算結果に誤差が
生じ得る問題点がある。例えば、上記(2)式のディジタ
ル余弦波cos(ωtt)の角周波数ωtは試験周波数記憶部24
に記憶した試験周波数ftのみで決まるのに対し、Ａ／Ｄ
変換器５からのディジタル重畳信号V(t)における試験信
号の角周波数ωtはＡ／Ｄ変換器５のサンプリング制御
信号（以下、サンプリング信号ということがある。）に
よって決まるので、理論的には(2)式の中の下線付き項
における（ωt―ωt）は零となるべきであるが、サンプ
リング動作のタイミングと試験信号の時計とが一致しな
い場合は零とならず誤差が発生し、監視精度の低下の原
因となっている。
【００１３】また、試験信号周波数がサンプリング信号
周波数の整数倍（例えばＭ倍）である場合は、図４の実
効値演算器27において、試験信号１周期分のディジタル
値、即ち連続したＭ個のディジタル値の２乗平均の平方
根を算出することによりディジタル試験信号の実効値を
求めることができる。しかし、Ａ／Ｄ変換器５のサンプ
リング信号の時計と試験信号の時計とが一致しない場合
は、連続したＭ個のディジタル値に基づく実効値演算結
果に誤差が発生し、やはり監視精度の低下の原因とな
る。
周波数の整数倍（例えばＭ倍）である場合は、図４の実
効値演算器27において、試験信号１周期分のディジタル
値、即ち連続したＭ個のディジタル値の２乗平均の平方
根を算出することによりディジタル試験信号の実効値を
求めることができる。しかし、Ａ／Ｄ変換器５のサンプ
リング信号の時計と試験信号の時計とが一致しない場合
は、連続したＭ個のディジタル値に基づく実効値演算結
果に誤差が発生し、やはり監視精度の低下の原因とな
る。
【００１４】そこで本発明の目的は、入力回路を高精度
で監視できる入力回路監視型トランスデューサを提供す
るにある。
で監視できる入力回路監視型トランスデューサを提供す
るにある。
【００１５】
【課題を解決するための手段】図１の実施例を参照する
に、本発明の入力回路監視型トランスデューサは、所定
周波数のアナログ入力信号をＡ／Ｄ変換器５によりディ
ジタル信号に変換する入力回路２を有するＣＰＵクロッ
ク10付きトランスデューサにおいて、ＣＰＵクロック10
の信号の分周により前記所定周波数とは異なる試験周波
数のディジタル試験信号を生成する試験信号発生部11、
ディジタル試験信号をアナログ試験信号に変換する正弦
波波形整形回路12、アナログ試験信号をアナログ入力信
号に連続的に重畳する試験信号重畳部３、ＣＰＵクロッ
ク10の信号の分周により試験周波数の２倍以上の周波数
のＡ／Ｄ変換器５用サンプリング信号を生成するサンプ
リング信号発生部13、前記重畳部３の出力の入力回路２
による変換後のディジタル重畳信号中の試験信号の実効
値を求める第一実効値演算部14、アナログ試験信号のＡ
／Ｄ変換器５による変換後のディジタル試験信号の実効
値を求める第二実効値演算部17、及び第一及び第二実効
値演算部14、17の出力の比較により入力回路２の異常を
判定する判定部18を備えてなるものである。
に、本発明の入力回路監視型トランスデューサは、所定
周波数のアナログ入力信号をＡ／Ｄ変換器５によりディ
ジタル信号に変換する入力回路２を有するＣＰＵクロッ
ク10付きトランスデューサにおいて、ＣＰＵクロック10
の信号の分周により前記所定周波数とは異なる試験周波
数のディジタル試験信号を生成する試験信号発生部11、
ディジタル試験信号をアナログ試験信号に変換する正弦
波波形整形回路12、アナログ試験信号をアナログ入力信
号に連続的に重畳する試験信号重畳部３、ＣＰＵクロッ
ク10の信号の分周により試験周波数の２倍以上の周波数
のＡ／Ｄ変換器５用サンプリング信号を生成するサンプ
リング信号発生部13、前記重畳部３の出力の入力回路２
による変換後のディジタル重畳信号中の試験信号の実効
値を求める第一実効値演算部14、アナログ試験信号のＡ
／Ｄ変換器５による変換後のディジタル試験信号の実効
値を求める第二実効値演算部17、及び第一及び第二実効
値演算部14、17の出力の比較により入力回路２の異常を
判定する判定部18を備えてなるものである。
【００１６】好ましくは、サンプリング信号発生部13に
より試験周波数のＭ倍周波数（Ｍは２以上の自然数）の
サンプリング信号を生成し、第二実効値演算部17により
ディジタル試験信号の連続したＭ個の二乗平均から当該
試験信号の実効値を算出する。更に好ましくは、試験信
号発生部11により、アナログ入力信号の所定周波数のＮ
倍（Ｎは自然数）とは異なる試験周波数のディジタル信
号を生成する。
より試験周波数のＭ倍周波数（Ｍは２以上の自然数）の
サンプリング信号を生成し、第二実効値演算部17により
ディジタル試験信号の連続したＭ個の二乗平均から当該
試験信号の実効値を算出する。更に好ましくは、試験信
号発生部11により、アナログ入力信号の所定周波数のＮ
倍（Ｎは自然数）とは異なる試験周波数のディジタル信
号を生成する。
【００１７】
【発明の実施の形態】図１は、本発明の入力回路監視型
トランスデューサ40の一実施例を示す。図示例では、ア
ナログフィルタ４とＡ／Ｄ変換器５とにより構成された
入力回路２を示す。但し、入力回路２はＡ／Ｄ変換器５
を有するものであれば足り、入力回路２の構成及び入力
信号数は図示例に限定されない。例えば、入力回路２に
マルチプレクサ等を設けることができる。
トランスデューサ40の一実施例を示す。図示例では、ア
ナログフィルタ４とＡ／Ｄ変換器５とにより構成された
入力回路２を示す。但し、入力回路２はＡ／Ｄ変換器５
を有するものであれば足り、入力回路２の構成及び入力
信号数は図示例に限定されない。例えば、入力回路２に
マルチプレクサ等を設けることができる。
【００１８】本発明は、Ａ／Ｄ変換器５のサンプリング
信号の時計及びディジタル試験信号の時計の両者を、ト
ランスデューサのＣＰＵクロック10の分周により生成す
る。ディジタル試験信号発生部11がＣＰＵクロック10の
信号の分周によりアナログ入力信号の所定周波数とは異
なる試験周波数のディジタル試験信号を生成し、サンプ
リング信号発生部13がＣＰＵクロック10の信号の分周に
より試験周波数の２倍以上の周波数のサンプリング信号
を生成する。
信号の時計及びディジタル試験信号の時計の両者を、ト
ランスデューサのＣＰＵクロック10の分周により生成す
る。ディジタル試験信号発生部11がＣＰＵクロック10の
信号の分周によりアナログ入力信号の所定周波数とは異
なる試験周波数のディジタル試験信号を生成し、サンプ
リング信号発生部13がＣＰＵクロック10の信号の分周に
より試験周波数の２倍以上の周波数のサンプリング信号
を生成する。
【００１９】試験信号発生部11で生成したディジタル試
験信号を正弦波波形整形回路12へ送り、ディジタル試験
信号をアナログ試験信号に変換する。変換後のアナログ
試験信号を入力端子１と入力回路２との間、図１では入
力端子１とアナログフィルタ４との間に設けた試験信号
重畳部３へ送り、所定周波数のアナログ入力信号にアナ
ログ試験信号を連続的に重畳する。試験信号が重畳され
たアナログ重畳信号を入力回路２へ入力し、例えばロー
パスフィルタであるアナログフィルタ４で処理したの
ち、Ａ／Ｄ変換器５でディジタル信号に変換する。
験信号を正弦波波形整形回路12へ送り、ディジタル試験
信号をアナログ試験信号に変換する。変換後のアナログ
試験信号を入力端子１と入力回路２との間、図１では入
力端子１とアナログフィルタ４との間に設けた試験信号
重畳部３へ送り、所定周波数のアナログ入力信号にアナ
ログ試験信号を連続的に重畳する。試験信号が重畳され
たアナログ重畳信号を入力回路２へ入力し、例えばロー
パスフィルタであるアナログフィルタ４で処理したの
ち、Ａ／Ｄ変換器５でディジタル信号に変換する。
【００２０】試験信号の周波数は、入力信号との分離を
容易にするため、入力信号の周波数から極力離して選択
する。好ましくは、試験信号の周波数をアナログ入力信
号の所定周波数のＮ倍（Ｎは自然数）とは異なる周波数
とする。入力信号が基本波のＮ次高調波を含む場合で
も、試験信号を基本波の周波数のＮ倍とは異なる周波数
とすることにより、入力信号と試験信号との分離を不可
能とするような相互干渉を避け、Ｎ次高調波が誤って入
力回路の異常として検出されるおそれがないので、入力
回路の高精度な監視が可能となる。
容易にするため、入力信号の周波数から極力離して選択
する。好ましくは、試験信号の周波数をアナログ入力信
号の所定周波数のＮ倍（Ｎは自然数）とは異なる周波数
とする。入力信号が基本波のＮ次高調波を含む場合で
も、試験信号を基本波の周波数のＮ倍とは異なる周波数
とすることにより、入力信号と試験信号との分離を不可
能とするような相互干渉を避け、Ｎ次高調波が誤って入
力回路の異常として検出されるおそれがないので、入力
回路の高精度な監視が可能となる。
【００２１】例えばアナログ入力信号を電力系統の電圧
量、電流量等の計測信号とし、ＣＰＵクロックを18.432
MHzとした場合は、基本波周波数50Hzのときは試験信号
の周波数を320Hz（＝18.432×106／57600）とし、基本
波周波数60Hzのときは試験信号の周波数を384Hz（＝18.
432×106／48000）とすることができる。なお、入力信
号が基本波の１／Ｎ次（Ｎは２以上の自然数）の分数調
波をも含む可能性のある場合は、試験信号の周波数f
tを、入力信号の基本波周波数の１／Ｎ倍とも異なるも
のとすることができる。
量、電流量等の計測信号とし、ＣＰＵクロックを18.432
MHzとした場合は、基本波周波数50Hzのときは試験信号
の周波数を320Hz（＝18.432×106／57600）とし、基本
波周波数60Hzのときは試験信号の周波数を384Hz（＝18.
432×106／48000）とすることができる。なお、入力信
号が基本波の１／Ｎ次（Ｎは２以上の自然数）の分数調
波をも含む可能性のある場合は、試験信号の周波数f
tを、入力信号の基本波周波数の１／Ｎ倍とも異なるも
のとすることができる。
【００２２】他方、サンプリング信号発生部13で生成し
たサンプリング信号を入力回路２のＡ／Ｄ変換器５へ入
力する。サンプリング信号の周波数をアナログ重畳信号
の周波数、即ち入力信号及び試験信号の周波数の２倍以
上とすることにより、標本化定理（sampling theory）
に基づき、変換後のディジタル重畳信号からアナログ重
畳信号の波形を再生することができる。好ましくは、後
述する実効値演算の容易化を図るため、サンプリング信
号の周波数を試験周波数のＭ倍（Ｍは２以上の自然数。
以下、同じ。）とする。例えば、前述したようにＣＰＵ
クロックを18.432MHzとした場合は、試験信号の周波数3
20Hzに対してサンプリング信号の周波数を4,800Hz（＝1
8.432×106／3840＝320×15）とし、試験信号の周波数3
84Hzに対してサンプリング信号の周波数を5,760Hz（＝1
8.432×106／3200＝384×15）とすることができる。
たサンプリング信号を入力回路２のＡ／Ｄ変換器５へ入
力する。サンプリング信号の周波数をアナログ重畳信号
の周波数、即ち入力信号及び試験信号の周波数の２倍以
上とすることにより、標本化定理（sampling theory）
に基づき、変換後のディジタル重畳信号からアナログ重
畳信号の波形を再生することができる。好ましくは、後
述する実効値演算の容易化を図るため、サンプリング信
号の周波数を試験周波数のＭ倍（Ｍは２以上の自然数。
以下、同じ。）とする。例えば、前述したようにＣＰＵ
クロックを18.432MHzとした場合は、試験信号の周波数3
20Hzに対してサンプリング信号の周波数を4,800Hz（＝1
8.432×106／3840＝320×15）とし、試験信号の周波数3
84Hzに対してサンプリング信号の周波数を5,760Hz（＝1
8.432×106／3200＝384×15）とすることができる。
【００２３】ディジタル重畳信号を入力信号分離部６へ
入力し、入力信号分離部６においてディジタル重畳信号
から入力信号成分を分離する。入力信号分離部６の一例
は、ディジタル重畳信号のうち試験周波数成分の通過を
阻止し且つそれ以外の成分を減衰させずに通過させる帯
域消去フィルタ又はローパスフィルタ等のディジタルフ
ィルタである。分離部６で入力信号成分のみを抽出する
ことにより、試験信号による影響を避けつつ、入力信号
演算部７において入力信号に対する演算処理が可能とな
る。演算部７の演算結果は、図４及び５の場合と同様
に、出力部８から遠隔監視所等へ伝送することができ
る。
入力し、入力信号分離部６においてディジタル重畳信号
から入力信号成分を分離する。入力信号分離部６の一例
は、ディジタル重畳信号のうち試験周波数成分の通過を
阻止し且つそれ以外の成分を減衰させずに通過させる帯
域消去フィルタ又はローパスフィルタ等のディジタルフ
ィルタである。分離部６で入力信号成分のみを抽出する
ことにより、試験信号による影響を避けつつ、入力信号
演算部７において入力信号に対する演算処理が可能とな
る。演算部７の演算結果は、図４及び５の場合と同様
に、出力部８から遠隔監視所等へ伝送することができ
る。
【００２４】また、ディジタル重畳信号を第一実効値演
算部14へ入力し、第一実効値演算部14においてディジタ
ル重畳信号中の試験信号の実効値を算出する。図示例の
演算部14は、ディジタル重畳信号から試験信号成分を分
離する試験信号分離部15と、分離後の試験信号の実効値
を算出する演算部16とを有する。試験信号分離部15の一
例は、ディジタル重畳信号のうち試験周波数成分を減衰
させずに通過させ且つそれ以外の成分の通過を阻止する
ディジタル帯域フィルタである。また、サンプリング信
号の周波数を試験周波数のＭ倍とした場合は、演算部16
において連続したＭ個の二乗平均から試験信号の実効値
を算出することができる。但し、演算部16における実効
値算出方法はこの例に限定されない。算出した実効値は
入力回路異常判定部18へ入力する。
算部14へ入力し、第一実効値演算部14においてディジタ
ル重畳信号中の試験信号の実効値を算出する。図示例の
演算部14は、ディジタル重畳信号から試験信号成分を分
離する試験信号分離部15と、分離後の試験信号の実効値
を算出する演算部16とを有する。試験信号分離部15の一
例は、ディジタル重畳信号のうち試験周波数成分を減衰
させずに通過させ且つそれ以外の成分の通過を阻止する
ディジタル帯域フィルタである。また、サンプリング信
号の周波数を試験周波数のＭ倍とした場合は、演算部16
において連続したＭ個の二乗平均から試験信号の実効値
を算出することができる。但し、演算部16における実効
値算出方法はこの例に限定されない。算出した実効値は
入力回路異常判定部18へ入力する。
【００２５】更に、正弦波波形整形回路12の出力するア
ナログ試験信号をＡ／Ｄ変換器５へ直接入力し、直接入
力の試験信号のＡ／Ｄ変換器５によるディジタル試験信
号の実効値を第二実効値演算部17において算出する。サ
ンプリング信号の周波数を試験周波数のＭ倍とした場合
は、演算部17において連続したＭ個の二乗平均からディ
ジタル試験信号の実効値を算出できる。但し、演算部17
における実効値算出方法もこの方法に限定されない。第
二実効値演算部17で算出した実行値も異常判定部18に入
力する。
ナログ試験信号をＡ／Ｄ変換器５へ直接入力し、直接入
力の試験信号のＡ／Ｄ変換器５によるディジタル試験信
号の実効値を第二実効値演算部17において算出する。サ
ンプリング信号の周波数を試験周波数のＭ倍とした場合
は、演算部17において連続したＭ個の二乗平均からディ
ジタル試験信号の実効値を算出できる。但し、演算部17
における実効値算出方法もこの方法に限定されない。第
二実効値演算部17で算出した実行値も異常判定部18に入
力する。
【００２６】異常判定部18において、第一及び第二実効
値演算部14、17の演算結果を比較することにより、入力
回路２の異常を判定する。入力回路２で変換した試験信
号と単にディジタル変換した試験信号との比較による異
常判定方法によれば、入力信号が何らかの理由で不安定
となる場合でも回路異常として誤判定するおそれがな
く、回路異常判定の高精度化が図れる。異常判定部18で
異常を検出した時は、異常判定信号を例えば遠隔監視所
等へ伝送することができる。
値演算部14、17の演算結果を比較することにより、入力
回路２の異常を判定する。入力回路２で変換した試験信
号と単にディジタル変換した試験信号との比較による異
常判定方法によれば、入力信号が何らかの理由で不安定
となる場合でも回路異常として誤判定するおそれがな
く、回路異常判定の高精度化が図れる。異常判定部18で
異常を検出した時は、異常判定信号を例えば遠隔監視所
等へ伝送することができる。
【００２７】なお図１のＡ／Ｄ変換器５は、例えばアナ
ログ重畳信号とアナログ試験信号とを含む２以上のアナ
ログ信号を、同一のサンプリング周波数、同一の量子化
ビット数により並列的にディジタル変換する２以上の処
理経路を有するものである。またはＡ／Ｄ変換器５を、
アナログ信号を入力する２以上のサンプルホールド回
路、各サンプルホールド回路の出力信号を入力して何れ
かを選択的に出力するマルチプレクサ、マルチプレクサ
の出力信号を量子化する量子化器、及び量子化器の出力
信号を符号列に変換する符号器を有するものとしてもよ
い。
ログ重畳信号とアナログ試験信号とを含む２以上のアナ
ログ信号を、同一のサンプリング周波数、同一の量子化
ビット数により並列的にディジタル変換する２以上の処
理経路を有するものである。またはＡ／Ｄ変換器５を、
アナログ信号を入力する２以上のサンプルホールド回
路、各サンプルホールド回路の出力信号を入力して何れ
かを選択的に出力するマルチプレクサ、マルチプレクサ
の出力信号を量子化する量子化器、及び量子化器の出力
信号を符号列に変換する符号器を有するものとしてもよ
い。
【００２８】本発明によれば、Ａ／Ｄ変換器５のサンプ
リング信号の時計及びディジタル試験信号の時計を完全
に一致させることができるので、両時計の不一致に起因
する誤差の発生を避けることができる。また、サンプリ
ング信号の周波数を精確に試験周波数のＭ倍とすること
により、実効値演算部14、17において連続したＭ個の二
乗平均から常に理想的な試験信号の実効値を算出するこ
とができるため、入力回路監視の更なる高精度化を図る
ことができる。更に本発明では、ＣＰＵのクロックを生
成する回路に環境変化や部品劣化に伴う精度劣化が発生
した場合でも、影響を受けずに精確な入力回路の連続監
視を継続することができる。
リング信号の時計及びディジタル試験信号の時計を完全
に一致させることができるので、両時計の不一致に起因
する誤差の発生を避けることができる。また、サンプリ
ング信号の周波数を精確に試験周波数のＭ倍とすること
により、実効値演算部14、17において連続したＭ個の二
乗平均から常に理想的な試験信号の実効値を算出するこ
とができるため、入力回路監視の更なる高精度化を図る
ことができる。更に本発明では、ＣＰＵのクロックを生
成する回路に環境変化や部品劣化に伴う精度劣化が発生
した場合でも、影響を受けずに精確な入力回路の連続監
視を継続することができる。
【００２９】こうして本発明の目的である「入力回路を
高精度で監視できる入力回路監視型トランスデューサ」
の提供を達成することができる。
高精度で監視できる入力回路監視型トランスデューサ」
の提供を達成することができる。
【００３０】
【実施例】図２は、第一実効値演算部14に、図４に示し
たディジタル重畳信号とディジタル正弦波sin(ωtt)信
号との第一乗算器191、ディジタル重畳信号とディジタ
ル余弦波cos(ωtt)信号との第二乗算器192、及び第一乗
算器191と第二乗算器192とに接続した実効値演算器23を
設けた実施例を示す。本発明では、Ａ／Ｄ変換器５のサ
ンプリン動作のタイミングを試験信号の時計と一致さ
せ、ディジタル重畳信号V(t)中の試験信号の角周波数ω
tとディジタル正弦波及び余弦波の角周波数ωtとを常に
一致させることができるので、演算器23において上述し
た(2)〜(5)式により試験信号の精確な実効値を求めるこ
とが可能である。
たディジタル重畳信号とディジタル正弦波sin(ωtt)信
号との第一乗算器191、ディジタル重畳信号とディジタ
ル余弦波cos(ωtt)信号との第二乗算器192、及び第一乗
算器191と第二乗算器192とに接続した実効値演算器23を
設けた実施例を示す。本発明では、Ａ／Ｄ変換器５のサ
ンプリン動作のタイミングを試験信号の時計と一致さ
せ、ディジタル重畳信号V(t)中の試験信号の角周波数ω
tとディジタル正弦波及び余弦波の角周波数ωtとを常に
一致させることができるので、演算器23において上述し
た(2)〜(5)式により試験信号の精確な実効値を求めるこ
とが可能である。
【００３１】図３は、複数のアナログ信号をそれぞれデ
ィジタル信号に変換する複数の入力回路21〜26を設けた
本発明の入力回路監視型トランスデューサの実施例を示
す。同実施例のトランスデューサは、複数の入力回路21
〜26に対応して試験信号重畳部31〜36と第一実効値演算
部141〜146との複数対を設けている。また同図のＡ／Ｄ
変換器５は、複数の重畳部31〜36の出力をサンプリング
信号発生部13のサンプリング信号に応じてサンプリング
する複数のサンプルホールド回路281〜286と、各サンプ
ルホールド回路281〜286の出力をＡ／Ｄ変換器５へ選択
的に入力する入力選択部（図示せず）と、入力選択部の
選択に連動してＡ／Ｄ変換器５による変換後のディジタ
ル重畳信号を重畳部31〜36に対応する第一実効値演算部
141〜146へ出力する出力選択部（図示せず）とを有して
いる。入力選択部の一例は、制御信号に応じて複数の入
力信号から１つを選択して出力するマルチプレクサであ
り、出力選択部の一例は制御信号に応じて複数の出力か
ら１つを選択して入力信号を出すデマルチプレクサであ
る。
ィジタル信号に変換する複数の入力回路21〜26を設けた
本発明の入力回路監視型トランスデューサの実施例を示
す。同実施例のトランスデューサは、複数の入力回路21
〜26に対応して試験信号重畳部31〜36と第一実効値演算
部141〜146との複数対を設けている。また同図のＡ／Ｄ
変換器５は、複数の重畳部31〜36の出力をサンプリング
信号発生部13のサンプリング信号に応じてサンプリング
する複数のサンプルホールド回路281〜286と、各サンプ
ルホールド回路281〜286の出力をＡ／Ｄ変換器５へ選択
的に入力する入力選択部（図示せず）と、入力選択部の
選択に連動してＡ／Ｄ変換器５による変換後のディジタ
ル重畳信号を重畳部31〜36に対応する第一実効値演算部
141〜146へ出力する出力選択部（図示せず）とを有して
いる。入力選択部の一例は、制御信号に応じて複数の入
力信号から１つを選択して出力するマルチプレクサであ
り、出力選択部の一例は制御信号に応じて複数の出力か
ら１つを選択して入力信号を出すデマルチプレクサであ
る。
【００３２】従来のトランスデューサは計測項目に応じ
て１台／１計測のアナログ型が殆どであり、計測対象の
アナログ入力信号が多くなるに従ってトランスデューサ
を収納する計測架の面積が大きくなり、コスト高の一因
となっていた。図３の実施例によれば、複数のアナログ
入力信号を単独のトランスデューサで処理・伝送するこ
とができるので、収容面積の大幅な縮小が可能となる。
また、複数の入力回路21〜26の特性劣化等をそれぞれ連
続的に監視できるので、特性劣化等を早期に発見し、誤
差が生じたままでの運用を避けることができる。
て１台／１計測のアナログ型が殆どであり、計測対象の
アナログ入力信号が多くなるに従ってトランスデューサ
を収納する計測架の面積が大きくなり、コスト高の一因
となっていた。図３の実施例によれば、複数のアナログ
入力信号を単独のトランスデューサで処理・伝送するこ
とができるので、収容面積の大幅な縮小が可能となる。
また、複数の入力回路21〜26の特性劣化等をそれぞれ連
続的に監視できるので、特性劣化等を早期に発見し、誤
差が生じたままでの運用を避けることができる。
【００３３】また、図３のトランスデューサのアナログ
入力信号に電気系統の電圧量及び電力量、例えば３相４
線式の各相電圧V1、V2、V3及び各相電流I1、I2、I3を含
め、例えばディジタルフィルタである入力信号分離部６
（図１参照）により各ディジタル重畳信号から入力信号
成分を分離し、演算処理部７において分離後の電圧量及
び電力量のディジタル入力信号に基づき電力系統の遠隔
監視に必要な各種の計測データ、例えば有効電力、無効
電力、電圧、電流等の各種電気量を算出することができ
るので、いわば最小の入力電気量から複数の計測データ
を求めるマルチトランスデューサが実現できる。この場
合、必要に応じて計測データの種類を増加又は選択する
ことも可能であり、トランスデューサの効率的利用を図
ることができる。計測データは、出力部８から遠隔の監
視所等へディジタル伝送することが可能であり、受信側
でのＡ／Ｄ変換処理の省略により計測精度を維持するこ
とができる。
入力信号に電気系統の電圧量及び電力量、例えば３相４
線式の各相電圧V1、V2、V3及び各相電流I1、I2、I3を含
め、例えばディジタルフィルタである入力信号分離部６
（図１参照）により各ディジタル重畳信号から入力信号
成分を分離し、演算処理部７において分離後の電圧量及
び電力量のディジタル入力信号に基づき電力系統の遠隔
監視に必要な各種の計測データ、例えば有効電力、無効
電力、電圧、電流等の各種電気量を算出することができ
るので、いわば最小の入力電気量から複数の計測データ
を求めるマルチトランスデューサが実現できる。この場
合、必要に応じて計測データの種類を増加又は選択する
ことも可能であり、トランスデューサの効率的利用を図
ることができる。計測データは、出力部８から遠隔の監
視所等へディジタル伝送することが可能であり、受信側
でのＡ／Ｄ変換処理の省略により計測精度を維持するこ
とができる。
【００３４】
【発明の効果】以上詳細に説明したように、本発明の入
力回路監視型トランスデューサは、ＣＰＵクロック信号
の分周により前記所定周波数とは異なる試験周波数を生
成し、試験周波数のアナログ試験信号をアナログ入力信
号に連続的に重畳してトランスデューサのＡ／Ｄ変換器
付きのアナログ入力回路へ入力し、Ａ／Ｄ変換器用サン
プリング信号をＣＰＵクロック信号の分周により試験周
波数の２倍以上の周波数で生成し、前記サンプリング信
号で変換後のディジタル重畳信号中の試験信号の実効値
に基づき入力回路の異常を判定するので、次の顕著な効
果を奏する。
力回路監視型トランスデューサは、ＣＰＵクロック信号
の分周により前記所定周波数とは異なる試験周波数を生
成し、試験周波数のアナログ試験信号をアナログ入力信
号に連続的に重畳してトランスデューサのＡ／Ｄ変換器
付きのアナログ入力回路へ入力し、Ａ／Ｄ変換器用サン
プリング信号をＣＰＵクロック信号の分周により試験周
波数の２倍以上の周波数で生成し、前記サンプリング信
号で変換後のディジタル重畳信号中の試験信号の実効値
に基づき入力回路の異常を判定するので、次の顕著な効
果を奏する。
【００３５】（イ）トランスデューサの入力回路の性能
劣化等を連続的に且つ高精度で監視できるので、トラン
スデューサの信頼性向上に寄与できる。 （ロ）Ａ／Ｄ変換器のサンプリング信号の時計及びディ
ジタル試験信号の時計を完全に一致させるので、両時計
の不一致に起因する実効値の演算誤差の発生を避け、入
力回路監視の高精度化を実現できる。 （ハ）サンプリング信号の周波数を精確に試験周波数の
Ｍ倍とすることができるので、簡単な演算処理による精
確な試験信号実効値の算出が可能である。 （ニ）ＣＰＵクロックの回路に環境変化や部品劣化に伴
う精度劣化が発生した場合でも、影響を受けずに精確な
入力回路監視を継続することができる。
劣化等を連続的に且つ高精度で監視できるので、トラン
スデューサの信頼性向上に寄与できる。 （ロ）Ａ／Ｄ変換器のサンプリング信号の時計及びディ
ジタル試験信号の時計を完全に一致させるので、両時計
の不一致に起因する実効値の演算誤差の発生を避け、入
力回路監視の高精度化を実現できる。 （ハ）サンプリング信号の周波数を精確に試験周波数の
Ｍ倍とすることができるので、簡単な演算処理による精
確な試験信号実効値の算出が可能である。 （ニ）ＣＰＵクロックの回路に環境変化や部品劣化に伴
う精度劣化が発生した場合でも、影響を受けずに精確な
入力回路監視を継続することができる。
【００３６】（ホ）試験信号の周波数を入力信号の所定
周波数のＮ倍（Ｎは自然数）とは異なるものとすること
により、入力信号がＮ次高調波を含む場合でも、そのＮ
次高調波の影響を避けつつ入力回路の高精度な連続監視
を行なうことができる。 （ヘ）複数の入力回路を設けて各入力回路を連続的に監
視できるので、従来の１台／１計測型のトランスデュー
サに比し、収容面積の大幅な縮小が可能である。 （ト）電力系統の各相の電圧量及び電流量を入力信号に
含め、ディジタル演算処理で必要な各種計測データを算
出することにより、いわば最小の入力信号から多数の計
測データを求めるマルチトランスデューサが実現でき
る。 （チ）入力信号と試験信号との切替作業が不要となるの
で、アナログ入力回路の点検操作の手間と労力が著しく
削減できる。 （リ）入力信号と試験信号との切替装置が不要であり、
可動部のない入力回路監視装置とすることができる。
周波数のＮ倍（Ｎは自然数）とは異なるものとすること
により、入力信号がＮ次高調波を含む場合でも、そのＮ
次高調波の影響を避けつつ入力回路の高精度な連続監視
を行なうことができる。 （ヘ）複数の入力回路を設けて各入力回路を連続的に監
視できるので、従来の１台／１計測型のトランスデュー
サに比し、収容面積の大幅な縮小が可能である。 （ト）電力系統の各相の電圧量及び電流量を入力信号に
含め、ディジタル演算処理で必要な各種計測データを算
出することにより、いわば最小の入力信号から多数の計
測データを求めるマルチトランスデューサが実現でき
る。 （チ）入力信号と試験信号との切替作業が不要となるの
で、アナログ入力回路の点検操作の手間と労力が著しく
削減できる。 （リ）入力信号と試験信号との切替装置が不要であり、
可動部のない入力回路監視装置とすることができる。
【図１】は、本発明の一実施例のブロック図である。
【図２】は、本発明の他の実施例のブロック図である。
【図３】は、本発明の更に他の実施例のブロック図であ
る。
る。
【図４】は、従来のアナログ入力回路監視装置の一例の
ブロック図である。
ブロック図である。
【図５】は、従来の切替式のアナログ入力回路監視装置
のブロック図である。
のブロック図である。
１…入力端子 ２…入力回路
３…試験信号重畳回路 ４…アナログフィルタ
５…Ａ／Ｄ変換器 ６…入力信号分離部
７…入力信号演算部 ８…出力部
９…試験信号分離部 10…ＣＰＵクロック
11…試験信号発生部 12…正弦波整形回路
13…サンプリング信号発生部
14…第一実効値演算部 15…試験信号分離部
16…実効値演算部 17…第二実効値演算部
18…入力回路異常判定部 19…乗算器
20…余弦波発生器 21…正弦波発生器
22…ディジタルフィルタ 23…実効値演算器
24…試験周波数記憶部
25…ディジタル矩形波信号発生部
26…正弦波波形整形回路 27…実効値演算器
28…サンプリングホールド回路
30…入力／試験信号切替装置
31…入力信号スイッチ 32…試験信号スイッチ
33…試験信号源 34…アナログフィルタ
35…Ａ／Ｄ変換器 36…ディジタルフィルタ
37…入力信号演算部 38…出力部
39…入力回路異常判定部 40…入力回路監視型トラン
スデューサ
スデューサ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開2000−76579（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28 - 31/3193
G01R 31/00
H03M 1/10
Claims (7)
- 【請求項１】所定周波数のアナログ入力信号をＡ／Ｄ変
換器によりディジタル信号に変換する入力回路を有する
ＣＰＵクロック付きトランスデューサにおいて、前記Ｃ
ＰＵクロック信号の分周により前記所定周波数とは異な
る試験周波数のディジタル試験信号を生成する試験信号
発生部、前記ディジタル試験信号をアナログ試験信号に
変換する正弦波波形整形回路、前記アナログ試験信号を
前記アナログ入力信号に連続的に重畳する試験信号重畳
部、前記ＣＰＵクロック信号の分周により前記試験周波
数の２倍以上の周波数の前記Ａ／Ｄ変換器用サンプリン
グ信号を生成するサンプリング信号発生部、前記重畳部
の出力の前記入力回路による変換後のディジタル重畳信
号中の試験信号の実効値を求める第一実効値演算部、前
記アナログ試験信号の前記Ａ／Ｄ変換器による変換後の
ディジタル試験信号の実効値を求める第二実効値演算
部、及び前記第一及び第二実効値演算部の出力の比較に
より前記入力回路の異常を判定する判定部を備えてなる
入力回路監視型トランスデューサ。 - 【請求項２】請求項１のトランスデューサにおいて、前
記サンプリング信号発生部により前記試験周波数のＭ倍
周波数（Ｍは２以上の自然数）のサンプリング信号を生
成し、前記第二実効値演算部により前記ディジタル試験
信号の連続したＭ個の二乗平均から当該試験信号の実効
値を算出してなる入力回路監視型トランスデューサ。 - 【請求項３】請求項２のトランスデューサにおいて、前
記第一実効値演算部に、前記ディジタル重畳信号から試
験信号成分を分離する試験信号分離部と、分離後の試験
信号の連続したＭ個の二乗平均から当該分離後の試験信
号の実効値を算出する演算部とを設けてなる入力回路監
視型トランスデューサ。 - 【請求項４】請求項１又は２のトランスデューサにおい
て、前記第一実効値演算部に、前記ディジタル重畳信号
と前記ディジタル試験信号の正弦（sin）成分との積を
求める第一乗算部、前記ディジタル重畳信号と前記ディ
ジタル試験信号の余弦（cos）成分との積を求める第二
乗算部、及び前記第一及び第二乗算器の出力から前記デ
ィジタル重畳信号中の試験信号の実効値を求める演算部
を設けてなる入力回路監視型トランスデューサ。 - 【請求項５】請求項１から４の何れかのトランスデュー
サにおいて、前記試験信号発生部により、前記所定周波
数のＮ倍（Ｎは自然数）とは異なる試験周波数のディジ
タル信号を生成してなる入力回路監視型トランスデュー
サ。 - 【請求項６】請求項１から５の何れかのトランスデュー
サにおいて、複数の前記アナログ信号をそれぞれディジ
タル信号に変換する複数の入力回路、及び前記複数の入
力回路に対応して設けた前記試験信号重畳部と第一実効
値演算部との複数対を設け、前記Ａ／Ｄ変換器に、前記
複数の重畳部の出力を前記サンプリング信号に応じてサ
ンプリングする複数のサンプルホールド回路と、各サン
プルホールド回路の出力を前記Ａ／Ｄ変換器へ選択的に
入力する入力選択部と、前記入力選択部の選択に連動し
て前記Ａ／Ｄ変換器による変換後のディジタル重畳信号
を前記重畳部に対応する第一実効値演算部へ出力する出
力選択部とを設けてなる入力回路監視型トランスデュー
サ。 - 【請求項７】請求項６のトランスデューサにおいて、前
記入力信号に電気系統の電圧量及び電力量のアナログ計
測信号を含め、前記ディジタル重畳信号から入力信号成
分を分離するディジタルフィルタと、分離後の電圧量及
び電力量のディジタル入力信号に基づき電力系統の遠隔
監視用計測データを算出する演算処理部と、算出した計
測データを遠隔監視所へ伝送する出力部とを設けてなる
入力回路監視型トランスデューサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306231A JP3495726B2 (ja) | 2001-10-02 | 2001-10-02 | 入力回路監視型トランスデューサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306231A JP3495726B2 (ja) | 2001-10-02 | 2001-10-02 | 入力回路監視型トランスデューサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114266A JP2003114266A (ja) | 2003-04-18 |
| JP3495726B2 true JP3495726B2 (ja) | 2004-02-09 |
Family
ID=19125902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001306231A Expired - Lifetime JP3495726B2 (ja) | 2001-10-02 | 2001-10-02 | 入力回路監視型トランスデューサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495726B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103713270A (zh) * | 2013-10-31 | 2014-04-09 | 江苏绿扬电子仪器集团有限公司 | 针对逻辑分析仪前向通道的测试装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4522119B2 (ja) * | 2004-03-24 | 2010-08-11 | 中国電力株式会社 | オシロ装置試験方法 |
| DE102005030276A1 (de) * | 2005-06-21 | 2006-12-28 | Pilz Gmbh & Co. Kg | Sicherheitsschaltvorrichtung und Verfahren zum sicheren Abschalten eines Verbrauchers in einer automatisiert arbeitenden Anlage |
| JP5571486B2 (ja) * | 2010-07-14 | 2014-08-13 | 矢崎総業株式会社 | 組電池の電圧検出装置 |
| CN105203979A (zh) * | 2015-09-08 | 2015-12-30 | 江苏绿扬电子仪器集团有限公司 | 一种静电测向系统 |
| JP2019152632A (ja) * | 2018-03-06 | 2019-09-12 | 中部精機株式会社 | 常時診断機能付き検電器 |
| DE102018008109A1 (de) * | 2018-10-12 | 2020-04-16 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Sicherheitsschaltung und verfahren zum testen einer sicherheitsschaltung in einer automatisierungsanlage |
| JP2022134489A (ja) * | 2021-03-03 | 2022-09-15 | オムロン株式会社 | アナログ入力ユニット、およびアナログ入力ユニットの制御方法 |
-
2001
- 2001-10-02 JP JP2001306231A patent/JP3495726B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103713270A (zh) * | 2013-10-31 | 2014-04-09 | 江苏绿扬电子仪器集团有限公司 | 针对逻辑分析仪前向通道的测试装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003114266A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4727514B2 (ja) | 電力量計 | |
| JP3495726B2 (ja) | 入力回路監視型トランスデューサ | |
| JP2017058176A (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| JP4707161B2 (ja) | 交流電力測定装置及びプログラム | |
| JP2950818B1 (ja) | アナログ入力回路監視装置 | |
| US20050171992A1 (en) | Signal processing apparatus, and voltage or current measurer utilizing the same | |
| JP2011160497A (ja) | ディジタル保護制御装置およびその異常検出方法 | |
| JPH0379932B2 (ja) | ||
| JP7009025B2 (ja) | 電圧測定装置、電圧測定方法 | |
| JP6971819B2 (ja) | ディジタル保護制御装置 | |
| JP2000209767A (ja) | デジタル形保護制御装置のアナログ入力部監視装置 | |
| AU607356B2 (en) | Detector of quantity of electricity | |
| JP6778515B2 (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| JPH0398418A (ja) | ディジタル保護継電器の監視装置 | |
| JP3414921B2 (ja) | 保護継電装置 | |
| JPH09168226A (ja) | 保護継電装置 | |
| KR20050078950A (ko) | 혼합된 노이즈 신호에 강인한 임피던스 유효치 측정방법 | |
| WO2024219311A1 (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| JPH1094157A (ja) | ディジタル保護継電器 | |
| JP2017203726A (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| JPH01286721A (ja) | デイジタル保護継電装置の入力回路及びデイジタル保護継電装置の入力回路の点検方法、並びにこの入力回路を有するデイジタル保護継電装置 | |
| JP2009002758A (ja) | インピーダンス測定装置 | |
| JP2022034824A (ja) | ディジタル保護制御装置及びディジタル保護制御装置の監視方法 | |
| JP2001183397A (ja) | ディジタルフィルタを用いたレベル測定方法 | |
| RU2145420C1 (ru) | Система контроля изоляции высоковольтных вводов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3495726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |