CN103713270A

CN103713270A - 针对逻辑分析仪前向通道的测试装置

Info

Publication number: CN103713270A
Application number: CN201310534704.2A
Authority: CN
Inventors: 宋云衢; 吕华平
Original assignee: JIANGSU LVYANG ELECTRONIC INSTRUMENT GROUP CO Ltd
Current assignee: JIANGSU LVYANG ELECTRONIC INSTRUMENT GROUP CO Ltd
Priority date: 2013-10-31
Filing date: 2013-10-31
Publication date: 2014-04-09

Abstract

本发明涉及前向通道测量技术领域，尤其涉及一种针对逻辑分析仪前向通道的信号测试装置。本发明的针对逻辑分析仪定时分析的采样装置，包括信号衰减模块、运放U1、比较器U2、电平转换器U3、运放U4、门限电路和逻辑前向通道电路，信号衰减模块连接运放U1，比较器U2分别连接运放U1、电平转换器U3、运放U4，运放U4分别连接门限电路和逻辑前向通道电路。其提高了分析仪器性能。

Description

针对逻辑分析仪前向通道的测试装置

技术领域

本发明涉及前向通道测量技术领域，尤其涉及一种针对逻辑分析仪前向通道的信号测试装置。

背景技术

随着数字系统的速度和复杂性的提高，测试中对速度和功能有更高更完善的要求。作为连接被测系统与数字逻辑信号采集电路的逻辑探头（前向通道）发挥着日益明显的重要作用。如果这一物理连接电路不能对被测信号进行无失真的获取传输，继而导致分析仪采集到的信号劣化，那么即便分析仪内部的触发、存储和分析等功能技术指标再强大也是没有用的。在许多实际情况下，逻辑探头更直接成为逻辑分析仪性能提升的瓶颈。

发明内容

本发明的技术效果能够克服上述缺陷，提供一种针对逻辑分析仪前向通道的测试装置，其提高了分析仪器性能。

为实现上述目的，本发明采用如下技术方案：其包括信号衰减模块、运放U1、比较器U2、电平转换器U3、运放U4、门限电路和逻辑前向通道电路，信号衰减模块连接运放U1，比较器U2分别连接运放U1、电平转换器U3、运放U4，运放U4分别连接门限电路和逻辑前向通道电路。

所述的运放U1采用TSH31型号。所述的比较器U2采用ADCMP561型号。所述的电平转换器U3采用DS90LV001TM型号。所述的运放U4采用OP07型号。信号衰减模块包括电阻R1与电容C1并联组成的阻抗Z1，以及电阻R2与电容C2并联组成的阻抗Z2。

前向通道处理探头电缆传来的被测信号，并把它转成二进制形式送到后级处理。前向通道中含有1路时钟通道和16路数据通道，各通道在电路上完全相同，为适应检测不同电平标准（TTL、ECL、CMOS等）的数字系统的需要，二进制转换电路的门限电平有一个可调范围，一般是－5V～＋5V。通道内的高速电压比较器把被检测信号与门限电平进行比较，以判断逻辑电平是“1”还是“0”。任何高于门限电平的输入电压被记录为逻辑高，即逻辑“1”；任何低于门限电平的输入电压被记录为逻辑低，即逻辑“0”。

附图说明

图1为本发明的电路原理图；

图2为本发明的信号衰减模块电路原理图；

图3为逻辑前向通道电路原理图；

图4为门限电路原理图；

图5为图4中TLC5620的D/A转换器操作时序图。

具体实施方式

本发明的针对逻辑分析仪定时分析的采样装置，包括信号衰减模块、运放U1、比较器U2、电平转换器U3、运放U4、门限电路和逻辑前向通道电路，信号衰减模块连接运放U1，比较器U2分别连接运放U1、电平转换器U3、运放U4，运放U4分别连接门限电路和逻辑前向通道电路。所述的运放U1采用TSH31型号。所述的比较器U2采用ADCMP561型号。所述的电平转换器U3采用DS90LV001TM型号。所述的运放U4采用OP07型号。信号衰减模块包括电阻R1与电容C1并联组成的阻抗Z1，以及电阻R2与电容C2并联组成的阻抗Z2。

信号衰减网络的设计：通道前端的有一个RC网络，它和由探头电缆上的输入电容、电阻形成的RC网络组成一个具有频率补偿的RC型衰减器，当两个RC网络的乘积相等时，衰减器的衰减比和频率无关，这样就可获得良好的高频补偿。

衰减网络用以减小输入信号的幅度，同时针对输入信号的频率变化改善传输频率响应。通常衰减器采用典型的RC分压电路，使得在高频信号传输时，不会因为电阻、电容的ESR、ESL特性使得信号传输失真畸变，原理如图2所示。下面作简要计算分析。

设R₁与C₁的并联阻抗为Z₁，R₂与C₂的并联阻抗为Z₂，如式1-1与1-2。

Z_{1} = \frac{\frac{1}{jw C_{1}} \times R_{1}}{\frac{1}{jw C_{1}} + R_{1}} = \frac{R_{1}}{1 + jw C_{1} R_{1}} - - - (1 - 1)

Z_{2} = \frac{\frac{1}{jw C_{2}} \times R_{2}}{\frac{1}{jw C_{2}} + R_{2}} = \frac{R_{2}}{1 + jw C_{2} R_{2}} - - - (1 - 2)

则输入信号通过衰减网络的衰减比k如式1-3。

k = \frac{Z_{2}}{Z_{1} + Z_{2}} = \frac{R_{2} \times (1 + jw C_{1} R_{1})}{R_{1} \times (1 + jw C_{2} R_{2}) + R_{2} \times (1 + jw C_{1} R_{1})} - - - (1 - 3)

显然当输入信号频率较低时，衰减比就为简单的电阻分压比k₀，如式1-4。

k_{0} = \frac{R_{2}}{R_{1} + R_{2}} - - - (1 - 4)

当中频段信号输入时，衰减网络此时若满足式1-5和1-6。

\begin{matrix} \frac{k_{0}}{k} = \frac{R_{2}}{R_{1} + R_{2}} \times \frac{R_{1} (1 + jw C_{2} R_{2}) + R_{2} (1 + jw C_{1} R_{1})}{R_{2} (1 + jw C_{1} R_{1})} & (1 - 5) \\ = \frac{1}{R_{1} {+ R}_{2}} \times (R_{2} + R_{1} \times \frac{1 + jw C_{2} R_{2}}{1 + jw C_{1} R_{1}}) = 1 & (1 - 6) \end{matrix}

得到，

当且仅当C₁R₁＝C₂R₂时，使得衰减比

即衰减分压比仍由电阻来决定，而与频率无关。

这表明了在输入信号的频率发生变化时，有可能通过调节电阻电容的数值使得衰减比k在较宽的频率范围内仍维持恒定，保证衰减电路增益平坦度。

当高频信号输入通过时，需要在C₂和R₂并接电容C₃，对高频信号进行补偿。如图4。调试中可以加载方波信号来检测C₃大小是否合适。通过调节C₃的大小来避免出现如图3中所示的欠补偿或过补偿现象，R₁两端的测试信号应当仅仅是幅度减小的正确补偿波形。

阻抗变换电路的实现：衰减后的信号送到由TSH31构成的跟随器，这里跟随器起到阻抗转换作用。TSH31是一款成本低通带宽的单运放器件，采用±5V供电，具有280MHz的增益带宽积。适用于要求高速率、输入阻抗高的场合，整个逻辑前向通道的电路如图4所示。

信号经阻抗变化后送到高速比较器进行二进制转换，一般单端I/O标准的LVTTL和LVCOMS电平驱动器输出摆幅较大，在电平翻转过程中瞬态电流比较大，这种瞬时的大电流容易给系统引入噪声。而且LVTTL/LVCOMS驱动器的动态功耗随着时钟频率的增加而急剧增加，所以时钟频率在150MHz以上的系统，就比较少采用这种I/O标准。由于信号采集通道设计的输入信号频率最高达100MHz，因此对LVDS比较器的一些器件性能都有严格要求，如输入带宽、延时特性和上升下降时间等等。下面通过计算上升时间和压摆率指标来选取比较器。取输入端的信号频率为100MHz，稳态值为1.5V。

上升时间的估算值：

Tr=1/(p*BW)(us)=3.18ns （3-1）

由上升时间可以求的压摆率：

SR=Vin(10%-90%)/Tr=1.5*80%/3.18(V/ns)=0.4V/ns （3-2）

根据上述两个参数指标，我们选择了输出LVPECL差分电平的高速比较器ADCMP561，其传输时延仅为700ps，传输带宽1.5GHz。LVPECL电平的输出结构是一对射极跟随器，特点是速度快，输出阻抗小，驱动能力强，但是直流电流较大。

由于数据采集模块需要LVDS（Low Voltage Differential Signaling，低压差分信号）电平信号，因此需要把比较器输出的LVPECL电平信号转换为LVDS电平的信号，我们采用LVPECL－LVDS电平转换器DS90LV001TM来实现。

LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅，LVDS接收端必须接一个100Ω的匹配电阻。LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV的电压。差分电平信号两根走线的电流方向相反，因此两者产生的电磁场相互抵消，向外辐射的电磁波更少，也就减少了EMI。同样也减少了对参考平面的依赖，能够抵消共模噪声的干扰，提高了通道的抗干扰性能。且差分信号摆幅很小，LVDS电平摆幅才有350mv，大大提高了传输数率。

门限电路的设计：门限电路由D/A转换器和衰减网络组成，D/A转换器采用TLC5620，它是8位4路模拟输出的电压型D/A转换器，输出电压范围可选为1或2倍参考电压，我们选择的参考电压是由LM336构成的2.5V基准电压。一路D/A输出驱动8个数据通道的比较器，为了避免各个通道相互干扰，在每个比较器反相端都接入一个由OP07构成的跟随器，以相互隔离。D/A转换器通过3线串行接口和控制器连接，其接口时序图如图5所示。数据在CLK下降沿输入D/A寄存器，先输入通道选择位A1A0，接着是电压范围选择位RNG，‘1’表示电压范围是2倍参考电压，‘0’表示电压范围是1倍参考电压。然后就是8位有效数据，高位在前。数据写完后，LOAD拉低，此时所选择通道的模拟输出电压更新。

本设计中TLC5620输出电压范围是0～5V，当为了适应检测不同逻辑系列，比较器的参考电平范围要求是－5V～＋5V，所以需要一个电压调整的电路。我们采取的办法是在TLC5620的模拟电压输出端叠加了一个－2.5V的电压。

Claims

1.一种针对逻辑分析仪定时分析的采样装置，其特征在于，包括信号衰减模块、运放U1、比较器U2、电平转换器U3、运放U4、门限电路和逻辑前向通道电路，信号衰减模块连接运放U1，比较器U2分别连接运放U1、电平转换器U3、运放U4，运放U4分别连接门限电路和逻辑前向通道电路。

2.根据权利要求1所述的针对逻辑分析仪定时分析的采样装置，其特征在于，所述的运放U1采用TSH31型号。

3.根据权利要求1所述的针对逻辑分析仪定时分析的采样装置，其特征在于，所述的比较器U2采用ADCMP561型号。

4.根据权利要求1所述的针对逻辑分析仪定时分析的采样装置，其特征在于，所述的电平转换器U3采用DS90LV001TM型号。

5.根据权利要求1所述的针对逻辑分析仪定时分析的采样装置，其特征在于，所述的运放U4采用OP07型号。

6.根据权利要求1所述的针对逻辑分析仪定时分析的采样装置，其特征在于，信号衰减模块包括电阻R1与电容C1并联组成的阻抗Z1，以及电阻R2与电容C2并联组成的阻抗Z2。