CN204556766U - Lvds开短路检测装置 - Google Patents

Abstract

本实用新型涉及LVDS检测技术领域，尤其涉及一种LVDS开短路检测装置，它包括LVDS发送器、LVDS接收器和用于连接LVDS发送器与LVDS接收器的LVDS互联器，还包括逻辑检测电路，所述LVDS发送器输出端连接有比较器，所述比较器的正向输入端与LVDS发送器P端连接，所述比较器的反向输入端与LVDS发送器N端连接，所述比较器的输出端与逻辑检测电路连接。本实用新型吸取了传统LVDS互联器开路检测的优点，同时也能通过简单的外围电路实现LVDS的短路检测，省去了复杂的软硬件开发设计，操作简单，成本低廉，检测正确性及检测效率很高；另外，本实用新型的电路不会对LVDS信号的正常传输产生影响。

Description

LVDS开短路检测装置

技术领域

本实用新型涉及LVDS检测技术领域，尤其涉及一种LVDS开短路检测装置。

背景技术

LVDS(Low-Voltage Differential Signaling低压差分信号)是一种低摆幅的差分信号技术。它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。LVDS信号传输一般由3部分组成：LVDS发送器、LVDS互联器、LVDS接收器。LVDS发送器由一个驱动差分线对的电流源组成，通常为3.5mA；LVDS互联器包括PCB走线以及终端电阻，通常为100、120欧姆；LVDS接收器具有很高的输入阻抗，所以，电流源的电流基本都从终端电阻上流过，即在接收器上产生±350mV的电压。

目前比较常用的LVDS开短路检测方法是在LVDS发送器的P端(即正端)发送伪码，然后再LVDS发送器的N端(即负端)接收，将发送数据与接收数据对比，来判断LVDS是否存在开路情况。这种方法的优点是非常简单，无需额外的硬件电路，仅仅通过软件代码，即可完成开路检测功能；但它的缺点也很明显，无法检测短路情况。

另外一种新的检测方法采用ADC来对差分线对的P端和N端采集电压值，与预判电压值进行比较，来判断LVDS的开短路状态。这种方法的优点是能实现开短路检测，缺点是：软硬件设计复杂，需要进行ADC、MCU的软硬件设计。

实用新型内容

为解决上述技术问题，本实用新型提供了一种既能够检测开路、也能够检测断路且结构、操作简单的LVDS开短路检测装置。

本实用新型一种LVDS开短路检测装置的技术方案是：包括LVDS发送器、LVDS接收器和用于连接LVDS发送器与LVDS接收器的LVDS互联器，还包括逻辑检测电路，所述LVDS发送器输出端连接有比较器，所述比较器的正向输入端与LVDS发送器P端连接，所述比较器的反向输入端与LVDS发送器N端连接，所述比较器的输出端与逻辑检测电路连接。

本实用新型的有益效果是：本实用新型吸取了传统LVDS互联器开路检测的优点，同时也能通过简单的外围电路实现LVDS的短路检测，省去了复杂的软硬件开发设计，操作简单，成本低廉，检测正确性及检测效率很高；另外，本实用新型的电路不会对LVDS信号的正常传输产生影响。

附图说明

图1为本实用新型结构示意图；

图中：1—LVDS发送器，2—LVDS互联器，3—LVDS接收器，4—比较器，5—逻辑检测电路。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

如图1所示，本实用新型包括LVDS发送器1、LVDS接收器2、用于连接LVDS发送器1与LVDS接收器2的LVDS互联器3、比较器4和逻辑检测电路5。LVDS发送器1的P端与比较器4的正向输入端连接，LVDS发送器1的N端与比较器4的反向输入端连接，比较器4的输出端与逻辑检测电路5连接。其中逻辑检测电路5可以为任意能检测高低电平的电路或芯片，如FPGA，本发明不做限定。

根据该电路本实用新型的检测方法首先检测开路状况，在LVDS互联器3不存在开路状况时再检测短路状况，以确保检测结果的准确。

检测开路的方法为：在LVDS发送器1的P端发送高/低TTL电平或伪码，在LVDS发送器1的N端进行接收，将所发送的高/低TTL电平或者码值与接收到的高/低TTL电平或者码值对比，如果一致，则LVDS互联器3不存在开路情况，反之，则LVDS互联器3开路。

若LVDS互联器3存在开路，则LVDS发送器1的P端发送的信号在传输过程中会发生丢失，在LVDS发送器1的N端接收到的信号会与发送信号不一致，因此通过此种方式可以检测出LVDS互联器3是否存在开路状况。

检测断路的方法为：LVDS发送器1发送高电平(低电平)，通过逻辑检测电路5检测比较器4电平输出状况，若比较器4持续输出高电平(低电平)，则LVDS互联器3不存在短路情况，反之则说明LVDS互联器3存在短路情况。

当LVDS发送器1发送高电平时，若LVDS互联器3未发生短路，则比较器的正向输入端输入为高电平，反相输入端输入为低电平，因此比较器的输出端输出为持续的高电平；当LVDS发送器1发送低电平时，若LVDS互联器3未发生短路，则比较器的正向输入端输入为低电平，反相输入端输入为高电平，因此比较器的输出端输出为持续的低电平。而当LVDS互联器3短路时，不论LVDS发送器1发送高电平还是低电平，比较器的正向输入端和反相输入端的电平理论上应该相同，但由于实际上信号传递过程中的电流振荡，比较器的离散性等一系列不稳定因素，会导致比较器的两个输入端电平不稳定，从而导致输出电平时高时低，无法长时间维持在高电平或低电平输出状态。因此，通过此种方式可以检测出LVDS互联器3是否存在短路现象。

另外，由于本实用新型所采用的比较器为高输入电阻(MΩ级别)、低输入电容(pF级别)的高速比较器，所以不会对LVDS信号的正常传输产生影响。

以上所述，仅为本实用新型的具体实施方式，应当指出，任何熟悉本领域的技术人员在本实用新型所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (1)

1.一种LVDS开短路检测装置，包括LVDS发送器(1)、LVDS接收器(2)和用于连接LVDS发送器(1)与LVDS接收器(2)的LVDS互联器(3)，其特征在于：还包括逻辑检测电路(5)，所述LVDS发送器(1)输出端连接有比较器(4)，所述比较器(4)的正向输入端与LVDS发送器(1)P端连接，所述比较器(4)的反向输入端与LVDS发送器(1)N端连接，所述比较器(4)的输出端与逻辑检测电路(5)连接。