CN102281078B

CN102281078B - 一种防输入短路的差分接收器电路

Info

Publication number: CN102281078B
Application number: CN 201110220143
Authority: CN
Inventors: 郑陆君
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2011-08-02
Filing date: 2011-08-02
Publication date: 2013-08-21
Anticipated expiration: 2031-08-02
Also published as: CN102281078A

Abstract

本发明公开了一种防输入短路的差分接收器电路，包括一第一比较器、与该第一比较器的两个输入端分别连接的第一源跟随器和第二源跟随器，以及一接收器输出使能电路，还包括一电阻网络、第三源跟随器、第二比较器和一比较器输出信号逻辑转换电路，所述电阻网络连接外部总线和第一、第二、第三源跟随器，所述第二比较的两个输入端分别连接所述第二、第三源跟随器，所述比较器输出信号逻辑转换电路连接所述第一、第二比较器各自的输出端和所述接收器输出使能电路。本发明能在外接总线短路时正常工作，避免了可能导致的整个应用系统不能正常工作的情况，并且其增加了外接总线可用隔离变压器隔离的功能。

Description

一种防输入短路的差分接收器电路

技术领域

本发明涉及数据通信接口电路，尤其涉及一种防输入短路的差分接收器电路。

背景技术

目前，差分信号传输应用广泛，以EIA RS-485标准(串行接口标准)为例，其采用平衡式发送、差分式接收的数据收发器来驱动总线。因此具有抑制共模干扰的能力，加上接收器具有高的灵敏度，能检测低达200mV的电压(当总线输入差分信号A’-B’≥+0.2V，接收器输出为“1”；当A’-B’≤-0.2V，接收器输出为“0”)，故传输信号能在千米以外得到恢复。因为RS-485的远距离、多节点(标准32个，可多达512个)以及一对双绞线就能实现多站联网，传输线成本低的特性，使得EIA RS-485成为工业应用中数据传输的首选标准。

请参阅图1，图1为现有技术的差分接收器电路实现原理图。其中，端口A’、B’为差分信号输入端，端口

为接收使能端，端口Ro’为差分接收器电路输出端(Ua’、Ub’和C’为中间信号)。

外接总线上的信号(A’、B’)分别通过源跟随器1’、源跟随器2’转换成信号Ua’、Ub’(源跟随器起对信号进行电平转移和电压缓冲器的作用)，再进入到高输入灵敏度的比较器CMP，得到“1”或“0”电平的逻辑信号C’。若此时接收使能信号

有效(“0”)，则：

(1)当输入信号A’-B’≥+0.2V时：信号C’为“1”，从而信号C’后级的与非门(NAND1)输出“0”，或非门(NOR1)输出“0”，PMOS管打开，NMOS管关闭，得到Ro’输出为“1”；

(2)当输入信号A’-B’≤-0.2V时：信号C’为“0”，从而信号C’后级的与非门(NAND1)输出“1”，或非门(NOR1)输出“1”，PMOS管关闭，NMOS管打开，得到Ro’输出为“0”。

(3)当A’-B’＝0时：即外接总线上的信号(A’、B’)短路状态，电路接收输出结果Ro’不确定。

现有技术的差分接收器电路的输入/输出关系如下(表1)：

表1

综上，现有技术的差分接收器电路主要存在以下缺点：

a)总线输入信号(A’、B’)短路时，由于接收器输出状态不确定，可能使某些数据通信接收系统出现严重错误，从而可能导致整个系统工作不正常。

b)某些数据通信应用中，为了提高系统抗干扰能力，增加数据通信的可靠性，可能需要数据通信总线用隔离变压器隔离。在这种应用中，总线空闲时，由于输入信号电平不变化，对变压器绕组来说，直流输入相当于短路，也就是相当于A’-B’＝0的状态。这和第a)种情况一样，此差分接收器电路也不能正确工作。

发明内容

本发明的目的在于克服现有技术的缺陷而提供一种防输入短路的差分接收器电路，它能在外接总线短路时正常工作，避免了可能导致的整个应用系统不能正常工作的情况，并且其增加了外接总线可用隔离变压器隔离的功能。

实现上述目的的技术方案是：

一种防输入短路的差分接收器电路，包括一第一比较器、与该第一比较器的两个输入端分别连接的第一源跟随器和第二源跟随器，以及一接收器输出使能电路，还包括一电阻网络、第三源跟随器、第二比较器和一比较器输出信号逻辑转换电路，其中：

电阻网络，分别连接所述第一、第二、第三源跟随器，接收外部的差分信号，输出三个信号并分别发送至所述第一、第二、第三源跟随器；

第一、第二、第三源跟随器，分别将接收自所述电阻网络的信号转换为三个电压信号并输出；

第一比较器，接收所述第一、第二源跟随器的电压信号，输出第一逻辑信号；

第二比较器，其的两个输入端分别连接所述第二、第三源跟随器，其接收第二、第三源跟随器的电压信号，输出第二逻辑信号；

比较器输出信号逻辑转换电路，连接所述第一、第二比较器各自的输出端和所述接收器输出使能电路，其接收所述第一、第二逻辑信号，输出第三逻辑信号至所述接收器输出使能电路。

上述的防输入短路的差分接收器电路，其中，所述电阻网络包括依次串联在一供电电源和地之间的第一、第二、第三、第四、第五、第六电阻，其中：

第一、第二电阻间的结点连接所述第三源跟随器；第二、第三电阻间的结点连接一外部总线；第三、第四电阻间的结点连接第二源跟随器；第四、第五电阻间的结点连接另一外部总线；第五、第六电阻间的结点连接第一源跟随器。

上述的防输入短路的差分接收器电路，其中，所述比较器输出信号逻辑转换电路包括依次连接的第三反相器、一与门和第二与非门，其中：

所述第三反相器的输入端连接所述第二比较器的输出端；

所述与门的输入端和所述第二与非门的输入端分别连接所述第一比较器的输出端。

上述的防输入短路的差分接收器电路，其中，所述接收器输出使能电路包括一接收使能端和一差分接收器电路输出端，还包括依次串联在所述接收使能端和差分接收器电路输出端之间的第一反相器、第二反相器、一或非门和一NMOS管，以及依次串联在所述第一反相器的输出端和所述差分接收器电路输出端之间的第一与非门和一PMOS管，其中：

所述或非门和第一与非门各自的输入端连接所述比较器输出信号逻辑转换电路的输出端；

PMOS管的源极接一供电电源，栅极连接所述第一与非门的输出端，漏极连接所述差分接收器电路输出端；

NMOS管的源极接地，栅极连接所述或非门的输出端，漏极连接所述差分接收器电路输出端。

上述的防输入短路的差分接收器电路，其中，所述第一电阻为29千欧姆；第二、第五电阻均为2千欧姆；第三、第四、第六电阻均为13.5千欧姆。

上述的防输入短路的差分接收器电路，其中，所述第一源跟随器连接所述第一比较器的同向输入端；所述第二源跟随器分别连接所述第一比较器的反相输入端和所述第二比较器的同向输入端；所述第三源跟随器连接所述第二比较器的反相输入端。

本发明的有益效果是：本发明通过对现有技术差分接收器电路的改进，能够防止由于外接总线输入短路，可能导致的整个应用系统不能正常工作的情况；同时本发明增加了外接的数据通信总线可用隔离变压器隔离的功能，从而本发明既可以在传统应用领域作普通差分接收器电路使用，也可在需要总线隔离的特殊应用领域使用，进一步提高了系统数据通信的可靠性。

附图说明

图1是现有技术的差分接收器电路的电路原理图；

图2是本发明的防输入短路的差分接收器电路的第一部分的电路原理图；

图3是本发明的防输入短路的差分接收器电路的第二部分(接收器输出使能电路)的电路原理图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图2至图3，本发明的一种防输入短路的差分接收器电路，包括第一比较器51、与第一比较器51的同向输入端、反相输入端分别连接的第一源跟随器21和第二源跟随器22，以及一接收器输出使能电路4，还包括一电阻网络1、第三源跟随器23、第二比较器52和一比较器输出信号逻辑转换电路3，其中：

电阻网络1，分别连接第一、第二、第三源跟随器(21、22、23)，接收外部的差分信号(A、B)，输出三个信号并分别发送至第一、第二、第三源跟随器(21、22、23)；

第一、第二、第三源跟随器(21、22、23)，分别将接收自电阻网络1的信号转换为三个电压信号(Ua、Uc、Ub)并输出；

第一比较器51，接收第一、第二源跟随器(21、22)的电压信号(Ua、Uc)，输出第一逻辑信号C1；

第二比较器52，其的同向输入端、反相输入端分别连接第二、第三源跟随器(22、23)，其接收第二、第三源跟随器(22、23)的电压信号(Uc、Ub)，输出第二逻辑信号C2；

比较器输出信号逻辑转换电路3，连接第一、第二比较器(51、52)各自的输出端和接收器输出使能电路4，其接收第一、第二逻辑信号(C1、C2)，输出第三逻辑信号C至接收器输出使能电路4。

本实施例中，端口(A、B)为差分信号输入端，端口

为接收使能端，端口Ro为差分接收器电路输出端。

具体地说，电阻网络1包括依次串联在一供电电源Vcc和地之间的第一至第六电阻(R1-R6)，其中：

第一、第二电阻(R1、R2)间的结点连接第三源跟随器23；第二、第三电阻(R2、R3)间的结点连接一外部总线(该外部总线输出A信号)；第三、第四电阻(R3、R4)间的结点连接第二源跟随器22；第四、第五电阻(R4、R5)间的结点连接另一外部总线(该外部总线输出B信号)；第五、第六电阻(R5、R6)间的结点连接第一源跟随器21。

具体地说，比较器输出信号逻辑转换电路3包括依次连接的第三反相器INV3、一与门AND1和第二与非门NAND2，其中：

第三反相器INV3的输入端连接第二比较器52的输出端；

与门AND1的输入端和第二与非门NAND2的输入端分别连接第一比较器51的输出端。

具体地说，接收器输出使能电路4包括依次串联在接收使能端

和差分接收器电路输出端Ro之间的第一反相器INV1、第二反相器INV2、一或非门NOR1和一NMOS管，以及依次串联在第一反相器INV1的输出端和差分接收器电路输出端Ro之间的第一与非门NAND1和一PMOS管，其中：

或非门NOR1和第一与非门NAND1各自的输入端连接比较器输出信号逻辑转换电路3的输出端；

PMOS管的源极接供电电源Vcc，栅极连接第一与非门NAND1的输出端，漏极连接差分接收器电路输出端Ro；

NMOS管的源极接地，栅极连接或非门NOR1的输出端，漏极连接差分接收器电路输出端Ro。

第一、第二、第三源跟随器(21、22、23)起对信号进行电平转移和电压缓冲器的作用。

在本实施例中，第一电阻R1为29千欧姆；第二、第五电阻(R2、R5)均为2千欧姆；第三、第四、第六电阻(R3、R4、R6)均为13.5千欧姆；供电电源Vcc的电压为5伏特。

此时，若接收使能信号有效(“0”)，则分为以下几种情况：

1)A、B总线输入开路时：电压信号(Ua、Ub、Uc)分别大约为0.92V、3.02V、1.97V，因此Ua＜Uc，Uc＜Ub，故第一、第二比较器(51、52)输出的第一、第二逻辑信号(C1、C2)均为“0”，最后第三逻辑信号C为“1”，则第一与非门NAND1输出“0”，或非门NOR1输出“0”，PMOS管打开，NMOS管关闭，从而RO输出为“1”。

2)A、B总线输入短路时：电压信号(Ua、Ub、Uc)分别大约为1.45V、1.88V、1.67V，因此Ua＜Uc，Uc＜Ub，故第一、第二比较器(51、52)输出的第一、第二逻辑信号(C1、C2)均为“0”，最后第三逻辑信号C为“1”，则第一与非门NAND1输出“0”，或非门NOR1输出“0”，PMOS管打开，NMOS管关闭，从而RO输出为“1”。

3)A-B≥+0.2V时：电压信号Ua＜Uc，Uc＜Ub，故第一、第二比较器(51、52)输出的第一、第二逻辑信号(C1、C2)均为“0”，最后第三逻辑信号C为“1”，则第一与非门NAND1输出“0”，或非门NOR1输出“0”，PMOS管打开，NMOS管关闭，从而RO输出为“1”。

4)A-B≤-0.2V时：电压信号Ua＞Uc，Uc＞Ub，故第一、第二比较器(51、52)输出的第一、第二逻辑信号(C1、C2)均为“1”，最后第三逻辑信号C为“0”，则第一与非门NAND1输出“1”，或非门NOR1输出“1”，PMOS管关闭，NMOS管打开，从而RO输出为“0”。

综上所述，本发明的防输入短路的差分接收器电路工作时输出只有“1”和“0”二种工作状态，从而避免了总线输入短路时系统不能正常工作的状况。因此也解决了总线用变压器隔离时，空闲状态总线相当于短路而使数据接收系统不能正常工作的问题，从而增加了数据通信总线可用变压器隔离功能。所以此电路既可以在传统应用领域作普通差分接收器电路使用，也可在需要总线隔离的特殊应用领域使用，进一步提高了系统数据通信的可靠性。

以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims

1.一种防输入短路的差分接收器电路，包括一第一比较器、与该第一比较器的两个输入端分别连接的第一源跟随器和第二源跟随器，以及一接收器输出使能电路，其特征在于，所述差分接收器电路还包括一电阻网络、第三源跟随器、第二比较器和一比较器输出信号逻辑转换电路，其中：

第二比较器，其两个输入端分别连接所述第二、第三源跟随器，其接收第二、第三源跟随器的电压信号，输出第二逻辑信号；

比较器输出信号逻辑转换电路，连接所述第一、第二比较器各自的输出端和所述接收器输出使能电路，其接收所述第一、第二逻辑信号，输出第三逻辑信号至所述接收器输出使能电路，

所述电阻网络包括依次串联在一供电电源和地之间的第一、第二、第三、第四、第五、第六电阻，其中：

第一、第二电阻间的结点连接所述第三源跟随器；第二、第三电阻间的结点连接一外部总线；第三、第四电阻间的结点连接第二源跟随器；第四、第五电阻间的结点连接另一外部总线；第五、第六电阻间的结点连接第一源跟随器，

所述比较器输出信号逻辑转换电路包括依次连接的第三反相器、一与门和第二与非门，其中：

所述第三反相器的输入端连接所述第二比较器的输出端；

所述与门的输入端和所述第二与非门的输入端分别连接所述第一比较器的输出端，

所述接收器输出使能电路包括一接收使能端和一差分接收器电路输出端，还包括依次串联在所述接收使能端和差分接收器电路输出端之间的第一反相器、第二反相器、一或非门和一NMOS管，以及依次串联在所述第一反相器的输出端和所述差分接收器电路输出端之间的第一与非门和一PMOS管，其中：

2.根据权利要求1所述的防输入短路的差分接收器电路，其特征在于，所述第一电阻为29千欧姆；第二、第五电阻均为2千欧姆；第三、第四、第六电阻均为13.5千欧姆。

3.根据权利要求1所述的防输入短路的差分接收器电路，其特征在于，所述第一源跟随器连接所述第一比较器的同向输入端；所述第二源跟随器分别连接所述第一比较器的反相输入端和所述第二比较器的同向输入端；所述第三源跟随器连接所述第二比较器的反相输入端。