JP3479938B2 - 電流制限用回路装置 - Google Patents
電流制限用回路装置Info
- Publication number
- JP3479938B2 JP3479938B2 JP50031096A JP50031096A JP3479938B2 JP 3479938 B2 JP3479938 B2 JP 3479938B2 JP 50031096 A JP50031096 A JP 50031096A JP 50031096 A JP50031096 A JP 50031096A JP 3479938 B2 JP3479938 B2 JP 3479938B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- transistor
- field effect
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000670 limiting effect Effects 0.000 title claims abstract description 20
- 230000005669 field effect Effects 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000003071 parasitic effect Effects 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000004804 winding Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/44—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to the rate of change of electrical quantities
- H02H3/445—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to the rate of change of electrical quantities of DC quantities
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
- Direct Current Feeding And Distribution (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、請求項１に記載の電流制限用回路装置に関
する。
する。
背景技術
このタイプの回路装置はすでにDE−35 35 864−A1
で周知である。周知の回路装置の直列回路には電界効果
トランジスタのドレイン−ソース通路が配置されてい
る。電界効果トランジスタのドレイン−ソース通路と直
列に、電流センサとしての測定抵抗が接続されている。
測定抵抗のところで降下する電圧はバイポーラトランジ
スタを制御する。電界効果トランジスタのゲートは、抵
抗を経て、電界効果トランジスタをオンにするターンオ
ン電位と、バイポーラトランジスタのエミッタ−コレク
タ通路を経て、電界効果トランジスタをオフにするブロ
ッキング電位につながっている。電界効果トランジスタ
の作用により、電源電圧に接続されると流れ、コンデン
サを充電する充電電流が所定の値に制限される。
で周知である。周知の回路装置の直列回路には電界効果
トランジスタのドレイン−ソース通路が配置されてい
る。電界効果トランジスタのドレイン−ソース通路と直
列に、電流センサとしての測定抵抗が接続されている。
測定抵抗のところで降下する電圧はバイポーラトランジ
スタを制御する。電界効果トランジスタのゲートは、抵
抗を経て、電界効果トランジスタをオンにするターンオ
ン電位と、バイポーラトランジスタのエミッタ−コレク
タ通路を経て、電界効果トランジスタをオフにするブロ
ッキング電位につながっている。電界効果トランジスタ
の作用により、電源電圧に接続されると流れ、コンデン
サを充電する充電電流が所定の値に制限される。
入力または出力と並列に接続されるコンデンサを持つ
アッセンブリの場合、高い充電電流が、電圧のかかった
プラギング接続の時、またはコンデンサに電圧を加える
時に発生する。これは、特に、電源用のバッファキャパ
シタを持つアッセンブリが、運転中に、電圧を導く低イ
ンピーダンスのバスを持つプリント基板にさし込み接続
される場合である。このようなバッファキャパシタは、
特に、スイッチ方式の電源装置の入力に、または、負荷
の冗長フィーディングのために相互に並列接続されてい
る電源装置の出力に設けられることもある。
アッセンブリの場合、高い充電電流が、電圧のかかった
プラギング接続の時、またはコンデンサに電圧を加える
時に発生する。これは、特に、電源用のバッファキャパ
シタを持つアッセンブリが、運転中に、電圧を導く低イ
ンピーダンスのバスを持つプリント基板にさし込み接続
される場合である。このようなバッファキャパシタは、
特に、スイッチ方式の電源装置の入力に、または、負荷
の冗長フィーディングのために相互に並列接続されてい
る電源装置の出力に設けられることもある。
電界効果トランジスタと電流測定抵抗とを持つ電流制
限用回路装置を利用すると、稼働電圧をさし込み接続す
る際、または稼働電圧を加える際に充電電流を制限で
き、また、稼働中にも制限できる。しかし、この制限に
は、通常数マイクロセカンドの反応時間を伴う。アッセ
ンブリが稼働中に引きはずされると、さし込み接点のは
ね上がりのために、定常状態限界値の倍数に達するよう
な短い再充電電流パルスが発生する。その際、特に、隣
接アッセンブリにある通信装置が妨害されることがあ
る。
限用回路装置を利用すると、稼働電圧をさし込み接続す
る際、または稼働電圧を加える際に充電電流を制限で
き、また、稼働中にも制限できる。しかし、この制限に
は、通常数マイクロセカンドの反応時間を伴う。アッセ
ンブリが稼働中に引きはずされると、さし込み接点のは
ね上がりのために、定常状態限界値の倍数に達するよう
な短い再充電電流パルスが発生する。その際、特に、隣
接アッセンブリにある通信装置が妨害されることがあ
る。
本発明内で考察すると、電流そのものではなく電流の
立上がり速度を制限すれば上記の困難は生じないことが
明らかになった。
立上がり速度を制限すれば上記の困難は生じないことが
明らかになった。
それ故、本発明の目的は、請求項１に記載の回路装置
を電流だけではなく、電流の立上がり速度を制限するよ
うな方法で設計することである。
を電流だけではなく、電流の立上がり速度を制限するよ
うな方法で設計することである。
発明の開示
本発明に従って、回路装置は請求項１の特徴部分に記
載の方法で設計される。
載の方法で設計される。
こうした方法によって、制限作用が実際に遅延なしで
始まるので、構成要素をさし込み接続する際、または蓄
積コンデンサを有する装置の電源を入れる際に生じる瞬
時過電流に対する有効な保護がなされるという長所がも
たらされる。特に、接点はね上がり、または過電圧パル
スによって引き起こされる比較的短い連続スイッチング
操作でも、有害な瞬時過電流をもたらさないので特に有
利である。その他に、制限された立上がり速度は、電気
伝導で結ばれた回路、または空間的に隣接する回路への
干渉を低減する。それ故、この回路装置は、特に、干渉
を避けることが厳しく要求される通信機器での利用に適
している。
始まるので、構成要素をさし込み接続する際、または蓄
積コンデンサを有する装置の電源を入れる際に生じる瞬
時過電流に対する有効な保護がなされるという長所がも
たらされる。特に、接点はね上がり、または過電圧パル
スによって引き起こされる比較的短い連続スイッチング
操作でも、有害な瞬時過電流をもたらさないので特に有
利である。その他に、制限された立上がり速度は、電気
伝導で結ばれた回路、または空間的に隣接する回路への
干渉を低減する。それ故、この回路装置は、特に、干渉
を避けることが厳しく要求される通信機器での利用に適
している。
稼働中にアッセンブリが交換される際、同じプリント
基板に搭載されたアッセンブリは高充電電流によって損
傷されることはない。なぜなら電流制限用の回路装置
が、さしこみ接続と引きはずしの際の接点はね上がりが
ある間、瞬時充電電流を定義されたように制限するから
である。
基板に搭載されたアッセンブリは高充電電流によって損
傷されることはない。なぜなら電流制限用の回路装置
が、さしこみ接続と引きはずしの際の接点はね上がりが
ある間、瞬時充電電流を定義されたように制限するから
である。
その他に、この回路装置は過電流によるさし込み接点
の損傷を防ぐ。充電電流の制限によって、運転中に過電
圧になると蓄積コンデンサでの電圧上昇も確実に制限さ
れる。運転中の接続、さしこみ接続、または電圧変動の
際のバックアップヒューズの作動も有効に阻止される。
の損傷を防ぐ。充電電流の制限によって、運転中に過電
圧になると蓄積コンデンサでの電圧上昇も確実に制限さ
れる。運転中の接続、さしこみ接続、または電圧変動の
際のバックアップヒューズの作動も有効に阻止される。
US4,438,473で、電気的負荷の給電のために使われ、
短絡時に負荷電流を遮断する回路装置はすでに周知であ
る。回路装置に直列に接続され、通常稼働中に制御され
るバイポーラトランジスタは、電流センサの作用で、短
絡時にはオフ状態に変わる。電流センサは、測定抵抗に
直列におかれたインダクタを持つ測定抵抗で構成され
る。電流遮断装置として動作するこのトランジスタはフ
リップフロップによって制御されるのでバイナリで動作
する。フリップフロップの出力信号は、電流遮断装置に
なるトランジスタへの途中で、接続されている間、遅延
され、容量負荷につながる遮断装置が動作できるように
なる。入力側の過電圧に対する保護としては通常のサイ
リスタが使われる。
短絡時に負荷電流を遮断する回路装置はすでに周知であ
る。回路装置に直列に接続され、通常稼働中に制御され
るバイポーラトランジスタは、電流センサの作用で、短
絡時にはオフ状態に変わる。電流センサは、測定抵抗に
直列におかれたインダクタを持つ測定抵抗で構成され
る。電流遮断装置として動作するこのトランジスタはフ
リップフロップによって制御されるのでバイナリで動作
する。フリップフロップの出力信号は、電流遮断装置に
なるトランジスタへの途中で、接続されている間、遅延
され、容量負荷につながる遮断装置が動作できるように
なる。入力側の過電圧に対する保護としては通常のサイ
リスタが使われる。
本発明の有利な形状は請求項２から請求項10で明らか
になる。
になる。
本発明は図で示された実施例を用いて詳細に説明され
る。
る。
図面の簡単な説明
図１はｎチャネルの電界効果トランジスタ１個とnpn
トランジスタ１個とを持つ電流制限用回路装置を示す。
トランジスタ１個とを持つ電流制限用回路装置を示す。
図２は図１に従った回路装置のための電流−電圧タイ
ミング図を示す。
ミング図を示す。
図３は付加的に制御可能な電界効果トランジスタを持
つ電流制限用回路装置を示す。
つ電流制限用回路装置を示す。
図４はｐチャネル電界効果トランジスタ１個とnpnト
ランジスタ１個とを持つ電流制限用回路装置を示す。
ランジスタ１個とを持つ電流制限用回路装置を示す。
発明を実施するための最良の形態
図１に示された回路装置には、供給電圧源２と蓄積コ
ンデンサ19との間に配置され、流入電流制限と過電圧保
護の機能を同時に果たす電流制限装置が入っている。
ンデンサ19との間に配置され、流入電流制限と過電圧保
護の機能を同時に果たす電流制限装置が入っている。
電流制限用回路装置は、マルチコネクタ（図では詳細
に示さない）のさし込み接点３と４とを経て供給電圧源
２に、蓄積コンデンサ19と負荷抵抗20とによる並列回路
として図示されている電気負荷には、さし込み接点17,1
8を経て接続できる。
に示さない）のさし込み接点３と４とを経て供給電圧源
２に、蓄積コンデンサ19と負荷抵抗20とによる並列回路
として図示されている電気負荷には、さし込み接点17,1
8を経て接続できる。
蓄積コンデンサ19の一方の端部は、供給電圧源２のプ
ラス極に、さし込み接点17,3を経て接続され、もう一方
の端部は供給電圧源２のマイナス極に、さし込み接点1
8、電界効果トランジスタ12のドレイン−ソース通路、
それと直列につながっている電流センサ８、およびさし
込み接点４を経て、接続される。
ラス極に、さし込み接点17,3を経て接続され、もう一方
の端部は供給電圧源２のマイナス極に、さし込み接点1
8、電界効果トランジスタ12のドレイン−ソース通路、
それと直列につながっている電流センサ８、およびさし
込み接点４を経て、接続される。
電流センサ８は、電流測定抵抗10とそれに直列に配置
されているインダクタ９で構成される。電流センサ８と
並列に、負荷電流に関連して逆方向バイアスがかかって
いるダイオード11が配置されており、それは、インダク
タ９のためのフリーホイールダイオードとして機能す
る。
されているインダクタ９で構成される。電流センサ８と
並列に、負荷電流に関連して逆方向バイアスがかかって
いるダイオード11が配置されており、それは、インダク
タ９のためのフリーホイールダイオードとして機能す
る。
アクチュエータになる電界効果トランジスタ12のゲー
トは、一方ではバイポーラトランジスタ５のコレクタに
接続され、他方では抵抗16を経て、回路装置の直列回路
に接続されており、その抵抗は、供給電圧源２のプラス
極を負荷19と20とに接続する。ツェナー（Ｚ）ダイオー
ド７は電界効果トランジスタ12のゲート−ソース通路に
並列に接続されている。Ｚダイオード７は、電界効果ト
ランジスタ12を制御する電圧をそのツェナー電圧値に制
限するように、バイアスがかけられている。
トは、一方ではバイポーラトランジスタ５のコレクタに
接続され、他方では抵抗16を経て、回路装置の直列回路
に接続されており、その抵抗は、供給電圧源２のプラス
極を負荷19と20とに接続する。ツェナー（Ｚ）ダイオー
ド７は電界効果トランジスタ12のゲート−ソース通路に
並列に接続されている。Ｚダイオード７は、電界効果ト
ランジスタ12を制御する電圧をそのツェナー電圧値に制
限するように、バイアスがかけられている。
バイポーラトランジスタ５のエミッタは、さし込み接
点４を経て供給電圧源２のマイナス極に接続されてい
る。トランジスタ５のコレクタは電界効果トランジスタ
12のゲートに接続されている。トランジスタ５のベース
は、抵抗６を経て、電流センサ８と電界効果トランジス
タ12のソースの結合点に接続されている。
点４を経て供給電圧源２のマイナス極に接続されてい
る。トランジスタ５のコレクタは電界効果トランジスタ
12のゲートに接続されている。トランジスタ５のベース
は、抵抗６を経て、電流センサ８と電界効果トランジス
タ12のソースの結合点に接続されている。
回路装置の電流制限が有効に作用するために、給電シ
ステムで発生する高いが短い過電圧は、負荷20ではわず
かな電圧上昇しかもたらさない。この過電圧に対応する
電圧差は電界効果トランジスタ12に現われる。過電圧が
終わると回路装置は、電界効果トランジスタ12がオンに
なった通常の状態に戻る。
ステムで発生する高いが短い過電圧は、負荷20ではわず
かな電圧上昇しかもたらさない。この過電圧に対応する
電圧差は電界効果トランジスタ12に現われる。過電圧が
終わると回路装置は、電界効果トランジスタ12がオンに
なった通常の状態に戻る。
制限すべき電流J1は入力源２のプラス極から、閉じた
スイッチ１、コンデンサ19と抵抗20とで作られる並列回
路、電界効果トランジスタ12のドレイン−ソース通路お
よび電流センサ８を経て、電圧源２のマイナス極に流れ
る。
スイッチ１、コンデンサ19と抵抗20とで作られる並列回
路、電界効果トランジスタ12のドレイン−ソース通路お
よび電流センサ８を経て、電圧源２のマイナス極に流れ
る。
電流J1の立上り速度はインダクタ９によって測定さ
れ、電界効果トランジスタ12によって制限される。イン
ダクタ９の必要なインダクタンスは、制限すべき電圧と
測定電圧との比に対応して決まるが、インダクタ自身が
電流立上りを制限すべき場合に必要な値よりも少ない値
になる。
れ、電界効果トランジスタ12によって制限される。イン
ダクタ９の必要なインダクタンスは、制限すべき電圧と
測定電圧との比に対応して決まるが、インダクタ自身が
電流立上りを制限すべき場合に必要な値よりも少ない値
になる。
さし込み接点3,4,17,18が接続されスイッチ１が閉じ
ることによって、またはスイッチ１が閉じた状態でそう
した接点がさし込み接続されることによって、コンデン
サ19が供給電圧Ueへとつながる時に、充電電流J1が常に
発生する。
ることによって、またはスイッチ１が閉じた状態でそう
した接点がさし込み接続されることによって、コンデン
サ19が供給電圧Ueへとつながる時に、充電電流J1が常に
発生する。
電流制限は電界効果トランジスタ12によってなされ、
これはノーマリーオフ型ｎチャネルMOSFETであり、容量
性負荷19,20と直列に配置されている。電界効果トラン
ジスタ12は寄生キャパシタンスを持つ。ゲート−ソース
キャパシタンス13はゲートとソースの間にあり、ゲート
−ドレインキャパシタンス14はゲートとドレインの間に
あり、ソース−ドレインキャパシタンス15は電界効果ト
ランジスタ12のソースとドレインの間にある。
これはノーマリーオフ型ｎチャネルMOSFETであり、容量
性負荷19,20と直列に配置されている。電界効果トラン
ジスタ12は寄生キャパシタンスを持つ。ゲート−ソース
キャパシタンス13はゲートとソースの間にあり、ゲート
−ドレインキャパシタンス14はゲートとドレインの間に
あり、ソース−ドレインキャパシタンス15は電界効果ト
ランジスタ12のソースとドレインの間にある。
電界効果トランジスタ12は、電圧U1が印加されると、
高抵抗16を介してオンされる。Ｚダイオード７はその制
御電圧を制限し、それゆえ、電界効果トランジスタ12の
保護を行う。
高抵抗16を介してオンされる。Ｚダイオード７はその制
御電圧を制限し、それゆえ、電界効果トランジスタ12の
保護を行う。
抵抗10およびインダクタ９の巻線抵抗とは電流センサ
８の抵抗構成要素になる。場合によっては、インダクタ
９の巻線抵抗単独でこの抵抗構成要素になることもあ
る。その場合、外部抵抗10は短絡しても良い。
８の抵抗構成要素になる。場合によっては、インダクタ
９の巻線抵抗単独でこの抵抗構成要素になることもあ
る。その場合、外部抵抗10は短絡しても良い。
充電電流の立上りと充電電流それ自体によってインダ
クタ９と抵抗10とをはさんで発生する電圧が、トランジ
スタ５のベースしきい値電圧を上回る場合、トランジス
タ５はオンし、電界効果トランジスタ12をオフにし始め
る。このようにして、充電電流J1の立上りと充電電流J1
それ自体とが両方とも制限される。
クタ９と抵抗10とをはさんで発生する電圧が、トランジ
スタ５のベースしきい値電圧を上回る場合、トランジス
タ５はオンし、電界効果トランジスタ12をオフにし始め
る。このようにして、充電電流J1の立上りと充電電流J1
それ自体とが両方とも制限される。
図２は、図１に従った回路装置において、電界効果ト
ランジスタ12の寄生キャパシタンス13,14,15を考慮した
場合、電圧U1をかけた場合と接点はね上がりの場合にお
ける充電電流J1の形状を示したものである。
ランジスタ12の寄生キャパシタンス13,14,15を考慮した
場合、電圧U1をかけた場合と接点はね上がりの場合にお
ける充電電流J1の形状を示したものである。
ターンオン時点t1で電圧U1はゼロから値Ueに上がる。
この時点で放電されるコンデンサ19、および電界効果ト
ランジスタ12の寄生キャパシタンス13から15のため、イ
ンダクタ９での電圧とトランジスタ５のコレクタとエミ
ッタの間の電圧も入力部電圧Ueにはね上がる。そのため
トランジスタ５はオンになり、抵抗６を通ってベース電
流がトランジスタ５に流れ、寄生キャパシタンス13,14
を充電するための電流を受け入れ、Ｚダイオード７を経
て、寄生キャパシタンス15を充電するための電流をも受
け入れる。
この時点で放電されるコンデンサ19、および電界効果ト
ランジスタ12の寄生キャパシタンス13から15のため、イ
ンダクタ９での電圧とトランジスタ５のコレクタとエミ
ッタの間の電圧も入力部電圧Ueにはね上がる。そのため
トランジスタ５はオンになり、抵抗６を通ってベース電
流がトランジスタ５に流れ、寄生キャパシタンス13,14
を充電するための電流を受け入れ、Ｚダイオード７を経
て、寄生キャパシタンス15を充電するための電流をも受
け入れる。
抵抗６は、一方では寄生キャパシタンス13から15の急
速充電のために十分なベース電流が使用できるように、
また、他方ではトランジスタ５が過負荷とならないよう
に計算され決められる。
速充電のために十分なベース電流が使用できるように、
また、他方ではトランジスタ５が過負荷とならないよう
に計算され決められる。
インダクタ９のインダクタンスは、寄生キャパシタン
ス13から15への充電電流の主要成分がインダクタ９を通
るのではなく、トランジスタ５を通って流れるように大
きくしてある。これにより、トランジスタ５は電界効果
トランジスタ12を、そのゲートを経て確実にオフにす
る。図２では、こうした充電電流が時点t1での短いスパ
イクとして認められる。
ス13から15への充電電流の主要成分がインダクタ９を通
るのではなく、トランジスタ５を通って流れるように大
きくしてある。これにより、トランジスタ５は電界効果
トランジスタ12を、そのゲートを経て確実にオフにす
る。図２では、こうした充電電流が時点t1での短いスパ
イクとして認められる。
トランジスタ５は、寄生キャパシタンス13から15の充
電電流が減衰するとオフになる。電界効果トランジスタ
12は抵抗16を経て再びオンになり、その結果、t2の時点
で、負荷キャパシタンスを形成するコンデンサ19のため
の充電電流が流れ始める。電流J1の立上がり速度は、ト
ランジスタ５のベースしきい値電圧とインダクタ９のイ
ンダクタンスとによって制限される。時点t3から始まる
抵抗10での電圧降下は、電流J1はもう立上がらなくなる
ためトランジスタ５のベースしきい値電圧に達する。時
点t4で、コンデンサ19はほぼ充電され、充電電流J1は下
がり始める。時点t5で、コンデンサ19は完全に充電さ
れ、その結果、容量性負荷19,20の非リアクタンス抵抗2
0が受け入れる電流だけが流れる。
電電流が減衰するとオフになる。電界効果トランジスタ
12は抵抗16を経て再びオンになり、その結果、t2の時点
で、負荷キャパシタンスを形成するコンデンサ19のため
の充電電流が流れ始める。電流J1の立上がり速度は、ト
ランジスタ５のベースしきい値電圧とインダクタ９のイ
ンダクタンスとによって制限される。時点t3から始まる
抵抗10での電圧降下は、電流J1はもう立上がらなくなる
ためトランジスタ５のベースしきい値電圧に達する。時
点t4で、コンデンサ19はほぼ充電され、充電電流J1は下
がり始める。時点t5で、コンデンサ19は完全に充電さ
れ、その結果、容量性負荷19,20の非リアクタンス抵抗2
0が受け入れる電流だけが流れる。
時点t6で、さし込み接点３または４のはね上がりなど
のために、電圧U1の短時間の遮断が始まる。遮断中はコ
ンデンサ19が抵抗20によって部分的に放電される。電圧
U1は時点t7で元に戻る。時点t7からの電流の形状は時点
t1からの動作に対応しているが充電継続時間は、時点t7
のコンデンサ19の充電状態に応じて、短くなる。この場
合、電界効果トランジスタ12の寄生キャパシタンス13か
ら15がまだ完全には放置されていない場合でも、電流制
限は遅延なく、通常の限界電圧を越えるスパイクをとも
なうことなく始まる。
のために、電圧U1の短時間の遮断が始まる。遮断中はコ
ンデンサ19が抵抗20によって部分的に放電される。電圧
U1は時点t7で元に戻る。時点t7からの電流の形状は時点
t1からの動作に対応しているが充電継続時間は、時点t7
のコンデンサ19の充電状態に応じて、短くなる。この場
合、電界効果トランジスタ12の寄生キャパシタンス13か
ら15がまだ完全には放置されていない場合でも、電流制
限は遅延なく、通常の限界電圧を越えるスパイクをとも
なうことなく始まる。
図３は、図１の回路装置に広い範囲で一致する電流制
限用回路装置を示す。抵抗23が、トランジスタ５のコレ
クタと抵抗16の間の結合点と電界効果トランジスタ12の
ゲートの間に追加されている。ダイオード24は抵抗23と
並列に接続されている。ダイオード24は、抵抗16を通り
電界効果トランジスタ12をオンにする電圧に対して、逆
方向バイアスがかけられている。トランジスタ５のコレ
クタと電界効果トランジスタ12のソースの間に接続され
ているＺダイオード７は、この場合、抵抗23と電界効果
トランジスタ12のゲート−ソース通路で作る直列回路と
並列に接続されている。
限用回路装置を示す。抵抗23が、トランジスタ５のコレ
クタと抵抗16の間の結合点と電界効果トランジスタ12の
ゲートの間に追加されている。ダイオード24は抵抗23と
並列に接続されている。ダイオード24は、抵抗16を通り
電界効果トランジスタ12をオンにする電圧に対して、逆
方向バイアスがかけられている。トランジスタ５のコレ
クタと電界効果トランジスタ12のソースの間に接続され
ているＺダイオード７は、この場合、抵抗23と電界効果
トランジスタ12のゲート−ソース通路で作る直列回路と
並列に接続されている。
ある種の電界効果トランジスタでは、特に、比較的長
いゲート供給線につながっている場合は、抵抗23が、振
動を抑制するために必要なこともある。ダイオード24
は、電界効果トランジスタ12がターンオンした時点で、
寄生ドレイン−ソースキャパシタンス25によってハイ状
態に駆動されることを防止する。
いゲート供給線につながっている場合は、抵抗23が、振
動を抑制するために必要なこともある。ダイオード24
は、電界効果トランジスタ12がターンオンした時点で、
寄生ドレイン−ソースキャパシタンス25によってハイ状
態に駆動されることを防止する。
スイッチ22が図１に示す回路装置に追加されるよう構
成されている。スイッチ22によって、抵抗16に加えられ
るターンオン電位を切り替えることが可能になる。図示
されたスイッチ位置の場合、入力電圧U1は抵抗16に印加
される。それ以外のスイッチ位置では、補助電圧UHが抵
抗16に印加される。
成されている。スイッチ22によって、抵抗16に加えられ
るターンオン電位を切り替えることが可能になる。図示
されたスイッチ位置の場合、入力電圧U1は抵抗16に印加
される。それ以外のスイッチ位置では、補助電圧UHが抵
抗16に印加される。
抵抗16はスイッチ22と抵抗23との間に接続される。抵
抗16と23との間の結合点は、トランジスタ５のコレクタ
につながるとともに、Ｚダイオード７を経て電界効果ト
ランジスタ12のソースにもつながっている。Ｚダイオー
ド７は、スイッチ22から抵抗16を経て陰極に達する電圧
に対して逆方向バイアスがかかるような極性になってお
り、それ故、そうした電圧をそのツェナー電圧の値に制
限する。
抗16と23との間の結合点は、トランジスタ５のコレクタ
につながるとともに、Ｚダイオード７を経て電界効果ト
ランジスタ12のソースにもつながっている。Ｚダイオー
ド７は、スイッチ22から抵抗16を経て陰極に達する電圧
に対して逆方向バイアスがかかるような極性になってお
り、それ故、そうした電圧をそのツェナー電圧の値に制
限する。
抵抗16にスイッチ22を経て補助電圧UHが加わるように
接続されると、電界効果トランジスタ12の駆動電圧は補
助電圧UHから導かれる。このようにして、電界効果トラ
ンジスタ12は、供給電圧U1とは独立に切り替えられる。
その結果、電界効果トランジスタ12を過電圧解放、また
は、様々な負荷の所定の接続部分などの追加機能のため
のアクチュエータとして利用できる。
接続されると、電界効果トランジスタ12の駆動電圧は補
助電圧UHから導かれる。このようにして、電界効果トラ
ンジスタ12は、供給電圧U1とは独立に切り替えられる。
その結果、電界効果トランジスタ12を過電圧解放、また
は、様々な負荷の所定の接続部分などの追加機能のため
のアクチュエータとして利用できる。
図１に示す回路装置にさらに追加されているのは、抵
抗25が、電界効果トランジスタ12のドレイン−ソース通
路と並列に配置されており、Ｚダイオード26が、電流セ
ンサ８と電界効果トランジスタ12のドレイン−ソース通
路で作る直列回路に並列に配置されているという点であ
る。Ｚダイオード26は電流J1に関連して逆方向のバイア
スがかけられている。抵抗25は、電界効果トランジスタ
12のパルス負荷を減らすための負荷軽減抵抗として動作
するか、または、補助電圧UHが抵抗16に印加されている
場合に、負荷にたとえ電界効果トランジスタ12がオフの
状態でも、小電流を、例えば補助サプライとして送る
か、あるいは、電界効果トランジスタ12がオンの状態に
なる前にコンデンサ19をゆっくり充電するように動作す
る。
抗25が、電界効果トランジスタ12のドレイン−ソース通
路と並列に配置されており、Ｚダイオード26が、電流セ
ンサ８と電界効果トランジスタ12のドレイン−ソース通
路で作る直列回路に並列に配置されているという点であ
る。Ｚダイオード26は電流J1に関連して逆方向のバイア
スがかけられている。抵抗25は、電界効果トランジスタ
12のパルス負荷を減らすための負荷軽減抵抗として動作
するか、または、補助電圧UHが抵抗16に印加されている
場合に、負荷にたとえ電界効果トランジスタ12がオフの
状態でも、小電流を、例えば補助サプライとして送る
か、あるいは、電界効果トランジスタ12がオンの状態に
なる前にコンデンサ19をゆっくり充電するように動作す
る。
Ｚダイオード26は、電界効果トランジスタ12を過電圧
と逆電流から保護するために使用されている。電界効果
トランジスタ12自体が所定のアバランシェ特性を持つ場
合にはＺダイオード26は不必要である。
と逆電流から保護するために使用されている。電界効果
トランジスタ12自体が所定のアバランシェ特性を持つ場
合にはＺダイオード26は不必要である。
インダクタ21は、特に、図２の時点t1で、寄生キャパ
シタンス13から15の充電中に発生する電流スパイクをさ
らに減衰しなければならないときに使われる。その際、
比較的小さいインダクタンスで十分である。
シタンス13から15の充電中に発生する電流スパイクをさ
らに減衰しなければならないときに使われる。その際、
比較的小さいインダクタンスで十分である。
図１では、MOS−FETが電界効果トランジスタ12として
使われ、npnタイプのバイポーラトランジスタがトラン
ジスタ５として使われる。図４に示す電流制限用の回路
装置は、図１に示す回路装置から作られ、そこでは、電
界効果トランジスタ12としてｐチャネルMOS−FETがｎチ
ャネルMOS−FETの代わりに使われ、トランジスタ５とし
てpnpトランジスタがnpnトランジスタの代わりに使わ
れ、電界効果トランジスタ12のドレイン−ソース通路と
電流センサ８とで作る直列回路が、供給電圧源のマイナ
ス極ではなくプラス極に接続されている。
使われ、npnタイプのバイポーラトランジスタがトラン
ジスタ５として使われる。図４に示す電流制限用の回路
装置は、図１に示す回路装置から作られ、そこでは、電
界効果トランジスタ12としてｐチャネルMOS−FETがｎチ
ャネルMOS−FETの代わりに使われ、トランジスタ５とし
てpnpトランジスタがnpnトランジスタの代わりに使わ
れ、電界効果トランジスタ12のドレイン−ソース通路と
電流センサ８とで作る直列回路が、供給電圧源のマイナ
ス極ではなくプラス極に接続されている。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−47219（ＪＰ，Ａ)
特開 平４−101619（ＪＰ，Ａ)
特開 平５−15051（ＪＰ，Ａ)
特表 昭56−500102（ＪＰ，Ａ)
特表 平５−508990（ＪＰ，Ａ)
独国特許出願公開3535864（ＤＥ，Ａ
１)
独国特許出願公開3804250（ＤＥ，Ａ
１)
米国特許4438473（ＵＳ，Ａ)
米国特許4939776（ＵＳ，Ａ)
国際公開94／06145（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 9/02
Claims (10)
- 【請求項１】供給電圧源（２）と蓄積コンデンサ（19）
との間に配置され、直列接続された電界効果トランジス
タ（12,120）のソース−ドレイン通路とこのソース−ド
レイン通路に直列に接続されている電流センサ（8,80）
とを含み、前記電界効果トランジスタ（12,120）のゲー
トが抵抗（16,160）を介して前記電界効果トランジスタ
（12,120）を開閉するターンオン電位につながり、さら
に、トランジスタ（5,50）のエミッタ−コレクタ通路を
介して前記電界効果トランジスタ（12,120）をオフ状態
にするブロッキング電位につながり、前記トランジスタ
（5,50）のエミッタは電流センサ（8,80）の一方の端に
接続され、前記トランジスタ（5,50）のベースは抵抗
（6,60）を介して前記電流センサ（8,80）のもう一方の
端に接続され、その結果、前記トランジスタ（5,50）の
エミッタ−コレクタ通路は、前記電流センサ（8,80）で
の電圧降下が所定のしきい値以下になると高いインピー
ダンスになり、また、前記電流センサ（8,80）での電圧
降下が所定のしきい値以上になると、前記トランジスタ
（5,50）のコレクタが電流制限の意味で、前記電界効果
トランジスタ（12,120）を制御する電位をもたらすよう
になる電流制限用回路装置において、 前記電流センサ（8,80）はインダクタ（9,90）を含み、
その結果、前記センサのインピーダンスが抵抗的、誘導
的成分をもち、負荷電流（J1）に関して逆方向バイアス
がかけられているダイオード（11,110）が前記電流セン
サ（8,80）に並列に接続され、 前記ダイオード（11,110）は、前記インダクタ（9,90）
のためのフリーホイールダイオードとして機能し、 前記電流（J1）の立上がり速度は、前記インダクタ（9,
90）によって測定され、前記電界効果トランジスタ（1
2,120）によって制限され、 前記インダクタ（9,90）のインダクタタンスは、制限す
べき電圧と測定電圧との比によって決められ、 遅延なしに電流の立上がり速度の制限を始める、ことを
特徴とする電流制限用回路装置。 - 【請求項２】前記電界効果トランジスタ（12）のゲート
供給線にゲート直列抵抗（23）が入っており、ダイオー
ド（24）が前記ゲート直列抵抗（23）に並列に接続され
ており、前記ゲート直列抵抗（23）で電圧降下し、前記
電界効果トランジスタ（12）をオンにする電圧に対して
逆方向バイアスがかけられていることを特徴とする請求
項１に記載の回路装置。 - 【請求項３】前記電界効果トランジスタ（12,120）をオ
ンにする電圧に対して逆方向バイアスがかかっているＺ
ダイオード（7,70）が、前記トランジスタ（5,50）のコ
レクタと前記電界効果トランジスタ（12,120）のソース
の間に配置されていることを特徴とする請求項１または
請求項２に記載の回路装置。 - 【請求項４】前記供給電圧源（２）と負荷（19,20）と
を直接つなぐ電位と補助電圧（UH）との間のスイッチ
（22）によって、前記ターンオン電位が切り替えられる
ことを特徴とする請求項１ないし請求項３のいずれかに
記載の回路装置。 - 【請求項５】抵抗（25）が前記電界効果トランジスタ
（12）のドレイン−ソース通路に並列に配置されている
ことを特徴とする請求項１ないし請求項４のいずれかに
記載の回路装置。 - 【請求項６】前記供給電流（J1）に対して逆方向バイア
スがかかっているＺダイオード（26）が、前記電流セン
サ（８）と前記電界効果トランジスタ（12）のドレイン
−ソース通路で作られる直列回路に並列に配置されてい
ることを特徴とする請求項１ないし請求項５のいずれか
に記載の回路装置。 - 【請求項７】受動状態の前記回路装置がオンすると、前
記電界効果トランジスタ（12,120）の寄生キャパシタン
スの充電電流の主成分が、前記トランジスタ（5,50）の
エミッタ−コレクタ通路を経て流れるように、前記イン
ダクタ（9,90）のインダクタンスが計算され決められて
いることを特徴とする請求項１ないし請求項６のいずれ
かに記載の回路装置。 - 【請求項８】負荷電流が前記トランジスタ（5,50）のし
きい値電圧に関係して、所定の値に制限されるように、
前記電流センサ（8,80）の抵抗成分が計算され決められ
ていることを特徴とする請求項１ないし請求項７のいず
れかに記載の回路装置。 - 【請求項９】前記トランジスタ（5,50）のベース供給線
上に配置された抵抗（6,60）が、前記電界効果トランジ
スタ（12,120）の前記寄生キャパシタンスの充電のため
には十分小さい値になっており、前記トランジスタ（5,
50）を過負荷から保護するためには十分大きい値になっ
ていることを特徴とする請求項１ないし請求項８のいず
れかに記載の回路装置。 - 【請求項１０】前記電流センサ（8,80）の抵抗成分が前
記インダクタ（9,90）の巻線抵抗によって作られること
を特徴とする請求項１ないし請求項９のいずれかに記載
の回路装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94108488 | 1994-06-01 | ||
| DE94108488.1 | 1994-06-01 | ||
| PCT/EP1995/002036 WO1995033295A1 (de) | 1994-06-01 | 1995-05-29 | Schaltungsanordnung zur strombegrenzung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3479938B2 true JP3479938B2 (ja) | 2003-12-15 |
Family
ID=8215988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50031096A Expired - Fee Related JP3479938B2 (ja) | 1994-06-01 | 1995-05-29 | 電流制限用回路装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5793589A (ja) |
| EP (1) | EP0763272B1 (ja) |
| JP (1) | JP3479938B2 (ja) |
| CN (1) | CN1044654C (ja) |
| AT (1) | ATE171315T1 (ja) |
| DE (1) | DE59503622D1 (ja) |
| TW (1) | TW265482B (ja) |
| WO (1) | WO1995033295A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049446A (en) * | 1997-06-04 | 2000-04-11 | Pittway Corporation | Alarm systems and devices incorporating current limiting circuit |
| DE19725870A1 (de) * | 1997-06-18 | 1999-01-07 | Siemens Ag | Begrenzerschaltung für Wechselströme |
| US6556132B1 (en) | 2001-08-24 | 2003-04-29 | Gentex Corporation | Strobe circuit |
| DE10232941B4 (de) * | 2002-07-19 | 2017-07-27 | Continental Automotive Gmbh | KFZ-Bordnetz mit einer Sensor-Schutzschaltung |
| US6865063B2 (en) * | 2002-11-12 | 2005-03-08 | Semiconductor Components Industries, Llc | Integrated inrush current limiter circuit and method |
| US7046494B2 (en) * | 2003-06-05 | 2006-05-16 | Seagate Technology Llc | Protection circuit for a power switching device |
| DE102004058633B3 (de) * | 2004-12-04 | 2006-05-18 | Forschungszentrum Karlsruhe Gmbh | Strombegrenzer zur Strombegrenzung im Fehlerfall |
| DE102005003258B3 (de) * | 2005-01-24 | 2006-05-18 | Infineon Technologies Ag | Schaltungsanordnung zum Begrenzen eines Klingelstroms |
| CN100428602C (zh) * | 2005-04-26 | 2008-10-22 | 新巨企业股份有限公司 | 具备设定限流模式的电源供应器控制电路 |
| US7385791B2 (en) * | 2005-07-14 | 2008-06-10 | Wetlow Electric Manufacturing Group | Apparatus and method for relay contact arc suppression |
| CN100561816C (zh) * | 2006-04-28 | 2009-11-18 | 鸿富锦精密工业（深圳）有限公司 | 突波电流抑制电路及使用其的电源供应装置 |
| TWI344743B (en) * | 2006-11-03 | 2011-07-01 | Hon Hai Prec Ind Co Ltd | Inrush current restraining circuit and audio device using the same |
| CN101505055B (zh) * | 2008-12-30 | 2010-12-15 | 上海英联电子系统有限公司 | 有源浪涌电流控制电路 |
| US8619395B2 (en) | 2010-03-12 | 2013-12-31 | Arc Suppression Technologies, Llc | Two terminal arc suppressor |
| FR2971645B1 (fr) | 2011-02-10 | 2014-02-28 | Commissariat Energie Atomique | Dispositif de protection d'une source de tension contre les surintensites de courant |
| CN102842885B (zh) * | 2011-06-22 | 2017-07-21 | 富泰华工业（深圳）有限公司 | 保护电路及具有保护电路的电子装置 |
| TWI455432B (zh) * | 2012-01-20 | 2014-10-01 | Macroblock Inc | 動態阻尼模組及其應用之驅動電路 |
| US9778666B2 (en) * | 2012-04-27 | 2017-10-03 | Keithley Instruments, Llc | Dynamic current limit apparatus and method |
| JP6091632B2 (ja) * | 2013-09-27 | 2017-03-08 | 三菱電機株式会社 | 電力変換装置 |
| CN104218559B (zh) * | 2013-11-11 | 2017-03-22 | 深圳市安信技术有限公司 | 线性可变阻截流模块和具有线性变阻截流功能的保护器 |
| MY194845A (en) * | 2014-10-15 | 2022-12-19 | Daikin Electronic Devices Malaysia Sdn Bhd | Overvoltage protection |
| CN110199464B (zh) * | 2017-12-26 | 2024-08-23 | 雅达电子国际有限公司 | 限流电路 |
| US10847970B2 (en) * | 2018-01-19 | 2020-11-24 | Hamilton Sundstrand Corporation | System for and method of controlling inrush current between a power source and a load |
| FR3078593B1 (fr) * | 2018-03-05 | 2020-02-14 | Schneider Electric Industries Sas | Circuit de protection contre les surtensions et appareil electrique comportant au moins un tel circuit de protection |
| CN110140200B (zh) | 2018-11-06 | 2020-08-25 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
| US10976351B2 (en) * | 2019-02-12 | 2021-04-13 | Nxp B.V. | Current monitoring device |
| US10907607B2 (en) * | 2019-04-24 | 2021-02-02 | Semiconductor Components Industries, Llc | Circuit and method for controlling a coil current during a soft shut down |
| EP4135482A1 (en) * | 2021-08-13 | 2023-02-15 | Tridonic GmbH & Co. KG | Ripple-reducing current limiter for a power supply of a lighting control bus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438473A (en) * | 1981-07-21 | 1984-03-20 | The United States Of America As Represented By The Secretary Of The Interior | Power supply for an intrinsically safe circuit |
| DE3535864A1 (de) * | 1985-10-08 | 1987-04-16 | Ant Nachrichtentech | Strombegrenzungsschaltung |
| US4939776A (en) * | 1988-09-20 | 1990-07-03 | Siemens Transmission Systems, Inc. | Logic signal circuit for a releasing relay |
| US5347169A (en) * | 1992-09-08 | 1994-09-13 | Preslar Donald R | Inductive load dump circuit |
| US5539820A (en) * | 1994-10-06 | 1996-07-23 | Northern Telecom Limited | Protection of active telephone line interface circuits |
-
1995
- 1995-05-22 TW TW84105087A patent/TW265482B/zh active
- 1995-05-29 CN CN95193395A patent/CN1044654C/zh not_active Expired - Fee Related
- 1995-05-29 DE DE59503622T patent/DE59503622D1/de not_active Expired - Fee Related
- 1995-05-29 US US08/737,994 patent/US5793589A/en not_active Expired - Fee Related
- 1995-05-29 AT AT95921772T patent/ATE171315T1/de not_active IP Right Cessation
- 1995-05-29 WO PCT/EP1995/002036 patent/WO1995033295A1/de active IP Right Grant
- 1995-05-29 JP JP50031096A patent/JP3479938B2/ja not_active Expired - Fee Related
- 1995-05-29 EP EP19950921772 patent/EP0763272B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5793589A (en) | 1998-08-11 |
| EP0763272A1 (de) | 1997-03-19 |
| CN1149936A (zh) | 1997-05-14 |
| CN1044654C (zh) | 1999-08-11 |
| DE59503622D1 (de) | 1998-10-22 |
| EP0763272B1 (de) | 1998-09-16 |
| ATE171315T1 (de) | 1998-10-15 |
| TW265482B (ja) | 1995-12-11 |
| WO1995033295A1 (de) | 1995-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479938B2 (ja) | 電流制限用回路装置 | |
| US7031130B2 (en) | Protection device for protecting a voltage source and a load supplied thereby | |
| JP3270465B2 (ja) | 回路保護装置 | |
| JP3313726B2 (ja) | アクティブ電話ラインインタフェース回路の保護 | |
| US5684663A (en) | Protection element and method for protecting a circuit | |
| US6154081A (en) | Load circuit having extended reverse voltage protection | |
| US5914545A (en) | Switching device with power FET and short-circuit detection | |
| CA2499568C (en) | Current controlled contact arc suppressor | |
| US7697247B2 (en) | Arc suppression circuit using a semi-conductor switch | |
| KR102563583B1 (ko) | 보호 버스에서 접지로 연결된 fet 디바이스를 갖는 보호 회로 | |
| US7145758B2 (en) | Arc suppression circuit for electrical contacts | |
| US7126801B2 (en) | Polarity protection implemented with a MOSFET | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| EP0783787B1 (en) | Power cut-off device | |
| US11165245B2 (en) | Overvoltage protector with array of resistors | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH10500840A (ja) | 電流制限用回路装置 | |
| CN217469755U (zh) | 低电压电源防护电路 | |
| RU212728U1 (ru) | Ионисторное устройство защиты от импульсных коммутационных перенапряжений и провалов напряжения питания | |
| AU2021234895B2 (en) | Hybrid switch and control device | |
| CN117117809B (zh) | 一种保护电路及设备 | |
| WO2021010353A1 (ja) | ゲート駆動回路および半導体遮断器 | |
| CN112769425A (zh) | 一种抑制igbt电压应力的装置 | |
| JPH06319224A (ja) | バッテリの過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |