JP3478194B2 - 機器制御装置 - Google Patents

機器制御装置

Info

Publication number
JP3478194B2
JP3478194B2 JP23774999A JP23774999A JP3478194B2 JP 3478194 B2 JP3478194 B2 JP 3478194B2 JP 23774999 A JP23774999 A JP 23774999A JP 23774999 A JP23774999 A JP 23774999A JP 3478194 B2 JP3478194 B2 JP 3478194B2
Authority
JP
Japan
Prior art keywords
shared memory
bus
control
motion control
motion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23774999A
Other languages
English (en)
Other versions
JP2001067105A (ja
Inventor
秀昭 高久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23774999A priority Critical patent/JP3478194B2/ja
Publication of JP2001067105A publication Critical patent/JP2001067105A/ja
Application granted granted Critical
Publication of JP3478194B2 publication Critical patent/JP3478194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、加工装置等を制
御する機器制御用コントローラに係わり、特に機械のモ
ーション制御を行うシステムにおいて、最適な機能や性
能を有するシステムを組むことことができる機器制御装
置に関するものである。
【0002】
【従来の技術】図4は従来の機器制御装置の例である。
【0003】図4は、従来の機器制御装置の構成図であ
り、401は予め定められたシーケンスプログラムに基
づいてシーケンス制御を行うシーケンス制御プロセッサ
である。402は予め定められたモーションプログラム
に基づいてモーション制御を行うモーション制御プロセ
ッサである。403はシーケンス制御プロセッサ401
とモーション制御プロセッサ402との間でデータを授
受するための共有メモリである。404はシーケンス制
御プロセッサ401を共有メモリ403に接続するシー
ケンス制御プロセッサの共有メモリバスである。405
はモーション制御プロセッサ402を共有メモリ403
に接続するモーション制御プロセッサの共有メモリバス
である。
【0004】406は共有メモリ403がシーケンス制
御プロセッサの共有メモリバス404とモーション制御
プロセッサの共有メモリバス405のどちらのバスを選
択して応答するかを制御する共有メモリ制御手段であ
る。407はシーケンス制御プロセッサ401からのリ
ード要求あるいはライト要求を受け取り、また、それら
の要求に対して即座にアクセス可能であるか、ウェイト
すべきであるかを返答する双方向のシーケンス制御プロ
セッサのコントロールバスである。
【0005】408はモーション制御プロセッサ402
からのリード要求あるいはライト要求を受け取り、ま
た、それらの要求に対して即座にアクセス可能である
か、ウェイトすべきであるかを返答する双方向のモーシ
ョン制御プロセッサのコントロールバスである。409
は共有メモリ制御手段406から共有メモリ403に対
してリード要求あるいはライト要求をする共有メモリコ
ントロールバスである。410はシーケンス制御プロセ
ッサ401、モーション制御プロセッサ402、共有メ
モリ403、共有メモリ制御手段406により構成され
る従来のモーション制御装置である。
【0006】次に従来の機器制御装置の動作について説
明する。図4において、まず、モーション制御プロセッ
サ402が共有メモリ403にアクセスする場合につい
て説明する。モーション制御プロセッサ402は、共有
メモリ403から必要なデータを読み出す場合にはリー
ド要求を、必要なデータを書き込む場合にはライト要求
をモーション制御プロセッサのコントロールバス408
に出力する。共有メモリ制御手段406は、シーケンス
制御プロセッサのコントロールバス407からのリード
要求あるいはライト要求をまだ受け付けていなければ、
モーション制御プロセッサのコントロールバス408に
より、モーション制御プロセッサ402に対してすぐに
要求を実行可能であることを返答するとともに、モーシ
ョン制御プロセッサのコントロールバス408から受け
付けた要求に応じて、共有メモリコントロールバス40
9を出力する。
【0007】一方、シーケンス制御プロセッサのコント
ロールバス407からのリード要求あるいはライト要求
をすでに受け付けているならば、モーション制御プロセ
ッサのコントロールバス408により、モーション制御
プロセッサ402に対して要求の実行をウェイトするよ
うに返答する。その後、シーケンス制御プロセッサ側か
らの要求の実行を完了したならば、再度、モーション制
御プロセッサのコントロールバス408により、モーシ
ョン制御プロセッサ402に対して要求を実行可能であ
ることを返答するとともに、モーション制御プロセッサ
のコントロールバス408から受け付けた要求に応じ
て、共有メモリコントロールバス409を出力する。共
有メモリ制御手段406よりモーション制御プロセッサ
側からの要求の実行許可が出された場合、共有メモリコ
ントロールバス409には、共有メモリ403内のアド
レスバスとデータバスを含めた内部バスを、モーション
制御プロセッサ402のアドレスバスとデータバスを含
めたモーション制御プロセッサの共有メモリバス405
に接続する要求と、モーション制御プロセッサのコント
ロールバス408から受け付けたリード要求あるいはラ
イト要求に応じたリード要求あるいはライト要求が出力
される。
【0008】共有メモリ403は、共有メモリコントロ
ールバス409からの要求がリード要求の場合にはモー
ション制御プロセッサの共有メモリバス405に所定の
アドレスに格納されているデータを出力し、また、ライ
ト要求の場合にはモーション制御プロセッサの共有メモ
リバス405からデータを所定のアドレスに格納する。
共有メモリ制御手段406は、アクセス時間を監視し、
あらかじめ決められたアクセス時間を経過した場合、共
有メモリコントロールバス409により、共有メモリ4
03に対して、要求の実行の終了と内部バスの接続を開
放する要求を出力する。
【0009】シーケンス制御プロセッサ401側から共
有メモリ403へのアクセスについても、前記モーショ
ン制御プロセッサ402側から共有メモリ403へのア
クセスにおける動作と同様である。
【0010】
【発明が解決しようとする課題】従来の機器制御装置で
は、1つの共有メモリ403が1つのモーション制御プ
ロセッサ402と1つのシーケンス制御プロセッサ40
1に接続されているため、高性能で高価なモーション制
御プロセッサ402と低性能で安価なシーケンス制御プ
ロセッサ401の組み合わせ、あるいは低性能で安価な
モーション制御プロセッサ402と高性能で高価なシー
ケンス制御プロセッサ401の組み合わせなど、組み合
わせを自由に選択することができないため、ユーザの機
械に最適なシステムを構築することができないという問
題点があった。
【0011】また、1つの共有メモリ403が1つのモ
ーション制御プロセッサ402と1つのシーケンス制御
プロセッサ401に接続されているため、使用可能なデ
バイス点数がシーケンス制御プロセッサ401の処理能
力で決まる最大のデバイス点数で制限されてしまうとい
う問題点があった。
【0012】また、1つの共有メモリ403が1つのモ
ーション制御プロセッサ401と1つのシーケンス制御
プロセッサ402に接続されているため、使用可能なモ
ーション制御軸数がモーション制御プロセッサ402の
処理能力で決まる最大の軸数で制限されてしまうという
問題点があった。
【0013】この発明は上記のような問題点を解決する
ためになされたもので、数種類のシーケンス制御手段の
品揃えの中からユーザが要求する性能や機能を持ったシ
−ケンス制御手段を選択することにより、ユーザの機械
に最適なシステムを組むことができる機器制御装置を得
ることを目的とする。
【0014】また、複数台のシーケンス制手段を並列に
システム上に組み込むことにより、シーケンス制御手段
の台数を増やすだけでシーケンス制御で必要なデバイス
点数を簡単に増やすことができる機器制御装置を得るこ
とを目的とする。
【0015】また、複数台のモーション制御手段を並列
にシステム上に組み込むことにより、モーション制御手
段の台数を増やすだけでモーション制御軸数を簡単に増
やすことができる機器制御装置を得ることを目的とす
る。
【0016】
【課題を解決するための手段】この発明に係わる機器制
御装置は、予め定められたモーションプログラムに基づ
いて制御を行うモーション制御手段と、前記モーション
制御手段と共有メモリバスを介してデータ送受信を行う
共有メモリと、前記共有メモリを制御する共有メモリ制
御手段とを備えたモーション制御装置と、予め定められ
たシーケンスプログラムに基づいて制御を行うシーケン
ス制御手段と、前記モーション制御手段、前記シーケン
ス制御手段、及び前記共有メモリ制御手段とを接続する
汎用のオープンバスとを有する機器制御装置において、
前記シーケンス制御手段は前記汎用のオープンバスの占
有と開放を制御する権利を有すると共に前記共有メモリ
と前記汎用のオープンバスを介してデータ送受信を行
い、前記共有メモリ制御手段は、前記共有メモリが前記
共有メモリバスと前記汎用のオープンバスのどちらかの
バスを選択して応答するかを制御するものである。
【0017】また、予め定められたモーションプログラ
ムに基づいて制御を行うモーション制御手段と、前記モ
ーション制御手段と共有メモリバスを介してデータ送受
信を行う共有メモリと、前記共有メモリを制御する共有
メモリ制御手段とを備えたモーション制御装置と、予め
定められたシーケンスプログラムに基づいて制御を行う
複数のシーケンス制御手段と、前記モーション制御手
段、前記シーケンス制御手段、及び前記共有メモリ制御
手段とを接続する汎用のオープンバスとを有する機器制
御装置において、前記シーケンス制御手段は前記汎用の
オープンバスの占有と開放を制御する権利を有し、前記
共有メモリは前記シーケンス制御手段と前記汎用のオー
プンバスを介してデータの送受信を行う複数の交信手段
を有し、前記共有メモリ制御手段は、前記共有メモリが
前記共有メモリバスと前記汎用のオープンバスのどちら
かのバスを選択して応答するかを制御するものである。
【0018】また、予め定められたモーションプログラ
ムに基づいて制御を行うモーション制御手段と、自装置
内の前記モーション制御手段と共有メモリバスを介して
データ送受信を行う共有メモリと、前記共有メモリを制
御する共有メモリ制御手段とを備えた複数のモーション
制御装置と、予め定められたシーケンスプログラムに基
づいて制御を行う複数のシーケンス制御手段と、前記モ
ーション制御手段、前記シーケンス制御手段、及び前記
共有メモリ制御手段とを接続する汎用のオープンバスと
を有する機器制御装置において、前記シーケンス制御手
段は前記汎用のオープンバスの占有と開放を制御する権
利を有し、前記共有メモリは他装置のモーション制御手
段及び前記シーケンス制御手段と前記汎用のオープンバ
スを介してデータの送受信を行う複数の交信手段を有
し、前記共有メモリ制御手段は、前記共有メモリが前記
共有メモリバスと前記汎用のオープンバスのどちらかの
バスを選択して応答するかを制御し、さらに、前記モー
ション制御装置は、前記交信手段に接続された制御手段
がモーション制御手段かシーケンス制御手段かを判定す
る判定手段とを備えているものである。
【0019】
【発明の実施の形態】この発明の実施の形態について説
明する。 実施の形態1. 図1は、この発明の実施の形態1による機器制御装置を
示す構成図である。図1において、101は予め定めら
れたシーケンスプログラムに基づいてシーケンス制御を
行うシーケンス制御プロセッサである。102はシーケ
ンス制御プロセッサのプロセッサバス103を汎用のオ
ープンバス104に変換するためのバスインターフェー
ス手段(以下、バスI/F手段と略す)である。105
はシーケンス制御プロセッサ101とバスI/F手段1
02により構成されるシーケンス制御装置である。10
6は予め定められたモーションプログラムに基づいてモ
ーション制御を行うモーション制御プロセッサである。
107はモーション制御プロセッサのプロセッサバス1
08を汎用のオープンバス104に変換するためのバス
I/F手段である。109はシーケンス制御プロセッサ
101とモーション制御プロセッサ106との間でデー
タを授受するための共有メモリである。
【0020】110はモーション制御プロセッサ106
を共有メモリ109に接続するモーション制御プロセッ
サの共有メモリバスである。111は共有メモリ109
がモーション制御プロセッサのプロセッサバス110と
汎用のオープンバス104のどちらのバスを選択して応
答するかを制御する共有メモリ制御手段である。112
は汎用のオープンバス104を共有メモリに接続させる
ために共有メモリ制御手段111で変換された汎用のオ
ープンバス側の共有メモリバスである。113はモーシ
ョン制御プロセッサ106からのリード要求あるいはラ
イト要求を受け取り、また、それらの要求に対して共有
メモリ109へ即座にアクセス可能であるか、ウェイト
すべきであるかを返答する双方向のモーション制御プロ
セッサのコントロールバスである。114は共有メモリ
制御手段111から共有メモリ109に対してリード要
求あるいはライト要求をする共有メモリコントロールバ
スである。115はモーション制御プロセッサ106、
モーション制御装置のバスI/F手段107、共有メモ
リ109、共有メモリ制御手段111により構成される
モーション制御装置である。
【0021】次に、図1に基づいてこの実施の形態の動
作について説明する。図1において、まず、モーション
制御装置115とシーケンス制御装置105が接続され
ている汎用のオープンバス104の動作について説明す
る。汎用のオープンバス104には、シーケンス制御装
置105とモーション制御装置115以外にも、外部装
置とのON/OFF情報を入出力する入出力手段11
6、RS―422やRS―232Cなどの通信を行う通
信インターフェース手段117(以下、通信I/F手段
と略す)、同期エンコーダを接続する同期エンコーダイ
ンターフェース手段118(以下、エンコーダI/F手
段と略す)などを接続することができる。
【0022】汎用のオープンバス104に接続された装
置の中で、バスマスタとして、汎用のオープンバス10
4の主導権を握り、汎用のオープンバス104の占有と
開放を制御できるのは、モーション制御装置115とシ
ーケンス制御装置105である。モーション制御装置1
15が入出力手段116を制御したい場合には、バスマ
スタとなり、汎用のオープンバス104を占有する要求
を他のバスマスタになることが可能な装置に対して通知
する。次に、モーション制御装置115は他のバスマス
タになることが可能な装置からの応答を確認し、他のバ
スマスタになることが可能な装置が汎用のオープンバス
104を占有していないことを確認した後に、入出力手
段116に対してアクセスを行う。
【0023】また、シーケンス制御装置105がモーシ
ョン制御装置115の共有メモリ109にアクセスする
場合についても同様にして、シーケンス制御装置105
がバスマスタとなり、汎用のオープンバス104を占有
する要求を他のバスマスタになることが可能な装置に対
して通知し、他のバスマスタになることが可能な装置か
らの応答により、他のバスマスタになることが可能な装
置が汎用のオープンバス104を占有していないことを
確認した後に、共有メモリ109にアクセスする。
【0024】次に、モーション制御プロセッサ106側
から共有メモリ109へアクセスする場合について説明
する。モーション制御プロセッサ106は、共有メモリ
109から必要なデータを読み出す場合にはリード要求
を、必要なデータを書き込む場合にはライト要求をモー
ション制御プロセッサのコントロールバス113に出力
する。共有メモリ制御手段111は、汎用のオープンバ
ス104側からのリード要求あるいはライト要求をまだ
受け付けていなければ、モーション制御プロセッサのコ
ントロールバス113により、モーション制御プロセッ
サ106に対してすぐに要求を実行可能であることを返
答するとともに、モーション制御プロセッサのコントロ
ールバス113から受け付けた要求に応じて、共有メモ
リコントロールバス114を出力する。
【0025】一方、汎用のオープンバス104側からの
リード要求あるいはライト要求をすでに受け付けている
ならば、モーション制御プロセッサのコントロールバス
113により、モーション制御プロセッサ106に対し
て要求の実行をウェイトするように返答する。その後、
汎用のオープンバス104側からの要求の実行を完了し
たならば、再度、モーション制御プロセッサのコントロ
ールバス113により、モーション制御プロセッサ10
6に対して要求を実行可能であることを返答するととも
に、モーション制御プロセッサのコントロールバス11
3から受け付けた要求に応じて、共有メモリコントロー
ルバス114を出力する。共有メモリ制御手段111よ
りモーション制御プロセッサ側からの要求の実行許可が
出された場合、共有メモリコントロールバス114に
は、共有メモリ109内のアドレスバスとデータバスを
含めた内部バスを、モーション制御プロセッサ106の
アドレスバスとデータバスを含めたモーション制御プロ
セッサの共有メモリバス110に接続する要求と、モー
ション制御プロセッサのコントロールバス113から受
け付けたリード要求あるいはライト要求に応じたリード
要求あるいはライト要求が出力される。
【0026】共有メモリ109は、共有メモリコントロ
ールバス114からの要求がリード要求の場合にはモー
ション制御プロセッサの共有メモリバス110に所定の
アドレスに格納されているデータを出力し、また、ライ
ト要求の場合にはモーション制御プロセッサの共有メモ
リバス110からデータを所定のアドレスに格納する。
共有メモリ制御手段111は、アクセス時間を監視し、
あらかじめ決められたアクセス時間を経過した場合、共
有メモリコントロールバス114により、共有メモリ1
09に対して、要求の実行の終了と内部バスの接続を開
放する要求を出力する。
【0027】次に、シーケンス制御プロセッサ101側
から共有メモリ109へアクセスする場合について説明
する。シーケンス制御プロセッサ101は、シーケンス
制御プロセッサのプロセッサバス103により、共有メ
モリ109から必要なデータを読み出す場合にはリード
要求を、共有メモリへ必要なデータを書き込む場合には
ライト要求をシーケンス制御装置のバスI/F手段10
2に出力する。シーケンス制御装置のバスI/F手段1
02は、汎用のオープンバス104に対してバスマスタ
となることを通知し、他のバスマスタが存在していない
ことを確認した後、シーケンス制御プロセッサ101か
らのリードあるいはライト要求とアドレス情報とデータ
情報を汎用のオープンバスで扱える信号形態に変換して
汎用のオープンバス104に出力する。
【0028】汎用のオープンバス104に接続された共
有メモリ制御手段111は、シーケンス制御プロセッサ
101からのリードあるいはライト要求とアドレス情報
とデータ情報を汎用のオープンバス104から受け取
り、その情報に基づいて共有メモリ109へのアクセス
を制御する。共有メモリ制御手段111は、モーション
制御プロセッサ106側からのリード要求あるいはライ
ト要求をまだ受け付けていなければ、汎用のオープンバ
ス104により、シーケンス制御プロセッサ101に対
してすぐに要求を実行可能であることを返答するととも
に、シーケンス制御プロセッサから受け付けた要求に応
じて、共有メモリコントロールバス114を出力する。
【0029】一方、モーション制御プロセッサ106側
からのリード要求あるいはライト要求をすでに受け付け
ているならば、汎用のオープンバス104により、シー
ケンス制御プロセッサ101に対して要求の実行をウェ
イトするように返答する。その後、モーション制御プロ
セッサ106側からの要求の実行を完了したならば、再
度、汎用のオープンバス104により、シーケンス制御
プロセッサ101に対して要求を実行可能であることを
返答するとともに、シーケンス制御プロセッサ101か
ら受け付けた要求に応じて、共有メモリコントロールバ
ス114を出力する。共有メモリ制御手段111よりシ
ーケンス制御プロセッサ側からの要求の実行許可が出さ
れた場合、共有メモリコントロールバス114には、共
有メモリ109内のアドレスバスとデータバスを含めた
内部バスを、共有メモリ制御手段111において汎用の
オープンバス104から変換されたアドレスバスとデー
タバスを含めた汎用のオープンバス側の共有メモリバス
112に接続する要求と、シーケンス制御プロセッサか
ら受け付けた要求に応じたリード要求あるいはライト要
求が出力される。
【0030】共有メモリ109は、共有メモリコントロ
ールバス114からの要求がリード要求の場合には共有
メモリバス112に所定のアドレスに格納されているデ
ータを出力し、さらに、共有メモリ制御手段111が共
有メモリ109からリードしたデータを汎用のオープン
バス104で扱える信号形態に変換して汎用のオープン
バス104に出力する。また、共有メモリ109は、共
有メモリコントロールバス114からの要求がライト要
求の場合には共有メモリバス112からデータを所定の
アドレスに格納する。共有メモリ制御手段111は、ア
クセス時間を監視し、あらかじめ決められたアクセス時
間を経過した場合、共有メモリコントロールバス114
により、共有メモリ109に対して、要求の実行の終了
と内部バスの接続を開放する要求を出力する。
【0031】以上のように、モーション制御プロセッサ
106から共有メモリ109へのアクセスと、シーケン
ス制御プロセッサ101から共有メモリ109へのアク
セスを行うことができるため、共有メモリ109を介し
て、モーション制御プロセッサ106とシーケンス制御
プロセッサ101との間でデータを授受することができ
る。
【0032】この実施の形態において、共有メモリ10
9が、モーション制御プロセッサ106に接続されたモ
ーション制御プロセッサの共有メモリバス110と、汎
用のオープンバス104を変換した汎用のオープンバス
側の共有メモリバス112に接続されており、モーショ
ン制御プロセッサ106が共有メモリ109にアクセス
する際に汎用のオープンバスを使用しない構成になって
いるため、モーション制御プロセッサ106から共有メ
モリ109へのアクセスと、シーケンス制御プロセッサ
101から共有メモリ109へのアクセスが重なった場
合でも、シーケンス制御プロセッサ101から共有メモ
リ109へのアクセスにおいて、汎用のオープンバス1
04をシーケンス制御プロセッサ101が占有すること
ができる。以上により、数種類のシーケンス制御装置の
品揃えの中からユーザが要求する性能や機能を持ったシ
−ケンス制御装置を選ぶことができるため、ユーザの機
械に最適なシステムを組むことができる。
【0033】実施の形態2. 図2は、この発明の実施の形態2による機器制御装置を
示す構成図である。図2において、シーケンス制御プロ
セッサ101、シーケンス制御装置のバスI/F手段1
02、シーケンス制御プロセッサのプロセッサバス10
3、汎用のオープンバス104、シーケンス制御装置1
05、モーション制御プロセッサ106、モーション制
御装置のバスI/F手段107、モーション制御プロセ
ッサのプロセッサバス108、モーション制御プロセッ
サの共有メモリバス110、共有メモリ制御手段11
1、汎用のオープンバス側の共有メモリバス112、モ
ーション制御プロセッサのコントロールバス113、共
有メモリコントロールバス114であり、実施の形態1
と同様の構成要素である。
【0034】201はシーケンス制御プロセッサ101
とモーション制御プロセッサ106との間でデータを授
受するための共有メモリであり、複数台のシーケンス制
御装置105と交信を行うための複数個の交信手段20
2と、モーション制御装置204がすべてのシーケンス
制御装置105とデータを授受するための共通メモリ2
03を有する。204はモーション制御プロセッサ10
6、モーション制御装置のバスI/F手段107、共有
メモリ制御手段111、共有メモリ201により構成さ
れるモーション制御装置である。
【0035】次に、図2に基づいてこの実施の形態の動
作について説明する。まず、n台のシーケンス制御装置
105と1台のモーション制御装置204が共有メモリ
201を介してデータを授受する動作について説明す
る。あらかじめ、共有メモリ201内のアドレスの一部
をn個に分割し、それらn個の交信手段202に対して
それぞれ1対1で割り付け、さらに、1個目の交信手段
202は1台目のシーケンス制御装置105とのデータ
授受用、2個目の交信手段202は2台目のシーケンス
制御装置105とのデータ授受用、さらに、n個目の交
信手段202はn台目のシーケンス制御装置105との
データ授受用として割り付ける。このように、シーケン
ス制御装置105と交信手段202との関係を1対1に
割り付けることにより、m台目のシーケンス制御装置1
05は、共有メモリ201内のm個目の交信手段202
を介してモーション制御プロセッサ106との間で1対
1でデータの授受が可能になる。m台目のシーケンス制
御装置105は、モーション制御プロセッサ106がす
べてのシーケンス制御装置105と共有するデータを、
モーション制御プロセッサ106と授受する場合には、
共有メモリ201内の共通メモリ203に対してアクセ
スし、m台目のシーケンス制御装置105の固有のデー
タを授受する場合には、共有メモリ201内のm番目の
交信手段202に対してアクセスを行う。
【0036】まず、m台目のシーケンス制御プロセッサ
101が共有メモリ201内にある共通メモリ203あ
るいはm個目の交信手段202に対してリード動作ある
いはライト動作を行う場合について説明する。m台目の
シーケンス制御プロセッサ101は、共有メモリ201
内の共通メモリ203やm個目の交信手段202から必
要なデータを読み出す場合にはリード要求を、必要なデ
ータを書き込む場合にはライト要求をシーケンス制御装
置のバスI/F手段102を経由して、汎用のオープン
バス104に出力する。ここで、共有メモリ制御手段1
11が汎用のオープンバス104からの要求に応じて共
有メモリコントロールバス114を出力する動作につい
ては、前記実施の形態1で示した例と同様である。共有
メモリ制御手段111から汎用のオープンバス104を
経由して、シーケンス制御装置105に対して要求を実
行可能であることが返答されることにより、シーケンス
制御プロセッサ側からの要求の実行許可が出された場
合、共有メモリコントロールバス114には、共有メモ
リ109内のアドレスバスとデータバスを含めた内部バ
スを、共有メモリ制御手段111において汎用のオープ
ンバス104から変換されたアドレスバスとデータバス
を含めた共有メモリバス112に接続する要求と、シー
ケンス制御プロセッサから受け付けた要求に応じたリー
ド要求あるいはライト要求が出力される。
【0037】ここで、汎用のオープンバス104から変
換された汎用のオープンバス側の共有メモリバス112
に含まれる、シーケンス制御プロセッサ101からのア
ドレス情報の内容が、共有メモリ201内の共通メモリ
203や交信手段202に割り付けられた各々異なるア
ドレスを示す。共通メモリ203にアクセスする場合に
は、共通メモリ203用に割り付けられたアドレスであ
り、m番目の交信手段202にアクセスする場合には、
m番目の交信手段202に割り付けられたアドレスであ
る。共有メモリ201は、共有メモリコントロールバス
114からの要求がリード要求の場合には共有メモリバ
ス112に所定のアドレスに格納されているデータを出
力し、また、ライト要求の場合には共有メモリバス11
2からデータを所定のアドレスに格納する。
【0038】一方、モーション制御プロセッサ106
は、共有メモリ201内にある共通メモリ203と、n
個の交信手段202に対して、ある特定周期毎にリード
動作あるいはライト動作を行う。モーション制御プロセ
ッサ106は、共有メモリ201内の共通メモリ203
や交信手段202から必要なデータを読み出す場合には
リード要求を、必要なデータを書き込む場合にはライト
要求をモーション制御プロセッサのコントロールバス1
13に出力する。ここで、共有メモリ制御手段111が
モーション制御プロセッサのコントロールバス113の
要求に応じて共有メモリコントロールバス114を出力
する動作については、前記実施の形態1で示した例と同
様である。
【0039】共有メモリ制御手段111からモーション
制御プロセッサ106に対して要求を実行可能であるこ
とが返答されることにより、モーション制御プロセッサ
側からの要求の実行許可が出された場合、共有メモリコ
ントロールバス114には、共有メモリ201内のアド
レスバスとデータバスを含めた内部バスを、モーション
制御プロセッサ106のアドレスバスとデータバスを含
めたモーション制御プロセッサの共有メモリバス110
に接続する要求と、モーション制御プロセッサのコント
ロールバス113から受け付けた要求に応じたリード要
求あるいはライト要求が出力される。
【0040】ここで、モーション制御プロセッサの共有
メモリバス110に含まれるモーション制御プロセッサ
106のアドレスバスの内容が、共有メモリ201内の
共通メモリ203や交信手段202に割り付けられた各
々異なるアドレスを示す。共通メモリ203にアクセス
する場合には、共通メモリ203用に割り付けられたア
ドレスであり、m番目の交信手段202にアクセスする
場合には、m番目の交信手段202に割り付けられたア
ドレスである。共有メモリ201は、共有メモリコント
ロールバス114からの要求がリード要求の場合にはモ
ーション制御プロセッサの共有メモリバス110に所定
のアドレスに格納されているデータを出力し、また、ラ
イト要求の場合にはモーション制御プロセッサの共有メ
モリバス110からデータを所定のアドレスに格納す
る。
【0041】以上のように、モーション制御プロセッサ
106から共有メモリ201へのアクセスと、複数のシ
ーケンス制御プロセッサ101から共有メモリ201へ
のアクセスを行うことができるため、共有メモリ201
を介して、モーション制御プロセッサ106と複数のシ
ーケンス制御プロセッサ101との間でデータを授受す
ることができる。また、複数台のシーケンス制御装置を
並列にシステム上に組み込むことができるため、シーケ
ンス制御装置の台数を増やすだけでシーケンス制御で必
要なデバイス点数を簡単に増やすことができる。
【0042】実施の形態3. 図3は、この発明の実施の形態3による機器制御装置を
示す構成図である。図3において、シーケンス制御プロ
セッサ101、シーケンス制御装置のバスI/F手段1
02、シーケンス制御プロセッサのプロセッサバス10
3、汎用のオープンバス104、シーケンス制御装置1
05、モーション制御プロセッサ106、モーション制
御装置のバスI/F手段107、モーション制御プロセ
ッサのプロセッサバス108、モーション制御プロセッ
サの共有メモリバス110、共有メモリ制御手段11
1、汎用のオープンバス側の共有メモリバス112、コ
ントロールバス113、共有メモリコントロールバス1
14であり、実施の形態1と同様の構成要素である。
【0043】301は接続されたプロセッサが何台目の
モーション制御プロセッサ106なのかあるいは何台目
のシーケンス制御プロセッサ101なのかを判定するプ
ロセッサ判定手段302を有する交信手段である。30
3はモーション制御プロセッサ106とシーケンス制御
プロセッサ101の間、あるいはモーション制御プロセ
ッサ106同士間でデータを授受するために複数の前記
交信手段301と、モーション制御プロセッサ106が
すべてのシーケンス制御装置105とデータを授受する
ための共通メモリ304を有する共有メモリである。3
05はモーション制御プロセッサ106、モーション制
御装置のバスI/F手段107、共有メモリ制御手段1
11、共有メモリ303により構成されるモーション制
御装置である。
【0044】次に、図3に基づいて、この実施の形態の
動作について説明する。まず、a台目のモーション制御
プロセッサ106とb台目のモーション制御プロセッサ
106が同時にモーション制御を開始する場合や、a台
目のモーション制御プロセッサ106があるモーション
制御を完了をした後にb台目のモーション制御プロセッ
サ106があるモーション制御を開始する場合など、互
いにある関係を持って動作する場合において、あらかじ
め、共有メモリ303内のアドレスの一部をx個に分割
し、それらをx個の交信手段301に対してそれぞれ1
対1で割り付け、さらに、1個目の交信手段301はn
台あるシーケンス制御装置105の内のc台目のシーケ
ンス制御装置105とのデータ授受用、2個目の交信手
段301はd台目のシーケンス制御装置105とのデー
タ授受用、e個目の交信手段301はf台目のシーケン
ス制御装置105とのデータ授受用、(e+1)個目の
交信手段301はg台目のモーション制御装置305と
のデータ授受用、(e+2)個目の交信手段301はh
台目のモーション制御装置305とのデータ授受用、i
個目の交信手段301はj台目のモーション制御装置3
05とのデータ授受用、k個目の交信手段301はl台
目のモーション制御装置305とのデータ授受用、p個
目の交信手段301はq台目のモーション制御装置30
5とのデータ授受用、x個目の交信手段301はr台目
のモーション制御装置305とのデータ授受用として割
り付ける。
【0045】このように、あるモーション制御装置30
5において、複数のシーケンス制御装置105及び複数
の他のモーション制御装置305と、交信手段202と
の関係を1対1に割り付けることにより、例えば、f台
目のシーケンス制御装置105は、共有メモリ201内
のe個目の交信手段301を介してモーション制御プロ
セッサ106との間で1対1でデータの授受が可能にな
り、また、h台目のモーション制御装置305は、共有
メモリ303内の(e+2)個目の交信手段301を介
してモーション制御プロセッサ106との間で1対1で
データの授受が可能になる。さらに、任意の台数のシー
ケンス制御装置105と任意の台数のモーション制御装
置305を接続する組み合わせが可能となり、一つのシ
ステムの中に複数台のシーケンス制御装置105と複数
台のモーション制御装置305の組み合わせを複数個構
成することが可能となる。
【0046】次に、プロセッサ判定手段を使用した動作
について説明する。あるモーション制御装置305の共
有メモリ303とデータを授受する複数のシーケンス制
御装置105及び複数のモーション制御装置305は、
それぞれに対して割り付けられた交信手段301をシー
ケンス制御装置105が使用するのか、あるいはモーシ
ョン制御装置305が使用するのかをあらかじめプロセ
ッサ判定手段302に設定する。シーケンス制御装置1
05が使用することをプロセッサ判定手段302に設定
した場合、交信手段301を介して授受されるデータ
は、デバイスデータなどのシーケンス制御に必要なデー
タとなり、モーション制御装置305が使用することを
プロセッサ判定手段302に設定した場合、交信手段3
01を介して授受されるデータは、起動指令や移動量な
どのモーション制御に必要なデータとなる。
【0047】他のモーション制御装置305やシーケン
ス制御装置105により使用される共有メモリ303を
有するモーション制御装置305のモーション制御プロ
セッサ106は、共有メモリ303内にある共通メモリ
304と、x個の交信手段302に対して、ある特定周
期毎にリード動作あるいはライト動作を行う。その際、
シーケンス制御装置用にプロセッサ判定手段302を設
定した交信手段301との間ではシーケンス制御に必要
なデータを授受し、モーション制御装置用にプロセッサ
判定手段302を設定した交信手段301との間ではモ
ーション制御に必要なデータを授受する。
【0048】次に、あるモーション制御プロセッサ10
6が、複数台のシーケンス制御装置105を使用し、共
有メモリ303を介してデータの授受を行う動作につい
ては、シーケンス制御用のデータを授受するためにシー
ケンス制御装置105がプロセッサ判定手段302にプ
ロセッサの種類を設定し、それに応じてモーション制御
プロセッサ106が授受するデータを区別すること以外
の動作は、前記実施の形態2で示した例と同様の動作で
ある。
【0049】次に、あるモーション制御装置305が、
他のモーション制御装置305とデータを授受するため
に、相手のモーション制御装置305内の共有メモリ3
03にアクセスする場合について説明する。s台目のモ
ーション制御プロセッサ106が、t台目のモーション
制御装置305内の共有メモリ303とデータを授受す
る場合、s台目のモーション制御プロセッサ106は、
t台目の共有メモリ303内の共通メモリ304や交信
手段301から必要なデータを読み出す場合にはリード
要求を、必要なデータを書き込む場合にはライト要求を
モーション制御装置のバスI/F手段107を経由し
て、汎用のオープンバス104に出力する。ここで、共
有メモリ制御手段111が汎用のオープンバス104か
らの要求に応じて共有メモリコントロールバス114を
出力する動作については、前記実施の形態1で示した例
と同様である。
【0050】共有メモリ制御手段111から汎用のオー
プンバス104を経由して、s台目のモーション制御装
置305に対して要求を実行可能であることが返答され
ることにより、t台目のモーション制御プロセッサ側か
らの要求の実行許可が出された場合、共有メモリコント
ロールバス114には、共有メモリ109内のアドレス
バスとデータバスを含めた内部バスを、共有メモリ制御
手段111において汎用のオープンバス104から変換
されたアドレスバスとデータバスを含めた汎用のオープ
ンバス側の共有メモリバス112に接続する要求と、t
台目モーション制御プロセッサ106から受け付けたリ
ード要求あるいはライト要求に応じたリード要求あるい
はライト要求が出力される。共有メモリ303は、共有
メモリコントロールバス114からの要求がリード要求
の場合には共有メモリバス112に所定のアドレスに格
納されているデータを出力し、また、ライト要求の場合
には共有メモリバス112からデータを所定のアドレス
に格納する。
【0051】以上により、複数のモーション制御プロセ
ッサ106から共有メモリ303へのアクセスと、複数
のシーケンス制御プロセッサ101から共有メモリ30
3へのアクセスを行うことができるため、共有メモリ3
03を介して、複数のモーション制御プロセッサ106
と複数のシーケンス制御プロセッサ101との間でデー
タを授受することができる。また、複数台のモーション
制御装置を並列にシステム上に組み込むことができるた
め、モーション制御装置の台数を増やすだけでモーショ
ン制御軸数を簡単に増やすことができる。
【0052】実施の形態3では、複数のモーション制御
装置305の間で、相互に共有メモリ303の交信手段
302を使用し合うことにより、相互のモーション制御
を関係づけることができる例について述べたが、交信手
段302への割り付けをしないことにより、複数のモー
ション制御装置305を全く独立に使用することもでき
る。
【0053】
【発明の効果】以上により、この発明によれば、予め定
められたモーションプログラムに基づいて制御を行うモ
ーション制御手段と、前記モーション制御手段と共有メ
モリバスを介してデータ送受信を行う共有メモリと、前
記共有メモリを制御する共有メモリ制御手段とを備えた
モーション制御装置と、予め定められたシーケンスプロ
グラムに基づいて制御を行うシーケンス制御手段と、前
記モーション制御手段、前記シーケンス制御手段、及び
前記共有メモリ制御手段とを接続する汎用のオープンバ
スとを有する機器制御装置において、前記シーケンス制
御手段は前記汎用のオープンバスの占有と開放を制御す
る権利を有すると共に前記共有メモリと前記汎用のオー
プンバスを介してデータ送受信を行い、前記共有メモリ
制御手段は、前記共有メモリが前記共有メモリバスと前
記汎用のオープンバスのどちらかのバスを選択して応答
するかを制御することにより、数種類のシーケンス制御
手段の品揃えの中からユーザが要求する性能や機能を持
ったシーケンス制御手段を選ぶことができるため、ユー
ザの機械に最適なシステムを組み込むことができるとい
う効果がある。
【0054】また、予め定められたモーションプログラ
ムに基づいて制御を行うモーション制御手段と、前記モ
ーション制御手段と共有メモリバスを介してデータ送受
信を行う共有メモリと、前記共有メモリを制御する共有
メモリ制御手段とを備えたモーション制御装置と、予め
定められたシーケンスプログラムに基づいて制御を行う
複数のシーケンス制御手段と、前記モーション制御手
段、前記シーケンス制御手段、及び前記共有メモリ制御
手段とを接続する汎用のオープンバスとを有する機器制
御装置において、前記シーケンス制御手段は前記汎用の
オープンバスの占有と開放を制御する権利を有し、前記
共有メモリは前記シーケンス制御手段と前記汎用のオー
プンバスを介してデータの送受信を行う複数の交信手段
を有し、前記共有メモリ制御手段は、前記共有メモリが
前記共有メモリバスと前記汎用のオープンバスのどちら
かのバスを選択して応答するかを制御するので、数種類
のシーケンス制御手段の品揃えの中からユーザが要求す
る性能や機能を持ったシーケンス制御手段を選ぶことが
できるため、ユーザの機械に最適なシステムを組むこと
ができるとともに、複数台のシーケンス制御手段を並列
にシステム上に組み込むことができるため、シーケンス
制御手段の台数を増やすだけでシーケンス制御で必要な
デバイス点数を簡単に増やすことができるという効果が
ある。
【0055】また、予め定められたモーションプログラ
ムに基づいて制御を行うモーション制御手段と、自装置
内の前記モーション制御手段と共有メモリバスを介して
データ送受信を行う共有メモリと、前記共有メモリを制
御する共有メモリ制御手段とを備えた複数のモーション
制御装置と、予め定められたシーケンスプログラムに基
づいて制御を行う複数のシーケンス制御手段と、前記モ
ーション制御手段、前記シーケンス制御手段、及び前記
共有メモリ制御手段とを接続する汎用のオープンバスと
を有する機器制御装置において、前記シーケンス制御手
段は前記汎用のオープンバスの占有と開放を制御する権
利を有し、前記共有メモリは他装置のモーション制御手
段及び前記シーケンス制御手段と前記汎用のオープンバ
スを介してデータの送受信を行う複数の交信手段を有
し、前記共有メモリ制御手段は、前記共有メモリが前記
共有メモリバスと前記汎用のオープンバスのどちらかの
バスを選択して応答するかを制御し、さらに、前記モー
ション制御装置は、前記交信手段に接続された制御手段
がモーション制御手段かシーケンス制御手段かを判定す
る判定手段とを備えているので、数種類のシーケンス制
御手段の品揃えの中からユーザが要求する性能や機能を
持ったシーケンス制御手段を選ぶことができるため、ユ
ーザの機械に最適なシステムを組むことができるととも
に、複数台のシーケンス制御手段を並列にシステム上に
組み込むことができるため、シーケンス制御手段の台数
を増やすだけでシーケンス制御で必要なデバイス点数を
簡単に増やすことができるという効果がある。また、複
数台のモーション制御手段を並列にシステム上に組み込
むことができるため、モーション制御手段の台数を増や
すだけでモーション制御軸数を簡単に増やすことができ
るという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による機器制御装置
を示す構成図である。
【図2】 この発明の実施の形態2による機器制御装置
を示す構成図である。
【図3】 この発明の実施の形態3による機器制御装置
を示す構成図である。
【図4】 従来の機器制御装置の構成図である。
【符号の説明】
101 シーケンス制御プロセッサ、 102 シーケンス制御装置のバスインターフェース手
段、 103 シーケンス制御プロセッサのプロセッサバス、 104 汎用のオープンバス、105 シーケンス制御
装置、 106 モーション制御プロセッサ、 107 モーション制御装置のバスインターフェース手
段、 108 モーション制御プロセッサのプロセッサバス、 109 共有メモリ、 110 モーション制御プロセッサの共有メモリバス、 111 共有メモリ制御手段、 112 汎用のオープンバス側の共有メモリバス、 113 モーション制御プロセッサのコントロールバ
ス、 114 共有メモリコントロールバス、115 モーシ
ョン制御装置、 116 入出力手段、117 通信インターフェース手
段、 118 同期エンコーダインターフェース手段、201
共有メモリ、 202 交信手段、203 モーション制御装置、30
1 交信手段、 302 プロセッサ判定手段、303 共有メモリ、 304 共通メモリ、305 モーション制御装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−236005(JP,A) 特開 昭63−12001(JP,A) 星合 隆成,密結合マルチプロセッサ システムにおける共通メモリおよび共通 バスでのアクセス競合に関する近似解 析,電子情報通信学会論文誌,日本,社 団法人電子情報通信学会,1992年 8月 25日,第J75−D−I巻,第8号,p. 664−674 (58)調査した分野(Int.Cl.7,DB名) G05B 19/00 - 19/05 G05B 15/00 - 15/02

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 予め定められたモーションプログラムに
    基づいて制御を行うモーション制御手段と、前記モーシ
    ョン制御手段と共有メモリバスを介してデータ送受信を
    行う共有メモリと、前記共有メモリを制御する共有メモ
    リ制御手段とを備えたモーション制御装置と、予め定め
    られたシーケンスプログラムに基づいて制御を行うシー
    ケンス制御手段と、前記モーション制御手段、前記シー
    ケンス制御手段、及び前記共有メモリ制御手段とを接続
    する汎用のオープンバスとを有する機器制御装置におい
    て、前記シーケンス制御手段は前記汎用のオープンバス
    の占有と開放を制御する権利を有すると共に前記共有メ
    モリと前記汎用のオープンバスを介してデータ送受信を
    行い、前記共有メモリ制御手段は、前記共有メモリが前
    記共有メモリバスと前記汎用のオープンバスのどちらか
    のバスを選択して応答するかを制御することを特徴とす
    る機器制御装置。
  2. 【請求項2】 予め定められたモーションプログラムに
    基づいて制御を行うモーション制御手段と、前記モーシ
    ョン制御手段と共有メモリバスを介してデータ送受信を
    行う共有メモリと、前記共有メモリを制御する共有メモ
    リ制御手段とを備えたモーション制御装置と、予め定め
    られたシーケンスプログラムに基づいて制御を行う複数
    のシーケンス制御手段と、前記モーション制御手段、前
    記シーケンス制御手段、及び前記共有メモリ制御手段と
    を接続する汎用のオープンバスとを有する機器制御装置
    において、前記シーケンス制御手段は前記汎用のオープ
    ンバスの占有と開放を制御する権利を有し、前記共有メ
    モリは前記シーケンス制御手段と前記汎用のオープンバ
    スを介してデータの送受信を行う複数の交信手段を有
    し、前記共有メモリ制御手段は、前記共有メモリが前記
    共有メモリバスと前記汎用のオープンバスのどちらかの
    バスを選択して応答するかを制御することを特徴とする
    機器制御装置。
  3. 【請求項3】 予め定められたモーションプログラムに
    基づいて制御を行うモーション制御手段と、自装置内の
    前記モーション制御手段と共有メモリバスを介してデー
    タ送受信を行う共有メモリと、前記共有メモリを制御す
    る共有メモリ制御手段とを備えた複数のモーション制御
    装置と、予め定められたシーケンスプログラムに基づい
    て制御を行う複数のシーケンス制御手段と、前記モーシ
    ョン制御手段、前記シーケンス制御手段、及び前記共有
    メモリ制御手段とを接続する汎用のオープンバスとを有
    する機器制御装置において、前記シーケンス制御手段は
    前記汎用のオープンバスの占有と開放を制御する権利を
    有し、前記共有メモリは他装置のモーション制御手段及
    び前記シーケンス制御手段と前記汎用のオープンバスを
    介してデータの送受信を行う複数の交信手段を有し、前
    記共有メモリ制御手段は、前記共有メモリが前記共有メ
    モリバスと前記汎用のオープンバスのどちらかのバスを
    選択して応答するかを制御し、さらに、前記モーション
    制御装置は、前記交信手段に接続された制御手段がモー
    ション制御手段かシーケンス制御手段かを判定する判定
    手段とを備えていることを特徴とする機器制御装置。
JP23774999A 1999-08-25 1999-08-25 機器制御装置 Expired - Lifetime JP3478194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23774999A JP3478194B2 (ja) 1999-08-25 1999-08-25 機器制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23774999A JP3478194B2 (ja) 1999-08-25 1999-08-25 機器制御装置

Publications (2)

Publication Number Publication Date
JP2001067105A JP2001067105A (ja) 2001-03-16
JP3478194B2 true JP3478194B2 (ja) 2003-12-15

Family

ID=17019912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23774999A Expired - Lifetime JP3478194B2 (ja) 1999-08-25 1999-08-25 機器制御装置

Country Status (1)

Country Link
JP (1) JP3478194B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
星合 隆成,密結合マルチプロセッサシステムにおける共通メモリおよび共通バスでのアクセス競合に関する近似解析,電子情報通信学会論文誌,日本,社団法人電子情報通信学会,1992年 8月25日,第J75−D−I巻,第8号,p.664−674

Also Published As

Publication number Publication date
JP2001067105A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
US4485438A (en) High transfer rate between multi-processor units
JPS6218949B2 (ja)
JPH0772889B2 (ja) 情報処理システム
US7970960B2 (en) Direct memory access controller and data transmitting method of direct memory access channel
JP3478194B2 (ja) 機器制御装置
KR20020067752A (ko) 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
JP2007506174A (ja) 複数の通信用デジタル信号プロセッサを有する集積回路
JP4033707B2 (ja) Icカード及びその制御方法
JPS5816337A (ja) プラント情報伝送システム
JP2705955B2 (ja) 並列情報処理装置
JP3211705B2 (ja) マルチプロセッサ用高速バスシステム
JPH064401A (ja) メモリアクセス回路
JP2982811B2 (ja) アクセス制御装置
JPH056333A (ja) マルチプロセサシステム
JP4477877B2 (ja) 通信バスシステム
JP2824890B2 (ja) Scsiプロトコル制御装置
JPH08212171A (ja) マルチプロセッサシステムのバス転送方式
JP2625288B2 (ja) バッファメモリアクセスシステム
JP2003085040A (ja) メモリアクセラレータ、アクセラレーション方法、および、これに関連したインターフェースカードおよびマザーボード
JPH01133444A (ja) システムバス制御装置
JPH054708B2 (ja)
JPH11161620A (ja) 通信方法及び通信装置
JPH053027B2 (ja)
JP2000035939A (ja) インテリジェント型pcアドインボード
JP2000194571A (ja) 割り込み処理方法,従属部管理方法および従属部管理システム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3478194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term