JP3211705B2 - マルチプロセッサ用高速バスシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
用のバスシステムに関し、バス結合型マルチプロセッサ
システムで使用されるリードリクエストと応答データが
独立に制御されるバスプロトコルにおいて、バス使用効
率を向上させるリクエストとデータの独立制御のリード
プロトコルを有するバスシステムに関する。

【０００２】

【従来の技術】近年、マルチプロセッサシステムで使用
するバスプロトコルにおいて、リードリクエスト（読み
出し要求）とそのデータ応答を独立に制御するリードス
プリット方式のバスプロトコルを採用する傾向にある。

【０００３】これは、従来リードリクエストと、そのデ
ータ応答がインタロックされているバスプロトコルにお
いて、処理時間の長いリードのためのリクエストのペン
ディングが問題となっている。そして、この種の問題の
解決を図る方法として、例えば特開平７−１８２２７９
号公報には、リクエスト種別を考慮し、優先させるバス
マスタを割り付けるバス調停を行い、リクエストのペン
ディング状態を未然に減らしプロセッサ処理待ち時間を
減らす、というバス調停回路が提案されているが、バス
マスタの優先度をダイナミックに決定できない上、いず
れも処理の長いリードが発行されるため、直後に発生す
るリクエストの処理待ち時間を改善するにはいたってい
ない。

【０００４】しかしながら、リードスプリットによっ
て、データ応答までの間、バスを解放しておくことによ
り、リードリクエストを多数発行でき、バスの使用効率
を上げる、ことができる。

【０００５】リードスプリット方式のプロトコルにおけ
る、データレスポンス方法として、リードリクエスト順
にデータ応答するシーケンシャルデータレスポンスプロ
トコルと、リードリクエスト順に依存せず応答するアウ
トオブオーダデータレスポンスが従来の一般的な技術と
して存在する。

【０００６】このシーケンシャルデータレスポンスの実
現（implementation）において、１つのリクエスト管理
カウンタを設け、リードリクエストを発行すると、リク
エスト管理カウンタをインクリメント（１つカウントア
ップ）し、対応するデータレスポンスを受信すると、リ
クエスト管理カウンタをデクリメント（１つカウントダ
ウン）するとともに、データレスポンスを行うバスノー
ドは、リクエスト受信時のリクエスト管理カウンタのカ
ウンタ値を同時に返すことで、リクエストを発行したバ
スノードに対してリクエスト対応するデータレスポンス
であることを認識させていた。

【０００７】一方、アウトオブデータレスポンスプロト
コルの実現において、バス上のすべてのノードはリード
リクエストの発行数分のエントリをもつ連想記憶を共通
に有し、任意のリクエストからリードリクエストが発行
されると、特定のアルゴリズムによって、この連想記憶
の１つのエントリを占有するよう全てのバスノードが同
時更新し、データを返すバスノードは、そのエントリ番
号とともにデータを返すことによって、リクエストに対
応するデータレスポンスであることを認識させていた。

【０００８】また、このデータレスポンスによって、連
想記憶の該エントリも再び解放され、複数のエントリが
全てリードリクエストの発行で占有されないかぎり、ア
ウトオブオーダでデータを返すことができた。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来技術は下記記載の問題点を有している。

【００１０】（１）上記したシーケンシャルデータレス
ポンスは、その実現に必要なハードウェア量が少なく、
その制御は簡単であるという利点を有しているが、デー
タレスポンスに時間がかかるバスノードが存在する場
合、後続のデータレスポンスも返せず、結果的にリード
レイテンシが大きくなり、性能が低下するという、問題
点を有している。

【００１１】具体的な実例として、２つのＣＰＵノード
と１つのメモリノードと、２つのＩＯノードが、シーケ
ンシャルデータレスポンスプロトコルをサポートするバ
スに接続される場合であって、１つのＣＰＵからいずれ
かのＩＯノードに対してＩＯリードを発行し、その後
に、別のＣＰＵからメモリリードを発行した場合、メモ
リノードは、データレスポンスができる状態であって
も、ＩＯノードからのデータレスポンスがない限り待た
される、ことになっていた。

【００１２】また、１つのＣＰＵから１つのＩＯノード
に対してＩＯリードを発行し、その後、別のＣＰＵから
他方のＩＯノードへリクエストを発行した場合に、後に
発行されたＩＯリードの方のデータレスポンスが可能な
状態であっても、先のＩＯリードへのデータレスポンス
が返らなければ、待たされていた。

【００１３】（２）そして、上記したシーケンシャルデ
ータレスポンスプロトコルの問題点である、レスポンス
ディレイ（応答遅延）が大きいバスノードに依存したリ
ードレイテンシの増加を改善するため、アウトオブオー
ダデータレスポンスプロトコルが提案された。

【００１４】しかしながら、近年、バスに接続されるリ
クエスタの増加とともにリードリクエスト発行数の増加
しており、連想記憶のエントリを増加させて対応してい
たが、搭載できるハードウェアに限りがあるため、リク
エスト総数よりも連想記憶のエントリ数が少ないシステ
ムとなってきた。

【００１５】このようなシステムにおいては、レスポン
スの遅いＩＯリードなどによって限りある連想記憶のエ
ントリを全て占有するという事態が生じた場合、後続の
メモリリードリクエスト自体が発行できなくなり、結果
的にメモリリードレイテンシを増加させ、マルチプロセ
ッサシステム性能を低下させる、ことになっていた。

【００１６】この問題点の解消を図るため、連想記憶の
エントリ数の更なる増加を行うことも考えられるが、こ
のように連想記憶のエントリ数を増大させた場合、バッ
ファ数の増加、比較器の増加などで、ハードウェア量が
増加、複雑化し、エントリ番号の比較遅延による性能低
下が問題となっており、その結果、連想記憶のエントリ
数の増加は抑制せざるを得なかった。

【００１７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、バススレーブ数
分のカウンタを保有することにより、リードリクエスト
の同時発行可能回数を増加させ、これにより、バス使用
効率を向上させると共に、ハードウェア規模の増大を抑
え、高速化を達成するマルチプロセッサ用高速バスシス
テムを提供することにある。

【００１８】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、複数のバスマスタと、複数のバススレー
ブと、が、アドレス、コマンド、リクエスト発行タイミ
ングを指示する線路と、データレスポンス発行タイミン
グ及びレスポンスノードを示す線路と、データ線路と、
により接続されているバスシステムにおいて、前記バス
マスタが、リード要求時に、リードアドレス領域に対応
して予め登録されているバススレーブノード番号を出力
するノード出力手段と、前記各バススレーブ毎に受信可
能なリードリクエスト残数分を、該バススレーブノード
番号から連想出力し、前記ノード出力回路から出力され
たバススレーブノード番号に対応したバススレーブがリ
ードリクエスト受信可能か否かを判定する受信判定制御
手段と、前記受信判定制御手段の出力を参照し、発行す
るリードリクエストの受信先が、受信可能な状態である
ことを判定し、バス線路上にリードリクエストを発行す
るとともに、該受信判定制御手段に保有されている受信
したリードリクエスト数のインクリメント更新制御を指
示するバスリクエスト発行制御手段と、前記バススレー
ブよりリードリクエストに対応するデータレスポンスが
送出され、前記バスマスタが受信したとき、前記バスス
レーブに対応した前記受信判定制御手段に保有している
リードリクエスト数のデクリメント更新制御を指示する
とともに、前記レスポンスデータをリード要求元へ転送
するデータレスポンス受信制御手段と、を備え、前記バ
ススレーブが、前記リードリクエストに対応するデータ
レスポンスであることを示すレスポンス識別子をデータ
転送とともに送出する手段を備えている、ことを特徴と
する。

【００１９】［発明の概要］本発明の概要を述べれば、
バスマスタは、リードアドレス領域に対応してバススレ
ーブノード番号を出力する手段と、各バススレーブ毎に
受信可能なリード要求残数分をノード番号から出力し、
バススレーブがリード要求受信可能性を判定する手段
と、リード要求の受信先が受信可能状態である旨を判定
しバス上にリード要求を発行し、リード要求数の更新制
御を指示する手段と、前記バススレーブよりリード要求
に対応する応答データ受信時、リード要求数の更新制御
を指示すると共に応答データをリード要求元へ転送する
手段を備え、またバススレーブはリード要求に対応する
応答であることを示すレスポンス識別子をデータ転送と
共に送出する手段を備えるようにしたものである。

【００２０】本発明においては、リードリクエスト発行
時に、予め定義可能なリクエストに対応する受信先のリ
クエスト受け付け可能状態をカウンタなどの容易なハー
ドウェアで管理する該受信判定制御手段により、シーケ
ンシャルデータレスポンスの特徴である少量のハードウ
ェアによるデータレスポンス管理を行っているが、該カ
ウンタをバススレーブ毎に持つとともに、スレーブから
のデータレスポンスとともに送出される識別子によっ
て、アウトオブオーダのデータレスポンスを容易に実現
している。

【００２１】

【発明の実施の形態】本発明の好ましい実施の形態につ
いて図面を参照して説明する。

【００２２】図１は、本発明の実施の形態の構成を示す
ブロック図である。図１を参照すると、本発明の実施の
形態においては、複数のバスマスタ１₁〜１_mと、複数の
バススレーブ２₁〜２_nとは、アドレス、コマンド、リク
エスト発行タイミングを指示する線路（ＢＡＣ）３と、
データレスポンス発行タイミング及びレスポンスノード
を示す線路（ＢＥＣ）４と、データ線路（ＢＤＴ）５に
より接続されており、リードリクエストとリードに対応
するデータレスポンスが分離して制御されるバスシステ
ムとして構成されている。

【００２３】バスマスタ１は、リード要求元であるリー
ドマスタ１０と、リージョンレジスタ（ＲＥＧＩＯＮ−
ＲＥＧ）２０と、リクエストカウンタ群（ＮＯＤＥ−Ｃ
ＮＴ）３０と、バスリクエスト発行制御部（ＲＥＱＩＳ
Ｕ）４０と、制御部（ＣＮＴＣＴＬ）５０と、を備えて
いる。

【００２４】リージョンレジスタ（ＲＥＧＩＯＮ−ＲＥ
Ｇ）２０は、リードマスタ１０から出力されるリードア
ドレス（ＡＤＤＲ）１４を入力として、アドレス領域に
対応するバススレーブ２のバス接続ノード番号が予め対
応付けられている回路であって、リードアドレス１４か
ら対応するバス接続ノード番号を信号ＩＤ２２上に連想
出力する機能を備えている。

【００２５】リクエストカウンタ群（ＮＯＤＥ−ＣＵ
Ｔ）３０は、各バススレーブ２の受信可能なリクエスト
数分をカウントするカウンタを各バススレーブ２に対応
する個数分備え、且つ、予めバス接続ノード番号と各バ
ススレーブ２とを対応付けており、リージョンレジスタ
２０からの信号ＩＤ２２を入力とし、連想したカウンタ
のカウント値、及びカウント値が予め定められた上限値
に達していない旨を指示する線ＣＮＴＯＫ３２線を出力
する。

【００２６】バスリクエスト発行制御部（ＲＥＱＩＳ
Ｕ）４０は、リードマスタ１０の出力が有効であり、発
行を指示する線ＣＴＬ１２とリードアドレス（ＡＤＤ
Ｒ）１４と、信号ＣＮＴＯＫ３２と、を入力として、線
路（ＢＡＣ）３上に、有効なリードリクエストを発行す
るとともに、リクエスト発行に成功した際に、リクエス
トカウンタ群３０の対応するカウンタをインクリメント
するための指示線ＣＮＴＩＮＣ３４を出力する。

【００２７】制御部（ＣＮＴＣＴＬ）５０は、指示制御
信号ＣＮＴＩＮＣ３４を入力とし、対応するリクエスト
カウンタ群３０のカウンタをインクリメントすべく、制
御データ線ＣＴＮＤＴ５２を出力する。

【００２８】一方、バススレーブ２は、有効リードリク
エストを受信し、アドレスから自ノードがデータ応答す
ることを認識すると、データを、線路（ＢＤＴ）５に送
出するとともに、データ応答タイミングと、自バス接続
ノード番号を、線路（ＢＲＣ）４上に送出することによ
り、有効なリードデータレスポンスを発行する機能を有
している。

【００２９】そして、バスマスタ１においては、バスス
レーブからの有効なデータレスポンスを受信し、リクエ
ストカウンタ群（ＮＯＤＥ−ＣＮＴ）３０の対応するカ
ウンタをデクリメントする指示線ＣＮＴＤＣＲ６２を出
力するとともに、自発行のリードリクエストの場合、リ
ードマスタ１０に、受信データを信号線ＤＡＴＡ６６を
介して出力し、受信タイミング制御を信号ＣＴＬ６４を
介して出力する応答受信部（ＲＳＰＲＣＶ）６０を備
え、有効なリードデータレスポンスを受信する機能を有
している。

【００３０】本発明の実施の形態においては、リードバ
スマスタ１内で、バススレーブ２毎に独立したリクエス
ト発行数管理用のカウンタ３０を備え、且つ、バススレ
ーブがデータレスポンスを発行する際に、発行ノード番
号を返す機能を具備したことにより、ディスティネーシ
ョンが異なるリードリクエスト毎に、各バススレーブが
独立にデータ応答することが可能となり、バス上でアウ
トオブオーダデータレスポンスプロトコルを実現してい
る。本発明の実施の形態においては、カウンタのビット
数は、バススレーブの受信リクエスト可能数分とされ、
該カウンタの保有数もバススレーブの個数分で実現でき
る。

【００３１】これに対して、従来のアウトオブオーダデ
ータレスポンスを実現しているリードリクエスト数分の
エントリをもつ連想記憶では、 （アドレスビット数）×（最大リクエスト数） 分のビット数が必要とされており、本発明の実施の形態
は、少量のハードウェアで実現できるととともに、バス
マスタの増加しても発行できるバスリクエスト数を制限
することなく、ハードウェアも増加しない、という利点
を有している。

【００３２】さらに、本発明の実施の形態においては、
応答の遅いバススレーブに依存せず、応答の早いバスス
レーブのデータ応答が行われるため、複数のバスマスタ
がマルチプロセッサとされたシステムにおいては、平均
的にリードレイテンシを短縮でき、システム性能を向上
させる。更に、リードリクエスタが自リクエストに対応
するデータレスポンスであることを、バススレーブから
受信する接続ノード番号で識別できるため、簡単な比較
により実現でき、比較遅延を増加させず、データ受信制
御部の回路規模を、少量のハードウェア量とする、とい
う利点を有している。

【００３３】そして本発明の実施の形態においては、バ
ススレーブの受信可能なリクエスト数分のカウンタによ
りリードリクエストの発行を制御しているため、従来の
リードスプリットなバスプロトコルにあった受信側が受
け付け不可能である状態を指示すべく応答するフロー制
御が不要となり、スレーブ側のハードウェアを簡素化で
きるという利点も有している。

【００３４】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の一実施例について、図面を参
照して詳細に説明する。図２は、本発明の一実施例の構
成を示す図である。

【００３５】図２を参照すると、本発明の一実施例にお
いては、３個のバススレーブと複数個のバスマスタがバ
スにて接続されるバスシステムとして構成されており、
バスマスタは、リード要求のアドレスＡＤＤＲ１４及び
リクエスト制御線ＣＴＬ１２のうち、特定のビット線Ａ
ＤＲ１０６を入力としデコードし、３個あるバススレー
ブのどのバススレーブに対応するリードリクエストであ
るかを判別するデコーダ（ＤＥＣ）１０１と、デコーダ
１０１の出力を保持するレジスタ（ＲＥＧ）１０２と、
バススレーブのリクエスト受信数をカウントするカウン
タを各スレーブ分有するカウンタ群（ＣＮＴ）１２０
と、カウンタ群（ＣＮＴ）１２０の各出力を、ビット線
ＡＤＲ１０６の信号を基に、リードリクエスト発行先の
カウント値を選択読み出しする選択回路（ＳＥＬ）１２
６と、リクエスト発行制御を行うＲＥＱ１０３の制御に
よって選択回路（ＳＥＬ）１２６の出力を保持するレジ
スタ（ＳＲＥＧ）１２８と、レジスタ（ＳＲＥＧ）１２
８の出力からカウント値が最大数のリクエスト受信可能
数以下であることを判定する制御回路（ＳＡＮＤ）１３
０と、を備える。これらのカウンタ群１２０は、図１に
示した実施の形態のリクエストカウンタ群５０に対応し
ている。

【００３６】本実施例は、更に、アドレスＡＤＤＲ１４
及びリクエスト制御線ＣＴＬ１２を入力とし、線路（Ｂ
ＡＣ）３に有効なリードリクエストを発行するとともに
該リードリクエストを発行した際、カウンタ群（ＣＮ
Ｔ）１２０に対して対応するスレーブのリクエスト受信
数を更新するタイミングを指示する信号Ｅとレジスタ
（ＲＥＧ）１０２、レジスタ（ＳＲＥＧ）１２８に、有
効な情報を保持するタイミングを指示する信号Ｆを送出
するリクエスト制御回路（ＲＥＱ）１０３と、を備え
る。このリクエスト制御回路１０３は、図１のバスリク
エスト発行制御部４０に対応している。

【００３７】本実施例は、更に、有効なデータレスポン
スのバススレーブノードＩＤを線路（ＢＲＣ）４を介し
て受信し、どのバススレーブからのレスポンスバスに対
応するかを判別するデコーダ（ＲＤＥＣ）１４２、と、
を備える。デコーダ（ＲＤＥＣ）１４２の出力を保持す
るレジスタ（ＲＲＧ）１４０と、線路（ＢＲＣ）４とレ
スポンスデータ線のＢＤＴ５から、有効なデータデータ
レスポンスであることを識別し、リード要求発行元に対
応するデータ及びタイミングを応答するとともに（ＤＡ
ＴＡ６６／ＣＴＬ６４）、レジスタ（ＲＲＧ）１４０の
保持タイミング指示と、該ＣＮＴ１２０に対して受信リ
クエスト数を１つ空けるよう指示するタイミング線ｅを
送出するレスポンス制御回路（ＲＳＥＱ）１４４と、タ
イミング線Ｅが有効且つＲＥＧ１０２の出力であるバス
スレーブ対応線を元に発行したリードリクエストに対応
するバススレーブ用の該ＣＮＴ１２０の更新制御を行う
ことと、タイミング線ｅが有効でかつレジスタ（ＲＲ
Ｇ）１４０の出力であるバススレーブ対応線を基に、デ
ータレスポンスに対応するバススレーブ用の該カウンタ
群（ＣＮＴ）１２０の更新制御を行う機能を有した制御
回路（ＡＮＤ）１１０と、を備えて構成されている。こ
のデコーダ１４２、及びレスポンス制御回路１４４は、
図１の応答制御６０に対応している。

【００３８】

【発明の効果】以上説明したように、本発明は、下記記
載の効果を奏する。

【００３９】（１）本発明の第１の効果として、リード
バスマスタ内でバススレーブ毎に独立したリクエスト発
行数管理カウンタを備え、且つ、バススレーブがデータ
レスポンスを発行する際に、発行ノード番号を返す機能
を具備したことにより、ディスティネーションが異なる
リードリクエスト毎に、各バススレーブが独立にデータ
応答することが可能となり、バス上でアウトオブオーダ
データレスポンスプロトコルを実現している。

【００４０】そして、本発明においては、カウンタのビ
ット数は、バススレーブの受信リクエスト可能数分とさ
れ、該カウンタの保有数もバススレーブ数分で実現でき
るため、従来のアウトオブオーダデータレスポンスを実
現しているリードリクエスト数分のエントリをもつ連想
記憶では、 （アドレスビット数）×（最大リクエスト数） 分のビット数が必要とされていたのに対して、少量のハ
ードウェアで実現できるととともに、バスマスタの増加
しても発行できるバスリクエスト数を制限することな
く、ハードウェアも増加しない、という利点を有してい
る。

【００４１】（２）本発明の第２の効果として、１つの
リクエスト数カウンタで管理される従来のシーケンシャ
ルオーダのデータレスポンスに対しても、本発明は応答
の遅いバススレーブに依存せず、応答の早いバススレー
ブのデータ応答が行われるため、複数のバスマスタがマ
ルチプロセッサであるシステムにおいては、平均的にリ
ードレイテンシを短縮でき、システム性能を向上させる
効果がある。

【００４２】更に、リードリクエスタが自リクエストに
対応するデータレスポンスであることを、バススレーブ
から受信する接続ノード番号で識別できるため、簡単な
比較により実現でき、比較遅延を増加させず、データ受
信制御部の回路規模を、少量のハードウェア量とする、
という利点を有している。

【００４３】（３）本発明の第３の効果として、バスス
レーブの受信可能なリクエスト数分のカウンタによりリ
ードリクエストの発行を制御しているため、従来のリー
ドスプリットなバスプロトコルにあった受信側が受け付
け不可能である状態を指示すべく応答するフロー制御が
不要となり、スレーブ側のハードウェアを簡素化できる
利点を有している。

【図面の簡単な説明】

【図１】本発明の実施の形態の構成を示すブロック図で
ある。

【図２】本発明の一実施例の構成を示す図である。

【符号の説明】

１ バスマスタ（ＢＵＳ−ＭＡＳＴＥＲ） ２ バススレーブ（ＢＵＳ−ＳＬＡＶＥ） ３ アドレスリクエスト線（ＢＡＣ） ４ レスポンス識別線（ＢＲＣ） ５ データ線（ＢＤＴ） １０ リード要求元（ＲＥＡＤ ＭＡＳＴＥＲ） １２ リクエスト制御線（ＣＴＬ） １４ リクエストアドレス線（ＡＤＤＲ） ２０ ノードＩＤ情報（ＲＥＧＩＯＮ−ＲＥＧ） ２２ ＲＥＧＩＯＮ−ＲＥＧ出力線（ＩＤ） ３０ リクエストカウンタ群（ＮＯＤＥ−ＣＮＴ） ３２ ＮＯＤＥ−ＣＮＴ出力線（ＣＮＴＯＫ） ３４ リクエスト発行によるカウントタイミング指示線
（ＣＮＴＩＮＣ） ４０ バスリクエスト発行制御（ＲＥＱＩＳＵ） ５０ カウント制御（ＣＮＴＣＴＬ） ５２ ＣＮＴＣＴＬ出力線（ＣＴＮＤＴ） ６０ データレスポンス受信制御（ＲＳＰＲＣＶ） ６２ レスポンス受信によるカウントタイミング指示線
（ＣＮＴＤＣＲ） ６４ レスポンス応答線（ＣＴＬ） ６６ レスポンスデータ線（ＤＡＴＡ） １０１ リクエスト発行先デコーダ（ＤＥＣ） １０２ ＤＥＣ１０１出力保持レジスタ（ＲＥＧ） １０３ バスリクエスト発行制御（ＲＥＱ１０３） １０６ アドレスのリクエスト発行先識別ビット（ＡＤ
Ｒ１０６） １１０ カウント制御回路（ＡＮＤ） １２０ バススレーブ毎のカウンタ群（ＣＮＴ） １２６ セレクタ（ＳＥＬ） １２８ ＳＥＬ出力保持レジスタ（ＳＲＥＧ） １３０ 受信可能数判定回路（ＳＡＮＤ） １４０ ＲＤＥＣ出力保持レジスタ（ＲＲＧ） １４２ レスポンスノードデコーダ（ＲＤＥＣ） １４４ データレスポンス受信制御（ＲＳＥＱ）

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】複数のバスマスタと、複数のバススレーブ
   と、が、アドレス、コマンド、リクエスト発行タイミン
   グを指示する線路と、データレスポンス発行タイミング
   及びレスポンスノードを示す線路と、データ線路と、に
   より接続されているバスシステムにおいて、 前記バスマスタが、 リード要求時に、リードアドレス領域に対応して予め登
   録されているバススレーブノード番号を出力するノード
   出力手段と、 前記各バススレーブ毎に受信可能なリードリクエスト残
   数分を、該バススレーブノード番号から連想出力し、前
   記ノード出力回路から出力されたバススレーブノード番
   号に対応したバススレーブがリードリクエスト受信可能
   か否かを判定する受信判定制御手段と、 前記受信判定制御手段の出力を参照し、発行するリード
   リクエストの受信先が、受信可能な状態であることを判
   定し、バス線路上にリードリクエストを発行するととも
   に、該受信判定制御手段に保有されている受信したリー
   ドリクエスト数のインクリメント更新制御を指示するバ
   スリクエスト発行制御手段と、 前記バススレーブよりリードリクエストに対応するデー
   タレスポンスが送出され、前記バスマスタが受信したと
   き、前記バススレーブに対応した前記受信判定制御手段
   に保有しているリードリクエスト数のデクリメント更新
   制御を指示するとともに、前記レスポンスデータをリー
   ド要求元へ転送するデータレスポンス受信制御手段と、 を備え、 前記バススレーブが、前記リードリクエストに対応する
   データレスポンスであることを示すレスポンス識別子を
   データ転送とともに送出する手段を備えている、 ことを特徴とするバスシステム。
2. 【請求項２】バスを介してバススレーブと接続するバス
   マスタが、リードアドレス領域に対応したバススレーブ
   のノード番号を出力する手段と、 各バススレーブ毎にリード要求数を管理し、前記出力さ
   れたノード番号から対応するバススレーブのリード要求
   数を参照して、該バススレーブのリード要求受付け可能
   の可否を判定する手段と、 リード要求の受信先のバススレーブが該リード要求の受
   付け可能である場合に、バス上にリード要求を発行する
   と共に、該バススレーブの前記リード要求数の更新を指
   示する手段と、 前記バススレーブより前記リード要求に対応する応答デ
   ータ受信した時に、該バススレーブの前記リード要求数
   の更新を指示すると共に、前記バススレーブからの応答
   データを前記リード要求元へ転送する手段と、 を備えたことを特徴とするバスシステム。
3. 【請求項３】前記バススレーブが、前記リード要求に対
   応する応答であることを示す、レスポンス識別子をデー
   タ転送と共に送出する、手段を備えたことを特徴とする
   請求項２記載のバスシステム。
4. 【請求項４】前記バスマスタが、前記バススレーブ数分
   の複数のカウンタからなるカウンタ群を備え、前記各カ
   ウンタにて、各バススレーブ毎のリード要求数を管理
   し、 リード要求の受信先のバススレーブの現在のリード要求
   数が予め定めた上限値を超えない場合、該バススレーブ
   はリード要求が受け付け可能であるものと判定して、バ
   ス上にリード要求を発行すると共に、該バススレーブに
   対応するカウンタをインクリメントし、 前記バススレーブより前記リード要求に対応する応答デ
   ータ受信した時に、該バススレーブに対応するカウンタ
   をデクリメントする、ように制御する、ことを特徴とす
   る請求項２記載のバスシステム。
5. 【請求項５】請求項２ないし４のいずれか一に記載のバ
   スシステムにおいて、バスに相互に接続された複数のプ
   ロセッサを前記バスマスタとしたマスチプロセッサ用の
   バスシステム。