JP3469608B2 - 電圧生成回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電圧生成回路に関し、更
に詳しく言えば、テレビの画像表示系に映像出力電圧を
供給する電圧生成回路の改善に関する。

【０００２】

【従来の技術】以下で、従来例に係る電圧生成回路につ
いて図面を参照しながら説明する。従来例に係るテレビ
の映像出力電圧を画像系に供給する電圧生成回路は、図
４に示すように、トランス（Ｔ１），リレースイッチ
（ＳＷ），ダイオード（Ｄ１，Ｄ２），コンデンサ（Ｃ
２）及びＭＯＳＦＥＴ（Ｍ１）からなる。

【０００３】当該回路の動作は、ＭＯＳＦＥＴ（Ｍ１）
のゲートにゲート電圧が印加され、ＯＮされると、トラ
ンス（Ｔ１）の１次コイル側に電圧（ＶＳ）が印加され
る。次いで、トランス（Ｔ１）の２次コイル側に接続さ
れており、マグネットリレーからなるリレースイッチ
（ＳＷ）をＯＮすると、１次コイルの電界によって生じ
る２次コイルの起電力分の電圧である映像出力電圧（Ｖ
ｏｕｔ）が不図示の画像表示系に出力される。

【０００４】

【発明が解決しようとする課題】しかしながら、従来例
に係る電圧生成回路によると、そのスイッチ素子として
マグネットリレーからなるリレースイッチ（ＳＷ）を用
いているので、映像出力電圧（Ｖｏｕｔ）の立ち上がり
の際の波形は図５に示すように、急速に立ち上がり、そ
の立ち上がり時間を調整することはできない。

【０００５】このため、立ち上げの際に映像出力電圧
（Ｖｏｕｔ）が急峻に変化することにより、それが印加
される不図示の画像表示系に悪影響を及ぼすという問題
が生じていた。

【０００６】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、入力端子
（ＩＴ）から印加される入力電圧（ＶＩ）に基づいて生
成された出力電圧（ＶＯ）を、切替え信号（ＳＳ）に基
づいて出力端子（ＯＴ）から外部に出力／非出力する回
路であって、前記出力電圧（ＶＯ）の立ち上がり時間を
設定する時間設定手段（１）と、前記入力電圧（ＶＩ）
に基づいて前記出力電圧（ＶＯ）を生成し、出力端子
（ＯＴ）から外部に出力／非出力し、かつ出力電圧（Ｖ
Ｏ）を外部に出力するときには、前記立ち上がり時間に
基づいて前記出力電圧（ＶＯ）を線型的に立ち上げ、入
力電圧（ＶＩ）レベルで一定値に保って外部に出力する
電圧出力手段（２）と、前記切替え信号（ＳＳ）に基づ
いて、前記電圧出力手段（２）の電圧出力動作を制御す
る選択切替え手段（３）とを具備することにより、映像
出力電圧（Ｖｏｕｔ）の急峻な変化を抑止し、それが原
因で生じる、テレビの画像表示系に及ぼされる悪影響を
極力抑止することが可能になる電圧生成回路を提供する
ものである。

【０００７】

【作 用】本発明に係る電圧生成回路によれば、図１に
示すように、時間設定手段（１）と、電圧出力手段
（２）と、選択切替え手段（３）とを具備している。例
えば、時間設定手段（１）によって出力電圧（ＶＯ）の
立ち上がり時間が設定され、電圧出力手段（２）によっ
て入力電圧（ＶＩ）に基づいて出力電圧（ＶＯ）が生成
され、選択切替え手段（３）の制御に基づいて出力電圧
（ＶＯ）が出力端子（ＯＴ）から外部に出力／非出力さ
れ、かつ出力電圧（ＶＯ）を外部に出力するときには、
立ち上がり時間に基づいて出力電圧（ＶＯ）が線型的に
立ち上がり、入力電圧（ＶＩ）レベルで一定値に保たれ
て外部に出力される。

【０００８】このため、立ち上がり時間を自由に設定す
ることができ、その立ち上がり時間に基づいて出力電圧
（ＶＯ）を線型的に立ち上げることができるので、適当
な立ち上がり時間を時間設定手段（１）によって設定す
ることにより、出力電圧（ＶＯ）が立ち上がりの際に急
峻に変化することを抑止することが可能になる。これに
より、例えば当該回路をテレビの映像出力電圧（Ｖｏｕ
ｔ）の生成回路として用いた場合に、出力電圧である映
像出力電圧（Ｖｏｕｔ）が立ち上がりの際に急峻に変化
することによって生じる画像表示系への悪影響を抑止す
ることが可能になる。

【０００９】

【実施例】以下に本発明の実施例に係る電圧生成回路に
ついて図面を参照しながら説明する。本実施例に係る電
圧生成回路は図２に示すスイッチ回路（１２）である。
図２に示すように、電源回路（１１）はトランス（Ｔ１
１），抵抗（Ｒ１１），ＭＯＳＦＥＴ（Ｍ１１），ダイ
オード（Ｄ１１，Ｄ１２）及びコンデンサ（Ｃ１０）か
らなり、スイッチ回路（１２）の入力端子（ＩＴ）に入
力電圧（ＶＩ）を印加する回路である。

【００１０】スイッチ回路（１２）は、定電流源（Ｔ
Ｓ），ツェナーダイオード（ＶＺ１，ＶＺ２），コンデ
ンサ（Ｃ１２，Ｃ１３），バイポーラトランジスタ〔以
下トランジスタと称する〕（Ｑ１），電界効果型トラン
ジスタ（Ｍ１２），抵抗（Ｒ１４，Ｒ１５，Ｒ１６，Ｒ
１７，Ｒ１８）及び演算増幅器（ＯＰ）及びインバータ
（ＩＶ）からなり、電源回路（１１）から印加される入
力電圧（ＶＩ）に基づいて、テレビの映像出力用に用い
られる映像出力電圧（Ｖｏｕｔ）を生成し、外部の不図
示の画像表示系に供給する回路である。

【００１１】なお、上記のスイッチ回路（１２）におい
て定電流源（ＴＳ）とコンデンサ（Ｃ１３）は、直列に
接続されることによって時間調整手段（１）の一実施例
を構成するものであり、インバータ（ＩＶ）は選択切替
え手段（３）の一実施例である。当該回路の接続関係
は、インバータ（ＩＶ）の出力部に、接地されたツェナ
ーダイオード（ＶＺ２）と、演算増幅器（ＯＰ）の反転
入力部（−）とが接続され、抵抗（Ｒ１７）と抵抗（Ｒ
１８）とが直列に接続され、その接続部に演算増幅器
（ＯＰ）の非反転入力部（＋）が接続され、抵抗（Ｒ１
７）が出力端子（ＯＴ）に接続され、抵抗（Ｒ１８）が
接地されている。

【００１２】また、接地されたコンデンサ（Ｃ１２）が
出力端子（ＯＴ）に接続され、ＭＯＳＦＥＴ（Ｍ１２）
のドレインが出力端子（ＯＴ）に接続され、ソースが入
力端子（ＩＴ）に接続され、ＭＯＳＦＥＴ（Ｍ１２）の
ゲートがトランジスタ（Ｑ１）のコレクタに接続され、
ＭＯＳＦＥＴ（Ｍ１２）のゲートとソースとの間に抵抗
（Ｒ１５）が接続されている。

【００１３】さらに、トランジスタ（Ｑ１）のエミッタ
が抵抗（Ｒ１６）を介して演算増幅器（ＯＰ）の出力部
に接続され、トランジスタ（Ｑ１）のベースが抵抗（Ｒ
１４）を介して入力端子（ＩＴ）に接続され、抵抗（Ｒ
１４）とトランジスタ（Ｑ１）のベースとの接続部に、
接地されたツェナーダイオード（ＶＺ１）が接続されて
おり、 トランジスタ（Ｑ１）のベースと演算増幅器（ＯＰ）の
反転入力部（−）との間に定電流源（ＴＳ）が接続さ
れ、定電流源（ＴＳ）の反転入力部（−）が接続された
側とアース間にコンデンサ（Ｃ１３）が接続されてい
る。

【００１４】当該回路の動作を以下で説明する。最初
に、スイッチ回路（１２）がＯＦＦ状態すなわち映像出
力電圧（Ｖｏｕｔ）が外部に出力されない状態を考え
る。このとき、電源回路（１１）のＭＯＳＦＥＴ（Ｍ１
１）のゲートに矩形波のゲート電圧が印加されてＯＮ、
ＯＦＦされると、トランス（Ｔ１１）の１次コイル側に
電圧（ＶＳ）が印加され、誘導起電力が生じることによ
り、トランス（Ｔ１）の２次コイル側に交流電圧が発生
し、ダイオード（１２）とコンデンサ（Ｃ１１）により
前記交流電圧が平滑されてコンデンサ（Ｃ１１）に入力
電圧（ＶＩ）が発生して入力端子（ＩＴ）に出力され
る。

【００１５】スイッチ回路（１２）がＯＦＦ状態のとき
にはハイレベル（以下“Ｈ”と称する）のスイッチング
信号（ＳＳ）がインバータ（ＩＶ）に入力される。従っ
て、インバータ（ＩＶ）の出力からはローレベルの信号
（以下“Ｌ”と称する）が出力される。従って、演算増
幅器（ＯＰ）の反転入力部（−）の電位が低くなる。演
算増幅器（ＯＰ）によって、出力端子（ＯＴ）に接続さ
れた抵抗（Ｒ１７）と、接地された抵抗（Ｒ１８）との
接続部に接続された非反転入力部（＋）の電位と、反転
入力部（−）の電位とが差動増幅されるが、反転入力部
（−）の電位が低いので、演算増幅器（ＯＰ）からの出
力電流も低い。

【００１６】このため、演算増幅器（ＯＰ）の出力電流
に連動して変化するトランジスタ（Ｑ１）のコレクタ電
流も小さく、それに応じて連動するＭＯＳＦＥＴ（Ｍ１
１）のゲート電圧も低く、ＭＯＳＦＥＴ（Ｍ１１）は殆
どＯＦＦ状態になっており、出力端子（ＯＴ）の電位は
ほとんど接地電位に保たれているので、映像出力電圧
（Ｖｏｕｔ）が出力端子（ＯＴ）から出力されない状
態，すなわちＯＦＦ状態になっている。

【００１７】次に、スイッチ回路（１２）がＯＮされた
状態について説明する。このとき、スイッチ回路（１
２）のインバータ（ＩＶ）に入力されるスイッチング信
号（ＳＳ）が、“Ｈ”から“Ｌ”へと切り替わる。従っ
て、インバータ（ＩＶ）の出力からは“Ｈ”が出力され
る。従って、インバータ（ＩＶ）の出力部に接続された
演算増幅器（ＯＰ）の反転入力部（−）の電位が上昇
し、定電流源（ＴＳ）からコンデンサ（Ｃ１３）に電荷
が充電される。

【００１８】演算増幅器（ＯＰ）によって、抵抗（Ｒ１
７）と、接地された抵抗（Ｒ１８）との接続部の電位
と、反転入力部（−）の電位とが差動増幅されるので、
反転入力部（−）の電位が上昇することにより、演算増
幅器（ＯＰ）の出力電流が増大する。このため、演算増
幅器（ＯＰ）の出力電流の増大に連動してトランジスタ
（Ｑ１）のエミッタ電流が増大し、コレクタ電流もそれ
につれて増大する。従って、ＭＯＳＦＥＴ（Ｍ１２）の
ゲート電圧も上昇し、ＭＯＳＦＥＴ（Ｍ１１）がＯＦＦ
状態からＯＮ状態へと移行し、最終的には完全な導通状
態になるので、映像出力電圧（Ｖｏｕｔ）はＯＦＦ状態
の接地電位から上昇し、やがては入力電圧（ＶＩ）の電
位まで上昇して一定になる。

【００１９】このとき、映像出力電圧（Ｖｏｕｔ）は、
図５に示す従来例のように急峻に立ち上がらずに、図３
に示すグラフのように、線型的に立ち上がる。その立ち
上がり部分での映像出力電圧（Ｖｏｕｔ）の増幅率は、
抵抗（Ｒ１７，Ｒ１８）の抵抗値に依存しており、 （Ｒ１７＋Ｒ１８）／Ｒ１８ なる一定の増幅率で増加したのちに、入力電圧（ＶＩ）
レベルで一定になる。

【００２０】また、映像出力電圧（Ｖｏｕｔ）の立ち上
がり時間を規定する電位である演算増幅器（ＯＰ）の反
転入力部（−）の電位の時間による変化は、時間設定手
段（１）の一実施例を構成する定電流源（ＴＳ）及びコ
ンデンサ（Ｃ１３）の値によって決定されるので、映像
出力電圧（Ｖｏｕｔ）の立ち上がり時間はこの２つの値
を変化させることによって自由に変化させることができ
る。

【００２１】従って、適当な値を選択することで、立ち
上がりの際に映像出力電圧（Ｖｏｕｔ）が急峻に変化し
ないように立ち上げることができるので、立ち上げ時に
映像出力電圧（Ｖｏｕｔ）の急峻な変化が原因となって
生じていた画像表示系への悪影響を極力抑止することが
可能になる。

【００２２】

【発明の効果】以上説明したように、本発明に係る電圧
生成回路によれば、時間設定手段（１）と、電圧出力手
段（２）と、選択切替え手段（３）とを具備している。
このため、電圧出力手段（２）によって出力電圧（Ｖ
Ｏ）が線型的に立ち上げられ、その立ち上がり時間は時
間設定手段（１）によって設定されるので、適当な立ち
上がり時間を設定することにより、出力電圧が立ち上が
りの際に急峻に変化することを抑止することが可能にな
る。

【００２３】これにより、当該回路をテレビの映像出力
電圧（Ｖｏｕｔ）の生成回路として用いた場合に、出力
電圧である映像出力電圧（Ｖｏｕｔ）が立ち上がりの際
に急峻に変化することによって生じる画像表示系への悪
影響を抑止することが可能になる。

【図面の簡単な説明】

【図１】本発明に係る電圧生成回路の原理図である。

【図２】本発明の実施例に係る電圧生成回路の回路図で
ある。

【図３】本発明の実施例に係る電圧生成回路の作用効果
を説明するグラフである。

【図４】従来例に係る電圧生成回路の回路図である。

【図５】従来例に係る電圧生成回路の問題点を説明する
グラフである。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/50 - 5/63 G05F 1/445 G05F 1/56 G05F 1/613

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力端子（ＩＴ）から印加される入力電
   圧（ＶＩ）に基づいて生成された出力電圧（ＶＯ）を、
   切替え信号（ＳＳ）に基づいて出力端子（ＯＴ）から外
   部に出力／非出力する回路であって、 前記出力電圧（ＶＯ）の立ち上がり時間を設定する時間
   設定手段（１）と、 前記入力電圧（ＶＩ）に基づいて前記出力電圧（ＶＯ）
   を生成し、出力端子（ＯＴ）から外部に出力／非出力
   し、かつ出力電圧（ＶＯ）を外部に出力するときには、
   前記立ち上がり時間に基づいて前記出力電圧（ＶＯ）を
   線型的に立ち上げ、入力電圧（ＶＩ）レベルで一定値に
   保って外部に出力する電圧出力手段（２）と、 前記切替え信号（ＳＳ）に基づいて、前記電圧出力手段
   （２）の電圧出力動作を制御する選択切替え手段（３）
   とを具備し、 前記時間設定手段（１）は直列接続された定電流源（Ｔ
   Ｓ）とコンデンサ（Ｃ１３）とからなり、 前記電圧出力手段（２）は前記定電流源（ＴＳ）とコン
   デンサ（Ｃ１３）との接続点に接続され、該コンデンサ
   （Ｃ１３）の充電電圧が加わる反転入力部（−）および
   出力端子（ＯＴ）に接続された抵抗（Ｒ１７）と抵抗
   （Ｒ１８）との接続点に接続され、前記抵抗（Ｒ１７）
   と抵抗（Ｒ１８）で出力電圧（ＶＯ）を分割した分割電
   圧が加わる非反転入力部（＋）を有する演算増幅器（Ｏ
   Ｐ）と、ベースが前記定電流源（ＴＳ）のコンデンサ
   （Ｃ１３）が接続されたのとは反対端子に接続され、エ
   ミッタが演算増幅器（ＯＰ）の出力に接続され、該演算
   増幅器（ＯＰ）の出力により制御されるトランジスタ
   （Ｑ１）とソースが入力端子（ＩＴ）に接続され、ドレ
   インが出力端子（ＯＴ）に接続され、ゲートが前記トラ
   ンジスタ（Ｑ１）のコレクタに接続され該トランジスタ
   （Ｑ１）により制御されるＭＯＳＦＥＴ（Ｍ１２）とか
   らなり、 前記選択切替え手段（３）は入力端子にスイッチング信
   号（ＳＳ）が加えられ出力端子が前記定電流源（ＴＳ）
   とコンデンサ（Ｃ１３）との接続点に接続されたインバ
   ータ（ＩＶ）からなり、 ＯＮ状態のスイッチング信号（ＳＳ）により前記択切替
   え手段（３）のインバータ（ＩＶ）の出力信号にてコン
   デンサ（Ｃ１３）の充電を開始するとともに、演算増幅
   器（ＯＰ）の出力電流を直線的に増加させ、それにより
   トランジスタ（Ｑ１）およびＭＯＳＦＥＴ（Ｍ１２）を
   ＯＦＦ状態からＯＮ状態へと移行し、前記ＭＯＳＦＥＴ
   （Ｍ１２）を介して直線的に立ち上がる出力電圧を出力
   することを特徴とする電圧生成回路。
2. 【請求項２】 入力端子（ＩＴ）から印加される入力電
   圧（ＶＩ）に基づいて生成された出力電圧（ＶＯ）を、
   切替え信号（ＳＳ）に基づいて出力端子（ＯＴ）から外
   部に出力／非出力する回路であって、 前記出力電圧（ＶＯ）の立ち上がり時間を設定する時間
   設定手段（１）と、 前記入力電圧（ＶＩ）に基づいて前記出力電圧（ＶＯ）
   を生成し、出力端子（ＯＴ）から外部に出力／非出力
   し、かつ出力電圧（ＶＯ）を外部に出力するときには、
   前記立ち上がり時間に基づいて前記出力電圧（ＶＯ）を
   線型的に立ち上げ、入力電圧（ＶＩ）レベルで一定値に
   保って外部に出力する電圧出力手段（２）と、 前記切替え信号（ＳＳ）に基づいて、前記電圧出力手段
   （２）の電圧出力動作を制御する選択切替え手段（３）
   とを具備し、 前記時間設定手段（１）は定電流源（ＴＳ）とコンデン
   サ（Ｃ１３）とからなり、前記電圧出力手段（２）はツ
   ェナーダイオード（ＶＺ１，ＶＺ２），コンデンサ（Ｃ
   １２），バイポーラトランジスタ（Ｑ１）、電界効果型
   トランジスタ（Ｍ１２），抵抗（Ｒ１４，Ｒ１５，Ｒ１
   ６，Ｒ１７，Ｒ１８）および演算増幅器（ＯＰ）からな
   り、前記選択切替え手段（３）はインバータ（ＩＶ）か
   らなり、 該インバータ（ＩＶ）の出力部に、接地されたツェナー
   ダイオード（ＶＺ２）と、演算増幅器（ＯＰ）の反転入
   力部（−）とが接続され、抵抗（Ｒ１７）と抵抗（Ｒ１
   ８）とが直列に接続され、その接続部に前記演算増幅器
   （ＯＰ）の非反転入力部（＋）が接続され、前記抵抗
   （Ｒ１７）が出力端子（ＯＴ）に接続され、 前記抵抗（Ｒ１８）が接地され、 接地されたコンデンサ（Ｃ１２）が出力端子（ＯＴ）に
   接続され、電界効果型トランジスタ（Ｍ１２）のドレイ
   ンが前記出力端子（ＯＴ）に接続され、ソースが入力端
   子（ＩＴ）に接続され、前記電界効果型トランジスタ
   （Ｍ１２）のゲートがバイポーラトランジスタ（Ｑ１）
   のコレクタに接続され、前記電界効果型トランジスタ
   （Ｍ１２）のゲートとソースとの間に抵抗（Ｒ１５）が
   接続され、 バイポーラトランジスタ（Ｑ１）のエミッタが抵抗（Ｒ
   １６）を介して前記演算増幅器（ＯＰ）の出力部に接続
   され、前記バイポーラトランジスタ（Ｑ１）のベースが
   抵抗（Ｒ１４）を介して前記入力端子（ＩＴ）に接続さ
   れ、前記抵抗（Ｒ１４）と前記バイポーラトランジスタ
   （Ｑ１）のベースとの接続部に、接地されたツェナーダ
   イオード（ＶＺ１）が接続され、 前記バイポーラトランジスタ（Ｑ１）のベースと演算増
   幅器（ＯＰ）の反転入力部（−）との間に定電流源（Ｔ
   Ｓ）が接続され、前記バイポーラトランジスタ（Ｑ１）
   のベースと前記定電流源（ＴＳ）との接続部に接地され
   たコンデンサ（Ｃ１３）が接続されてなることを特徴と
   する電圧生成回路。