JP3461535B2 - 無線端末装置及びその制御方法 - Google Patents
無線端末装置及びその制御方法Info
- Publication number
- JP3461535B2 JP3461535B2 JP18354793A JP18354793A JP3461535B2 JP 3461535 B2 JP3461535 B2 JP 3461535B2 JP 18354793 A JP18354793 A JP 18354793A JP 18354793 A JP18354793 A JP 18354793A JP 3461535 B2 JP3461535 B2 JP 3461535B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- clock
- save mode
- power save
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Transceivers (AREA)
- Transmitters (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、無線端末装置に用いら
れる消費電力セービング回路に係り、特に消費電力を大
幅に低減することができる消費電力セービング回路及び
その制御方法に関する。
れる消費電力セービング回路に係り、特に消費電力を大
幅に低減することができる消費電力セービング回路及び
その制御方法に関する。
【０００２】
【従来の技術】まず、従来の消費電力セービング回路に
ついて図５を使って説明する。図５は、従来の消費電力
セービング回路の構成ブロック図である。従来の消費電
力セービング回路（パワーセービング回路）は、図５に
示すように、パワーセーブモードを有するＣＰＵ１と、
パワーセーブモード時間のカウント及びＣＰＵ１にパワ
ーセーブモード解除の割込みを行うタイマカウンタ２
と、ＣＰＵ１に供給する高周波のクロック（ＣＰＵ用ク
ロック）を発生する高周波水晶発振回路３と、高周波水
晶発振回路３から発生する高周波クロックを順次分周し
て低周波クロックに落とし、タイマカウンタ２に供給す
る多段分周回路４とから構成されている。
ついて図５を使って説明する。図５は、従来の消費電力
セービング回路の構成ブロック図である。従来の消費電
力セービング回路（パワーセービング回路）は、図５に
示すように、パワーセーブモードを有するＣＰＵ１と、
パワーセーブモード時間のカウント及びＣＰＵ１にパワ
ーセーブモード解除の割込みを行うタイマカウンタ２
と、ＣＰＵ１に供給する高周波のクロック（ＣＰＵ用ク
ロック）を発生する高周波水晶発振回路３と、高周波水
晶発振回路３から発生する高周波クロックを順次分周し
て低周波クロックに落とし、タイマカウンタ２に供給す
る多段分周回路４とから構成されている。
【０００３】次に、各構成部分について具体的に説明す
る。ＣＰＵ１は、高周波（例えばＭＨｚオーダー）のク
ロックで動作し、パワーセーブモード（低電力消費状
態）を有するＣＰＵであり、パワーセーブモードに移行
した時にはクロックを供給する必要はなくなり、またタ
イマカウンタ２からの割込みでパワーセーブモードを解
除し、高周波水晶発振回路３からＣＰＵ用クロックが与
えられて通常モードに復帰するようになっている。
る。ＣＰＵ１は、高周波（例えばＭＨｚオーダー）のク
ロックで動作し、パワーセーブモード（低電力消費状
態）を有するＣＰＵであり、パワーセーブモードに移行
した時にはクロックを供給する必要はなくなり、またタ
イマカウンタ２からの割込みでパワーセーブモードを解
除し、高周波水晶発振回路３からＣＰＵ用クロックが与
えられて通常モードに復帰するようになっている。
【０００４】タイマカウンタ２は、多段分周回路４から
供給される低周波（例えばＫＨｚオーダー）のクロック
で動作し、パワーセーブモードに入ると予めＣＰＵ１か
ら設定された解除までの時間をカウントし、ＣＰＵ１に
パワーセーブモード解除の割込みを行うものである。
供給される低周波（例えばＫＨｚオーダー）のクロック
で動作し、パワーセーブモードに入ると予めＣＰＵ１か
ら設定された解除までの時間をカウントし、ＣＰＵ１に
パワーセーブモード解除の割込みを行うものである。
【０００５】高周波水晶発振回路３は、ＣＰＵ１に供給
する高周波（例えばＭＨｚオーダー）のクロック（ＣＰ
Ｕ用クロック）を発生する発振回路である。
する高周波（例えばＭＨｚオーダー）のクロック（ＣＰ
Ｕ用クロック）を発生する発振回路である。
【０００６】多段分周回路４は、高周波水晶発振回路３
が発振する高周波クロック（ＭＨｚオーダー）を順次分
周して低周波クロック（ＫＨｚオーダー）を作成し、タ
イマカウンタ２に供給するものである。
が発振する高周波クロック（ＭＨｚオーダー）を順次分
周して低周波クロック（ＫＨｚオーダー）を作成し、タ
イマカウンタ２に供給するものである。
【０００７】ここで、多段分周回路４について、図６の
例で詳しく説明する。図６は、多段分周回路の概略説明
図である。多段分周回路４は、複数の分周回路を直列に
接続し、高い周波数から低い周波数を作成するもので、
例えば、１９．２ＭＨｚから２００Ｈｚのクロックを作
る場合、図６に示すように、１／２分周回路や１／３分
周回路や１／５分周回路を複数組み合わせて、全体で１
／９６０００になるように分周回路を直列に接続して構
成されている。
例で詳しく説明する。図６は、多段分周回路の概略説明
図である。多段分周回路４は、複数の分周回路を直列に
接続し、高い周波数から低い周波数を作成するもので、
例えば、１９．２ＭＨｚから２００Ｈｚのクロックを作
る場合、図６に示すように、１／２分周回路や１／３分
周回路や１／５分周回路を複数組み合わせて、全体で１
／９６０００になるように分周回路を直列に接続して構
成されている。
【０００８】ここで、多段分周回路４は、多くのフリッ
プフロップ（カウンタ）で構成されており、また、扱う
周波数がＭＨｚオーダーのように高周波であると、多段
分周回路の初段付近ではフリップフロップを高速動作さ
せる必要があり、消費電力も大きなものとなっている。
プフロップ（カウンタ）で構成されており、また、扱う
周波数がＭＨｚオーダーのように高周波であると、多段
分周回路の初段付近ではフリップフロップを高速動作さ
せる必要があり、消費電力も大きなものとなっている。
【０００９】次に、従来のパワーセービング回路の制御
方法について説明する。従来のパワーセービング回路の
制御方法は、図５に示すように、ＣＰＵ１がパワーセー
ブモードに移行すると、タイマカウンタ２で予め設定さ
れたパワーセーブモードの時間が終了するまでカウント
を行い、設定時間に到達したならタイマカウンタ２から
ＣＰＵ１にパワーセーブモード解除の割込みを行い、Ｃ
ＰＵ１は通常モードに戻るようになっている。
方法について説明する。従来のパワーセービング回路の
制御方法は、図５に示すように、ＣＰＵ１がパワーセー
ブモードに移行すると、タイマカウンタ２で予め設定さ
れたパワーセーブモードの時間が終了するまでカウント
を行い、設定時間に到達したならタイマカウンタ２から
ＣＰＵ１にパワーセーブモード解除の割込みを行い、Ｃ
ＰＵ１は通常モードに戻るようになっている。
【００１０】そのため、パワーセーブモード中では高周
波水晶発振回路３からＣＰＵ１に供給されていたＣＰＵ
用クロックは不要であって、高周波水晶発振回路３を停
止可能となるが、タイマカウンタ２を常時動作させてお
くためには、高周波水晶発振回路３と、高周波水晶発振
回路３から発生する高周波クロックをタイマカウンタ２
用の低周波クロックに分周して供給する多段分周回路４
とを常時動作させていなければならず、高周波水晶発振
回路３と多段分周回路４への電源電圧Ｖccは、常に供給
されている必要がある。
波水晶発振回路３からＣＰＵ１に供給されていたＣＰＵ
用クロックは不要であって、高周波水晶発振回路３を停
止可能となるが、タイマカウンタ２を常時動作させてお
くためには、高周波水晶発振回路３と、高周波水晶発振
回路３から発生する高周波クロックをタイマカウンタ２
用の低周波クロックに分周して供給する多段分周回路４
とを常時動作させていなければならず、高周波水晶発振
回路３と多段分周回路４への電源電圧Ｖccは、常に供給
されている必要がある。
【００１１】
【発明が解決しようとする課題】従って、上記従来のパ
ワーセービング回路及びその制御方法では、パワーセー
ブモード中に、高周波のＣＰＵ用クロックは停止可能で
あるにも拘らず、低周波のクロックで十分なタイマクロ
ックを動作させるために、高周波水晶発振回路３及び多
段分周回路４を動作させなければならず、パワーセーブ
の効率が悪いという問題点があった。
ワーセービング回路及びその制御方法では、パワーセー
ブモード中に、高周波のＣＰＵ用クロックは停止可能で
あるにも拘らず、低周波のクロックで十分なタイマクロ
ックを動作させるために、高周波水晶発振回路３及び多
段分周回路４を動作させなければならず、パワーセーブ
の効率が悪いという問題点があった。
【００１２】本発明は上記実情に鑑みて為されたもの
で、消費電力のセーブ効率を良くした消費電力セービン
グ回路及びその制御方法を提供することを目的とする。
で、消費電力のセーブ効率を良くした消費電力セービン
グ回路及びその制御方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、無線端末装置にお
いて、パワーセーブモードを有するＣＰＵと、パワーセ
ーブモード解除時に動作して前記ＣＰＵに高周波クロッ
クを供給する高周波発振回路と、前記高周波発振回路か
ら発生する高周波クロックを順次分周して低周波クロッ
クを発生させる多段分周回路と、パワーセーブモード時
に動作して低周波クロックを供給する低周波発振回路
と、パワーセーブモード時間のカウントを行うタイマカ
ウンタと、前記タイマカウンタへ入力されるクロックを
選択するクロック選択スイッチと、パワーセーブモード
移行時に前記ＣＰＵからパワーセーブモード開始命令を
受け取り、前記低周波発振回路を起動し、前記クロック
選択スイッチを切り換えて前記低周波発振回路からの低
周波クロックを前記タイマカウンタに出力させ、前記タ
イマカウンタを起動し、前記高周波発振回路を停止し、
パワーセーブモード解除時に前記タイマカウンタからタ
イマカウント完了信号を受け取り、前記高周波発振回路
を起動し、前記クロック選択スイッチを切り換えて前記
多段分周回路からの低周波クロックを前記タイマカウン
タに出力させ、前記ＣＰＵにパワーセーブモード解除用
の割込みを行い、前記低周波発振回路を停止するイベン
ト制御回路とを具備する消費電力セービング回路を備え
たことを特徴としている。上記従来例の問題点を解決す
るための請求項２記載の発明は、請求項１記載の無線端
末装置において、高周波発振回路の出力の供給を制御す
る出力制御回路を設け、イベント制御回路が、パワーセ
ーブモード解除時に前記高周波発振回路を起動し、前記
高周波発振回路の発振周波数が安定してから、前記高周
波発振回路の出力の供給を開始させるよう前記出力制御
回路を制御することを特徴としている。
決するための請求項１記載の発明は、無線端末装置にお
いて、パワーセーブモードを有するＣＰＵと、パワーセ
ーブモード解除時に動作して前記ＣＰＵに高周波クロッ
クを供給する高周波発振回路と、前記高周波発振回路か
ら発生する高周波クロックを順次分周して低周波クロッ
クを発生させる多段分周回路と、パワーセーブモード時
に動作して低周波クロックを供給する低周波発振回路
と、パワーセーブモード時間のカウントを行うタイマカ
ウンタと、前記タイマカウンタへ入力されるクロックを
選択するクロック選択スイッチと、パワーセーブモード
移行時に前記ＣＰＵからパワーセーブモード開始命令を
受け取り、前記低周波発振回路を起動し、前記クロック
選択スイッチを切り換えて前記低周波発振回路からの低
周波クロックを前記タイマカウンタに出力させ、前記タ
イマカウンタを起動し、前記高周波発振回路を停止し、
パワーセーブモード解除時に前記タイマカウンタからタ
イマカウント完了信号を受け取り、前記高周波発振回路
を起動し、前記クロック選択スイッチを切り換えて前記
多段分周回路からの低周波クロックを前記タイマカウン
タに出力させ、前記ＣＰＵにパワーセーブモード解除用
の割込みを行い、前記低周波発振回路を停止するイベン
ト制御回路とを具備する消費電力セービング回路を備え
たことを特徴としている。上記従来例の問題点を解決す
るための請求項２記載の発明は、請求項１記載の無線端
末装置において、高周波発振回路の出力の供給を制御す
る出力制御回路を設け、イベント制御回路が、パワーセ
ーブモード解除時に前記高周波発振回路を起動し、前記
高周波発振回路の発振周波数が安定してから、前記高周
波発振回路の出力の供給を開始させるよう前記出力制御
回路を制御することを特徴としている。
【００１４】上記従来例の問題点を解決するための請求
項３記載の発明は、パワーセーブモードによって消費電
力をセービングする無線端末装置における制御方法であ
って、パワーセーブモードに移行する時は、無線端末装
置のＣＰＵからパワーセーブモード開始命令を受け取っ
たイベント制御回路が、パワーセーブモード時の低周波
クロックを供給する低周波発振回路を起動し、クロック
選択スイッチを切り換えて前記低周波発振回路からの低
周波クロックをパワーセーブモード時間のカウントを行
うタイマカウンタに出力させ、前記タイマカウンタを起
動し、パワーセーブモード解除時の高周波クロックを供
給する高周波発振回路を停止し、パワーセーブモードを
解除する時は、前記タイマカウンタからタイマカウント
完了信号を受け取った前記イベント制御回路が、前記高
周波発振回路を起動し、前記クロック選択スイッチを切
り換えて、前記高周波クロックを順次分周して低周波ク
ロックを発生させる多段分周回路からの低周波クロック
を前記タイマカウンタに出力させ、前記ＣＰＵに対して
パワーセーブモード解除用の割込みを行って前記ＣＰＵ
のパワーセーブモードを解除させ、前記低周波発振回路
を停止することを特徴としている。
項３記載の発明は、パワーセーブモードによって消費電
力をセービングする無線端末装置における制御方法であ
って、パワーセーブモードに移行する時は、無線端末装
置のＣＰＵからパワーセーブモード開始命令を受け取っ
たイベント制御回路が、パワーセーブモード時の低周波
クロックを供給する低周波発振回路を起動し、クロック
選択スイッチを切り換えて前記低周波発振回路からの低
周波クロックをパワーセーブモード時間のカウントを行
うタイマカウンタに出力させ、前記タイマカウンタを起
動し、パワーセーブモード解除時の高周波クロックを供
給する高周波発振回路を停止し、パワーセーブモードを
解除する時は、前記タイマカウンタからタイマカウント
完了信号を受け取った前記イベント制御回路が、前記高
周波発振回路を起動し、前記クロック選択スイッチを切
り換えて、前記高周波クロックを順次分周して低周波ク
ロックを発生させる多段分周回路からの低周波クロック
を前記タイマカウンタに出力させ、前記ＣＰＵに対して
パワーセーブモード解除用の割込みを行って前記ＣＰＵ
のパワーセーブモードを解除させ、前記低周波発振回路
を停止することを特徴としている。
【００１５】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項３記載の無線端末装置の制御
方法において、イベント制御回路が、パワーセーブモー
ド解除時に高周波発振回路を起動し、前記高周波発振回
路の発振周波数が安定してから、高周波発振回路の出力
の供給を制御する出力制御回路を、前記高周波発振回路
の出力の供給を開始させるよう制御することを特徴とし
ている。
項４記載の発明は、請求項３記載の無線端末装置の制御
方法において、イベント制御回路が、パワーセーブモー
ド解除時に高周波発振回路を起動し、前記高周波発振回
路の発振周波数が安定してから、高周波発振回路の出力
の供給を制御する出力制御回路を、前記高周波発振回路
の出力の供給を開始させるよう制御することを特徴とし
ている。
【００１６】
【作用】請求項１記載の発明によれば、イベント制御回
路がパワーセーブモード移行時にＣＰＵからパワーセー
ブモード開始命令を受け取って、低周波発振回路を起動
し、クロック選択スイッチを切り換えて低周波発振回路
からの低周波クロックをタイマカウンタに出力させ、タ
イマカウンタを起動し、高周波発振回路を停止し、ま
た、パワーセーブモード解除時にタイマカウンタからタ
イマカウント完了信号を受け取り、高周波発振回路を起
動し、クロック選択スイッチを切り換えて高周波発振回
路からの高周波クロックを順次分周する多段分周回路か
らの低周波クロックをタイマカウンタに出力させ、ＣＰ
Ｕにパワーセーブモード解除用の割込みを行い、低周波
発振回路を停止する消費電力セービング回路を備えた無
線端末装置としているので、パワーセーブモードに移行
した時には高周波発振回路と多段分周回路とを停止させ
ることができ、パワーセーブモード中の消費電力を大幅
に低減でき、パワーセーブモード解除時に低周波発振回
路から高周波発振回路への切り換えを容易に行うことが
できる。請求項２記載の発明によれば、イベント制御回
路が、パワーセーブモード解除時に高周波発振回路を起
動し、高周波発振回路の発振周波数が安定してから、高
周波発振回路の出力の供給を開始させるよう出力制御回
路を制御する請求項１記載の無線端末装置としているの
で、ＣＰＵは安定したクロックを受けてパワーセーブモ
ードを解除し、通常のモードに移行することができる。
路がパワーセーブモード移行時にＣＰＵからパワーセー
ブモード開始命令を受け取って、低周波発振回路を起動
し、クロック選択スイッチを切り換えて低周波発振回路
からの低周波クロックをタイマカウンタに出力させ、タ
イマカウンタを起動し、高周波発振回路を停止し、ま
た、パワーセーブモード解除時にタイマカウンタからタ
イマカウント完了信号を受け取り、高周波発振回路を起
動し、クロック選択スイッチを切り換えて高周波発振回
路からの高周波クロックを順次分周する多段分周回路か
らの低周波クロックをタイマカウンタに出力させ、ＣＰ
Ｕにパワーセーブモード解除用の割込みを行い、低周波
発振回路を停止する消費電力セービング回路を備えた無
線端末装置としているので、パワーセーブモードに移行
した時には高周波発振回路と多段分周回路とを停止させ
ることができ、パワーセーブモード中の消費電力を大幅
に低減でき、パワーセーブモード解除時に低周波発振回
路から高周波発振回路への切り換えを容易に行うことが
できる。請求項２記載の発明によれば、イベント制御回
路が、パワーセーブモード解除時に高周波発振回路を起
動し、高周波発振回路の発振周波数が安定してから、高
周波発振回路の出力の供給を開始させるよう出力制御回
路を制御する請求項１記載の無線端末装置としているの
で、ＣＰＵは安定したクロックを受けてパワーセーブモ
ードを解除し、通常のモードに移行することができる。
【００１７】請求項３記載の発明によれば、パワーセー
ブモードに移行する時は、イベント制御回路がＣＰＵか
らパワーセーブモード開始命令を受け取ると、低周波発
振回路を起動し、クロック選択スイッチを切り換えて低
周波発振回路からの低周波クロックをタイマカウンタに
出力させ、そしてタイマカウンタを起動し、高周波発振
回路を停止し、またパワーセーブモードを解除する時
は、タイマカウンタからタイマカウント完了信号を受け
取ったイベント制御回路が、高周波発振回路を起動し、
クロック選択スイッチを切り換えて、高周波発振回路か
らの高周波クロックを順次分周する多段分周回路からの
低周波クロックをタイマカウンタに出力させ、ＣＰＵに
対してパワーセーブモード解除用の割込みを行ってＣＰ
Ｕのパワーセーブモードを解除させ、低周波発振回路を
停止する無線端末装置の制御方法としているので、パワ
ーセーブモードに移行した時には高周波発振回路と多段
分周回路とを停止させることができ、パワーセーブモー
ド中の消費電力を大幅に低減でき、パワーセーブモード
解除時に低周波発振回路から高周波発振回路への切り換
えを容易に行うことができる。
ブモードに移行する時は、イベント制御回路がＣＰＵか
らパワーセーブモード開始命令を受け取ると、低周波発
振回路を起動し、クロック選択スイッチを切り換えて低
周波発振回路からの低周波クロックをタイマカウンタに
出力させ、そしてタイマカウンタを起動し、高周波発振
回路を停止し、またパワーセーブモードを解除する時
は、タイマカウンタからタイマカウント完了信号を受け
取ったイベント制御回路が、高周波発振回路を起動し、
クロック選択スイッチを切り換えて、高周波発振回路か
らの高周波クロックを順次分周する多段分周回路からの
低周波クロックをタイマカウンタに出力させ、ＣＰＵに
対してパワーセーブモード解除用の割込みを行ってＣＰ
Ｕのパワーセーブモードを解除させ、低周波発振回路を
停止する無線端末装置の制御方法としているので、パワ
ーセーブモードに移行した時には高周波発振回路と多段
分周回路とを停止させることができ、パワーセーブモー
ド中の消費電力を大幅に低減でき、パワーセーブモード
解除時に低周波発振回路から高周波発振回路への切り換
えを容易に行うことができる。
【００１８】請求項４記載の発明によれば、イベント制
御回路が、パワーセーブモード解除時に高周波発振回路
を起動し、高周波発振回路の発振周波数が安定してか
ら、高周波発振回路の出力の供給を開始させるよう出力
制御回路を制御する請求項３記載の無線端末装置の制御
方法としているので、ＣＰＵは安定したクロックを受け
てパワーセーブモードを解除し、通常のモードに移行す
ることができる。
御回路が、パワーセーブモード解除時に高周波発振回路
を起動し、高周波発振回路の発振周波数が安定してか
ら、高周波発振回路の出力の供給を開始させるよう出力
制御回路を制御する請求項３記載の無線端末装置の制御
方法としているので、ＣＰＵは安定したクロックを受け
てパワーセーブモードを解除し、通常のモードに移行す
ることができる。
【００１９】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係る無線装置
に用いられる消費電力セービング回路の構成ブロック図
である。尚、図５と同様の構成をとる部分については同
一の符号を付して説明する。
ら説明する。図１は、本発明の一実施例に係る無線装置
に用いられる消費電力セービング回路の構成ブロック図
である。尚、図５と同様の構成をとる部分については同
一の符号を付して説明する。
【００２０】本実施例の消費電力セービング回路（パワ
ーセービング回路）は、図１に示すように、従来の消費
電力セービング回路と同様の構成として、パワーセーブ
モードを有するＣＰＵ１と、パワーセーブモード時間の
カウントを行うタイマカウンタ２′と、ＣＰＵ１に供給
する高周波のクロック（ＣＰＵ用クロック）を発生する
高周波水晶発振回路３と、高周波水晶発振回路３から発
生する高周波クロックを順次分周して低周波クロックに
落とす多段分周回路４とから構成され、更に本実施例の
特徴部分として、パワーセービング回路全体をコントロ
ールするイベント制御回路５と、パワーセーブモード中
のタイマカウンタ２′専用の低周波クロックを発生する
低周波水晶発振回路６と、タイマカウンタ２′へのクロ
ックを選択するクロック選択スイッチ（ＳＥＬ）７と、
高周波水晶発振回路３の出力を制御する出力制御回路８
と、高周波水晶発振回路３の電源スイッチＳＷ(1) ９
と、低周波水晶発振回路６の電源スイッチＳＷ(2) １０
とが設けられている。
ーセービング回路）は、図１に示すように、従来の消費
電力セービング回路と同様の構成として、パワーセーブ
モードを有するＣＰＵ１と、パワーセーブモード時間の
カウントを行うタイマカウンタ２′と、ＣＰＵ１に供給
する高周波のクロック（ＣＰＵ用クロック）を発生する
高周波水晶発振回路３と、高周波水晶発振回路３から発
生する高周波クロックを順次分周して低周波クロックに
落とす多段分周回路４とから構成され、更に本実施例の
特徴部分として、パワーセービング回路全体をコントロ
ールするイベント制御回路５と、パワーセーブモード中
のタイマカウンタ２′専用の低周波クロックを発生する
低周波水晶発振回路６と、タイマカウンタ２′へのクロ
ックを選択するクロック選択スイッチ（ＳＥＬ）７と、
高周波水晶発振回路３の出力を制御する出力制御回路８
と、高周波水晶発振回路３の電源スイッチＳＷ(1) ９
と、低周波水晶発振回路６の電源スイッチＳＷ(2) １０
とが設けられている。
【００２１】次に、本実施例の消費電力セービング回路
の各構成部分について具体的に説明する。ＣＰＵ１は、
従来と同様で高周波（例えばＭＨｚオーダー）のクロッ
クで動作し、パワーセーブモード（低電力消費状態）を
有するＣＰＵであり、パワーセーブモードに移行した時
にはクロックを供給する必要がなく、イベント制御回路
５からのパワーセーブモード解除用ＮＭＩ割込み（Non
Maskable Interrupt：最優先割込み）ａでパワーセーブ
モードを解除して通常モードに復帰するようになってい
る。
の各構成部分について具体的に説明する。ＣＰＵ１は、
従来と同様で高周波（例えばＭＨｚオーダー）のクロッ
クで動作し、パワーセーブモード（低電力消費状態）を
有するＣＰＵであり、パワーセーブモードに移行した時
にはクロックを供給する必要がなく、イベント制御回路
５からのパワーセーブモード解除用ＮＭＩ割込み（Non
Maskable Interrupt：最優先割込み）ａでパワーセーブ
モードを解除して通常モードに復帰するようになってい
る。
【００２２】タイマカウンタ２′は、イベント制御回路
５の制御の下で動作し、パワーセーブモードに入るとイ
ベント制御回路５からのタイマカウント起動信号ｂによ
りパワーセーブモード解除までの時間のカウントを開始
し、ＣＰＵ１から設定されたパワーセーブモード時間に
到達したなら、イベント制御回路５に対してタイマカウ
ント完了信号ｃによりカウント完了を通知する。
５の制御の下で動作し、パワーセーブモードに入るとイ
ベント制御回路５からのタイマカウント起動信号ｂによ
りパワーセーブモード解除までの時間のカウントを開始
し、ＣＰＵ１から設定されたパワーセーブモード時間に
到達したなら、イベント制御回路５に対してタイマカウ
ント完了信号ｃによりカウント完了を通知する。
【００２３】また、タイマカウンタ２′は、通常モード
では高周波水晶発振回路３から発生する高周波クロック
（例えばＭＨｚオーダー）を多段分周回路４で低周波
（例えばＫＨｚオーダー）に落としたクロックで動作
し、パワーセーブモードでは低周波水晶発振回路６から
発生する低周波クロック（例えばＫＨｚオーダー）で動
作するようになっており、この２つのクロックをクロッ
ク選択スイッチ７で切り替えるようになっている。
では高周波水晶発振回路３から発生する高周波クロック
（例えばＭＨｚオーダー）を多段分周回路４で低周波
（例えばＫＨｚオーダー）に落としたクロックで動作
し、パワーセーブモードでは低周波水晶発振回路６から
発生する低周波クロック（例えばＫＨｚオーダー）で動
作するようになっており、この２つのクロックをクロッ
ク選択スイッチ７で切り替えるようになっている。
【００２４】高周波水晶発振回路３は、従来と同様でＣ
ＰＵ１に供給する高周波（例えばＭＨｚオーダー）のク
ロックを発生する発振回路であり、イベント制御回路５
によって制御される電源スイッチＳＷ(1) ９のＯＮ／Ｏ
ＦＦで起動／停止が制御され、更にイベント制御回路５
によって制御される出力制御回路８によってその出力が
制御されている。
ＰＵ１に供給する高周波（例えばＭＨｚオーダー）のク
ロックを発生する発振回路であり、イベント制御回路５
によって制御される電源スイッチＳＷ(1) ９のＯＮ／Ｏ
ＦＦで起動／停止が制御され、更にイベント制御回路５
によって制御される出力制御回路８によってその出力が
制御されている。
【００２５】通常、高周波水晶発振回路３は、発生させ
る周波数がＭＨｚオーダーという高い周波数であるため
に、電源投入直後は発振周波数が安定せず、不安定な出
力をＣＰＵ１及び多段分周回路４に与えないために、出
力制御回路８で制御するようになっている。
る周波数がＭＨｚオーダーという高い周波数であるため
に、電源投入直後は発振周波数が安定せず、不安定な出
力をＣＰＵ１及び多段分周回路４に与えないために、出
力制御回路８で制御するようになっている。
【００２６】多段分周回路４は、従来と同様で高周波水
晶発振回路３が発振する高周波クロック（ＭＨｚオーダ
ー）を順次分周して低周波クロック（ＫＨｚオーダー）
を作成し、通常モードの時にタイマカウンタ２′にクロ
ックを供給するものであり、図６に示したような複数の
分周回路を組み合わせて、希望する周波数になるように
直列に接続したものである。
晶発振回路３が発振する高周波クロック（ＭＨｚオーダ
ー）を順次分周して低周波クロック（ＫＨｚオーダー）
を作成し、通常モードの時にタイマカウンタ２′にクロ
ックを供給するものであり、図６に示したような複数の
分周回路を組み合わせて、希望する周波数になるように
直列に接続したものである。
【００２７】イベント制御回路５は、本実施例のパワー
セービング回路全体をコントロールするもので、論理回
路で構成され、各構成要素を順次制御するものである。
具体的には、ＣＰＵ１からのパワーセーブモード開始命
令を受けて、タイマカウント起動信号ｂによるタイマカ
ウンタ２′の起動や、クロック選択信号ｄによるクロッ
ク選択スイッチ７の制御や、出力制御回路制御信号ｅに
よる出力制御回路８の制御や、高周波水晶発振回路電源
制御信号ｇによる高周波水晶発振回路３の電源スイッチ
ＳＷ(1) ９及び低周波水晶発振回路電源制御信号ｆによ
る低周波水晶発振回路６の電源スイッチＳＷ(2) １０の
制御を行い、また、タイマカウンタ２′からのタイマカ
ウント完了信号ｃを受けてＣＰＵ１に対してパワーセー
ブモード解除用ＮＭＩ割込み（最優先割込み）ａを行う
ものである。
セービング回路全体をコントロールするもので、論理回
路で構成され、各構成要素を順次制御するものである。
具体的には、ＣＰＵ１からのパワーセーブモード開始命
令を受けて、タイマカウント起動信号ｂによるタイマカ
ウンタ２′の起動や、クロック選択信号ｄによるクロッ
ク選択スイッチ７の制御や、出力制御回路制御信号ｅに
よる出力制御回路８の制御や、高周波水晶発振回路電源
制御信号ｇによる高周波水晶発振回路３の電源スイッチ
ＳＷ(1) ９及び低周波水晶発振回路電源制御信号ｆによ
る低周波水晶発振回路６の電源スイッチＳＷ(2) １０の
制御を行い、また、タイマカウンタ２′からのタイマカ
ウント完了信号ｃを受けてＣＰＵ１に対してパワーセー
ブモード解除用ＮＭＩ割込み（最優先割込み）ａを行う
ものである。
【００２８】低周波水晶発振回路６は、パワーセーブモ
ードの時にタイマカウンタ２′に供給する低周波（例え
ばＫＨｚオーダー）のクロックを発生する発振回路であ
り、イベント制御回路５によって制御される電源スイッ
チＳＷ(2) １０のＯＮ／ＯＦＦで起動／停止が制御され
るものである。
ードの時にタイマカウンタ２′に供給する低周波（例え
ばＫＨｚオーダー）のクロックを発生する発振回路であ
り、イベント制御回路５によって制御される電源スイッ
チＳＷ(2) １０のＯＮ／ＯＦＦで起動／停止が制御され
るものである。
【００２９】クロック選択スイッチ（ＳＥＬ）７は、イ
ベント制御回路５の制御の下で、タイマカウンタ２′の
クロックを切り換えるスイッチで、通常モードの時は高
周波水晶発振回路３から発生する高周波クロックを多段
分周回路４で低周波に落としたクロックを選択し、パワ
ーセーブモードの時は低周波水晶発振回路６から発生す
るクロックを選択するようになっている。
ベント制御回路５の制御の下で、タイマカウンタ２′の
クロックを切り換えるスイッチで、通常モードの時は高
周波水晶発振回路３から発生する高周波クロックを多段
分周回路４で低周波に落としたクロックを選択し、パワ
ーセーブモードの時は低周波水晶発振回路６から発生す
るクロックを選択するようになっている。
【００３０】出力制御回路８は、イベント制御回路５の
制御の下で、高周波水晶発振回路３の出力を制御するＡ
ＮＤ回路である。高周波水晶発振回路３の出力と、イベ
ント制御回路５からの出力制御回路制御信号ｅとがＡＮ
Ｄ回路に入力されて論理積がとられ、その出力がＣＰＵ
１及び多段分周回路４に入力されるものである。
制御の下で、高周波水晶発振回路３の出力を制御するＡ
ＮＤ回路である。高周波水晶発振回路３の出力と、イベ
ント制御回路５からの出力制御回路制御信号ｅとがＡＮ
Ｄ回路に入力されて論理積がとられ、その出力がＣＰＵ
１及び多段分周回路４に入力されるものである。
【００３１】高周波水晶発振回路３の電源スイッチＳＷ
(1) ９は、イベント制御回路５の制御の下で、高周波水
晶発振回路３の電源のＯＮ／ＯＦＦを行うスイッチであ
る。具体的には、通常モードで、イベント制御回路５か
らの高周波水晶発振回路電源制御信号ｇで電源スイッチ
ＳＷ(1) ９がＯＮになり、高周波水晶発振回路３に電源
電圧Ｖccを供給するようになっている。
(1) ９は、イベント制御回路５の制御の下で、高周波水
晶発振回路３の電源のＯＮ／ＯＦＦを行うスイッチであ
る。具体的には、通常モードで、イベント制御回路５か
らの高周波水晶発振回路電源制御信号ｇで電源スイッチ
ＳＷ(1) ９がＯＮになり、高周波水晶発振回路３に電源
電圧Ｖccを供給するようになっている。
【００３２】電源スイッチＳＷ(1) ９の詳細な構成は、
ｎｐｎ形のトランジスタで構成され、コレクタ(C) には
電源電圧Ｖccが印加され、ベース(B) にはイベント制御
回路５からの高周波水晶発振回路電源制御信号ｇが入力
され、エミッタ(E) 出力が高周波水晶発振回路３の電源
となるものである。イベント制御回路５からの高周波水
晶発振回路電源制御信号ｇがＯＮになってベース(B) に
正電圧が加えられたときだけ、コレクタ(C) からエミッ
タ(E) に電流が流れ、高周波水晶発振回路３の電源がＯ
Ｎになるものである。
ｎｐｎ形のトランジスタで構成され、コレクタ(C) には
電源電圧Ｖccが印加され、ベース(B) にはイベント制御
回路５からの高周波水晶発振回路電源制御信号ｇが入力
され、エミッタ(E) 出力が高周波水晶発振回路３の電源
となるものである。イベント制御回路５からの高周波水
晶発振回路電源制御信号ｇがＯＮになってベース(B) に
正電圧が加えられたときだけ、コレクタ(C) からエミッ
タ(E) に電流が流れ、高周波水晶発振回路３の電源がＯ
Ｎになるものである。
【００３３】低周波水晶発振回路６の電源スイッチＳＷ
(2) １０は、イベント制御回路５の制御の下で、低周波
水晶発振回路６の電源のＯＮ／ＯＦＦを行うスイッチで
ある。具体的には、パワーセーブモードで、イベント制
御回路５からの低周波水晶発振回路電源制御信号ｆで電
源スイッチＳＷ(2) １０がＯＮになり、低周波水晶発振
回路６に電源電圧Ｖccを供給するようになっている。
(2) １０は、イベント制御回路５の制御の下で、低周波
水晶発振回路６の電源のＯＮ／ＯＦＦを行うスイッチで
ある。具体的には、パワーセーブモードで、イベント制
御回路５からの低周波水晶発振回路電源制御信号ｆで電
源スイッチＳＷ(2) １０がＯＮになり、低周波水晶発振
回路６に電源電圧Ｖccを供給するようになっている。
【００３４】電源スイッチＳＷ(2) １０も電源スイッチ
ＳＷ(1) ９と同様に、ｎｐｎ形のトランジスタで構成さ
れ、コレクタ(C) には電源電圧Ｖccが印加され、ベース
(B)にはイベント制御回路５からの低周波水晶発振回路
電源制御信号ｆが入力され、エミッタ(E) 出力が低周波
水晶発振回路６の電源となるものである。イベント制御
回路５からの低周波水晶発振回路電源制御信号ｆがＯＮ
になってベース(B) に正電圧が加えられたときだけ、コ
レクタ(C) からエミッタ(E) に電流が流れ、低周波水晶
発振回路６の電源がＯＮになるものである。
ＳＷ(1) ９と同様に、ｎｐｎ形のトランジスタで構成さ
れ、コレクタ(C) には電源電圧Ｖccが印加され、ベース
(B)にはイベント制御回路５からの低周波水晶発振回路
電源制御信号ｆが入力され、エミッタ(E) 出力が低周波
水晶発振回路６の電源となるものである。イベント制御
回路５からの低周波水晶発振回路電源制御信号ｆがＯＮ
になってベース(B) に正電圧が加えられたときだけ、コ
レクタ(C) からエミッタ(E) に電流が流れ、低周波水晶
発振回路６の電源がＯＮになるものである。
【００３５】次に、本実施例の消費電力セービング回路
の制御方法について説明する。本実施例の消費電力セー
ビング回路の制御方法は、ＣＰＵ１がパワーセーブモー
ドに移行する場合、まず、ＣＰＵ１からデータバス１１
を介してタイマカウンタ２′に対してパワーセーブモー
ド時間が設定され、イベント制御回路５に対してパワー
セーブモード開始命令が出力され、ＣＰＵ１はパワーセ
ーブモードに移行するコマンドを実行してパワーセーブ
モードに遷移する。そして、タイマカウンタ２′に設定
されたパワーセーブ時間が経過して、イベント制御回路
５からＣＰＵ１に対してパワーセーブモード解除用割込
みａが為されるまでの間は、全てイベント制御回路５が
消費電力セービング回路全体をコントロールすることに
なる。
の制御方法について説明する。本実施例の消費電力セー
ビング回路の制御方法は、ＣＰＵ１がパワーセーブモー
ドに移行する場合、まず、ＣＰＵ１からデータバス１１
を介してタイマカウンタ２′に対してパワーセーブモー
ド時間が設定され、イベント制御回路５に対してパワー
セーブモード開始命令が出力され、ＣＰＵ１はパワーセ
ーブモードに移行するコマンドを実行してパワーセーブ
モードに遷移する。そして、タイマカウンタ２′に設定
されたパワーセーブ時間が経過して、イベント制御回路
５からＣＰＵ１に対してパワーセーブモード解除用割込
みａが為されるまでの間は、全てイベント制御回路５が
消費電力セービング回路全体をコントロールすることに
なる。
【００３６】ＣＰＵ１からのパワーセーブモード開始命
令を受け取ったイベント制御回路５は、まず、低周波水
晶発振回路電源制御信号ｆをＯＮにして低周波水晶発振
回路６の電源スイッチＳＷ(2) １０をＯＮとし、低周波
水晶発振回路６を起動させ、その後、クロック選択スイ
ッチ（ＳＥＬ）７のクロック選択信号ｄによって、タイ
マカウンタ２′のクロックを低周波水晶発振回路６から
出力されるクロックに切り換える。
令を受け取ったイベント制御回路５は、まず、低周波水
晶発振回路電源制御信号ｆをＯＮにして低周波水晶発振
回路６の電源スイッチＳＷ(2) １０をＯＮとし、低周波
水晶発振回路６を起動させ、その後、クロック選択スイ
ッチ（ＳＥＬ）７のクロック選択信号ｄによって、タイ
マカウンタ２′のクロックを低周波水晶発振回路６から
出力されるクロックに切り換える。
【００３７】次に、タイマカウント起動信号ｂでタイマ
カウンタ２′を起動し、カウントを開始させる。そし
て、高周波水晶発振回路３の出力制御回路８の出力制御
回路制御信号ｅをＯＦＦにして、ＣＰＵ１及び多段分周
回路４へのクロックを停止する。次に、高周波水晶発振
回路電源制御信号ｇをＯＦＦにして高周波水晶発振回路
３の電源スイッチＳＷ(1) ９をＯＦＦとし、高周波水晶
発振回路３を停止する。
カウンタ２′を起動し、カウントを開始させる。そし
て、高周波水晶発振回路３の出力制御回路８の出力制御
回路制御信号ｅをＯＦＦにして、ＣＰＵ１及び多段分周
回路４へのクロックを停止する。次に、高周波水晶発振
回路電源制御信号ｇをＯＦＦにして高周波水晶発振回路
３の電源スイッチＳＷ(1) ９をＯＦＦとし、高周波水晶
発振回路３を停止する。
【００３８】以上の動作により、ＣＰＵ１はパワーセー
ブモードとなり、高周波水晶発振回路３及び多段分周回
路４が停止状態となって、システム全体が完全にパワー
セービング状態となり、タイマカウンタ２′とイベント
制御回路５及びクロックを供給する低周波水晶発振回路
６だけが動作していることになる。
ブモードとなり、高周波水晶発振回路３及び多段分周回
路４が停止状態となって、システム全体が完全にパワー
セービング状態となり、タイマカウンタ２′とイベント
制御回路５及びクロックを供給する低周波水晶発振回路
６だけが動作していることになる。
【００３９】パワーセーブモードの間、タイマカウンタ
２′は低周波水晶発振回路６からのクロックでタイマの
カウントを続け、タイマがＣＰＵ１から設定されたパワ
ーセーブ時間に到達したならば、タイマカウンタ２′は
イベント制御回路５に対してタイマカウント完了信号ｃ
を与える。
２′は低周波水晶発振回路６からのクロックでタイマの
カウントを続け、タイマがＣＰＵ１から設定されたパワ
ーセーブ時間に到達したならば、タイマカウンタ２′は
イベント制御回路５に対してタイマカウント完了信号ｃ
を与える。
【００４０】タイマカウンタ２′から、タイマカウント
完了信号ｃを受け取ったイベント制御回路５は、まず、
高周波水晶発振回路電源制御信号ｇをＯＮにして高周波
水晶発振回路３の電源スイッチＳＷ(1) ９をＯＮとし、
高周波水晶発振回路３を起動する。しかし、高周波水晶
発振回路３は電源投入直後は発振周波数が安定しないた
め、発振安定待ち時間が経過した後に、出力制御回路８
への出力制御回路制御信号ｅをＯＮにして、高周波水晶
発振回路３からＣＰＵ１及び多段分周回路４へのクロッ
クの供給を開始する。尚、発振安定待ち時間は、予めイ
ベント制御回路５に設定されているものである。
完了信号ｃを受け取ったイベント制御回路５は、まず、
高周波水晶発振回路電源制御信号ｇをＯＮにして高周波
水晶発振回路３の電源スイッチＳＷ(1) ９をＯＮとし、
高周波水晶発振回路３を起動する。しかし、高周波水晶
発振回路３は電源投入直後は発振周波数が安定しないた
め、発振安定待ち時間が経過した後に、出力制御回路８
への出力制御回路制御信号ｅをＯＮにして、高周波水晶
発振回路３からＣＰＵ１及び多段分周回路４へのクロッ
クの供給を開始する。尚、発振安定待ち時間は、予めイ
ベント制御回路５に設定されているものである。
【００４１】その後、クロック選択スイッチ（ＳＥＬ）
７のクロック選択信号ｄによって、タイマカウンタ２′
のクロックを低周波水晶発振回路６からのクロックから
多段分周回路４からのクロックに切り換える。
７のクロック選択信号ｄによって、タイマカウンタ２′
のクロックを低周波水晶発振回路６からのクロックから
多段分周回路４からのクロックに切り換える。
【００４２】そして、ＣＰＵ１に対してパワーセーブモ
ード解除用のＮＭＩ割込みａを行い、ＣＰＵ１のパワー
セーブモードを解除させる。ＣＰＵ１は、既に高周波水
晶発振回路３から出力制御回路８を通して安定したクロ
ックを受けているので、イベント制御回路５からのＮＭ
Ｉ割込みａによって、パワーセーブモードを解除し、通
常の動作モードに移行する。
ード解除用のＮＭＩ割込みａを行い、ＣＰＵ１のパワー
セーブモードを解除させる。ＣＰＵ１は、既に高周波水
晶発振回路３から出力制御回路８を通して安定したクロ
ックを受けているので、イベント制御回路５からのＮＭ
Ｉ割込みａによって、パワーセーブモードを解除し、通
常の動作モードに移行する。
【００４３】この後、イベント制御回路５は、低周波水
晶発振回路電源制御信号ｆをＯＦＦにして低周波水晶発
振回路６の電源スイッチＳＷ(2) １０をＯＦＦとし、低
周波水晶発振回路６を停止させる。
晶発振回路電源制御信号ｆをＯＦＦにして低周波水晶発
振回路６の電源スイッチＳＷ(2) １０をＯＦＦとし、低
周波水晶発振回路６を停止させる。
【００４４】以上の動作により、ＣＰＵ１は通常の動作
モードとなり、高周波水晶発振回路３及び多段分周回路
４が動作状態となって、システム全体が完全に通常の動
作状態となり、低周波水晶発振回路６は停止することに
なる。
モードとなり、高周波水晶発振回路３及び多段分周回路
４が動作状態となって、システム全体が完全に通常の動
作状態となり、低周波水晶発振回路６は停止することに
なる。
【００４５】次に、本実施例のパワーセービング回路の
制御方法におけるＣＰＵ１及びイベント制御回路５及び
タイマカウンタ２′のパワーセービング処理動作につい
て、図１及び図２〜図４を用いて更に詳しく説明する。
図２は、本実施例のパワーセービング回路のＣＰＵ１の
処理動作を示すフローチャート図であり、図３は、イベ
ント制御回路５の処理動作を示すフローチャート図であ
り、図４は、タイマカウンタ２′の処理動作を示すフロ
ーチャート図である。尚、図２〜図４に示す処理の流れ
は関連しており、ポイント（Ａ）〜（Ｆ）で連続するも
のである。
制御方法におけるＣＰＵ１及びイベント制御回路５及び
タイマカウンタ２′のパワーセービング処理動作につい
て、図１及び図２〜図４を用いて更に詳しく説明する。
図２は、本実施例のパワーセービング回路のＣＰＵ１の
処理動作を示すフローチャート図であり、図３は、イベ
ント制御回路５の処理動作を示すフローチャート図であ
り、図４は、タイマカウンタ２′の処理動作を示すフロ
ーチャート図である。尚、図２〜図４に示す処理の流れ
は関連しており、ポイント（Ａ）〜（Ｆ）で連続するも
のである。
【００４６】本実施例のパワーセービング回路のＣＰＵ
１のパワーセービング処理は、図２に示すように、まず
タイマカウンタ２′に対してパワーセーブモード時間を
設定し（１００）、イベント制御回路５に対してパワー
セーブモード開始命令を出力し（１１０）、ＣＰＵ１自
身がパワーセーブモードに移行するコマンドを実行して
（１２０）、パワーセーブモードに遷移する。ここで、
パワーセーブモード時間の設定とは、具体的にはタイマ
カウンタ２′におけるカウンタ値設定指示、カウンタ起
動指示及びカウンタ停止指示のことを示している。
１のパワーセービング処理は、図２に示すように、まず
タイマカウンタ２′に対してパワーセーブモード時間を
設定し（１００）、イベント制御回路５に対してパワー
セーブモード開始命令を出力し（１１０）、ＣＰＵ１自
身がパワーセーブモードに移行するコマンドを実行して
（１２０）、パワーセーブモードに遷移する。ここで、
パワーセーブモード時間の設定とは、具体的にはタイマ
カウンタ２′におけるカウンタ値設定指示、カウンタ起
動指示及びカウンタ停止指示のことを示している。
【００４７】そして、イベント制御回路５からのパワー
セーブモード解除ＮＭＩ割込みａ（図３の処理２７０）
を受けて、パワーセーブモードを解除し（１３０）、通
常の動作モードに移行して処理を終了する。
セーブモード解除ＮＭＩ割込みａ（図３の処理２７０）
を受けて、パワーセーブモードを解除し（１３０）、通
常の動作モードに移行して処理を終了する。
【００４８】本実施例のパワーセービング回路のイベン
ト制御回路５のパワーセービング処理は、図３に示すよ
うに、ＣＰＵ１からのパワーセーブモード開始命令（図
２の処理１１０）を受けてスタートし、低周波水晶発振
回路電源制御信号ｆをＯＮにして（２００）、その結
果、低周波水晶発振回路６の電源スイッチＳＷ(2) １０
がＯＮになって低周波水晶発振回路６を起動させ、その
後、クロック選択スイッチ（ＳＥＬ）７のクロック選択
信号ｄによってタイマカウンタ２′のクロックを低周波
水晶発振回路６からのクロックに切り換え（２０１）、
次に、タイマカウント起動信号ｂでタイマカウンタ２′
を起動し（２１０）、カウントを開始させる。
ト制御回路５のパワーセービング処理は、図３に示すよ
うに、ＣＰＵ１からのパワーセーブモード開始命令（図
２の処理１１０）を受けてスタートし、低周波水晶発振
回路電源制御信号ｆをＯＮにして（２００）、その結
果、低周波水晶発振回路６の電源スイッチＳＷ(2) １０
がＯＮになって低周波水晶発振回路６を起動させ、その
後、クロック選択スイッチ（ＳＥＬ）７のクロック選択
信号ｄによってタイマカウンタ２′のクロックを低周波
水晶発振回路６からのクロックに切り換え（２０１）、
次に、タイマカウント起動信号ｂでタイマカウンタ２′
を起動し（２１０）、カウントを開始させる。
【００４９】そして、高周波水晶発振回路３の出力制御
回路８の出力制御回路制御信号ｅをＯＦＦにし（２２
０）、ＣＰＵ１及び多段分周回路４へのクロックを停止
して、見かけ上多段分周回路４の動作を停止する。次
に、高周波水晶発振回路電源制御信号ｇをＯＦＦにして
（２３０）、その結果、高周波水晶発振回路３の電源ス
イッチＳＷ(1) ９がＯＦＦになり高周波水晶発振回路３
は停止する。
回路８の出力制御回路制御信号ｅをＯＦＦにし（２２
０）、ＣＰＵ１及び多段分周回路４へのクロックを停止
して、見かけ上多段分周回路４の動作を停止する。次
に、高周波水晶発振回路電源制御信号ｇをＯＦＦにして
（２３０）、その結果、高周波水晶発振回路３の電源ス
イッチＳＷ(1) ９がＯＦＦになり高周波水晶発振回路３
は停止する。
【００５０】そして、パワーセーブ時間経過の後に、タ
イマカウンタ２′からタイマカウント完了信号ｃ（図３
の処理３３０）を受け取ると、まず、高周波水晶発振回
路電源制御信号ｇをＯＮにして（２４０）、その結果、
高周波水晶発振回路３の電源スイッチＳＷ(1) ９がＯＮ
となり、高周波水晶発振回路３が起動して、発振安定待
ち時間が経過した後に、出力制御回路８への出力制御回
路制御信号ｅをＯＮにして（２５０）、高周波水晶発振
回路３からＣＰＵ１及び多段分周回路４へのクロックの
供給を再開する。
イマカウンタ２′からタイマカウント完了信号ｃ（図３
の処理３３０）を受け取ると、まず、高周波水晶発振回
路電源制御信号ｇをＯＮにして（２４０）、その結果、
高周波水晶発振回路３の電源スイッチＳＷ(1) ９がＯＮ
となり、高周波水晶発振回路３が起動して、発振安定待
ち時間が経過した後に、出力制御回路８への出力制御回
路制御信号ｅをＯＮにして（２５０）、高周波水晶発振
回路３からＣＰＵ１及び多段分周回路４へのクロックの
供給を再開する。
【００５１】その後、クロック選択スイッチ（ＳＥＬ）
７のクロック選択信号ｄによって、タイマカウンタ２′
のクロックを低周波水晶発振回路６より出力されるクロ
ックから多段分周回路４より出力されるクロックに切り
換え（２６０）、ＣＰＵ１に対してパワーセーブモード
解除用のＮＭＩ割込みａを行い（２７０）、ＣＰＵ１の
パワーセーブモードを解除させ、低周波水晶発振回路電
源制御信号ｆをＯＦＦにして（２８０）、処理を終了す
る。その結果、低周波水晶発振回路６の電源スイッチＳ
Ｗ(2) １０がＯＦＦとなり低周波水晶発振回路６が停止
する。
７のクロック選択信号ｄによって、タイマカウンタ２′
のクロックを低周波水晶発振回路６より出力されるクロ
ックから多段分周回路４より出力されるクロックに切り
換え（２６０）、ＣＰＵ１に対してパワーセーブモード
解除用のＮＭＩ割込みａを行い（２７０）、ＣＰＵ１の
パワーセーブモードを解除させ、低周波水晶発振回路電
源制御信号ｆをＯＦＦにして（２８０）、処理を終了す
る。その結果、低周波水晶発振回路６の電源スイッチＳ
Ｗ(2) １０がＯＦＦとなり低周波水晶発振回路６が停止
する。
【００５２】本実施例のパワーセービング回路のタイマ
カウンタ２′のパワーセービング処理は、図４に示すよ
うに、まず、初期設定として予めパワーセーブ時間の設
定が為され、次に、イベント制御回路５からのタイマカ
ウント起動信号ｂ（図３の処理２１０）により処理がス
タートし、最初にカウンタをクリアし（３００）、次に
カウンタに１加えて（３１０）、カウンタ値がＣＰＵ１
によって設定されたパワーセーブ時間より小さいかどう
か判断し（３２０）、もし小さければ処理３１０に戻
り、小さくなければ（パワーセーブ時間を終了したなら
ば）タイマカウント完了信号ｃをイベント制御回路５に
出力し（３３０）、処理を終了する。
カウンタ２′のパワーセービング処理は、図４に示すよ
うに、まず、初期設定として予めパワーセーブ時間の設
定が為され、次に、イベント制御回路５からのタイマカ
ウント起動信号ｂ（図３の処理２１０）により処理がス
タートし、最初にカウンタをクリアし（３００）、次に
カウンタに１加えて（３１０）、カウンタ値がＣＰＵ１
によって設定されたパワーセーブ時間より小さいかどう
か判断し（３２０）、もし小さければ処理３１０に戻
り、小さくなければ（パワーセーブ時間を終了したなら
ば）タイマカウント完了信号ｃをイベント制御回路５に
出力し（３３０）、処理を終了する。
【００５３】本実施例の消費電力セービング回路及びそ
の制御方法によれば、パワーセーブモードに移行した時
は、タイマカウンタ２′専用の低周波水晶発信回路６か
らクロックを供給するようにしているので、ＣＰＵ１用
のクロックを出力する高周波水晶発振回路３と、通常モ
ード時にタイマカウンタ２′用の低周波を高周波水晶発
振回路３から得るための多段分周回路４とを停止するこ
とができ、消費電力を大幅に削減することができる効果
がある。また、パワーセーブモード解除時にクロックの
供給先を低周波発振回路から高周波発回路へ容易に切り
換えることができ、パワーセーブモード解除をスムーズ
に行うことができる効果がある。
の制御方法によれば、パワーセーブモードに移行した時
は、タイマカウンタ２′専用の低周波水晶発信回路６か
らクロックを供給するようにしているので、ＣＰＵ１用
のクロックを出力する高周波水晶発振回路３と、通常モ
ード時にタイマカウンタ２′用の低周波を高周波水晶発
振回路３から得るための多段分周回路４とを停止するこ
とができ、消費電力を大幅に削減することができる効果
がある。また、パワーセーブモード解除時にクロックの
供給先を低周波発振回路から高周波発回路へ容易に切り
換えることができ、パワーセーブモード解除をスムーズ
に行うことができる効果がある。
【００５４】
【発明の効果】請求項１記載の発明によれば、イベント
制御回路がパワーセーブモード移行時にＣＰＵからパワ
ーセーブモード開始命令を受け取って、低周波発振回路
を起動し、クロック選択スイッチを切り換えて低周波発
振回路からの低周波クロックをタイマカウンタに出力さ
せ、タイマカウンタを起動し、高周波発振回路を停止
し、また、パワーセーブモード解除時にタイマカウンタ
からタイマカウント完了信号を受け取り、高周波発振回
路を起動し、クロック選択スイッチを切り換えて高周波
発振回路からの高周波クロックを順次分周する多段分周
回路からの低周波クロックをタイマカウンタに出力さ
せ、ＣＰＵにパワーセーブモード解除用の割込みを行
い、低周波発振回路を停止する消費電力セービング回路
を備えた無線端末装置としているので、パワーセーブモ
ードに移行した時には高周波発振回路と多段分周回路と
を停止させることができ、パワーセーブモード中の消費
電力を大幅に低減でき、パワーセーブモード解除時に低
周波発振回路から高周波発振回路への切り換えを容易に
行うことができる効果がある。請求項２記載の発明によ
れば、イベント制御回路が、パワーセーブモード解除時
に高周波発振回路を起動し、高周波発振回路の発振周波
数が安定してから、高周波発振回路の出力の供給を開始
させるよう出力制御回路を制御する請求項１記載の無線
端末装置としているので、ＣＰＵは安定したクロックを
受けてパワーセーブモードを解除し、通常のモードに移
行することができる効果がある。
制御回路がパワーセーブモード移行時にＣＰＵからパワ
ーセーブモード開始命令を受け取って、低周波発振回路
を起動し、クロック選択スイッチを切り換えて低周波発
振回路からの低周波クロックをタイマカウンタに出力さ
せ、タイマカウンタを起動し、高周波発振回路を停止
し、また、パワーセーブモード解除時にタイマカウンタ
からタイマカウント完了信号を受け取り、高周波発振回
路を起動し、クロック選択スイッチを切り換えて高周波
発振回路からの高周波クロックを順次分周する多段分周
回路からの低周波クロックをタイマカウンタに出力さ
せ、ＣＰＵにパワーセーブモード解除用の割込みを行
い、低周波発振回路を停止する消費電力セービング回路
を備えた無線端末装置としているので、パワーセーブモ
ードに移行した時には高周波発振回路と多段分周回路と
を停止させることができ、パワーセーブモード中の消費
電力を大幅に低減でき、パワーセーブモード解除時に低
周波発振回路から高周波発振回路への切り換えを容易に
行うことができる効果がある。請求項２記載の発明によ
れば、イベント制御回路が、パワーセーブモード解除時
に高周波発振回路を起動し、高周波発振回路の発振周波
数が安定してから、高周波発振回路の出力の供給を開始
させるよう出力制御回路を制御する請求項１記載の無線
端末装置としているので、ＣＰＵは安定したクロックを
受けてパワーセーブモードを解除し、通常のモードに移
行することができる効果がある。
【００５５】請求項３記載の発明によれば、パワーセー
ブモードに移行する時は、イベント制御回路がＣＰＵか
らパワーセーブモード開始命令を受け取ると、低周波発
振回路を起動し、クロック選択スイッチを切り換えて低
周波発振回路からの低周波クロックをタイマカウンタに
出力させ、そしてタイマカウンタを起動し、高周波発振
回路を停止し、またパワーセーブモードを解除する時
は、タイマカウンタからタイマカウント完了信号を受け
取ったイベント制御回路が、高周波発振回路を起動し、
クロック選択スイッチを切り換えて、高周波発振回路か
らの高周波クロックを順次分周する多段分周回路からの
低周波クロックをタイマカウンタに出力させ、ＣＰＵに
対してパワーセーブモード解除用の割込みを行ってＣＰ
Ｕのパワーセーブモードを解除させ、低周波発振回路を
停止する無線端末装置の制御方法としているので、パワ
ーセーブモードに移行した時には高周波発振回路と多段
分周回路とを停止させることができ、パワーセーブモー
ド中の消費電力を大幅に低減でき、パワーセーブモード
解除時に低周波発振回路から高周波発振回路への切り換
えを容易に行うことができる効果がある。
ブモードに移行する時は、イベント制御回路がＣＰＵか
らパワーセーブモード開始命令を受け取ると、低周波発
振回路を起動し、クロック選択スイッチを切り換えて低
周波発振回路からの低周波クロックをタイマカウンタに
出力させ、そしてタイマカウンタを起動し、高周波発振
回路を停止し、またパワーセーブモードを解除する時
は、タイマカウンタからタイマカウント完了信号を受け
取ったイベント制御回路が、高周波発振回路を起動し、
クロック選択スイッチを切り換えて、高周波発振回路か
らの高周波クロックを順次分周する多段分周回路からの
低周波クロックをタイマカウンタに出力させ、ＣＰＵに
対してパワーセーブモード解除用の割込みを行ってＣＰ
Ｕのパワーセーブモードを解除させ、低周波発振回路を
停止する無線端末装置の制御方法としているので、パワ
ーセーブモードに移行した時には高周波発振回路と多段
分周回路とを停止させることができ、パワーセーブモー
ド中の消費電力を大幅に低減でき、パワーセーブモード
解除時に低周波発振回路から高周波発振回路への切り換
えを容易に行うことができる効果がある。
【００５６】請求項４記載の発明によれば、イベント制
御回路が、パワーセーブモード解除時に高周波発振回路
を起動し、高周波発振回路の発振周波数が安定してか
ら、高周波発振回路の出力の供給を開始させるよう出力
制御回路を制御する請求項３記載の無線端末装置の制御
方法としているので、ＣＰＵは安定したクロックを受け
てパワーセーブモードを解除し、通常のモードに移行す
ることができる効果がある。
御回路が、パワーセーブモード解除時に高周波発振回路
を起動し、高周波発振回路の発振周波数が安定してか
ら、高周波発振回路の出力の供給を開始させるよう出力
制御回路を制御する請求項３記載の無線端末装置の制御
方法としているので、ＣＰＵは安定したクロックを受け
てパワーセーブモードを解除し、通常のモードに移行す
ることができる効果がある。
【図１】本発明の一実施例に係る消費電力セービング回
路の構成ブロック図である。
路の構成ブロック図である。
【図２】本実施例のパワーセービング回路のＣＰＵ１の
処理動作を示すフローチャート図である。
処理動作を示すフローチャート図である。
【図３】本実施例のパワーセービング回路のイベント制
御回路５の処理動作を示すフローチャート図である。
御回路５の処理動作を示すフローチャート図である。
【図４】本実施例のパワーセービング回路のタイマカウ
ンタ２′の処理動作を示すフローチャート図である。
ンタ２′の処理動作を示すフローチャート図である。
【図５】従来の消費電力セービング回路の構成ブロック
図である。
図である。
【図６】多段分周回路の概略説明図である。
１…ＣＰＵ、 ２，２′…タイマカウンタ、 ３…高周
波水晶発振回路、 ４…多段分周回路、 ５…イベント
制御回路、 ６…低周波水晶発振回路、 ７…クロック
選択スイッチ、 ８…出力制御回路、 ９，１０…電源
スイッチ、 １１…データバス、 ａ…パワーセーブモ
ード解除用割込み、 ｂ…タイマカウント起動信号、
ｃ…タイマカウント完了信号、 ｄ…クロック選択信
号、 ｅ…出力制御回路制御信号、 ｆ…低周波水晶発
振回路電源制御信号、 ｇ…高周波水晶発振回路電源制
御信号
波水晶発振回路、 ４…多段分周回路、 ５…イベント
制御回路、 ６…低周波水晶発振回路、 ７…クロック
選択スイッチ、 ８…出力制御回路、 ９，１０…電源
スイッチ、 １１…データバス、 ａ…パワーセーブモ
ード解除用割込み、 ｂ…タイマカウント起動信号、
ｃ…タイマカウント完了信号、 ｄ…クロック選択信
号、 ｅ…出力制御回路制御信号、 ｆ…低周波水晶発
振回路電源制御信号、 ｇ…高周波水晶発振回路電源制
御信号
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/04 301
G06F 1/32
Claims (4)
- 【請求項１】 パワーセーブモードを有するＣＰＵと、パワーセーブモード解除時に動作して 前記ＣＰＵに高周
波クロックを供給する高周波発振回路と、 前記高周波発振回路から発生する高周波クロックを順次
分周して低周波クロックを発生させる多段分周回路と、 パワーセーブモード時に動作して低周波クロックを供給
する低周波発振回路と、パワーセーブモード時間のカウントを行うタイマカウン
タと、 前記タイマカウンタへ入力されるクロックを選択するク
ロック選択スイッチと、 パ ワーセーブモード移行時に前記ＣＰＵからパワーセー
ブモード開始命令を受け取り、前記低周波発振回路を起
動し、前記クロック選択スイッチを切り換えて前記低周
波発振回路からの低周波クロックを前記タイマカウンタ
に出力させ、前記タイマカウンタを起動し、前記高周波
発振回路を停止し、パワーセーブモード解除時に前記タ
イマカウンタからタイマカウント完了信号を受け取り、
前記高周波発振回路を起動し、前記クロック選択スイッ
チを切り換えて前記多段分周回路からの低周波クロック
を前記タイマカウンタに出力させ、前記ＣＰＵにパワー
セーブモード解除用の割込みを行い、前記低周波発振回
路を停止するイベント制御回路とを具備する消費電力セ
ービング回路を備えたことを特徴とする無線端末装置。 - 【請求項２】 高周波発振回路の出力の供給を制御する
出力制御回路を設け、イベント制御回路が、パワーセー
ブモード解除時に前記高周波発振回路を起動し、前記高
周波発振回路の発振周波数が安定してから、前記高周波
発振回路の出力の供給を開始させるよう前記出力制御回
路を制御することを特徴とする請求項１記載の無線端末
装置。 - 【請求項３】 パワーセーブモードによって消費電力を
セービングする無線端末装置における制御方法であっ
て、 パワーセーブモードに移行する時は、無線端末装置のＣ
ＰＵからパワーセーブモード開始命令を受け取ったイベ
ント制御回路が、パワーセーブモード時の低周波クロッ
クを供給する低周波発振回路を起動し、クロック選択ス
イッチを切り換えて前記低周波発振回路からの低周波ク
ロックをパワーセーブモード時間のカウントを行うタイ
マカウンタに出力させ、前記タイマカウンタを起動し、
パワーセーブモード解除時の高周波クロックを供給する
高周波発振回路を停止し、 パワーセーブモードを解除する時は、前記タイマカウン
タからタイマカウント完了信号を受け取った前記イベン
ト制御回路が、前記高周波発振回路を起動し、前記クロ
ック選択スイッチを切り換えて、前記高周波クロックを
順次分周して低周波クロックを発生させる多段分周回路
からの低周波クロックを前記タイマカウンタに出力さ
せ、前記ＣＰＵに対してパワーセーブモード解除用の割
込みを行って前記ＣＰＵのパワーセーブモードを解除さ
せ、前記低周波発振回路を停止することを特徴とする無
線端末装置 の制御方法。 - 【請求項４】 イベント制御回路が、パワーセーブモー
ド解除時に高周波発振回路を起動し、前記高周波発振回
路の発振周波数が安定してから、高周波発振回路の出力
の供給を制御する出力制御回路を、前記高周波発振回路
の出力の供給を開始させるよう制御することを特徴とす
る請求項３記載の無線端末装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354793A JP3461535B2 (ja) | 1993-06-30 | 1993-06-30 | 無線端末装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18354793A JP3461535B2 (ja) | 1993-06-30 | 1993-06-30 | 無線端末装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0720964A JPH0720964A (ja) | 1995-01-24 |
| JP3461535B2 true JP3461535B2 (ja) | 2003-10-27 |
Family
ID=16137722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18354793A Expired - Fee Related JP3461535B2 (ja) | 1993-06-30 | 1993-06-30 | 無線端末装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461535B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3119565B2 (ja) * | 1995-01-26 | 2000-12-25 | 日本電気移動通信株式会社 | 無線通信装置 |
| JP3241012B2 (ja) | 1998-11-26 | 2001-12-25 | 日本電気株式会社 | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 |
| JP4054634B2 (ja) | 2002-08-27 | 2008-02-27 | 沖電気工業株式会社 | 半導体装置 |
| TWI261198B (en) * | 2003-02-20 | 2006-09-01 | Samsung Electronics Co Ltd | Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels based on a number of operating threads and methods of operating |
| JP4690248B2 (ja) * | 2006-05-25 | 2011-06-01 | 富士通セミコンダクター株式会社 | ディジタル放送受信装置、および受信方法 |
| KR101288923B1 (ko) * | 2007-09-19 | 2013-07-24 | 엠텍비젼 주식회사 | 클럭 제공 회로 및 그 방법 |
-
1993
- 1993-06-30 JP JP18354793A patent/JP3461535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720964A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762670B2 (ja) | データ処理装置 | |
| JP3817743B2 (ja) | 半導体集積回路装置、半導体装置及びそれを含む電子機器 | |
| JP4038134B2 (ja) | 電源制御装置及び情報処理装置 | |
| US7194644B2 (en) | System and method for operating a microprocessor in a low power mode by providing a wakeup clock to the microprocessor | |
| JPH08314587A (ja) | 省電力電源回路 | |
| US6163851A (en) | Data processor | |
| US6255882B1 (en) | Method and system of switching clock signal | |
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| JP3461535B2 (ja) | 無線端末装置及びその制御方法 | |
| JP3460736B2 (ja) | クロック制御回路 | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| JPH07191779A (ja) | コンピュータシステム中の電力を節約するｎａｐｎｏｐ回路 | |
| JP2575702B2 (ja) | シンセサイザ・チュ−ナ | |
| JP2002091608A (ja) | クロック供給装置、及びクロック供給方法 | |
| JPH0830351A (ja) | マイクロプロセッサ | |
| JPH0594226A (ja) | クロツク切替え方式 | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPH08234876A (ja) | 電子装置 | |
| JP2001117546A (ja) | 表示装置 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2001186657A (ja) | 省電力回路 | |
| JP2531673B2 (ja) | 発振装置 | |
| JPS6333806B2 (ja) | ||
| JP2001333509A (ja) | 電気自動車のマイクロコンピュータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |