JP3457371B2 - 積層インダクタンス素子及びインダクタンス調整方法 - Google Patents
積層インダクタンス素子及びインダクタンス調整方法Info
- Publication number
- JP3457371B2 JP3457371B2 JP33242693A JP33242693A JP3457371B2 JP 3457371 B2 JP3457371 B2 JP 3457371B2 JP 33242693 A JP33242693 A JP 33242693A JP 33242693 A JP33242693 A JP 33242693A JP 3457371 B2 JP3457371 B2 JP 3457371B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- conductor
- laminated
- loop
- coil conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、インダクタンス調整に
有用な積層インダクタンス素子とインダクタンス調整方
法に関するものである。
有用な積層インダクタンス素子とインダクタンス調整方
法に関するものである。
【０００２】
【従来の技術】従来、積層チップインダクタ等のインダ
クタンス調整方法として、磁性体材料から成る積層チッ
プの一部をサンドブラストやレーザ光照射等の方法で削
り取って磁束の通る断面積を減少させる方法（特開昭５
６−１６４５０９号公報）が知られている。
クタンス調整方法として、磁性体材料から成る積層チッ
プの一部をサンドブラストやレーザ光照射等の方法で削
り取って磁束の通る断面積を減少させる方法（特開昭５
６−１６４５０９号公報）が知られている。
【０００３】
【発明が解決しようとする課題】上記従来の調整方法で
は、母材である積層チップそのものを削り取るため剛性
及び強度等が低下し易く、また削り取り精度の問題から
調整が難しい問題点がある。
は、母材である積層チップそのものを削り取るため剛性
及び強度等が低下し易く、また削り取り精度の問題から
調整が難しい問題点がある。
【０００４】本発明は上記問題点に鑑みてなされたもの
で、その目的とするところは積層チップを削り取ること
なくインダクタンスの調整が行える積層インダクタンス
素子及びインダクタンス調整方法を提供することにあ
る。
で、その目的とするところは積層チップを削り取ること
なくインダクタンスの調整が行える積層インダクタンス
素子及びインダクタンス調整方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、積層チップ内にコイル導体を備
えた閉磁路型の積層インダクタンス素子において、積層
チップ内にコイル導体と磁路を共有し且つ該コイル導体
の磁束を打ち消す様に電流が流れるループ導体を設け、
該ループ導体を電気抵抗材で短絡させて閉ループ化した
ことを特徴としている。
め、請求項１の発明は、積層チップ内にコイル導体を備
えた閉磁路型の積層インダクタンス素子において、積層
チップ内にコイル導体と磁路を共有し且つ該コイル導体
の磁束を打ち消す様に電流が流れるループ導体を設け、
該ループ導体を電気抵抗材で短絡させて閉ループ化した
ことを特徴としている。
【０００６】請求項２の発明は、積層チップ内にコイル
導体を備えた閉磁路型積層インダクタンス素子のインダ
クタンス調整方法において、積層チップ内にコイル導体
と磁路を共有し且つ該コイル導体の磁束を打ち消す様に
電流が流れるループ導体を設け、該ループ導体を電気抵
抗材で短絡させて閉ループ化し、該電気抵抗材をトリミ
ングすることにでインダクタンスを調整するようにした
ことを特徴としている。
導体を備えた閉磁路型積層インダクタンス素子のインダ
クタンス調整方法において、積層チップ内にコイル導体
と磁路を共有し且つ該コイル導体の磁束を打ち消す様に
電流が流れるループ導体を設け、該ループ導体を電気抵
抗材で短絡させて閉ループ化し、該電気抵抗材をトリミ
ングすることにでインダクタンスを調整するようにした
ことを特徴としている。
【０００７】
【０００８】
【０００９】
【作用】請求項１の発明は、コイル導体と磁路を共有す
るループ導体に該コイル導体の磁束を打ち消す様に電流
が流れることを利用したもので、ループ導体に流れる電
流を電気抵抗材の抵抗値により制御することで磁束の打
ち消し量を変化させてインダクタンスを調整することが
できる。
るループ導体に該コイル導体の磁束を打ち消す様に電流
が流れることを利用したもので、ループ導体に流れる電
流を電気抵抗材の抵抗値により制御することで磁束の打
ち消し量を変化させてインダクタンスを調整することが
できる。
【００１０】請求項２の発明は、請求項１のループ導体
に流れる電流を最初に設けられた電気抵抗材を適宜トリ
ミングすることで制御するようにしたものであり、電気
抵抗材の導通寸法を適宜減少させて抵抗値を高めること
でループ導体に流れる電流、即ち磁束の打ち消し量を減
少させることができる。
に流れる電流を最初に設けられた電気抵抗材を適宜トリ
ミングすることで制御するようにしたものであり、電気
抵抗材の導通寸法を適宜減少させて抵抗値を高めること
でループ導体に流れる電流、即ち磁束の打ち消し量を減
少させることができる。
【００１１】
【００１２】
【００１３】
【実施例】図１には本発明を適用した閉磁路型の積層チ
ップインダクタの斜視図を、図２には同中央断面図を夫
々示してある。
ップインダクタの斜視図を、図２には同中央断面図を夫
々示してある。
【００１４】同図に示した積層チップインダクタは、高
μ磁性体材料から成る角柱状の積層チップＣ内に所定周
回のコイル導体Ｌ１と該コイル導体Ｌ１と磁路を共有す
るループ導体Ｌ２を備えている。また、積層チップＣの
両端面にコイル導体Ｌ１の端部と導通する一対の端子電
極Ｄ１を、一側面から上面にかけてループ導体Ｌ２の端
部と導通する一対の引出電極Ｄ２を夫々有し、該引出電
極Ｄ２の両端を短絡する矩形状の抵抗膜Ｒをチップ上面
に有している。
μ磁性体材料から成る角柱状の積層チップＣ内に所定周
回のコイル導体Ｌ１と該コイル導体Ｌ１と磁路を共有す
るループ導体Ｌ２を備えている。また、積層チップＣの
両端面にコイル導体Ｌ１の端部と導通する一対の端子電
極Ｄ１を、一側面から上面にかけてループ導体Ｌ２の端
部と導通する一対の引出電極Ｄ２を夫々有し、該引出電
極Ｄ２の両端を短絡する矩形状の抵抗膜Ｒをチップ上面
に有している。
【００１５】ここで上記積層チップインダクタの一製造
手順について説明する。まず、図３に示すように、引出
電極Ｄ２の一部を構成する導体パターン１ａを形成した
磁性体グリーンシート１と、パターンを有しない磁性体
グリーンシート２〜４及び１１〜１３と、スルーホール
及びコイル用導体パターン５ａ〜９ａを形成した磁性体
グリーンシート５〜９と、ループ導体Ｌ２を構成する導
体パターン１０ａを形成した磁性体グリーンシート１０
とを夫々用意し、これらを同図右側に示す所定の順序で
積層して熱圧着する。図面では説明上１部品に対応する
ものを示してあるが、実際の各シートは多数の部品に対
応する大きさを有し、導体パターン等も部品取得個数分
だけ形成されている。
手順について説明する。まず、図３に示すように、引出
電極Ｄ２の一部を構成する導体パターン１ａを形成した
磁性体グリーンシート１と、パターンを有しない磁性体
グリーンシート２〜４及び１１〜１３と、スルーホール
及びコイル用導体パターン５ａ〜９ａを形成した磁性体
グリーンシート５〜９と、ループ導体Ｌ２を構成する導
体パターン１０ａを形成した磁性体グリーンシート１０
とを夫々用意し、これらを同図右側に示す所定の順序で
積層して熱圧着する。図面では説明上１部品に対応する
ものを示してあるが、実際の各シートは多数の部品に対
応する大きさを有し、導体パターン等も部品取得個数分
だけ形成されている。
【００１６】次いで、積層，圧着後の積層体を部品寸法
に切断して焼成する。そして、図４に２点鎖線で示すよ
うに、焼成後の積層チップＣの両端面に端子電極Ｄ１と
なる導電ペーストを、一側面に引出電極Ｄ２の残部を構
成する導電ペーストを夫々塗布し、更に抵抗膜Ｒとなる
抵抗材ペーストを塗布して焼き付ける。抵抗膜用の抵抗
材ペーストとしては酸化ルテニウム等の抵抗材粉末にバ
インダーを混合して調製したものが使用される。
に切断して焼成する。そして、図４に２点鎖線で示すよ
うに、焼成後の積層チップＣの両端面に端子電極Ｄ１と
なる導電ペーストを、一側面に引出電極Ｄ２の残部を構
成する導電ペーストを夫々塗布し、更に抵抗膜Ｒとなる
抵抗材ペーストを塗布して焼き付ける。抵抗膜用の抵抗
材ペーストとしては酸化ルテニウム等の抵抗材粉末にバ
インダーを混合して調製したものが使用される。
【００１７】上記積層チップインダクタのインダクタ調
整は、図５に示すように、レーザ光ＬＤの照射によって
チップ上面の抵抗膜Ｒをトリミング、具体的には抵抗膜
Ｒに切れ目を入れて導通寸法を減少させることによって
行われる。本実施例におけるインダクタンス調整は、コ
イル導体Ｌ１と磁路を共有するループ導体Ｌ２に該コイ
ル導体Ｌ１の磁束を打ち消す様に電流が流れることを利
用したもので、図６に等価回路を示すようにループ導体
Ｌ２に流れる電流を抵抗膜Ｒの抵抗値により制御、詳し
くは抵抗膜Ｒの導通寸法を適宜減少させて抵抗値を高め
ることでループ導体Ｌ２に流れる電流、即ち磁束の打ち
消し量を減少させてインダクタンスを調整することがで
きる。
整は、図５に示すように、レーザ光ＬＤの照射によって
チップ上面の抵抗膜Ｒをトリミング、具体的には抵抗膜
Ｒに切れ目を入れて導通寸法を減少させることによって
行われる。本実施例におけるインダクタンス調整は、コ
イル導体Ｌ１と磁路を共有するループ導体Ｌ２に該コイ
ル導体Ｌ１の磁束を打ち消す様に電流が流れることを利
用したもので、図６に等価回路を示すようにループ導体
Ｌ２に流れる電流を抵抗膜Ｒの抵抗値により制御、詳し
くは抵抗膜Ｒの導通寸法を適宜減少させて抵抗値を高め
ることでループ導体Ｌ２に流れる電流、即ち磁束の打ち
消し量を減少させてインダクタンスを調整することがで
きる。
【００１８】ちなみに実験では、４Ωの抵抗値を持つ抵
抗膜Ｒを上記のレーザトリミングによって８Ω，１６
Ω，３２Ω，∞と変化させたところ、当初４．４μＨで
あったインダクタンスを４．６μＨ，４．８μＨ，５．
０μＨ，５．２μＨに変化させることができた。
抗膜Ｒを上記のレーザトリミングによって８Ω，１６
Ω，３２Ω，∞と変化させたところ、当初４．４μＨで
あったインダクタンスを４．６μＨ，４．８μＨ，５．
０μＨ，５．２μＨに変化させることができた。
【００１９】尚、上述の実施例では抵抗膜を厚膜法によ
って形成したものを示したが、同様の抵抗材をスパッタ
リングや蒸着等の薄膜法によって形成したり、別途形成
した所定形状の抵抗片を張り付けることで形成するよう
にしてもよい。また、抵抗膜のトリミングにレーザ光を
利用したが該トリミングにはサンドブラスト等の他の手
法を採用してもよい。
って形成したものを示したが、同様の抵抗材をスパッタ
リングや蒸着等の薄膜法によって形成したり、別途形成
した所定形状の抵抗片を張り付けることで形成するよう
にしてもよい。また、抵抗膜のトリミングにレーザ光を
利用したが該トリミングにはサンドブラスト等の他の手
法を採用してもよい。
【００２０】更に、抵抗膜の導通寸法をトリミングによ
り変化させることでインダクタンス調整を行うようにし
たが、所定の抵抗値を持つ何種類かの抵抗膜を用意しこ
れらを選択的に張り付けることでも上記同様の調整を行
うことができる。
り変化させることでインダクタンス調整を行うようにし
たが、所定の抵抗値を持つ何種類かの抵抗膜を用意しこ
れらを選択的に張り付けることでも上記同様の調整を行
うことができる。
【００２１】図７には本発明を適用した開磁路型の積層
チップインダクタの斜視図を、図８には同中央断面図を
夫々示してある。尚、本実施例では先の実施例と名称を
同じくする部分に同一符号を用いてある。
チップインダクタの斜視図を、図８には同中央断面図を
夫々示してある。尚、本実施例では先の実施例と名称を
同じくする部分に同一符号を用いてある。
【００２２】同図に示した積層チップインダクタは、低
μ磁性体材料もしくは非磁性体から成る角柱状の積層チ
ップＣ内に所定周回のコイル導体Ｌ１を備えている。ま
た、積層チップＣの両端面にコイル導体Ｌ１の端部と導
通する一対の端子電極Ｄ１を有し、該チップ上面中央に
矩形状の導電膜Ｋを有している。
μ磁性体材料もしくは非磁性体から成る角柱状の積層チ
ップＣ内に所定周回のコイル導体Ｌ１を備えている。ま
た、積層チップＣの両端面にコイル導体Ｌ１の端部と導
通する一対の端子電極Ｄ１を有し、該チップ上面中央に
矩形状の導電膜Ｋを有している。
【００２３】ここで上記積層チップインダクタの一製造
手順について説明する。まず、図９に示すように、パタ
ーンを有しない磁性体グリーンシート１１〜１４及び２
０〜２２と、スルーホール及びコイル用導体パターン１
５ａ〜１９ａを形成した磁性体グリーンシート１５〜１
９とを夫々用意し、これらを同図右側に示す所定の順序
で積層して熱圧着する。図面では説明上１部品に対応す
るものを示してあるが、実際の各シートは多数の部品に
対応する大きさを有し、導体パターン等も部品取得個数
分だけ形成されている。
手順について説明する。まず、図９に示すように、パタ
ーンを有しない磁性体グリーンシート１１〜１４及び２
０〜２２と、スルーホール及びコイル用導体パターン１
５ａ〜１９ａを形成した磁性体グリーンシート１５〜１
９とを夫々用意し、これらを同図右側に示す所定の順序
で積層して熱圧着する。図面では説明上１部品に対応す
るものを示してあるが、実際の各シートは多数の部品に
対応する大きさを有し、導体パターン等も部品取得個数
分だけ形成されている。
【００２４】次いで、積層，圧着後の積層体を部品寸法
に切断して焼成する。そして、図１０に２点鎖線で示す
ように、焼成後の積層チップＣの両端面に端子電極Ｄ１
となる導電ペーストを塗布し、更に導電膜Ｋとなる導電
材ペーストを塗布して焼き付ける。導電膜用の導電材ペ
ーストとしては、端子電極用のものと同様、銀等の金属
材粉末にバインダーを混合して調製したものが使用され
る。
に切断して焼成する。そして、図１０に２点鎖線で示す
ように、焼成後の積層チップＣの両端面に端子電極Ｄ１
となる導電ペーストを塗布し、更に導電膜Ｋとなる導電
材ペーストを塗布して焼き付ける。導電膜用の導電材ペ
ーストとしては、端子電極用のものと同様、銀等の金属
材粉末にバインダーを混合して調製したものが使用され
る。
【００２５】上記積層チップインダクタのインダクタ調
整は、図１１に示すように、レーザ光ＬＤのスキャンに
よってチップ上面の導電膜Ｋをトリミング、具体的には
導電膜Ｋを部分的に除去しての面積を減少させることに
よって行われる。本実施例におけるインダクタンス調整
は、コイル導体Ｌ１の磁路と交差する位置に設けられた
導電膜Ｋに該コイル導体Ｌ１の磁束を打ち消す様に環電
流が生じることを利用したもので、導電膜Ｋに生じる環
電流をその面積で制御、詳しくは導電膜Ｋの面積を適宜
減少させることで該導電膜Ｋに生じる環電流、即ち磁束
の打ち消し量を減少させてインダクタンスを調整するこ
とができる。
整は、図１１に示すように、レーザ光ＬＤのスキャンに
よってチップ上面の導電膜Ｋをトリミング、具体的には
導電膜Ｋを部分的に除去しての面積を減少させることに
よって行われる。本実施例におけるインダクタンス調整
は、コイル導体Ｌ１の磁路と交差する位置に設けられた
導電膜Ｋに該コイル導体Ｌ１の磁束を打ち消す様に環電
流が生じることを利用したもので、導電膜Ｋに生じる環
電流をその面積で制御、詳しくは導電膜Ｋの面積を適宜
減少させることで該導電膜Ｋに生じる環電流、即ち磁束
の打ち消し量を減少させてインダクタンスを調整するこ
とができる。
【００２６】ちなみに実験では、導体膜Ｋの除去率を１
／８，２／８，３／８，４／８，５／８，６／８，７／
８，８／８と変化させたところ、除去率０で１２．５ｎ
Ｈのインダクタンスを１２．７ｎＨ，１２．９ｎＨ，１
３．１ｎＨ，１３．３ｎＨ，１３．５ｎＨ，１３．７ｎ
Ｈ，１３．９ｎＨ，１４．１ｎＨに変化させることがで
きた。
／８，２／８，３／８，４／８，５／８，６／８，７／
８，８／８と変化させたところ、除去率０で１２．５ｎ
Ｈのインダクタンスを１２．７ｎＨ，１２．９ｎＨ，１
３．１ｎＨ，１３．３ｎＨ，１３．５ｎＨ，１３．７ｎ
Ｈ，１３．９ｎＨ，１４．１ｎＨに変化させることがで
きた。
【００２７】尚、上述の実施例では導電膜を厚膜法によ
って形成したものを示したが、同様の導電材をスパッタ
リングや蒸着等の薄膜法によって形成したり、別途形成
した所定形状の導電片を張り付けることで形成するよう
にしてもよい。また、導電膜のトリミングにレーザ光を
利用したが該トリミングにはサンドブラスト等の他の手
法を採用してもよい。
って形成したものを示したが、同様の導電材をスパッタ
リングや蒸着等の薄膜法によって形成したり、別途形成
した所定形状の導電片を張り付けることで形成するよう
にしてもよい。また、導電膜のトリミングにレーザ光を
利用したが該トリミングにはサンドブラスト等の他の手
法を採用してもよい。
【００２８】更に、導電膜の面積をトリミングにより変
化させることでインダクタンス調整を行うようにした
が、所定の面積を持つ何種類かの導電膜或いは材質が異
なる何種類かの導電膜を用意しこれらを選択的に張り付
けることでも上記同様の調整を行うことができる。
化させることでインダクタンス調整を行うようにした
が、所定の面積を持つ何種類かの導電膜或いは材質が異
なる何種類かの導電膜を用意しこれらを選択的に張り付
けることでも上記同様の調整を行うことができる。
【００２９】以上、本発明は実施例に例示した積層チッ
プインダクタに限らず、積層トランスやＬＣ複合部品等
のインダクタンス部品に広く適用でき同様の効果を得る
ことができる。
プインダクタに限らず、積層トランスやＬＣ複合部品等
のインダクタンス部品に広く適用でき同様の効果を得る
ことができる。
【００３０】
【発明の効果】以上詳述したように、請求項１の発明に
よれば、積層チップの剛性及び強度等を保持したまま、
電気抵抗材の抵抗値によりインダクタンスを微調整でき
る利点がある。
よれば、積層チップの剛性及び強度等を保持したまま、
電気抵抗材の抵抗値によりインダクタンスを微調整でき
る利点がある。
【００３１】請求項２の発明によれば、最初に設けられ
た電気抵抗材を適宜トリミングするようにしているの
で、積層チップの剛性及び強度等を保持したまま、簡単
なトリミングでインダクタンスを微調整できる利点があ
る。
た電気抵抗材を適宜トリミングするようにしているの
で、積層チップの剛性及び強度等を保持したまま、簡単
なトリミングでインダクタンスを微調整できる利点があ
る。
【００３２】
【００３３】
【図１】本発明を適用した閉磁路型の積層チップインダ
クタの斜視図
クタの斜視図
【図２】同中央断面図
【図３】製造手順の説明図
【図４】製造手順の説明図
【図５】インダクタンス調整方法の説明図
【図６】等価回路を示す図
【図７】本発明を適用した開磁路型の積層チップインダ
クタの斜視図
クタの斜視図
【図８】同中央断面図
【図９】製造手順の説明図
【図１０】製造手順の説明図
【図１１】インダクタンス調整方法の説明図
Ｃ…積層チップ、Ｄ１…端子電極、Ｄ２…引出電極、Ｒ
…抵抗膜、Ｌ１…コイル導体、Ｌ２…ループ導体、ＬＤ
…レーザ光、Ｋ…導電膜。
…抵抗膜、Ｌ１…コイル導体、Ｌ２…ループ導体、ＬＤ
…レーザ光、Ｋ…導電膜。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 17/00
H01C 17/242
H01F 41/00
H01F 41/04
Claims (2)
- 【請求項１】 積層チップ内にコイル導体を備えた閉磁
路型の積層インダクタンス素子において、 積層チップ内にコイル導体と磁路を共有し且つ該コイル
導体の磁束を打ち消す様に電流が流れるループ導体を設
け、該ループ導体を電気抵抗材で短絡させて閉ループ化
した、 ことを特徴とする積層インダクタンス素子。 - 【請求項２】 積層チップ内にコイル導体を備えた閉磁
路型積層インダクタンス素子のインダクタンス調整方法
において、 積層チップ内にコイル導体と磁路を共有し且つ該コイル
導体の磁束を打ち消す様に電流が流れるループ導体を設
け、該ループ導体を電気抵抗材で短絡させて閉ループ化
し、該電気抵抗材をトリミングすることにでインダクタ
ンスを調整するようにした、 ことを特徴とするインダクタンス調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33242693A JP3457371B2 (ja) | 1993-12-27 | 1993-12-27 | 積層インダクタンス素子及びインダクタンス調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33242693A JP3457371B2 (ja) | 1993-12-27 | 1993-12-27 | 積層インダクタンス素子及びインダクタンス調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07192922A JPH07192922A (ja) | 1995-07-28 |
| JP3457371B2 true JP3457371B2 (ja) | 2003-10-14 |
Family
ID=18254844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33242693A Expired - Fee Related JP3457371B2 (ja) | 1993-12-27 | 1993-12-27 | 積層インダクタンス素子及びインダクタンス調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457371B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190058925A (ko) | 2017-11-22 | 2019-05-30 | 삼성전기주식회사 | 코일 부품 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4626389B2 (ja) * | 2005-05-13 | 2011-02-09 | 富士電機システムズ株式会社 | 複合リアクトル |
| JP2007123785A (ja) * | 2005-10-31 | 2007-05-17 | Taiyo Yuden Co Ltd | 可変インダクタ及びそれを利用したアンテナ装置 |
-
1993
- 1993-12-27 JP JP33242693A patent/JP3457371B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190058925A (ko) | 2017-11-22 | 2019-05-30 | 삼성전기주식회사 | 코일 부품 |
| US10685775B2 (en) | 2017-11-22 | 2020-06-16 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07192922A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459351B1 (en) | Multilayer component having inductive impedance | |
| JPH0422116A (ja) | 電子部品の周波数調整方法 | |
| JPH0525368B2 (ja) | ||
| JPH0258813A (ja) | 積層型インダクタ | |
| JPH0135483B2 (ja) | ||
| JP3364174B2 (ja) | チップフェライト部品およびその製造方法 | |
| JP3446681B2 (ja) | 積層インダクタアレイ | |
| JP3457371B2 (ja) | 積層インダクタンス素子及びインダクタンス調整方法 | |
| JP4064049B2 (ja) | 積層型電子部品の製造方法 | |
| DE2343539A1 (de) | Duennfilmdrossel | |
| JP2005167029A (ja) | 積層型インダクタ | |
| JP3573483B2 (ja) | 積層部品とそのインダクタンス調整方法 | |
| JPS5943690Y2 (ja) | 積層型トランス | |
| JP3601096B2 (ja) | 積層インダクタの製造方法 | |
| JP2944898B2 (ja) | 積層型チップトランスとその製造方法 | |
| JP2729811B2 (ja) | 積層インダクタとその調整方法 | |
| JP3476887B2 (ja) | コイル部品および電極の形成方法 | |
| JP2001118729A (ja) | インダクタアレイ | |
| JPH09180938A (ja) | 積層インダクタおよびその製造方法 | |
| JPH0254904A (ja) | インピーダンス素子 | |
| JPH06196333A (ja) | 積層インダクタ | |
| JPS6137767B2 (ja) | ||
| JPH09186017A (ja) | 積層インダクタおよびその製造方法 | |
| JP3476917B2 (ja) | 分布定数型ノイズフィルタ | |
| JPH03201511A (ja) | 平面インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |