JP3455980B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電荷結合素子（CCD :
Charge Coupled Device ）により形成されたＣＣＤイメ
ージセンサなどの固体イメージセンサにより得られる撮
像信号からディジタル化した画像データを生成して出力
する固体撮像装置に関し、特に、生成した画像データの
データクロックを変換するレート変換機能を有する固体
撮像装置に関する。

【０００２】

【従来の技術】一般に、ＣＣＤイメージセンサなどの離
散的な画素構造を有する固体イメージセンサを撮像手段
として用いた固体撮像装置では、上記固体イメージセン
サ自体がサンプリング系であるために、上記固体イメー
ジセンサによる撮像信号に空間サンプリング周波数から
の折り返し成分が混入することが知られている。従来、
撮像光学系に複屈折型の光学的ローパスフィルタを設け
て、撮像信号のベースバンド成分の高域成分を抑圧する
ことにより、上記固体イメージセンサによるサンプリン
グ系のナイキスト条件を満たすようにして、撮像信号の
ベースバンド成分への折り返し成分の発生を防止するよ
うにしている。

【０００３】また、カラー画像を撮像するカラーテレビ
ジョンカメラ装置では、緑色画像撮像用の固体イメージ
センサと赤色画素および青色画素用の色コーディングフ
ィルタを設けた固体イメージセンサにより三原色画像を
撮像する二板式固体撮像装置や、三原色画像を個別の固
体イメージセンサにより撮像する三板式固体撮像装置等
の多板式固体撮像装置が実用化されている。

【０００４】さらに、上記多板式固体撮像装置における
解像度の向上を図るための手法として、緑色画像撮像用
の固体イメージセンサに対して、画素の空間サンプリン
グ周期の１／２だけ、赤色画像撮像用および青色画像撮
像用の固体イメージセンサをずらして配置するようにし
た空間画素ずらし法が知られている。この空間画素ずら
し法を採用することによって、アナログ出力の多板式固
体撮像装置では、固体イメージセンサの画素数の限界を
越える高い解像度を実現することができる。

【０００５】また、放送局などで使用する業務用のディ
ジタルビデオテープレコーダの規格として、Ｄ−１規格
やＤ−２規格などが規格化されており、これらの規格に
適合したディジタルビデオ関連機器に対するディジタル
インターフェースがカラーテレビジョンカメラ装置にも
必要とされている。

【０００６】ここで、４：２：２ディジタルコンポーネ
ントビデオ信号の規格であるＤ−１規格では、サンプリ
ング周波数をＮＴＳＣ方式における水平周波数ｆ
_H(NTSC) の８５８倍に当たるとともにＰＡＬ方式におけ
る水平周波数ｆ_H(PAL)) の８６４倍に当たる１３．５Ｍ
Ｈｚとし、どちらの方式での水平周波数の整数倍でロッ
クできるようになっている。また、ディジタルコンポジ
ットビデオ信号の規格であるＤ−２規格では、サンプリ
ング周波数をサブキャリヤの４倍の４Ｆ_SCとし、サブキ
ャリヤとサンプリングクロックとのビート妨害を最小に
するようになっており、ＮＴＳＣ方式のサンプリング周
波数ｆ_S(NTSC) は１４．３ＭＨｚでＰＡＬ方式のサンプ
リング周波数ｆ_S(PAL)は１７．７３４ＭＨｚである。

【０００７】

【発明が解決しようとする課題】ところで、上述の如き
Ｄ−１規格やＤ−２規格に適合したディジタル画像信号
を直接出力するような固体撮像装置を実現しようとする
場合に、解像度が高く、折り返し歪みの少ない画質の良
好なディジタル画像信号を直接出力するためには、撮像
部に使用する固体イメージセンサのサンプリングレート
（画素数）は、該固体イメージセンサに対するプリフィ
ルタである光学的ローパスフィルタの不完全さ、すなわ
ち、光学的ローパスフィルタではなだらかなロールオフ
特性しか得られず、ＭＴＦ特性を良好にすることと折り
返し歪み成分を少なくすることとの両立が困難であると
いうことを考慮すると、上記Ｄ−１規格やＤ−２規格に
おけるサンプリングレートよりも高くする必要がある。

【０００８】また、固体イメージセンサによる撮像信号
について、該固体イメージセンサの画素毎の欠陥補正処
理などをディジタル処理で行うことや、ビート妨害が発
生を防止することなどを考慮すると、固体イメージセン
サのサンプリングレートと、該固体イメージセンサによ
る撮像信号をディジタル化するアナログディジタル変換
部におけるサンプリングレートと一致させることが望ま
しい。

【０００９】その場合、現行の最も標準的なＣＣＤイメ
ージセンサは１４．３ＭＨｚ＝ｆ_SC(NTSC)のクロックレ
ートで駆動されるようになっており、このＣＣＤイメー
ジセンサを撮像部に用いたディジタル処理カメラでは、
上記固体イメージセンサから出力される撮像信号を上記
１４．３ＭＨｚ＝ｆ_SC(NTSC)のクロックレートでディジ
タル化してディジタル信号処理を施すことになる。

【００１０】しかし、上述のように４：２：２ディジタ
ルコンポーネントビデオ信号の規格であるＤ−１規格で
のクロックレートは、輝度信号Ｙが１３．５ＭＨｚで色
差信号Ｃ_R ／Ｃ_B が６．７５ＭＨｚであり、上記標準的
なＣＣＤイメージセンサを撮像部に用いたディジタル処
理カメラにおけるクロックレートとマッチングがとれな
いという問題点がある。なお、上記Ｄ−１規格に対応す
るために、読み出しレートが１３．５ＭＨｚのＣＣＤイ
メージセンサを新規に作るのでは、コスト、汎用性の点
で問題がある。

【００１１】また、空間画素ずらし法を採用した多板式
固体撮像装置では、ＣＣＤイメージセンサのクロックレ
ートｆ_S1に対して２倍のクロックレート２ｆ_S1で動作す
る信号処理系を用いなければ、アナログ出力を高解像度
化できない。なお、信号処理系において、ｆ_S1，２ｆ_S1
で信号処理を行った後、一旦ｆ_S1又は２ｆ_S1でアナログ
化し、アナログフィルタで処理してからＤ−１規格での
クロックレートで再度ディジタル化することも考えられ
るが、１４．３ＭＨｚ系と１３．５ＭＨｚ系との間でビ
ート妨害が発生し画質劣化の原因となる。

【００１２】そこで、本発明は、上述の如き実情に鑑
み、標準的なＣＣＤイメージセンサを用いて、ビート妨
害が発生することなく画質の良好なディジタル画像信号
を得られる固体撮像装置を提供することを目的とする。

【００１３】また、ＣＣＤイメージセンサによる撮像信
号から生成される輝度信号Ｙと色差信号Ｃ_R ，Ｃ_B との
間の遅延差を補償して画質の良好なアナログ画像信号が
得られるようにした固体撮像装置を提供することを目的
とする。

【００１４】さらに、ＣＣＤイメージセンサによる撮像
信号から生成される輝度信号Ｙと色差信号Ｃ_R ，Ｃ_B と
の間の遅延差を補償して画質の良好なディジタル画像信
号が得られるようにした固体撮像装置を提供することを
目的とする。

【００１５】さらに、外部入力モードにおいても、輝度
信号Ｙと色差信号Ｃ_R ，Ｃ_B との間の遅延差を補償して
画質の良好なアナログ画像信号が得られるようにした固
体撮像装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明に係る固体撮像装
置は、上述の目的を達成するために、ｆ_S1レートで駆動
される少なくとも１個の固体イメージセンサと、上記固
体イメージセンサから出力される撮像信号を所定の位相
のｆ_S1レートでディジタル化するアナログディジタル変
換部と、上記ｆ_S1レートに関連したクロックレートで動
作して、上記アナログディジタル変換部によりディジタ
ル化された撮像データから少なくともディジタル輝度信
号Ｙと２つのディジタル色差信号Ｃ_R ，Ｃ_B を生成する
第１のディジタル演算部と、上記第１のディジタル演算
部により生成された上記ｆ_S1レートに関連した入力デー
タレートの信号Ｙ，Ｃ_R ，Ｃ_B からｆ_S2レートに関連し
た出力データレートの信号Ｙ，Ｃ_R ，Ｃ_B を生成する第
２のディジタル演算部と、上記第１のディジタル演算部
により生成された各信号Ｙ，Ｃ_R ，Ｃ_B をアナログ化し
てアナログ輝度信号とアナログ色差信号を生成するディ
ジタルアナログ変換部と、上記ディジタルアナログ変換
部により生成されたアナログ輝度信号とアナログ色差信
号が供給されるアナログエンコーダと、上記アナログエ
ンコーダにおいてアナログ色差信号に帯域制限処理を施
すローパスフィルタによる群遅延を補償するために、上
記第１のディジタル演算部の輝度信号チャンネルに設け
られた第１の遅延補償回路とを備えてなることを特徴と
するものである。

【００１７】また、本発明に係る固体撮像装置は、上記
第２のディジタル演算部により生成されたｆ_S2レートに
関連した出力データレートの各信号Ｙ，Ｃ_R ，Ｃ_B が供
給され、これら各信号Ｙ，Ｃ_R ，Ｃ_B を群遅延を揃えて
出力する第２の遅延補償回路を設けたことを特徴とする
ものである。

【００１８】さらに、本発明に係る固体撮像装置は、上
記ｆ_S1レートに関連したデータレートとｆ_S2レートに関
連したデータレートのとの間で双方向にレート変換を行
う機能を有する上記第２のディジタル演算部を備え、外
部入力モード時に上記第２の遅延補償回路を介して入力
されるｆ_S2レートに関連したデータレートのディジタル
輝度信号およびディジタル色差信号を上記第１のディジ
タル演算部から出力される各信号Ｙ，Ｃ_R ，Ｃ_B の群遅
延と等しい群遅延を有する上記ｆ_S1レートに関連したデ
ータレートの信号Ｙ，Ｃ_R ，Ｃ_B を生成して、上記ディ
ジタルアナログ変換部に供給することを特徴とするもの
である。

【００１９】

【作用】本発明に係る固体撮像装置では、ｆ_S1レートで
駆動される少なくとも１個の固体イメージセンサから出
力される撮像信号をアナログディジタル変換部により所
定の位相のｆ_S1レートでディジタル化して、上記ｆ_S1レ
ートに関連したクロックレートで動作する第１のディジ
タル演算部により少なくともディジタル輝度信号Ｙと２
つのディジタル色差信号Ｃ_R ，Ｃ_B を生成し、第２のデ
ィジタル演算部により上記ｆ_S1レートに関連した入力デ
ータレートの信号Ｙ，Ｃ_R ，Ｃ_B からｆ_S2レートに関連
した出力データレートの信号Ｙ，Ｃ_R ，Ｃ_B に変換す
る。

【００２０】そして、第１の遅延補償回路は、上記第１
のディジタル演算部により生成された各信号Ｙ，Ｃ_R ，
Ｃ_B をディジタルアナログ変換部によりアナログ化して
アナログ輝度信号とアナログ色差信号が供給されるアナ
ログエンコーダとにおいてアナログ色差信号に帯域制限
処理を施すローパスフィルタによる群遅延を補償する。

【００２１】また、本発明に係る固体撮像装置におい
て、第２の遅延補償回路は、上記第２のディジタル演算
部により生成されたｆ_S2レートに関連した出力データレ
ートの各信号Ｙ，Ｃ_R ，Ｃ_B が供給され、これら各信号
Ｙ，Ｃ_R ，Ｃ_B を群遅延を揃えて出力する。

【００２２】さらに、本発明に係る固体撮像装置におい
て、上記第２のディジタル演算部は、上記ｆ_S1レートに
関連したデータレートとｆ_S2レートに関連したデータレ
ートのとの間で双方向にレート変換を行う機能を有し、
外部入力モード時に上記第２の遅延補償回路を介して入
力されるｆ_S2レートに関連したデータレートのディジタ
ル輝度信号およびディジタル色差信号を上記第１のディ
ジタル演算部から出力される各信号Ｙ，Ｃ_R ，Ｃ_B の群
遅延と等しい群遅延を有する上記ｆ_S1レートに関連した
データレートの信号Ｙ，Ｃ_R ，Ｃ_B を生成して、上記デ
ィジタルアナログ変換部に供給する。

【００２３】

【実施例】以下、本発明に係る固体撮像装置の一実施例
について、図面に従い詳細に説明する。本発明に係る固
体撮像装置は、例えば図１に示すように構成される。

【００２４】この図１に示す第１の実施例の固体撮像装
置は、撮像部１により得られる撮像信号をディジタル化
してＤ１規格に準拠した画像データとして記録するディ
ジタルカムコーダに適用したもので、撮像部１により得
られる三原色撮像信号Ｒ，Ｇ，Ｂがアナログ信号処理部
２を介して供給されるアナログディジタル変換部３、こ
のアナログディジタル（Ａ／Ｄ）変換部３によりディジ
タル化された各色撮像データＲ，Ｇ，Ｂが供給される第
１のディジタル演算部４、この第１のディジタル演算部
４により生成されたディジタル輝度信号Ｙと２つのディ
ジタル色差信号Ｃ_R ，Ｃ_B が供給される第２のディジタ
ル演算部５やアナログ出力用の信号処理部６などを備
え、Ｄ１規格に準拠した画像データの記憶再生を行う記
録再生部７が上記第２のディジタル演算部５に接続され
ている。

【００２５】上記撮像部１は、図示しない撮像レンズか
ら光学的ローパスフィルタを介して入射される撮像光を
色分解プリズムにより三原色光成分に分解して、被写体
像の三原色画像を撮像する三枚のＣＣＤイメージセンサ
１Ｒ，１Ｇ，１Ｂからなる。

【００２６】この実施例において、上記三枚のＣＣＤイ
メージセンサ１Ｒ，１Ｇ，１Ｂは、空間画素ずらし法を
採用して、緑色画像撮像用のＣＣＤイメージセンサ１Ｇ
に対して、画素の空間サンプリング周期τ_s の１／２だ
け、赤色画像撮像用および青色画像撮像用のＣＣＤイメ
ージセンサ１Ｒ，１Ｂがずらして配置されている。

【００２７】なお、本願発明は、この実施例のような空
間画素ずらし法を採用した３板式固体撮像装置のみに適
用可能なものでなく、単板式や２板式の固体撮像装置や
空間画素ずらし法を採用しない３板式固体撮像装置など
の他の方式の固体撮像装置にも適用することができる。

【００２８】上記三枚のＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂは、電圧制御型発振器（ＶＣＯ）８により与え
られる２ｆ_S1レートのクロックＣＫ（２ｆ_S1）に基づい
てタイミングジェネレータ（ＴＧ）９が発生する駆動ク
ロックＣＫ（ｆ_S1）によりｆ _S1レートで駆動される。

【００２９】ここで、上記三枚のＣＣＤイメージセンサ
１Ｒ，１Ｇ，１Ｂは、ＥＩＡではｆ_S1＝９１０ｆ_H ，Ｃ
ＣＩＲではｆ_S1＝９１２ｆ_H のレートで撮像電荷が読み
出されるように、その画素数が選定されている。そし
て、上記ＶＣＯ８の発振周波数が２ｆ_S1に設定され、上
記ＴＧ９は、上記クロックＣＫ（２ｆ_S1）を１／２分周
することにより得られるｆ_S1レートの駆動クロックＣＫ
（ｆ_S1）により上記三枚のＣＣＤイメージセンサ１Ｒ，
１Ｇ，１Ｂを駆動するようになっている。

【００３０】上記ＣＣＤイメージセンサ１Ｒ，１Ｇ，１
Ｂからｆ_S1レートで読み出された各色撮像信号Ｒ
（ｆ_S1），Ｇ（ｆ_S1），Ｂ（ｆ_S1）が上記アナログ信号
処理部２に供給される。

【００３１】上記アナログ信号処理部２は、相関二重サ
ンプリング（ＣＤＳ：Corelated Double Sampling ）処
理回路２１Ｒ，２１Ｇ，２１Ｂとレベル制御回路２２
Ｒ，２２Ｇ，２２Ｂからなり、上記ＣＣＤイメージセン
サ１Ｒ，１Ｇ，１Ｂからｆ_S1レートで読み出された各色
撮像信号Ｒ，Ｇ，Ｂに対して、それぞれ相関二重サンプ
リング処理を上記ＣＤＳ処理回路２１Ｒ，２１Ｇ，２１
Ｂで施し、さらに、白バランスや黒バランスなどのレベ
ル制御を上記レベル制御回路２２Ｒ，２２Ｇ，２２Ｂに
より行う。

【００３２】上記撮像部１により得られる各色撮像信号
Ｒ（ｆ_S1），Ｇ（ｆ_S1），Ｂ（ｆ_S1）が上記アナログ信
号処理部２を介して供給されるＡ／Ｄ変換部３は、それ
ぞれ１０ビット語長の３個のＡ／Ｄ変換器３Ｒ，３Ｇ，
３Ｂからなる。これら各Ａ／Ｄ変換器３Ｒ，３Ｇ，３Ｂ
には、上記各色撮像信号Ｒ（ｆ_S1），Ｇ（ｆ_S1），Ｂ
（ｆ_S1）のサンプリングレートに等しいｆ_S1レートで所
定の位相を有する駆動クロックＣＫ（ｆ_S1）が上記ＴＧ
９から供給されている。そして、このアナログディジタ
ル変換部３は、上記Ａ／Ｄ変換器３Ｒ，３Ｇ，３Ｂによ
り、上記ｆ_S1レートの各色撮像信号Ｒ（ｆ_S1），Ｇ（ｆ
_S1），Ｂ（ｆ_S1）を上記駆動クロックＣＫ（ｆ_S1）によ
り所定の位相のｆ_S1レートでディジタル化して、上記各
色撮像信号Ｒ（ｆ_S1），Ｇ（ｆ_S1），Ｂ（ｆ_S1）のスペ
クトルと同じ信号スペクトルの各ディジタル色信号Ｒ
（ｆ_S1），Ｇ（ｆ_S1），Ｂ（ｆ_S1）を形成する。

【００３３】なお、上記各Ａ／Ｄ変換部器３Ｒ，３Ｇ，
３Ｂには、必要に応じて語長が１２〜１４ビット程度の
ものを使用しても良い。

【００３４】そして、上記Ａ／Ｄ変換部３によりディジ
タル化されたｆ_S1レートの各色撮像データＲ（ｆ_S1），
Ｇ（ｆ_S1），Ｂ（ｆ_S1）が上記第１のディジタル演算部
４に供給される。

【００３５】この第１のディジタル演算部４は、第１の
ディジタルプロセス処理回路４１と第２のディジタルプ
ロセス処理回路４２からなる。

【００３６】上記第１のディジタルプロセス処理回路４
１は、上記ＴＧ９から供給される駆動クロックＣＫ（ｆ
_S1）によりｆ_S1レートで動作して、上記Ａ／Ｄ変換部３
から供給される各ディジタル色信号Ｒ（ｆ_S1），Ｇ（ｆ
_S1），Ｂ（ｆ_S1）について、各種補正信号レベル検出を
検出して、例えば、白バランス制御データ、黒バランス
制御データ、黒シェーディング補正データ、白シェーデ
ィング補正データや欠陥補正データなどをメモリ４３に
格納し、各色信号毎にＤ／Ａ変換器４４Ｒ，４４Ｇ，４
４Ｂによりアナログ化して上記アナログ信号処理部２の
各レベル制御回路２２Ｒ，２２Ｇ，２２Ｂにフィードバ
ックすることにより、白黒バランス制御やシェーディン
グ補正や欠陥補正などの画像処理を行う。

【００３７】なお、上記メモリ４３は、ＳＲＡＭからな
りバックアップ電源として電池４５が接続されている。

【００３８】このように、この実施例では、上記ＣＣＤ
イメージセンサ１Ｒ，１Ｇ，１Ｂからｆ_S1レートで読み
出された各色撮像信号Ｒ（ｆ_S1），Ｇ（ｆ_S1），Ｂ（ｆ
_S1）を上記Ａ／Ｄ変換部３でｆ_S1レートでディジタル化
して得られえるｆ_S1レートの各色撮像データＲ
（ｆ_S1），Ｇ（ｆ_S1），Ｂ（ｆ_S1）を得ているので、上
記第１のディジタルプロセス処理回路４１をｆ_S1レート
で動作させて、シェーディング補正や欠陥補正など画素
単位の画像処理を行うことができる。

【００３９】また、上記第２のディジタルプロセス処理
回路４２は、上記第１のディジタルプロセス処理回路４
１により画素単位の画像処理が施された各ディジタル色
信号Ｒ，Ｇ，Ｂについて、画像強調処理、ペデスタル付
加、ガンマ，ニーなどの非線形処理、リニアマトリクス
処理を行うとともに、マトリクス演算処理によって上記
各ディジタル色信号Ｒ（ｆ_S1），Ｇ（ｆ_S1），Ｂ
（ｆ_S1）からディジタル輝度信号Ｙ（２ｆ_S1）と２つの
ディジタル色差信号Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）を生成
する。

【００４０】ここで、上記第２のディジタルプロセス処
理回路４２は、上記ＶＣＯ８から２ｆ_S1レートのクロッ
クＣＫ（２ｆ_S1）が供給されているとともに上記ＴＧ９
からｆ_S1レートの駆動クロックＣＫ（ｆ_S1）が供給され
ており、これらのクロックＣＫ（２ｆ_S1），ＣＫ
（ｆ_S1）をマスタクロックとして動作して、上記撮像部
１における空間画素ずらし法に対応する周知の高解像度
化の処理を行い、上記各ディジタル色信号Ｒ（ｆ_S1），
Ｇ（ｆ_S1），Ｂ（ｆ_S1）から、２ｆ_S1レートのディジタ
ル輝度信号Ｙ（２ｆ_S1）と、ｆ_S1レートの各ディジタル
色差信号Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）を生成する。

【００４１】なお、上記マスタクロックＣＫ（２
ｆ_S1），ＣＫ（ｆ_S1）は、水平同期信号ＨＤや垂直同期
信号ＶＤなど各種同期信号を形成する同期信号発生器
（ＳＧ）１１にも供給されている。

【００４２】また、上記第２のディジタル演算部５は、
ｆ_S1レートに関連したデータレートの信号とｆ_S2レート
に関連したデータレートの信号との間で双方向にレート
変換を行うもので、記録モード時には、上記第１のディ
ジタル演算部４により生成された上記ｆ_S1レートに関連
したデータレートの信号Ｙ（２ｆ_S1），Ｃ_R （ｆ_S1），
Ｃ_B （ｆ_S1）を上記ｆ_S2レートに関連したデータレート
の信号Ｙ（ｆ_S2），Ｃ_R （ｆ_S2／２），Ｃ_B （ｆ_S2／
２）に変換して上記記録再生部７に供給し、再生モード
時には、上記記録再生部７から供給される上記ｆ_S2レー
トに関連したデータレートの信号Ｙ（ｆ_S2），Ｃ_R （ｆ
_S2／２），Ｃ_B （ｆ_S2／２）を上記ｆ_S1レートに関連し
たデータレートの信号（２ｆ_S1），Ｃ_R （ｆ_S1），Ｃ_B
（ｆ_S1）に変換して上記アナログ出力用の信号処理部６
に供給する。

【００４３】この第２のディジタル演算部５は、輝度信
号用のレート変換回路５０Ｙと色差信号用のレート変換
回路５０Ｃとからなる。

【００４４】さらに、上記第２のディジタル演算部５と
上記記録再生部７との間に外部機器に対するディジタル
インターフェース１３が設けられており、上記第２のデ
ィジタル演算部５は、外部入力モードにおいて、ディジ
タルカメラコントロールユニット（Ｄ−ＣＣＵ）１４か
らディジタルカメラアダプタ（Ｄ−ＣＡ）１５を介して
入力されるｆ_S2レートに関連したデータレートのディジ
タルリターン信号Ｙ（ｆ_S2），Ｃ_R （ｆ_S2／２），Ｃ_B
（ｆ_S2／２）を上記ｆ_S1レートに関連したデータレート
の信号Ｙ（２ｆ_S1），Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）に変
換して上記アナログ出力用の信号処理部６に供給するこ
とができるようになっている。

【００４５】また、この実施例において、上記アナログ
出力用の信号処理部６は、上記第１のディジタル演算部
４又は第２のディジタル演算部５により生成される上記
ｆ_S1レートに関連したデータレートの信号Ｙ（２
ｆ_S1），Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）に対するアナログ
インターフェースとして機能するもので、ディジタルア
ナログ（Ｄ／Ａ）変換部６１とアナログエンコーダ６２
からなる。

【００４６】上記Ｄ／Ａ変換部６１は、それぞれ３個の
Ｄ／Ａ変換器６１Ｙ，６１Ｃ_R ，６１Ｃ_B とポストフィ
ルタ６１ＰＦＹ，６１ＰＦＣ_R ，６１ＰＦＣ_B からな
る。

【００４７】このＤ／Ａ変換部６１において、２ｆ_S1レ
ートのディジタル輝度信号Ｙ（２ｆ_S1）は、上記Ｄ／Ａ
変換器６１Ｙによりアナログ化され、ナイキストフィル
タとして機能するポストフィルタ６１Ｙによりサンプリ
ングキャリア成分が除去されて、上記アナログエンコー
ダ６２に供給される。また、ｆ_S1レートのディジタル色
差信号Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）は、それぞれ上記Ｄ
／Ａ変換器６１Ｃ_R ，６１Ｃ_B によりアナログ化され、
それぞれナイキストフィルタとして機能するポストフィ
ルタ６１ＰＦＣ_R ，６１ＰＦＣ_B によりサンプリングキ
ャリア成分が除去されて、上記アナログエンコーダ６２
に供給される。

【００４８】また、上記アナログエンコーダ６２は、通
常のＮＴＳＣ又はＰＡＬに準拠したエンコーダであっ
て、コンポーネント信号Ｙ，Ｃ_R ，Ｃ_B とコンポジット
信号ＣＳを出力するとともに、ビューファインダ１６に
供給するモニタ信号Ｙ_VFを出力する機能を有する。

【００４９】このアナログエンコーダ６２は、例えば図
２に示すように構成されている。

【００５０】このアナログエンコーダ６２において、上
記Ｄ／Ａ変換部６１から供給される２つのアナログ色差
信号Ｃ_R ，Ｃ_B は、それぞれローパスフィルタ６３
Ｃ_R ，６３Ｃ_B により所定の帯域（ｆｃ≒１ＭＨｚ）に
帯域制限され、信号合成器６４Ｃ_R ，６４Ｃ_B によりバ
ーストフラグＢＦが付加されてから変調器６５に供給さ
れる。上記変調器６５は、上記アナログ色差信号Ｃ_R ，
Ｃ_B により直交２相のサブキャリアＳＣを変調して、変
調クロマ信号Ｃ_OUT を生成する。

【００５１】一方、上記Ｄ／Ａ変換部６１から供給され
るのアナログ輝度信号Ｙは、上記ローパスフィルタ６３
Ｃ_R ，６３Ｃ_B による遅延量が遅延回路６６により補償
されてから、信号合成器６７により同期信号やセットア
ップ信号が付加されることにより、規定の輝度信号Ｙ
_OUT とされる。このようにして得られる輝度信号Ｙ_OUT
は、上述の空間画素ずらし法の応じたディジタル処理に
より高解像度化が図られ、折り返し歪みが少ないものと
なっている。

【００５２】そして、この輝度信号Ｙ_OUT と上記変調ク
ロマ信号Ｃ_OUT とを信号混合器６８で混合することによ
りコンポジット信号ＣＳ_OUT を生成する。

【００５３】また、上記輝度信号Ｙ_OUT は、キャラクタ
ジェネレータ６９によるキャラクタ信号が信号混合器７
０により混合されてから、切換回路７１を介してモニタ
信号Ｙ_VFとして出力される。上記切換回路７１は、外部
から入力されるリターン信号ＲＥＴと上記輝度信号Ｙ
_OUT との切り換えを行う。

【００５４】ここで、上記アナログ出力用の信号処理部
６は、上記アナログエンコーダ６２に代えて、図３に示
すように、ｆ_S1レートに関連するクロックレートで動作
する第３のディジタル演算部によるディジタルエンコー
ダ７３を用い、このディジタルエンコーダ７３により生
成されるディジタル輝度信号Ｙ_OUT やディジタルコンポ
ジット信号ＣＳ_OUT 、ディジタルモニタ信号Ｙ_VFをそれ
ぞれＤ／Ａ変換器７４Ｙ，７４ＣＳ，７５Ｙ_VFによりア
ナログ化し、ポストフィルタ７４ＰＦＹ，７４ＰＦＣ
Ｓ，７５ＰＦＹ_VFを介して出力するように構成しても良
い。

【００５５】また、この実施例において、上記第２のデ
ィジタル演算部５は、ｆ_S1レートに関連したデータレー
トの信号とｆ_S2レートに関連したデータレートの信号と
の間で双方向にレート変換を行うもので、原理的に、記
録モード時には、２ｆ_S1レートのディジタル輝度信号Ｙ
（２ｆ_S1）をｆ_S2レートのディジタル輝度信号Ｙ
（ｆ_S2）にレート変換するとともに、それぞれｆ_S1レー
トのディジタル色差信号Ｃ_R（ｆ_S1），Ｃ_B （ｆ_S1）を
ｆ_S2／２レートのディジタル色差信号Ｃ_R （ｆ_S2／
２），Ｃ_B （ｆ_S2／２）にレート変換し、再生モード時
には、ｆ_S2レートのディジタル輝度信号Ｙ（ｆ_S2）を２
ｆ_S1レートのディジタル輝度信号Ｙ（２ｆ_S1）にレート
変換するとともに、それぞれｆ_S2／２レートのディジタ
ル色差信号Ｃ_R （ｆ_S2／２），Ｃ_B （ｆ_S2／２）をｆ_S1
レートのディジタル色差信号Ｃ_R （ｆ_S1），Ｃ
_B （ｆ_S1）にレート変換するのであるが、各レート変換
回路５０Ｙ，５０Ｃの構成を簡略化するために、再生モ
ード時には、ｆ_S2レートのディジタル輝度信号Ｙ
（ｆ_S2）を２ｆ_S2レートのディジタル輝度信号Ｙ（２ｆ
_S2）にレート変換するとともに、それぞれｆ_S2／２レー
トのディジタル色差信号Ｃ_R （ｆ_S2／２），Ｃ_B （ｆ_S2
／２）をｆ_S2レートのディジタル色差信号Ｃ
_R （ｆ_S2），Ｃ_B （ｆ_S2）にレート変換するようにして
いる。

【００５６】そして、上記Ｄ／Ａ変換部６１のクロック
も再生モード時には２ｆ_S2，ｆ_S2，ｆ_S2に切り換えるよ
うにしている。このようにしても、ｆ_S1とｆ_S2はかなり
近い周波数であり、上記Ｄ／Ａ変換部６１のポストフィ
ルタ６１ＰＦＹ，６１ＰＦＣ_R ，６１ＰＦＣ_B は、特性
を切り換えずに共用することができる。

【００５７】また、語長に関しては、上記Ｄ／Ａ変換部
６１及びディジタルインターフェースの信号Ｙ，Ｃ_R ，
Ｃ_B では１０ビット程度で十分であるが、上記第２のデ
ィジタル演算部５に供給する信号Ｙ，Ｃ_R ，Ｃ_B では、
レート変換回路における丸めを考慮して１〜２ビット多
く設定することが望ましい。

【００５８】そこで、この実施例では上記第１のディジ
タル演算部４により、１１ビットの信号Ｙ，Ｃ_R ，Ｃ_B
を生成するようにし、その上位１０ビットの信号Ｙ，Ｃ
_R ，Ｃ_B を上記Ｄ／Ａ変換部６１に供給している。そし
て、上記第２のディジタル演算部５では、さらに２〜３
ビット多い演算を行い、終段で１０ビットに丸めるよう
にしている。

【００５９】次に、上記第２のディジタル演算部５を構
成している輝度信号用のレート変換回路５０Ｙと色差信
号用のレート変換回路５０Ｃの具体例について説明す
る。

【００６０】上記輝度信号用のレート変換回路５０Ｙ
は、図４に示すように、ハーフバンドフィルタ５１Ｙ，
レート変換フィルタ５２Ｙ，丸め処理回路５３Ｙ，遅延
補償回路５４Ｙ及び０挿入回路５５Ｙと、これらの入出
力を切り換える第１乃至第６の切換回路５６Ｙ₁ 〜５６
Ｙ₆ により構成されている。

【００６１】そして、記録モード時には、このレート変
換回路５０Ｙは、図５に示すように、上記第１乃至第６
の切換回路５６Ｙ₁ 〜〜５６Ｙ₆ が設定される。

【００６２】すなわち、記録モード時には、上記第１の
ディジタル演算部４により生成された２ｆ_S1レートのデ
ィジタル輝度信号Ｙ（２ｆ_S1）が上記ハーフバンドフィ
ルタ５１Ｙに入力され、レート変換フィルタ５２Ｙ，丸
め処理回路５３Ｙ，遅延補償回路５４Ｙを順に通過され
ることにより、ｆ_S2レートのディジタル輝度信号Ｙ（ｆ
_S2）にレート変換される。

【００６３】上記ハーフバンドフィルタ５１Ｙは、２ｆ
_Ｓ１レートのディジタル輝度信号Ｙ（２ｆ_Ｓ１）に対し
て、２ｆ_Ｓ１の出力データレートで、ｆ_Ｓ２／２を通過
帯域とするもので、ｆ_Ｓ２レートに対するナイキストフ
ィルタとして機能する特性を有する。この実施例では、
０±０．１ｄＢ（〜５．７５ＭＨｚ），＜−１２ｄＢ
（〜６．７５ＭＨｚ），＜−４０ｄＢ（８．０ＭＨｚ）
とした。

【００６４】また、上記レート変換フィルタ５２Ｙは、
上記ハーフバンドフィルタ５１Ｙを介して供給される２
ｆ_S1レートのディジタル輝度信号Ｙ（２ｆ_S1）に含まれ
る高次のキャリア成分のうち、１〜ｎ−１を抑圧する。
このレート変換フィルタ５２Ｙは、２ｆ_S1レートで動作
して、上記ハーフバンドフィルタ５１Ｙの帯域内の減衰
を補償する等化フィルタを含んでいる。

【００６５】そして、上記レート変換フィルタ５２Ｙに
より得られるｆ_S2レートのディジタル輝度信号Ｙ
（ｆ_S2）は、上記丸め処理回路５３Ｙにおいて、スケー
リング処理やクリップ処理、丸め処理が施されてから、
上記遅延補償回路５４Ｙにより色差信号チャンネルとの
遅延補償がなされて出力される。

【００６６】ここで、この実施例における輝度信号用の
レート変換回路５０Ｙは、原理的にｍ，ｎを正の整数と
してｆ_S2＝ｆ_S1・ｎ／ｍなる関係にある周波数で２ｍ→
ｎのレート変換を行うもので、例えばＥＩＡ／ＣＣＩＲ
やＣＣＤイメージセンサの画素数によってｆ_S1レートが
複数存在する系に対応させるために、表１に示すよう
に、複数のレート変換比を可変設定でき、複数のモード
で動作するようになっている。

【００６７】

【表１】

【００６８】上記レート変換回路５０Ｙは、各モードに
対応してレート変換の特性・動作を変更する必要がある
が、ハーフバンドフィルタ５１Ｙは各モードでｆ_S1が近
い値なので共通特性でよく、レート変換フィルタ５２Ｙ
のみ特性・動作を変更する。

【００６９】また、再生モード時には、上記輝度信号用
のレート変換回路５０Ｙは、図６に示すように、上記第
１乃至第６の切換回路５６Ｙ₁ 〜４６Ｙ₆ が設定され
る。

【００７０】すなわち、再生モード時には、上記記録再
生部７により再生されたｆ_s2レートのディジタル輝度信
号Ｙ（ｆ_s2）が上記遅延補償回路５４Ｙに供給され、色
差信号チャンネルとの遅延補償がなされてから、０挿入
回路５５Ｙを介して上記ハーフバンドフィルタ５１Ｙに
供給される。

【００７１】上記０挿入回路５５Ｙは、各サンプル間に
０データを挿入することにより、上記ｆ_s2レートのディ
ジタル輝度信号Ｙ（ｆ_s2）を２ｆ_s2レートにアップコン
バートする。また、上記ハーフバンドフィルタ５１Ｙ
は、再生モード時には、上記２ｆ_s2レートのディジタル
輝度信号Ｙ（ｆ_s2）に対して、奇数次キャリア成分を抑
圧することにより、ｆ_s2→２ｆ_s2のアップレート変換フ
ィルタとして機能する。

【００７２】そして、上記ハーフバンドフィルタ５１Ｙ
により得られる２ｆ_s2レートのディジタル輝度信号Ｙ
（ｆ_s2）は、上記丸め処理回路５３Ｙにおいて、スケー
リング処理やクリップ処理、丸め処理が施されて出力さ
れる。なお、再生モード時には、上記レート変換フィル
タ６２Ｙは使用しない。

【００７３】また、上記色差信号用のレート変換回路５
０Ｃは、図７に示すように、マルチプレクサ／デマルチ
プレクサ（ＭＰＸ／ＤＭＰＸ）５１Ｃ，ハーフバンドフ
ィルタ５２Ｃ，レート変換フィルタ５３Ｃ，丸め処理回
路５４Ｃ及び０挿入回路５５Ｃと、これらの入出力を切
り換える第１乃至第４の切換回路５６Ｃ₁ 〜５６Ｃ₄に
より構成されている。

【００７４】そして、記録モード時には、このレート変
換回路５０Ｃは、図８に示すように、上記第１乃至第５
の切換回路５６Ｃ₁ 〜５６Ｃ₄ が設定される。

【００７５】すなわち、記録モード時には、上記第１の
ディジタル演算部４により生成されたｆ_Ｓ１レートのデ
ィジタル色差信号Ｃ_Ｒ（ｆ_Ｓ１），Ｃ_Ｂ（ｆ_Ｓ１）が上
記ＭＰＸ／ＤＭＰＸ５１Ｃにより点順次化され２ｆ_Ｓ１
レートのディジタル点順次色差信号Ｃ_Ｒ／Ｃ_Ｂ（２ｆ
_Ｓ１）として上記ハーフバンドフィルタ５２Ｃに入力さ
れ、レート変換フィルタ５３Ｃ，丸め処理回路５４Ｃを
順に通過されることにより、ｆ_Ｓ２レートのディジタル
点順次色差信号Ｃ_Ｒ／Ｃ_Ｂ（ｆ_Ｓ２）にレート変換され
る。

【００７６】上記ハーフバンドフィルタ５２Ｃは、２ｆ
_Ｓ１レートのディジタル点順次色差信号Ｃ_Ｒ／Ｃ_Ｂ（２
ｆ_Ｓ１）に対して、２ｆ_Ｓ１の出力データレートで、ｆ
_Ｓ２を通過帯域とするもので、ｆ_Ｓ２レートに対するナ
イキストフィルタとして機能する特性を有する。

【００７７】また、上記レート変換フィルタ５３Ｃは、
上記ハーフバンドフィルタ５２Ｃを介して供給される２
ｆ_S1レートのディジタル点順次色差信号Ｃ_R ／Ｃ_B （２
ｆ_S1）に含まれる高次のキャリア成分のうち、１〜ｎ−
１を抑圧する。このレート変換フィルタ５３Ｃは、２ｆ
_S1レートで動作して、上記ハーフバンドフィルタ５２Ｃ
の帯域内の減衰を補償する等化フィルタを含んでいる。

【００７８】そして、上記レート変換フィルタ５３Ｃに
より得られるｆ_Ｓ２レートのディジタル点順次色差信号
Ｃ_Ｒ／Ｃ_Ｂ（ｆ_Ｓ２）は、上記丸め処理回路５４Ｃにお
いて、スケーリング処理やクリップ処理、丸め処理が施
されて出力される。

【００７９】ここで、この実施例における色差信号用の
レート変換回路５０Ｃは、上述の輝度信号用のレート変
換回路５０Ｙと同様に、原理的にｍ，ｎを正の整数とし
てｆ_S2＝ｆ_S1・ｎ／ｍなる関係にある周波数で２ｍ→ｎ
のレート変換を行うもので、例えばＥＩＡ／ＣＣＩＲや
ＣＣＤイメージセンサの画素数によってｆ_S1レートが複
数存在する系に対応させるために、複数のレート変換比
を可変設定でき、複数のモードで動作するようになって
いる。

【００８０】この色差信号用のレート変換回路５０Ｃに
おいても、各モードに対応してレート変換の特性・動作
を変更する必要があるが、ハーフバンドフィルタ５２Ｃ
は各モードでｆ_S1が近い値なので共通特性でよく、レー
ト変換フィルタ５３Ｃのみ特性・動作を変更する。

【００８１】また、再生モード時には、上記色差信号用
のレート変換回路５０Ｃ_R ／Ｃ_B は、図９に示すよう
に、上記第１乃至第４の切換回路５６Ｃ₁ 〜５６Ｃ₄ が
設定される。

【００８２】すなわち、再生モード時には、上記記録再
生部７により再生されたｆ_S2レートのディジタル点順次
色差信号Ｃ_R ／Ｃ_B （ｆ_S2）が０挿入回路５５Ｃを介し
て上記ハーフバンドフィルタ５２Ｃに供給される。

【００８３】上記０挿入回路５５Ｃは、各サンプル間に
０データを挿入することにより、上記ｆ_s2レートのディ
ジタル点順次色差信号Ｃ_R ／Ｃ_B （ｆ_S2）を２ｆ_s2レー
トにアップコンバートする。また、上記ハーフバンドフ
ィルタ５２Ｃは、再生モード時には、上記２ｆ_s2レート
のディジタル点順次色差信号Ｃ_R ／Ｃ_B （ｆ_S2）に対し
て、奇数次キャリア成分を抑圧することにより、ｆ_s2→
２ｆ_s2のアップレート変換フィルタとして機能する。

【００８４】そして、上記ハーフバンドフィルタ５２Ｃ
により得られる２ｆ_Ｓ２レートのディジタル点順次色差
信号Ｃ_Ｒ／Ｃ_Ｂ（ｆ_Ｓ２）は、上記丸め処理回路５４Ｃ
において、スケーリング処理やクリップ処理、丸め処理
が施されてから、上記ＭＰＸ／ＤＭＰＸ５１Ｃにより同
時化されｆ_Ｓ１レートのディジタル色差信号Ｃ_Ｒ（ｆ
_Ｓ１），Ｃ_Ｂ（ｆ_Ｓ１）として出力される。

【００８５】なお、再生モード時には、上記レート変換
フィルタ６３Ｃは使用しない。

【００８６】このように、色差信号用のレート変換回路
５０Ｃでは、ｆ_S1レートのディジタル色差信号Ｃ_R （ｆ
_S1），Ｃ_B （ｆ_S1）を２ｆ_S1レートのディジタル点順次
色差信号Ｃ_R ／Ｃ_B として取り扱うことにより、ハード
ウエアの規模低減することができ、また、２つの色差信
号に対して同じ特性の処理を行うことができる。

【００８７】また、この実施例において、上記第１のデ
ィジタル演算部４における第２のディジタルプロセス処
理回路４２の輝度信号チャンネルの出力段には、遅延補
償回路４２ＤＬＹが輝度信号チャンネルに設けられてい
る。

【００８８】この遅延補償回路４２ＤＬＹは、上記アナ
ログ出力用の信号処理部６におけるアナログエンコーダ
６２の各ローパスフィルタ６３Ｃ_Ｒ，６３Ｃ_Ｂの遅延を
補償するためのもので、上記信号処理部６からのコンポ
ーネント信号Ｙ，Ｃ_Ｒ，Ｃ_Ｂのみを使用する場合には、
上記Ｄ／Ａ変換部６１の各ポストフィルタ６１ＰＦＹ，
６１ＰＦＣ_Ｒ，６１ＰＦＣ_Ｂの遅延量に対する遅延補償
用となり、上記コンポーネント信号Ｙ，Ｃ_Ｒ，Ｃ_Ｂを用
いずに、コンポジット信号ＣＳまたはＹ／Ｃを使用する
場合には、さらに、上記アナログエンコーダ６２の各ロ
ーパスフィルタ６３Ｃ_Ｒ，６３Ｃ_Ｂの遅延量に対する遅
延補償用となるように、その遅延量が設定されている。

【００８９】なお、上記ポストフィルタ６１ＰＦＹとポ
ストフィルタ６１ＰＦＣ_R ，６１ＰＦＣ_B との遅延量の
差は、通常ｆ_S1レートで１又は２クロック分程度の小さ
いなものであり、処理系のどこでも補正できる。

【００９０】さらに、この実施例では、上記アナログエ
ンコーダ６２における各ローパスフィルタ６３Ｃ_Ｒ，６
３Ｃ_Ｂの遅延量をＤＬ_ＬＰＦとし、その遅延補償回路６
６の遅延量をＤＬ_０とし、また、上記第１のディジタル
演算部４の輝度信号チャンネルの出力段に設けた上記遅
延補償回路４２ＤＬＹの遅延量をＤＬ_１とし、さらに、
上記輝度信号用のレート変換回路５０Ｙにおけるハーフ
バンドフィルタ５２Ｙ，レート変換フィルタ５３Ｙ及び
遅延補償回路５４Ｙの各遅延量をＤＬ_２，ＤＬ_３，ＤＬ
とし、上記色差信号用のレート変換回路５０Ｃにおける
ハーフバンドフィルタ５２Ｃ及びレート変換フィルタ５
３Ｃの各遅延量をＤＬ_４，ＤＬ_５として、記録モードに
おいて、ＤＬ_１＋ＤＬ_２＋ＤＬ_３＋ＤＬ＝ＤＬ_４＋ＤＬ
_５再生モードにおいて、ＤＬ_２＋ＤＬ_０＝ＤＬ_４＋ＤＬ
_ＬＰＦとなるように各遅延量を設定してある。

【００９１】ここで、上記輝度信号用のレート変換回路
５０Ｙよりも上記色差信号用のレート変換回路５０Ｃの
実質的な処理レートが低く、ＤＬ_２＜ＤＬ_４，ＤＬ_３＜
ＤＬ_５である。

【００９２】さらに、上記第１のデジタル演算部４によ
り生成された２ｆ_s1レートのディジタル輝度信号Ｙ（２
ｆ_s1）をｆ_s2レートのディジタル輝度信号Ｙ（ｆ_s2）に
変換する上記輝度信号用のレート変換回路５０Ｙの具体
的な動作の一例として、ｆ_s2＝１８ｆ_s1／１９すなわち
１９→９のレート変換比の場合について、図１０に示す
スペクトラムダイヤグラム及び図１１に示すタイムチャ
ートを参照して説明する。

【００９３】すなわち、記録モード時には、上記第１の
ディジタル演算部４により生成された図１０の（Ａ）に
示すようなスペクトラムの２ｆ_s1レートのディジタル輝
度信号Ｙ（２ｆ_s1）〔帯域：０〜ｆ_s1〕は、上記輝度信
号用のレート変換回路５０Ｙにおいて、図１０の（Ｂ）
に示すような特性のハーフバンドフィルタ５１Ｙにより
ｆ_s2レートに対するナイキスト周波数に帯域制限され、
図１０の（Ｃ）に示すようなスペクトラムの２ｆ_s1レー
トのディジタル輝度信号Ｙ（２ｆ_s1）〔帯域：０〜ｆ_s2
／２〕として、レート変換フィルタ５２Ｙに供給され
る。

【００９４】すなわち、例えば図１１の（Ａ）に示すよ
うな２ｆ_Ｓ１レートのサンプル列｛ａ_ｎ｝で構成される
ディジタル輝度信号Ｙ（２ｆ_Ｓ１）が上記ハーフバンド
フィルタ５１Ｙによりｆ_Ｓ２／２レートに対するナイキ
スト周波数に帯域制限されて、上記レート変換フィルタ
５２Ｙに供給される。

【００９５】上記レート変換フィルタ５２Ｙでは、入力
される２ｆ_s1レートのサンプル列｛ｂ_n ｝に対して、図
１１の（Ｂ）に示すように、各サンプル間を９等分し、
サンプル〈ｂ_m 〉が存在する点〔図１１の（Ｂ）に○で
示す〕は元のサンプル｛ｂ_n｝とし、サンプル〈ｂ_m 〉
が存在しない点〔図１１の（Ｂ）に・で示す〕に零のサ
ンプルを挿入し、９×２ｆ_s1＝１８ｆ_s1レートのサンプ
ル列｛ｂ_p ｝に変換する。そして、同じく１８ｆ_s1レー
トで現されるレート変換フィルタのインパルス応答｛ｈ
_p ｝と上記１８ｆ_s1レートのサンプル列｛ｂ_p ｝とのコ
ンボリューションをとることにより、１８ｆ_s1レートの
補間サンプル列を生成する。なお、図１１の（Ｂ）に
は、上記レート変換フィルタ５２Ｙによる仮想的な補間
サンプル列を×で示し、ｆ_s2レートの出力サンプル列
｛ｃ_n ｝を◎で示してある。

【００９６】そして、上記レート変換フィルタ５２Ｙ
は、図１０の（Ｄ）で規定されるように、ｋ×１８ｆ_s1
±ｆ_c （ｋ：整数）を通過帯域とし、それ以外のｇ×１
８ｆ_s1±ｆ_c （ｇ：整数）を阻止帯域とする特性を有
し、上記ハーフバンドフィルタ５１Ｙから供給される上
記２ｆ_s1レートのディジタル輝度信号Ｙ（２ｆ_s1）につ
いて、図１０の（Ｃ）に示す２ｆ_s1，４ｆ_s1〜１６ｆ_s1
周辺の２ｆ_s1サンプリングキャリア成分を抑圧する。

【００９７】これにより、上記２ｆ_s1レートのディジタ
ル輝度信号Ｙ（２ｆ_s1）は、図１０の（Ｅ）に示すよう
に、９倍の１８ｆ_s1レートにアップレート変換されたデ
ィジタル輝度信号Ｙ（１８ｆ_s1）となる。

【００９８】この１８ｆ_s1レートのディジタル輝度信号
Ｙ（１８ｆ_s1）の帯域特性は、上記ハーフバンドフィル
タ５１Ｙにより規定されたｆ_s2レートのナイキスト特性
となっている。

【００９９】ここで、１８ｆ_s1レートのフィルタリング
処理は仮想的なもので、実際には、１８ｆ_s1レートの信
号を１９サンプル毎にダウンサンプルしたｆ_s2レートの
出力サンプル列｛ｃ_n ｝である。

【０１００】従って、上記１８ｆ_s1レートのインパルス
応答｛ｈ_p ｝と１８ｆ_s1レートのサンプル列｛ｂ_p ｝と
のコンボリューションは、上記サンプル列｛ｂ_p ｝が非
零サンプル｛ｂ_m ｝の際のみ実行されればよいので、例
えば、 ｃ₀ ＝ｈ_-9・ｂ₁ ＋ｈ₀ ・ｂ₀ ＋ｈ₉ ・ｂ_-1 ｃ₁ ＝ｈ_-8・ｂ₃ ＋ｈ₁ ・ｂ₂ ＋ｈ₁₀・ｂ₁ ｃ₂ ＝ｈ_-7・ｂ₅ ＋ｈ₂ ・ｂ₄ ＋ｈ₁₁・ｂ₃ ｃ₃ ＝ｈ_-6・ｂ₇ ＋ｈ₃ ・ｂ₆ ＋ｈ₁₂・ｂ₅ ｃ₄ ＝ｈ_-5・ｂ₉ ＋ｈ₄ ・ｂ₈ ｃ₅ ＝ｈ_-4・ｂ₁₁＋ｈ₅ ・ｂ₁₀ ｃ₆ ＝ｈ_-12 ・ｂ₁₄＋ｈ_-3・ｂ₁₃＋ｈ₆ ・ｂ₁₂ ｃ₇ ＝ｈ_-11 ・ｂ₁₆＋ｈ_-2・ｂ₁₅＋ｈ₇ ・ｂ₁₄ ｃ₈ ＝ｈ_-10 ・ｂ₁₈＋ｈ_-1・ｂ₁₇＋ｈ₈ ・ｂ₁₆ ・ ・ ・ の演算を行えば良い。この演算は、例えばｆ_S1レート又
はｆ_S2レートで行うことができる。

【０１０１】ここで、上記レート変換回路５０Ｙによる
レート変換動作において、特性的に重要なことは、次の
第１乃至第３の要件である。

【０１０２】第１の要件：上記ハーフバンドフィルタ５
１Ｙに供給された２ｆ_s1レートのディジタル輝度信号Ｙ
（２ｆ_s1）〔図１０の（Ａ）〕と、上記レート変換フィ
ルタ５２Ｙにおいて仮想的に９倍の１８ｆ_s1レートにア
ップレート変換されたディジタル輝度信号Ｙ（１８
ｆ_s1）〔図１０の（Ｅ）〕の０〜ｆｃの帯域での特性が
同じであること、すなわち、上記ハーフバンドフィルタ
５１Ｙの特性〔図１０の（Ｂ）〕と上記レート変換フィ
ルタ５２Ｙの特性〔図１０の（Ｄ）〕との積の特性の０
〜ｆｃの帯域が１に近似できることである。

【０１０３】第２の要件：上記１８ｆ_s1レートにアップ
レート変換されたディジタル輝度信号Ｙ（１８ｆ_s1）
〔図１０の（Ｅ）〕のｆｃ〜（１８ｆ_s1−ｆｃ）の２ｆ
_s1サンプリングキャリア成分が十分に抑圧されているこ
と、すなわち、上記ハーフバンドフィルタ５１Ｙの特性
〔図１０の（Ｂ）〕と上記レート変換フィルタ５２Ｙの
特性〔図１０の（Ｄ）〕との積の特性のｆｃ〜（１８ｆ
_s1−ｆｃ）の帯域が０に近似できること、特に、上記レ
ート変換フィルタ５２Ｙの特性〔図１０の（Ｄ）〕２ｆ
_s1〜１６ｆ_s1が０となって入力が直流の際に出力に（α
・２ｆ_s1−βｆ_s2）成分が発生しないこと、さらに、上
記ハーフバンドフィルタ５１Ｙの特性〔図１０の
（Ｂ）〕と上記レート変換フィルタ５２Ｙの特性〔図１
０の（Ｄ）〕との積の特性の１ｆ_s2〜１８ｆ_s2が十分に
抑圧されていることである。

【０１０４】第３の要件：上記レート変換フィルタ５２
Ｙにおいて仮想的に９倍の１８ｆ_s1レートにアップレー
ト変換されたディジタル輝度信号Ｙ（１８ｆ_s1）〔図１
０の（Ｅ）〕のｆｃ近傍の周波数特性が、規定内にある
ように、上記レート変換回路５０Ｙのフィルタ特性を設
定することである。

【０１０５】この実施例におけるレート変換回路５１で
は、２ｆ_s1レートのディジタル輝度信号Ｙ（２ｆ_s1）を
先ずハーフバンドフィルタ５１Ｙに通すことにより、上
記第１及び第２の要件を達成し、さらに、レート変換フ
ィルタ５２Ｙにより有効に上記第３の要件を達成するこ
とができる。更に、ハーフバンドフィルタ５１Ｙは固定
係数のＦＩＲフィルタであるから、各種フィルタの設計
法を用いて回路規模を小さくすることができる。また、
レート変換フィルタ５２Ｙは、可変係数フィルタとなる
ので、乗算器を必要とするが、その特性を図１０の
（Ｄ）に示したように、ロールオフ特性が緩やで、阻止
帯域の制約も少なくて良いので、非常に簡単に構成でき
る。

【０１０６】例えば、上記レート変換フィルタ５２Ｙの
インパルス応答｛ｈ_p ｝は、 ｛ 1,3,6,10,15,21,28,35,43,49,54,57,58,57,・・・｝
／78 と２４次で実現でき、上記レート変換フィルタ５２Ｙの
乗算器は３個で構成できる。また係数語長もこの場合６
ビットとなり、係数発生器や乗算器の簡素化することが
できる。

【０１０７】このようなレート変換回路５１のレート変
換フィルタ５２Ｙは、例えば図１２に示すように構成さ
れる。

【０１０８】この図１２に示すレート変換フィルタ５２
Ｙの具体例は、出力レートであるｆ_S2で上記演算を実行
して、２ｆ_s1レートのサンプル列｛ｂ_n ｝からｆ_S2レー
トのサンプル列｛ｃ_n ｝を生成するものであって、４段
のシフトレジスタ１５１、データ並べ変え回路１５２、
ラッチ回路１５３Ａ，１５３Ｂ，１５３Ｃ、３個の係数
発生器１５４Ａ，１５４Ｂ，１５４Ｃ、乗算器１５５
Ａ，１５５Ｂ，１５５Ｃ、加算器１５６及びラッチ回路
１５７を備えてなる。

【０１０９】このレート変換フィルタ５２Ｙにおいて、
上記シフトレジスタ１５１には、図１３の（Ａ）に示す
２ｆ_s1レートのサンプル列｛ｂ_n ｝がシリアル入力され
る。このシフトレジスタ１５１は、２ｆ_s1レートのクロ
ックＣＫ（２ｆ_s1）により動作して、上記２ｆ_s1レート
のサンプル列｛ｂ_n ｝を順次遅延させる。そして、この
４段のシフトレジスタ１５１により得られる上記サンプ
ル列｛ｂ_n ｝の１クロック遅延出力〔図１３の
（Ｂ）〕、２クロック遅延出力〔図１３の（Ｃ）〕、３
クロック遅延出力〔図１３の（Ｄ）〕及び４クロック遅
延出力〔図１３の（Ｅ）〕が上記データ並べ変え回路１
５２に２ｆ_s1レートで並列的に入力される。

【０１１０】上記データ並べ変え回路１５２は、上記シ
フトレジスタ１５１から２ｆ_s1レートで並列的に入力さ
れる上記サンプル列｛ｂ_n ｝の１クロック遅延出力、２
クロック遅延出力、３クロック遅延出力及び４クロック
遅延出力について、ｆ_s2レートで 並べ変えを行い、上
述の演算に使用する３種類のサンプル列｛ｂ_n ｝_A ，
｛ｂ_n ｝_B ，｛ｂ_n ｝_C 〔図１３の（Ｆ），（Ｇ），
（Ｈ）〕を生成する。そして、このデータ並べ変え回路
１５２により生成されたｆ_s2レートの各サンプル列｛ｂ
_n ｝_A ，｛ｂ_n ｝_B ，｛ｂ_n ｝_C が上記ラッチ回路１５
３Ａ，１５３Ｂ，１５３Ｃを介して乗算器１５４Ａ，１
５４Ｂ，１５４Ｃに供給される。

【０１１１】また、上記係数発生器１５５Ａ，１５５
Ｂ，１５５Ｃは、上述の演算に使用する３種類の乗算係
数Ａ_COEF，Ｂ_COEF，Ｃ_COEFをそれぞれｆ_s2レートで順次
発生する。すなわち、上記係数発生器１５５Ａ，１５５
Ｂ，１５５Ｃの内の係数発生器１５５Ａは、上述の演算
に使用する第１項の乗算係数Ａ_COEF｛ｈ_-9，ｈ_-8，
ｈ_-7，ｈ_-6，ｈ_-5，０，ｈ_-12 ，ｈ_-11 ，ｈ_-10 ｝〔図
１３の（Ｉ）〕を上記乗算器１５４Ａに順次供給し、係
数発生器１５５Ｂは、第２項の乗算係数Ｂ_COEF｛ｈ₀，
ｈ₁ ，ｈ₂ ，ｈ₃ ，ｈ₄ ，ｈ_-4，ｈ_-3，ｈ_-2，ｈ_-1｝
〔図１３の（Ｊ）〕を上記乗算器１５４Ｂに順次供給
し、さらに、係数発生器１５５Ｃは、第３項の乗算係数
Ｃ_COEF｛ｈ₉ ，ｈ₁₀，ｈ₂ ，ｈ₁₁，ｈ₁₂，０，ｈ₅ ，ｈ
₆ ，ｈ₇ ，ｈ₈ ｝〔図１３の（Ｋ）〕を上記乗算器１５
４Ｃに順次供給する。

【０１１２】さらに、上記各乗算器１５４Ａ，１５４
Ｂ，１５４Ｃは、上記各ラッチ回路１２Ａ，１２Ｂ，１
２Ｃの各ラッチ出力すなわち上記データ並べ変え回路１
５２により生成されたｆ_s2レートの各サンプル列
｛ｂ_n ｝_A ，｛ｂ_n ｝_B ，｛ｂ_n ｝_Cと上記各係数発生
器１５５Ａ，１５５Ｂ，１５５Ｃから供給される各乗算
係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFを並列的に乗算する乗算処
理をｆ_s2レートで順次行う。これらの乗算器１５４Ａ，
１５４Ｂ，１５４Ｃによる各乗算出力は、上記加算器１
５６に供給される。

【０１１３】そして、上記加算器１５６は、上記乗算器
１５４Ａ，１５４Ｂ，１５４Ｃによる各乗算出力を加算
することにより、図１３の（Ｌ）に示すｆ_S2レートのサ
ンプル列｛ｃ_n ｝、すなわち、 ｃ₀ ＝ｈ_-9 ・ｂ₁ ＋ｈ₀ ・ｂ₀ ＋ｈ₉ ・ｂ_-1 ｃ₁ ＝ｈ_-8 ・ｂ₃ ＋ｈ₁ ・ｂ₂ ＋ｈ₁₀・ｂ₁ ｃ₂ ＝ｈ_-7 ・ｂ₅ ＋ｈ₂ ・ｂ₄ ＋ｈ₁₁・ｂ₃ ｃ₃ ＝ｈ_-6 ・ｂ₇ ＋ｈ₃ ・ｂ₆ ＋ｈ₁₂・ｂ₅ ｃ₄ ＝ｈ_-5 ・ｂ₉ ＋ｈ₄ ・ｂ₈ ｃ₅ ＝ｈ_-4 ・ｂ₁₁＋ｈ₅ ・ｂ₁₀ ｃ₆ ＝ｈ_-12 ・ｂ₁₄＋ｈ_-3・ｂ₁₃＋ｈ₆ ・ｂ₁₂ ｃ₇ ＝ｈ_-11 ・ｂ₁₆＋ｈ_-2・ｂ₁₅＋ｈ₇ ・ｂ₁₄ ｃ₈ ＝ｈ_-10 ・ｂ₁₈＋ｈ_-1・ｂ₁₇＋ｈ₈ ・ｂ₁₆ を算出する。

【０１１４】そして、このようにして２ｆ_s1レートのサ
ンプル列｛ｂ_n ｝から生成したｆ_S2レートのサンプル列
｛ｃ_n ｝は、図１３の（Ｍ）に示すように、ラッチ回路
１５７を介して順次出力される。

【０１１５】ここで、上述の演算処理に使用する各乗算
係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFは、この具体例のように、
ｆ_s2＝１８ｆ_s1／１９の場合、ｆ_s2の９クロック毎に循
環的に出現させればよいので、記各係数発生器１５５
Ａ，１５５Ｂ，１５５Ｃは、例えば図１４に示すように
シフトレジスタにより簡単に構成することができる。

【０１１６】図１４に示した係数発生器１５５は、縦続
接続された第１乃至第３のシフトレジスタ１６１，１６
２，１６３と、これら各シフトレジスタ１６１，１６
２，１６３のクロックを切り換える第１のスイッチ回路
１６４と、出力を切り換える第２のスイッチ回路１６５
と、上記各スイッチ回路１６４，１６５の動作を制御す
る制御回路１６６とからなる。

【０１１７】上記第１乃至第３のシフトレジスタ１６
１，１６２，１６３は、各クロック入力端が上記第１の
スイッチ回路１６４を介して第１又は第２のクロック入
力端子１６０Ａ，１６０Ｂに選択的に接続されるように
なっている。また、上記第１のシフトレジスタ１６１の
データ入力端は、上記第２のスイッチ回路１６５を介し
て、該第１のシフトレジスタ１６１のデータ出力端、上
記第２のシフトレジスタ１６２のデータ出力端、上記第
３のシフトレジスタ１６３のデータ出力端、又は係数デ
ータ入力端子１６０Ｃに選択的に接続されるようになっ
ている。そして、上記第１のシフトレジスタ１６１は、
６段のシフトレジスタであって、そのデータ出力端が係
数データ出力端子１５５Ｃに接続されている。また、上
記第２のシフトレジスタ１６２は、３段のシフトレジス
タである。さらに、上記第３のシフトレジスタ１６３
は、２４段のシフトレジスタである。

【０１１８】ここで、上記第１のクロック入力端子１６
０Ａにはｆ_S2レートのクロックＣＫ（ｆ_S2）が供給され
ており、また、上記第２のクロック入力端子１６０Ｂに
は図示しないシステムコントローラからロードクロック
ＬＤＣＫＩが供給される。また、上記係数データ入力端
子１６０Ｃには図示しないシステムコントローラから係
数データＣＯＥＦＩが供給される。さらに、上記制御回
路１６６には、上記同期信号発生器１１から水平同期信
号ＨＤが供給されるとともに、図示しないシステムコン
トローラからモード信号ＭＯＤＥＩが供給される。

【０１１９】そして、この係数発生器１５５において、
上記各スイッチ回路１６４，１６５は、図示しないシス
テムコントローラから供給されるモード信号ＭＯＤＥＩ
に応じて、上記制御回路１６６により次のように制御さ
れる。

【０１２０】すなわち、上記第１のスイッチ回路１６４
は、カメラの起動時に上記システムコントローラから供
給されるロードクロックＬＤＣＫＩを選択し、通常の動
作時には、ｆ_s2レートのクロックＣＫ（ｆ_s2）を選択す
る。

【０１２１】また、上記第２のスイッチ回路１６５は、
カメラの起動時に上記システムコントローラから供給さ
れる係数データＣＯＥＦＩを選択し、通常の動作時に
は、その動作モードに応じて、上記第１乃至第３のシフ
トレジスタ１６１，１６２，１６３の出力データを選択
して、モード１の場合に上記第１のシフトレジスタ１６
１の出力データを選択し、モード２の場合に上記第２の
シフトレジスタ１６２の出力データを選択し、さらに、
モード３の場合に上記第３のシフトレジスタ１６３の出
力データを選択する。

【０１２２】このような構成の係数発生器１５５では、
カメラの起動時に、所望のレート変換比でのレート変換
に必要な係数データＣＯＥＦＩを上記システムコントロ
ーラから上記第２のスイッチ回路１６５を介して上記第
１のシフトレジスタＳＲ１のデータ入力端に供給し、ロ
ードクロックＬＤＣＫにより上記第１乃至第３のシフト
レジスタ１６１，１６２，１６３に必要な段数に同期書
き込みを行い、所望のレート変換比の係数データＣＯＥ
ＦＩを上記第１乃至第３のシフトレジスタ１６１，１６
２，１６３にセットすることができる。

【０１２３】そして、通常の動作時には、その動作モー
ドに応じて、上記第１乃至第３のシフトレジスタ１６
１，１６２，１６３にセットされた係数データＣＯＥＦ
ＩをクロックＣＫ（ｆ_s2）によりｆ_s2レートで巡回させ
ることにより、実時間で所望のレート変換比でのレート
変換に必要な乗算係数ＣＯＥＦを出力することができ
る。

【０１２４】すなわち、モード１では、上記第１のシフ
トレジスタ１６１にセットされた係数データＣＯＥＦＩ
をクロックＣＫ（ｆ_Ｓ２）によりｆ_Ｓ２レートで巡回さ
せることにより、ｆ_Ｓ２＝１２ｆ_Ｓ１／１３すなわち、
１３→６のレート変換比でのレート変換に必要な乗算係
数ＣＯＥＦを出力する。

【０１２５】また、モード２の場合に上記第１及び第２
のシフトレジスタ１６１，１６２にセットされた係数デ
ータＣＯＥＦＩをクロックＣＫ（ｆ_Ｓ２）によりｆ_Ｓ２
レートで巡回させることにより、ｆ_Ｓ２＝１８ｆ_Ｓ１／
１９すなわち、１９→９のレート変換比でのレート変換
に必要な乗算係数ＣＯＥＦを出力する。

【０１２６】さらに、モード３の場合に上記第１乃至第
３のシフトレジスタ１６１，１６２，１６３にセットさ
れた係数データＣＯＥＦＩをクロックＣＫ（ｆ_s2）によ
りｆ_s2レートで巡回させることにより、 ｆ_s2＝３３ｆ_s1／３５ すなわち、７０→３３のレート変換比でのレート変換に
必要な乗算係数ＣＯＥＦを出力する。

【０１２７】また、上記係数発生器１５５は、図１５に
示すように、ランダムアクセスメモリ１７１、アドレス
制御回路１７２、制御回路１７３などにより構成するよ
うにしても良い。

【０１２８】この図１５に示した係数発生器１５５にお
いて、上記制御回路１７３は、図示しないシステムコン
トローラから供給されるモード信号ＭＯＤＥＩに応じ
て、次のような制御動作を行う。

【０１２９】すなわち、カメラの起動時には、図示しな
いシステムコントローラから供給されるロードクロック
ＬＤＣＫに従って書き込みアドレスを生成するように上
記アドレス制御回路１７２を制御するとともに、上記ラ
ンダムアクセスメモリ１７１の書き込み制御を行う。ま
た、通常の動作時には、ｆ_s2レートのクロックＣＫ（ｆ
_s2）に従って読み出しアドレスを生成するように上記ア
ドレス制御回路１７２を制御するとともに、上記ランダ
ムアクセスメモリ１７１の読み出し制御を行う。

【０１３０】そして、上記ランダムアクセスメモリ１７
１には、カメラの起動時に、所望のレート変換比でのレ
ート変換に必要な係数データＣＯＥＦＩが図示しないシ
ステムコントローラから上記制御回路１７３を介して書
き込まれる。そして、通常の動作時には、その動作モー
ドに応じて、上記ランダムアクセスメモリ１７１にセッ
トされた係数データＣＯＥＦＩがクロックＣＫ（ｆ_s2）
によりｆ_s2レートで繰り返し読み出され、実時間で所望
のレート変換比でのレート変換に必要な乗算係数ＣＯＥ
Ｆがラッチ回路１７４を介して出力される。

【０１３１】また、この実施例における色差信号用のレ
ート変換回路５０Ｃは、上述のように、ｆ_S1レートのデ
ィジタル色差信号Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）を２ｆ_S1
レートのディジタル点順次色差信号Ｃ_R ／Ｃ_B として取
り扱うものであり、ｆ_s2＝１８ｆ_s1／１９すなわち１９
→９のレート変換比の場合の動作を図１６及び及び図１
７のタイムチャートに示すように、上述の輝度信号用の
レート変換回路５０Ｙと同様に、原理的にｍ，ｎを正の
整数としてｆ_S2＝ｆ_S1・ｎ／ｍなる関係にある周波数で
２ｍ→ｎのレート変換を行う。

【０１３２】この色差信号用のレート変換回路５０Ｃの
レート変換フィルタ５３Ｃは、上述の輝度信号用のレー
ト変換回路５０Ｙのレート変換フィルタ５２Ｙと同様な
構成とすることができ、図１８に示すように、４段のシ
フトレジスタ２５１、データ並べ変え回路２５２、ラッ
チ回路２５３Ａ，２５３Ｂ，２５３Ｃ、３個の乗算器２
５４Ａ，２５４Ｂ，２５４Ｃ、係数発生器２５５Ａ，２
５５Ｂ，２５５Ｃ、加算器２５６及びラッチ回路２５７
により構成される。

【０１３３】また、上記レート変換フィルタ５３Ｃの各
係数発生器２５５Ａ，２５５Ｂ，２５５Ｃは、図１９に
示すように、縦続接続された第１乃至第３のシフトレジ
スタ２６１，２６２，２６３と、これら各シフトレジス
タ２６１，２６２，２６３のクロックを切り換える第１
のスイッチ回路２６４と、出力を切り換える第２のスイ
ッチ回路２６５と、上記各スイッチ回路２６４，２６５
の動作を制御する制御回路２６６とから構成したり、図
２０に示すように、ランダムアクセスメモリ２７１、ア
ドレス制御回路２７２、制御回路２７３などにより構成
するすることができる。

【０１３４】なお、これらの動作は、上述の輝度信号用
のレート変換フィルタ５２Ｙの場合と同様なので、その
説明を省略する。

【０１３５】ここで、上述のように例えばｍ＝１９，ｎ
＝９とした１９→９のレート変換などｎ×２ｆ_s1＝ｍｆ
_s2のレート変換処理において、２ｆ_s1レートの入力デー
タ列は、その整数倍〔１〜（ｎ−１）〕の周波数に大き
なエネルギーを有する。そこで、このレート変換処理を
行うレート変換フィルタは、これらの周波数のキャリア
成分及び高次のキャリアサイドバンド成分を抑圧するフ
ィルタ特性を有するものとすれば良く、ｎ×２ｆ_s1の周
波数に零点を有する第１の伝達関数Ｈ₁ （ｚ^-1）と、上
記ｎ×２ｆ_s1の周波数の上下にそれぞれ零点を有する第
２の伝達関数Ｈ₂ （ｚ^-1）との積Ｈ₁ （ｚ^-1）×Ｈ
₂ （ｚ^-1）を展開した形で与えられる整係数のインパル
ス応答を有するものとすることができる。

【０１３６】すなわち、上記輝度信号用のレート変換フ
ィルタ５２Ｙではｎ×２ｆ_s1に少なくとも１個の零点を
有し、その近傍に２個づつの零点を有する整係数のイン
パルス応答を有するものとすることができる。また、上
記色差信号用のレート変換フィルタ５３Ｃではｎ×ｆ_s1
に少なくとも１個の零点を有し、その近傍に２個づつの
零点を有する整係数のインパルス応答を有するものとす
ることができる。

【０１３７】そして、上記第１及び第２の伝達関数Ｈ₁
（ｚ^-1），Ｈ₂ （ｚ^-1）は、例えば次の第１式及び第２
式にて与えられる。

【０１３８】

【数１】

【０１３９】

【数２】

【０１４０】上記第１の伝達関数Ｈ_１（ｚ^−１）は、
（ｎ−１）次の整係数を有するもので、例えば、Ｈ
_１（ｚ^−１）＝１＋ｚ^−１＋ｚ^−２＋ｚ^−３＋ｚ^−４＋
ｚ^−５＋ｚ^−６＋ｚ^−７＋ｚ^−８にて与えられる。ま
た、上記第２の伝達関数Ｈ_２（ｚ^−１）は、２（ｎ−
１）次の整係数を有するもので、例えば、 Ｈ_２（ｚ^−１）＝（１＋２ｚ^−１＋３ｚ^−３＋４ｚ^−３
＋５ｚ^−４＋６ｚ^−５＋７ｚ^−６＋８ｚ^−７＋９ｚ^−８
＋ｚ^−１６＋２ｚ^−１５＋３ｚ^−１４＋４ｚ^−１３＋５
ｚ^−１２＋６ｚ^−１１＋７ｚ^−１０＋８ｚ^−９）−（ｚ
^−７＋２ｚ^−８＋ｚ^−９） ＝１＋２ｚ^−１＋３ｚ^−２＋４ｚ^−３＋５ｚ^−４＋６ｚ
^−５＋７ｚ^−６ ＋７ｚ^−７＋７ｚ^−８＋７ｚ^−９＋７
ｚ^−１０＋６ｚ^−１１＋５ｚ^−１２＋４ｚ^−１３＋３ｚ
^−１４＋２ｚ^−１５＋ｚ^−１６にて与えられる。これに
より、レート変換フィルタは、３ｎ次の整係数となり図
２１に示すような特性となる。なお、上記ｚ^−１はｎ×
２ｆ_Ｓ１に対応する単位遅延演算子である。

【０１４１】レート変換フィルタに入力されるデータ列
は、このレート変換フィルタのインパルス応答に対して
ｎ個おきにしか実サンプルが存在しないので、実際のコ
ンボリューションに必要な乗算器は３個で良い。このよ
うに、レート変換フィルタを２ｆ_Ｓ１の高次キャリア成
分の抑圧のためにだけ動作させることにより、実際の回
路で必要な乗算器の数を少なくすることができる。な
お、ベースバンドの付近では、振幅特性のロールオフが
なまってしまうが、ハーフバンドフィルタにより事前に
補正することができる。

【０１４２】このような構成のディジタルカムコーダで
は、ｆ_S1レートで駆動される撮像部１の固体イメージセ
ンサ１Ｒ，１Ｇ，１Ｂから出力される撮像信号Ｒ，Ｇ，
Ｂをアナログディジタル変換部３により所定の位相のｆ
_S1レートでディジタル化し、上記アナログディジタル変
換部３によりディジタル化された撮像データＲ，Ｇ，Ｂ
から少なくともディジタル輝度信号Ｙと２つのディジタ
ル色差信号Ｃ_R ，Ｃ_Bを上記ｆ_S1レートに関連したクロ
ックレートで動作する第１のディジタル演算部４により
生成するので、ビート妨害が発生することなく画質の良
好なディジタル画像信号を得ることができる。

【０１４３】そして、記録モード時の要部の動作状態を
図２２に示してあるように、記録モード時には、上記第
１のディジタル演算部４により生成された上記ｆ_S1レー
トに関連したディジタル輝度信号Ｙとディジタル色差信
号Ｃ_R ，Ｃ_B が第２のディジタル演算部５により上記ｆ
_S2レートに関連したディジタル輝度信号Ｙと２つのディ
ジタル色差信号Ｃ_R ，Ｃ_B に変換されて記録再生部７に
供給されるとともに、上記ｆ_S1レートに関連したディジ
タル輝度信号Ｙとディジタル色差信号Ｃ_R ，Ｃ_B が上記
アナログ出力用の信号処理部６を介して出力される。ま
た、再生モード時の要部の動作状態を図２３に示してあ
るように、再生モード時には、上記記録再生部７により
再生された上記ｆ_S2レートに関連したディジタル輝度信
号Ｙとディジタル色差信号Ｃ_R ，Ｃ_B が上記第２のディ
ジタル演算部５により上記ｆ_S1レートに関連したディジ
タル輝度信号Ｙと２つのディジタル色差信号Ｃ_R ，Ｃ_B
に変換されて上記アナログ出力用の信号処理部６を介し
て出力される。

【０１４４】すなわち、このディジタルカムコーダで
は、上記第２のディジタル演算部５がｆ_S1レートに関連
したデータレートとｆ_S2レートに関連したデータレート
のとの間で双方向にレート変換を行う機能を有し、記録
モード時には上記第１のディジタル演算部４により生成
されるディジタル輝度信号Ｙと２つのディジタル色差信
号Ｃ_R ，Ｃ_B を上記信号処理部６を介して出力するとと
もに上記第２のディジタル演算部５を介して上記記録再
生部７に供給し、再生モード時には上記記録再生部７に
より再生される上記ｆ_S2レートに関連したデータレート
の信号Ｙ，Ｃ_R ，Ｃ_B を上記第２のディジタル演算部７
を介して上記信号処理部に供給し、この信号処理部６を
介して再生信号を出力するので、上記記録再生部７によ
り、上記ｆ_S2レートに関連したデータレートの信号Ｙ，
Ｃ_R ，Ｃ_B の記録再生を行うことができる。

【０１４５】また、このディジタルカムコーダにおい
て、上記第２のディジタル演算部５は、複数のレート変
換比が設定可能であって、上記ｆ_S1レートに関連した入
力データレートの信号Ｙ，Ｃ_R ，Ｃ_B をｆ_S2レートに関
連した出力データレートの信号Ｙ，Ｃ_R ，Ｃ_B に変換す
るので、上記撮像部１のＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂとして標準的なＣＣＤイメージセンサを用い
て、Ｄ−１規格のクロックレートや他のクロックレート
のディジタル画像信号を得ることができる。

【０１４６】また、このディジタルカムコーダでは、記
録モード時に、上記第１のディジタル演算部４により２
ｆ_S1レートのディジタル輝度信号Ｙ（２ｆ_S1）を生成
し、上記第２のディジタル演算部５により上記ディジタ
ル輝度信号Ｙ（２ｆ_S1）に対して２ｆ_S1→ｆ_S2のレート
変換処理を行い、再生モード時に、上記記録再生部から
供給されるｆ_S2レートのディジタル輝度信号Ｙ（ｆ_S2）
に対してｆ_S2→２ｆ_S1又はｆ_S2→２ｆ_S2のレート変換処
理を上記第２のディジタル演算部により行うようにした
ので、該第２のディジタル演算部の構成を簡略化するこ
とができる。

【０１４７】また、上記第２のディジタル演算部５は、
記録モード時には２ｆ_S1，ｆ_S1，ｆ_S1のクロックレート
で動作して、上記第１のディジタル演算部４により生成
された各信号Ｙ（２ｆ_S1），Ｃ_R （ｆ_S1），Ｃ
_B （ｆ_S1）について、ｆ_S2，ｆ_S2／２，ｆ_S2／２のクロ
ックレートに対するナイキストフィルタとして機能し、
再生モード時には２ｆ_S2，ｆ_S2，ｆ_S2のクロックレート
で動作して記録モード時と同じ周波数特性を呈するハー
フバンドフィルタ５１Ｙ，５２Ｃを再生モード時と記録
モード時とで共用し、記録モード時に、レート変換フィ
ルタ５２Ｙ，５３Ｃにより、上記ハーフバンドフィルタ
５１Ｙ，５２Ｃを介して供給される各信号Ｙ（２
ｆ_S1），Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）について、ディジ
タル輝度信号Ｙ（２ｆ_S1）に対して２ｆ_S1→ｆ_S2のレー
ト変換処理を行い、ディジタル色差信号Ｃ_R （ｆ_S1），
Ｃ_B （ｆ_S1）に対して実質的にｆ_S1→ｆ_S2／２のレート
変換処理を行う。このように、再生モード時と記録モー
ド時とで上記ハーフバンドフィルタ５１Ｙ，５２Ｃを共
用することにより、上記第２のディジタル演算部５の構
成を簡略することができる。

【０１４８】さらに、上記第２のディジタル演算部５
は、上記第１のディジタル演算部５により生成された入
力データレートの信号Ｙ，Ｃ_Ｒ，Ｃ_Ｂに対して、２ｆ
_Ｓ１，ｆ_Ｓ１，ｆ_Ｓ１の出力データレートで、ｆ_Ｓ２，
ｆ_Ｓ２／２，ｆ_Ｓ２／２を通過帯域とするハーフバンド
フィルタ５１Ｙ，５２Ｃにより帯域制限処理を行い、レ
ート変換フィルタ５２Ｙ，５３Ｃにより、２ｆ_Ｓ１→ｆ
_Ｓ２，ｆ_Ｓ１→ｆ_Ｓ２／２又はｆ_Ｓ２／４，ｆ_Ｓ１→ｆ
_Ｓ２／２又はｆ_Ｓ２／４のレート変換処理を行い、ｎ×
２ｆ_Ｓ１，ｎ×ｆ_Ｓ１，ｎ×ｆ_Ｓ１（ｎは正の整数）周
辺の高次サイドバンド成分を抑圧するだけの低次の直線
位相有限長インパルス応答をｆ_Ｓ２，ｆ_Ｓ２／２又はｆ
_Ｓ２／４，ｆ_Ｓ２／２又はｆ_Ｓ２／４でダウンサンプリ
ングされる形で出力する。また、上記ハーフバンドフィ
ルタ５１Ｙ，５２Ｃの特性により上記レート変換フィル
タ５２Ｙ，５３Ｃの通過ロールオフ特性を補償する。こ
れにより、簡単な構成の第２のディジタル演算部５によ
り、レート変換処理を確実に行うことができる。

【０１４９】また、このディジタルカムコーダにおい
て、上記ハーフバンドフィルタ５１Ｙ，５２Ｃにより帯
域制限された信号に対してレート変換処理を行うレート
変換フィルタ５２Ｙ，５３Ｃは、ｎ×２ｆ_S1，ｎ×
ｆ_S1，ｎ×ｆ_S1に少なくとも１個の零点を有し、その近
傍に２個づつの零点を有する整係数のインパルス応答を
有するもので、それぞれ３個の乗算器１５４Ａ〜１５４
Ｃ，２５４Ａ〜２５４Ｃで構成することができる。

【０１５０】また、上記第１のディジタル演算部４によ
り生成された入力データレートの信号Ｙ，Ｃ_R ，Ｃ_B に
対して帯域制限を行うハーフバンドフィルタ５１Ｙ，５
２Ｃは、整係数で構成された部分フィルタの積で構成さ
れる簡単なものとすることができる。

【０１５１】さらに、このディジタルカムコーダでは、
空間画素ずらし法を採用した撮像部１の色分解光学系に
配置された固体イメージセンサ１Ｒ，１Ｇ，１Ｂから出
力される各撮像信号Ｒ，Ｇ，ＢをＡ／Ｄ変換部３により
それぞれ所定の位相のｆ_S1レートでディジタル化し、第
１のディジタル演算部４により少なくとも２ｆ_S1レート
のディジタル輝度信号Ｙ（２ｆ_S1）とそれぞれｆ_S1レー
トの２つのディジタル色差信号Ｃ_R （ｆ_S1），Ｃ_B （ｆ
_S1）を生成し、複数のレート変換比ｎ／ｍが設定可能な
第２のディジタル演算部５により、２ｍ→ｎ（ｍ，ｎは
正の整数）のレート変換処理を行い、ｆ_S2＝ｆ_S1・ｎ／
ｍレートのディジタル輝度信号Ｙ（ｆ_S2）と、実質的に
ｆ_S2／２レートのディジタル色差信号Ｃ_R （ｆ_S2／
２），Ｃ_B （ｆ_S2／２）を生成するので、空間画素ずら
し法を採用して、ビート妨害が発生することなく画質の
良好なディジタル画像信号を得ることができ、折り返し
歪みが少なく高ＭＴＦのディジタル画像信号を得ること
ができる。

【０１５２】さらに、このディジタルカムコーダでは、
上記第１のディジタル演算部４により生成された各信号
Ｙ（２ｆ_S1），Ｃ_R （ｆ_S1），Ｃ_B （ｆ_S1）を信号処理
部６のＤ／Ａ変換部６１によりアナログ化してアナログ
輝度信号Ｙ_OUT とアナログ色差信号Ｙ_OUT ，Ｃ_ROUT，Ｃ
_BOUTを出力するので、高解像度のアナログ画像信号と折
り返し歪みが少なく高ＭＴＦのディジタル画像信号とを
同時に得ることができる。上記信号処理部６は、記録モ
ード時には、上記第１のディジタル演算部４により生成
された２ｆ_S1レートのディジタル輝度信号Ｙ（２ｆ_S1）
をＤ／Ａ変換部６１によりアナログ化して出力し、再生
モード時には、上記第２のディジタル演算部５により生
成された２ｆ_S2レートのディジタル輝度信号Ｙ（２
ｆ_S2）を上記Ｄ／Ａ変換部６１によりアナログ化して出
力するので、記録モード時と再生モード時に高解像度の
アナログ輝度信号を得ることができる。

【０１５３】また、上記第２のディジタル演算部５は、
ディジタルインターフェース１３により、ディジタル輝
度信号Ｙが２ｆ_S2のクロックレートでディジタル色差信
号Ｃ _R ，Ｃ_B がそれぞれｆ_S2／２のクロックレートでイ
ンターフェースされるので、２ｆ_S2レートのディジタル
輝度信号Ｙ（２ｆ_S2）とｆ_S2／２レートのディジタル色
差信号Ｃ_R （ｆ_S2／２），Ｃ_B （ｆ_S2／２）を外部機器
との間で授受することができる。

【０１５４】さらに、このディジタルカムコーダでは、
上記第１のディジタル演算部４により生成された各信号
Ｙ，Ｃ_R ，Ｃ_B を上記信号処理部６のＤ／Ａ変換部６１
によりアナログ化してアナログ輝度信号とアナログ色差
信号が供給されるアナログエンコーダ６２においてアナ
ログ色差信号に帯域制限処理を施すローパスフィルタ６
３，６４による群遅延を補償する第１の遅延補償回路４
２ＤＬＹを上記第１のディジタル演算部４の第２のディ
ジタルプロセス処理回路４２の輝度信号チャンネルの出
力段に設けてあるので、上記撮像部１のＣＣＤイメージ
センサ１Ｒ，１Ｇ，１Ｂによる撮像信号Ｒ，Ｇ，Ｂから
生成される輝度信号Ｙと色差信号Ｃ_R ，Ｃ_B との間の遅
延差を補償して画質の良好なアナログ画像信号を得るこ
とができる。

【０１５５】また、このディジタルカムコーダでは、上
記第２のディジタル演算部５により生成されたｆ_S2レー
トに関連した出力データレートの各信号Ｙ，Ｃ_R ，Ｃ_B
を群遅延を揃えて出力する第２の遅延補償回路５４Ｙを
上記第２のディジタル演算部５の輝度信号用のレート変
換回路５０Ｙに設けてあるので、上記撮像部１のＣＣＤ
イメージセンサ１Ｒ，１Ｇ，１Ｂによる撮像信号Ｒ，
Ｇ，Ｂから生成される輝度信号Ｙと色差信号Ｃ_R ，Ｃ_B
との間の遅延差を補償して画質の良好なディジタル画像
信号を得ることができる。

【０１５６】さらに、このディジタルカムコーダにおい
て、上記第２のディジタル演算部５は、上記ｆ_S1レート
に関連したデータレートとｆ_S2レートに関連したデータ
レートのとの間で双方向にレート変換を行う機能を有
し、外部入力モード時に上記第２の遅延補償回路５４Ｙ
を介して入力されるｆ_S2レートに関連したデータレート
のディジタル輝度信号およびディジタル色差信号を上記
第１のディジタル演算部４から出力される各信号Ｙ，Ｃ
_R ，Ｃ_B の群遅延と等しい群遅延を有する上記ｆ_S1レー
トに関連したデータレートの信号Ｙ，Ｃ_R ，Ｃ_B を生成
して、上記信号処理部６のＤ／Ａ変換部６１に供給する
ので、外部入力モード時にも輝度信号Ｙと色差信号
Ｃ_R ，Ｃ_B との間の遅延差を補償して画質の良好なアナ
ログ画像信号を得ることができる。

【０１５７】

【発明の効果】本発明に係る固体撮像装置では、ｆ_S1レ
ートで駆動される少なくとも１個の固体イメージセンサ
から出力される撮像信号をアナログディジタル変換部に
より所定の位相のｆ_S1レートでディジタル化して、上記
ｆ_S1レートに関連したクロックレートで動作する第１の
ディジタル演算部により少なくともディジタル輝度信号
Ｙと２つのディジタル色差信号Ｃ_R ，Ｃ_B を生成し、第
２のディジタル演算部により上記ｆ_S1レートに関連した
入力データレートの信号Ｙ，Ｃ_R ，Ｃ_B からｆ_S2レート
に関連した出力データレートの信号Ｙ，Ｃ_R ，Ｃ_B に変
換するので、ビート妨害が発生することなく画質の良好
なディジタル画像信号を得ることができる。

【０１５８】そして、本発明に係る固体撮像装置では、
第１の遅延補償回路は、上記第１のディジタル演算部に
より生成された各信号Ｙ，Ｃ_R ，Ｃ_B をディジタルアナ
ログ変換部によりアナログ化してアナログ輝度信号とア
ナログ色差信号が供給されるアナログエンコーダとにお
いてアナログ色差信号に帯域制限処理を施すローパスフ
ィルタによる群遅延を補償するので、ＣＣＤイメージセ
ンサによる撮像信号から生成される輝度信号Ｙと色差信
号Ｃ_R ，Ｃ_B との間の遅延差を補償して画質の良好なア
ナログ画像信号を得ることができる。

【０１５９】また、本発明に係る固体撮像装置におい
て、第２の遅延補償回路は、上記第２のディジタル演算
部により生成されたｆ_S2レートに関連した出力データレ
ートの各信号Ｙ，Ｃ_R ，Ｃ_B を群遅延を揃えて出力する
ので、ＣＣＤイメージセンサによる撮像信号から生成さ
れる輝度信号Ｙと色差信号Ｃ_R ，Ｃ_B との間の遅延差を
補償して画質の良好なディジタル画像信号を得ることが
できる。

【０１６０】さらに、本発明に係る固体撮像装置におい
て、上記第２のディジタル演算部は、上記ｆ_S1レートに
関連したデータレートとｆ_S2レートに関連したデータレ
ートのとの間で双方向にレート変換を行う機能を有し、
外部入力モード時に上記第２の遅延補償回路を介して入
力されるｆ_S2レートに関連したデータレートのディジタ
ル輝度信号およびディジタル色差信号を上記第１のディ
ジタル演算部から出力される各信号Ｙ，Ｃ_R ，Ｃ_B の群
遅延と等しい群遅延を有する上記ｆ_S1レートに関連した
データレートの信号Ｙ，Ｃ_R ，Ｃ_B を生成して、上記デ
ィジタルアナログ変換部に供給するので、外部入力モー
ド時にも輝度信号Ｙと色差信号Ｃ_R ，Ｃ_B との間の遅延
差を補償して画質の良好なアナログ画像信号を得ること
ができる。

【図面の簡単な説明】

【図１】本発明を適用したディジタルカムコーダの構成
を示すブロック図である。

【図２】上記ディジタルカムコーダにおけるアナログ出
力用の信号処理部の構成例を示すブロック図である。

【図３】上記ディジタルカムコーダにおけるアナログ出
力用の信号処理部の他の構成例を示すブロック図であ
る。

【図４】上記ディジタルカムコーダにおける輝度信号用
のレート変換回路の構成例を示すブロック図である。

【図５】上記輝度信号用のレート変換回路の記録モード
における接続状態を示すブロック図である。

【図６】上記輝度信号用のレート変換回路の再生モード
における接続状態を示すブロック図である。

【図７】上記ディジタルカムコーダにおける色差信号用
のレート変換回路の構成例を示すブロック図である。

【図８】上記色差信号用のレート変換回路の記録モード
における接続状態を示すブロック図である。

【図９】上記色差信号用のレート変換回路の再生モード
における接続状態を示すブロック図である。

【図１０】上記輝度信号用のレート変換回路の動作を示
すスペクトラムダイヤグラムである。

【図１１】上記輝度信号用のレート変換回路の動作を示
すタイムチャートである。

【図１２】上記輝度信号用のレート変換回路におけるレ
ート変換フィルタの構成例を示すブロック回路である。

【図１３】上記輝度信号用のレート変換フィルタの動作
を示すタイムチャートである。

【図１４】上記輝度信号用のレート変換フィルタにおけ
る係数発生器の構成例を示すブロック回路である。

【図１５】上記輝度信号用のレート変換フィルタにおけ
る係数発生器の他の構成例を示すブロック回路である。

【図１６】上記色差信号用のレート変換回路の動作を示
すタイムチャートである。

【図１７】上記色差信号用のレート変換フィルタの動作
を示すタイムチャートである。

【図１８】上記色差信号用のレート変換回路におけるレ
ート変換フィルタの構成例を示すブロック回路である。

【図１９】上記色差信号用のレート変換フィルタにおけ
る係数発生器の構成例を示すブロック回路である。

【図２０】上記色差信号用のレート変換フィルタにおけ
る係数発生器の他の構成例を示すブロック回路である。

【図２１】上記輝度信号用のレート変換フィルタの特性
の具体例を示す特性図である。

【図２２】上記ディジタルカムコーダの記録モードにお
ける主要部の動作状態を示すブロック図である。

【図２３】上記ディジタルカムコーダの再生モードにお
ける主要部の動作状態を示すブロック図である。

【符号の説明】

１・・・・・・・・・・撮像部 １Ｒ，１Ｇ，１Ｂ・・・ＣＣＤイメージセンサ ２・・・・・・・・・・アナログ信号処理部 ３・・・・・・・・・・Ａ／Ｄ変換部 ３Ｒ，３Ｇ，３Ｂ・・・Ａ／Ｄ変換器 ４・・・・・・・・・・第１のディジタル演算部 ５・・・・・・・・・・第２のディジタル演算部 ６・・・・・・・・・・信号処理部 ７・・・・・・・・・・記録再生部 ４１・・・・・・・・・・第１のディジタルプロセス処
理回路 ４２・・・・・・・・・・第２のディジタルプロセス処
理回路 ４２ＤＬＹ・・・・・・・第１の遅延補償回路 ５０Ｙ，５０Ｃ・・・・・レート変換回路 ５１Ｙ，５２Ｃ・・・・・ハーフバンドフィルタ ５１Ｃ・・・・・・・・・ＭＰＸ／ＤＭＰＸ ５２Ｙ，５４Ｃ・・・・・レート変換フィルタ ５４Ｙ・・・・・・・・・第２の遅延補償回路 ６１・・・・・・・・・・Ｄ／Ａ変換部 ６２・・・・・・・・・・アナログエンコーダ ６３Ｃ_R ，６３Ｃ_B ・・・ローパスフィルタ ７３・・・・・・・・・・ディジタルエンコーダ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ｆ_Ｓ１レートで駆動される少なくとも１
   個の固体イメージセンサと、 上記固体イメージセンサから出力される撮像信号を所定
   の位相のｆ_Ｓ１レートでディジタル化するアナログディ
   ジタル変換部と、 上記ｆ_Ｓ１レートに関連したクロックレートで動作し
   て、上記アナログディジタル変換部によりディジタル化
   された撮像データから少なくともディジタル輝度信号Ｙ
   と２つのディジタル色差信号Ｃ_Ｒ，Ｃ_Ｂを生成する第１
   のディジタル演算部と、 上記第１のディジタル演算部により生成された上記ｆ
   _Ｓ１レートに関連した入力データレートの信号Ｙ，
   Ｃ_Ｒ，Ｃ_Ｂからｆ_Ｓ２レートに関連した出力データレー
   トの信号Ｙ，Ｃ_Ｒ，Ｃ_Ｂを生成する第２のディジタル演
   算部と、 上記第１のディジタル演算部により生成された各信号
   Ｙ，Ｃ_Ｒ，Ｃ_Ｂをアナログ化してアナログ輝度信号とア
   ナログ色差信号を生成するディジタルアナログ変換部
   と、 上記ディジタルアナログ変換部により生成されたアナロ
   グ輝度信号とアナログ色差信号が供給されるアナログエ
   ンコーダと、上記アナログエンコーダにおいてアナログ
   色差信号に帯域制限処理を施すローパスフィルタによる
   群遅延を補償するために、上記第１のディジタル演算部
   の輝度信号チャンネルに設けられた第１の遅延補償回路
   とを備えてなることを特徴とする固体撮像装置。
2. 【請求項２】 上記第２のディジタル演算部により生成
   されたｆ_Ｓ２レートに関連した出力データレートの各信
   号Ｙ，Ｃ_Ｒ，Ｃ_Ｂが供給され、これら各信号Ｙ，Ｃ _Ｒ ，
   Ｃ _Ｂ を群遅延を揃えて出力する第２の遅延補償回路を設
   けたことを特徴とする請求項１記載の固体撮像装置。
3. 【請求項３】 上記第２のディジタル演算部は、上記ｆ
   _Ｓ１レートに関連したデータレートとｆ_Ｓ２レートに関
   連したデータレートのとの間で双方向にレート変換を行
   う機能を有し、 外部入力モード時に上記第２の遅延補償回路を介して入
   力されるｆ_Ｓ２レートに関連したデータレートのディジ
   タル輝度信号およびディジタル色差信号を上記第１のデ
   ィジタル演算部から出力される各信号Ｙ，Ｃ_Ｒ，Ｃ_Ｂの
   群遅延と等しい群遅延を有する上記ｆ_Ｓ１レートに関連
   したデータレートの信号Ｙ，Ｃ_Ｒ，Ｃ_Ｂを生成して、上
   記ディジタルアナログ変換部に供給することを特徴とす
   る請求項２記載の固体撮像装置。