JP3340458B2 - デジタルカメラ - Google Patents
デジタルカメラInfo
- Publication number
- JP3340458B2 JP3340458B2 JP00701692A JP701692A JP3340458B2 JP 3340458 B2 JP3340458 B2 JP 3340458B2 JP 00701692 A JP00701692 A JP 00701692A JP 701692 A JP701692 A JP 701692A JP 3340458 B2 JP3340458 B2 JP 3340458B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- clock
- digital
- signal processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Color Television Image Signal Generators (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、画面をワイド化した
テレビジョン方式のデジタルカメラに関するものであ
る。
テレビジョン方式のデジタルカメラに関するものであ
る。
【０００２】
【従来の技術】近年、テレビジョン方式の見直しが行わ
れ、画面のアスペクト比を標準の３：４から９：１６に
ワイド化したテレビジョン方式、例えば走査線数を標準
の５２５本のままで画面を水平方向にワイド化する方式
（ワイドＥＤＴＶ）や走査線数を１１２５本にして画面
をワイド化する方式（ＨＤＴＶ）などが提案されてい
る。
れ、画面のアスペクト比を標準の３：４から９：１６に
ワイド化したテレビジョン方式、例えば走査線数を標準
の５２５本のままで画面を水平方向にワイド化する方式
（ワイドＥＤＴＶ）や走査線数を１１２５本にして画面
をワイド化する方式（ＨＤＴＶ）などが提案されてい
る。
【０００３】これらのテレビジョン方式に対応した映像
信号処理装置としては、ＨＤＴＶ用とワイドＥＤＴＶの
撮像装置や表示装置が上げられる。このうちＨＤＴＶ方
式の撮像装置や表示装置は、標準の方式と全く違う新方
式であるため、まだ普及度も低く高価である。一方、ワ
イドＥＤＴＶの撮像装置や表示装置は、標準のテレビジ
ョン方式の映像信号処理装置の処理回路を用いることが
できる。しかし、これらの撮像装置のアスペクト比は
９：１６であるため、アスペクト比３：４の画像は得ら
れない。故にアスペクト比９：１６の撮像装置と３：４
の撮像装置は、個々に生産しなければならない。しか
も、ユーザーの立場に立てば、ワイドＥＤＴＶと標準方
式のテレビジョンの映像信号処理装置が、ほとんど同じ
にもかからわずワイドＥＤＴＶを採用するにあたって標
準方式の映像信号処理装置とは別に必要であることは、
非効率的である。
信号処理装置としては、ＨＤＴＶ用とワイドＥＤＴＶの
撮像装置や表示装置が上げられる。このうちＨＤＴＶ方
式の撮像装置や表示装置は、標準の方式と全く違う新方
式であるため、まだ普及度も低く高価である。一方、ワ
イドＥＤＴＶの撮像装置や表示装置は、標準のテレビジ
ョン方式の映像信号処理装置の処理回路を用いることが
できる。しかし、これらの撮像装置のアスペクト比は
９：１６であるため、アスペクト比３：４の画像は得ら
れない。故にアスペクト比９：１６の撮像装置と３：４
の撮像装置は、個々に生産しなければならない。しか
も、ユーザーの立場に立てば、ワイドＥＤＴＶと標準方
式のテレビジョンの映像信号処理装置が、ほとんど同じ
にもかからわずワイドＥＤＴＶを採用するにあたって標
準方式の映像信号処理装置とは別に必要であることは、
非効率的である。
【０００４】
【発明が解決しようとする課題】上記従来のものでは、
ワイドＥＤＴＶ用の撮像装置から標準のテレビジョンの
３：４の画像を得る装置を追加することにより、個々の
撮像装置及び映像信号処理装置を生産することなく、し
かも、ワイドＥＤＴＶの撮像装置を追加しても標準の映
像信号処理装置を併せて使用できるため有用な装置とな
る。しかしながら撮像素子として標準的なＣＣＤを用い
たワイドＥＤＴＶ用の撮像装置から、アスペクト比３：
４の画像を取り出すことはできない。
ワイドＥＤＴＶ用の撮像装置から標準のテレビジョンの
３：４の画像を得る装置を追加することにより、個々の
撮像装置及び映像信号処理装置を生産することなく、し
かも、ワイドＥＤＴＶの撮像装置を追加しても標準の映
像信号処理装置を併せて使用できるため有用な装置とな
る。しかしながら撮像素子として標準的なＣＣＤを用い
たワイドＥＤＴＶ用の撮像装置から、アスペクト比３：
４の画像を取り出すことはできない。
【０００５】この発明の目的は、９：１６のアスペクト
比を有したワイドＥＤＴＶ用の撮像部からの映像信号を
デジタル処理して３：４の画像を得ることのできるデジ
タルカメラを提供することである。
比を有したワイドＥＤＴＶ用の撮像部からの映像信号を
デジタル処理して３：４の画像を得ることのできるデジ
タルカメラを提供することである。
【０００６】
【課題を解決するための手段】請求項１記載のデジタル
カメラは、第１のクロックにより駆動する９：１６の縦
横比のＲ（赤）用，Ｇ（緑）用およびＢ（青）用ＣＣＤ
を有し、Ｒ，ＧおよびＢ信号を生成する撮像部と、撮像
部からのＲ，ＧおよびＢ信号にアナログ信号処理を行う
アナログ映像信号処理部と、第１のクロックでアナログ
映像信号処理部で処理したＲ，ＧおよびＢ信号をデジタ
ル変換するアナログ・デジタル変換器と、第１のクロッ
クの整数倍または整数分の１の第２のクロックでデジタ
ル変換したＲ，Ｇ，Ｂ信号に水平，垂直ディテール作成
を含む信号処理を行うデジタル映像信号処理部と、ライ
ンメモリを有し、デジタル映像信号処理部からの出力信
号を、第２のクロックを書き込みクロックとしてそれぞ
れ水平同期インターバルを単位としてラインメモリに書
き込み、ラインメモリの任意のアドレスを読みだしスタ
ートアドレスとし書き込みクロックの３／４の速度を持
つ読みだしクロックでラインメモリから読み出す映像信
号記憶部と、映像信号記憶部の出力信号をアナログ変換
するデジタル・アナログ変換器と、デジタル・アナログ
変換器の出力を入力とし、この入力をエンコードして得
られたコンポジット信号を出力するエンコーダとを備
え、映像信号記憶部で生ずる信号の遅延時間と同一の遅
延時間を与えた同期信号を映像信号記憶部の出力信号ま
たはコンポジット信号に付加するようにしている。
カメラは、第１のクロックにより駆動する９：１６の縦
横比のＲ（赤）用，Ｇ（緑）用およびＢ（青）用ＣＣＤ
を有し、Ｒ，ＧおよびＢ信号を生成する撮像部と、撮像
部からのＲ，ＧおよびＢ信号にアナログ信号処理を行う
アナログ映像信号処理部と、第１のクロックでアナログ
映像信号処理部で処理したＲ，ＧおよびＢ信号をデジタ
ル変換するアナログ・デジタル変換器と、第１のクロッ
クの整数倍または整数分の１の第２のクロックでデジタ
ル変換したＲ，Ｇ，Ｂ信号に水平，垂直ディテール作成
を含む信号処理を行うデジタル映像信号処理部と、ライ
ンメモリを有し、デジタル映像信号処理部からの出力信
号を、第２のクロックを書き込みクロックとしてそれぞ
れ水平同期インターバルを単位としてラインメモリに書
き込み、ラインメモリの任意のアドレスを読みだしスタ
ートアドレスとし書き込みクロックの３／４の速度を持
つ読みだしクロックでラインメモリから読み出す映像信
号記憶部と、映像信号記憶部の出力信号をアナログ変換
するデジタル・アナログ変換器と、デジタル・アナログ
変換器の出力を入力とし、この入力をエンコードして得
られたコンポジット信号を出力するエンコーダとを備
え、映像信号記憶部で生ずる信号の遅延時間と同一の遅
延時間を与えた同期信号を映像信号記憶部の出力信号ま
たはコンポジット信号に付加するようにしている。
【０００７】請求項２記載のデジタルカメラは、請求項
１記載のデジタルカメラにおいて、映像信号記憶部にお
ける読み出しクロックとして、書き込みクロックの３／
４の速度を持つクロックと、書き込みクロックと同一の
クロックとの選択を可能にしている。請求項３記載のデ
ジタルカメラは、第１のクロックにより駆動する９：１
６の縦横比のＲ（赤）用，Ｇ（緑）用およびＢ（青）用
ＣＣＤを有し、Ｒ，ＧおよびＢ信号を生成する撮像部
と、撮像部からのＲ，ＧおよびＢ信号にアナログ信号処
理を行うアナログ映像信号処理部と、第１のクロックで
アナログ映像信号処理部で処理したＲ，ＧおよびＢ信号
をデジタル変換するアナログ・デジタル変換器と、第１
のクロックの整数倍または整数分の１の第２のクロック
でデジタル変換したＲ，Ｇ，Ｂ信号に水平，垂直ディテ
ール作成を含む信号処理を行うデジタル映像信号処理部
と、ラインメモリを有し、デジタル映像信号処理部から
の出力信号を、第２のクロックを書き込みクロックとし
てそれぞれ水平同期インターバルを単位としてラインメ
モリに書き込み、ラインメモリの任意のアドレスを読み
だしスタートアドレスとし書き込みクロックの３／４の
速度を持つ読みだしクロックでラインメモリから読み出
す映像信号記憶部と、映像信号記憶部またはデジタル映
像信号処理部の出力信号をアナログ変換するデジタル・
アナログ変換器と、デジタル・アナログ変換器の出力を
入力とし、この入力をエンコードして得られたコンポジ
ット信号を出力するエンコーダと、デジタル映像信号処
理部の出力信号を直接デジタル・アナログ変換器へ入力
する第１のモードと、デジタル映像信号処理部の出力信
号を映像信号記憶部を経由させてデジタル・アナログ変
換器へ入力する第２のモードとを切り替えるモード切替
手段とを備え、第２のモードの際に映像信号記憶部で生
ずる信号の遅延時間と同一の遅延時間を与えた同期信号
を映像信号記憶部の出力信号またはコンポジット信号に
付加するようにしている。
１記載のデジタルカメラにおいて、映像信号記憶部にお
ける読み出しクロックとして、書き込みクロックの３／
４の速度を持つクロックと、書き込みクロックと同一の
クロックとの選択を可能にしている。請求項３記載のデ
ジタルカメラは、第１のクロックにより駆動する９：１
６の縦横比のＲ（赤）用，Ｇ（緑）用およびＢ（青）用
ＣＣＤを有し、Ｒ，ＧおよびＢ信号を生成する撮像部
と、撮像部からのＲ，ＧおよびＢ信号にアナログ信号処
理を行うアナログ映像信号処理部と、第１のクロックで
アナログ映像信号処理部で処理したＲ，ＧおよびＢ信号
をデジタル変換するアナログ・デジタル変換器と、第１
のクロックの整数倍または整数分の１の第２のクロック
でデジタル変換したＲ，Ｇ，Ｂ信号に水平，垂直ディテ
ール作成を含む信号処理を行うデジタル映像信号処理部
と、ラインメモリを有し、デジタル映像信号処理部から
の出力信号を、第２のクロックを書き込みクロックとし
てそれぞれ水平同期インターバルを単位としてラインメ
モリに書き込み、ラインメモリの任意のアドレスを読み
だしスタートアドレスとし書き込みクロックの３／４の
速度を持つ読みだしクロックでラインメモリから読み出
す映像信号記憶部と、映像信号記憶部またはデジタル映
像信号処理部の出力信号をアナログ変換するデジタル・
アナログ変換器と、デジタル・アナログ変換器の出力を
入力とし、この入力をエンコードして得られたコンポジ
ット信号を出力するエンコーダと、デジタル映像信号処
理部の出力信号を直接デジタル・アナログ変換器へ入力
する第１のモードと、デジタル映像信号処理部の出力信
号を映像信号記憶部を経由させてデジタル・アナログ変
換器へ入力する第２のモードとを切り替えるモード切替
手段とを備え、第２のモードの際に映像信号記憶部で生
ずる信号の遅延時間と同一の遅延時間を与えた同期信号
を映像信号記憶部の出力信号またはコンポジット信号に
付加するようにしている。
【０００８】請求項４記載のデジタルカメラは、請求項
１，２または３記載のデジタルカメラにおいて、映像信
号記憶部におけるラインメモリの読み出しスタートアド
レスを、書き込み信号の画像部の中心と読み出し信号の
画像部の中心とが一致するようにしたことを特徴とす
る。
１，２または３記載のデジタルカメラにおいて、映像信
号記憶部におけるラインメモリの読み出しスタートアド
レスを、書き込み信号の画像部の中心と読み出し信号の
画像部の中心とが一致するようにしたことを特徴とす
る。
【０００９】
【作用】この発明の構成によれば、デジタル映像信号処
理部の出力信号は、映像信号記憶部のラインメモリに第
２のクロックを書き込みクロックとしてそれぞれ水平同
期インターバルを単位として書き込まれ、ラインメモリ
の任意のアドレスを読みだしスタートアドレスとし書き
込みクロックの３／４の速度を持つ読みだしクロックで
ラインメモリから読み出し、デジタル・アナログ変換器
でアナログ変換された後、エンコーダからコンポジット
信号として出力されることにより、アスペクト比が３：
４の画像を得ることができる。
理部の出力信号は、映像信号記憶部のラインメモリに第
２のクロックを書き込みクロックとしてそれぞれ水平同
期インターバルを単位として書き込まれ、ラインメモリ
の任意のアドレスを読みだしスタートアドレスとし書き
込みクロックの３／４の速度を持つ読みだしクロックで
ラインメモリから読み出し、デジタル・アナログ変換器
でアナログ変換された後、エンコーダからコンポジット
信号として出力されることにより、アスペクト比が３：
４の画像を得ることができる。
【００１０】さらに、映像信号記憶部における読み出し
クロックを書き込みクロックと同一のクロックとするこ
とにより、または、デジタル映像信号処理部の出力信号
を直接デジタル・アナログ変換器へ入力することによ
り、アスペクト比が９：１６の画像を選択することがで
きる。
クロックを書き込みクロックと同一のクロックとするこ
とにより、または、デジタル映像信号処理部の出力信号
を直接デジタル・アナログ変換器へ入力することによ
り、アスペクト比が９：１６の画像を選択することがで
きる。
【００１１】
【実施例】この発明の一実施例を図面に基づいて説明す
る。図１はこの発明の一実施例のデジタルカメラのブロ
ック図である。図１において、１はアスペクト比９：１
６のＣＣＤ撮像素子、２はアナログ映像信号処理部、３
はアナログ・デジタル変換器、４はデジタル映像信号処
理部、５は映像信号記憶部、６はデジタル・アナログ変
換器、７はエンコーダ、８は水平垂直同期信号・クロッ
ク発生部、９，１０，２０，２１はスイッチ、２２はク
ロック発生部、２７はＣＣＤ撮像素子１とで撮像部を構
成するレンズである。
る。図１はこの発明の一実施例のデジタルカメラのブロ
ック図である。図１において、１はアスペクト比９：１
６のＣＣＤ撮像素子、２はアナログ映像信号処理部、３
はアナログ・デジタル変換器、４はデジタル映像信号処
理部、５は映像信号記憶部、６はデジタル・アナログ変
換器、７はエンコーダ、８は水平垂直同期信号・クロッ
ク発生部、９，１０，２０，２１はスイッチ、２２はク
ロック発生部、２７はＣＣＤ撮像素子１とで撮像部を構
成するレンズである。
【００１２】ＣＣＤ撮像素子１は、水平垂直同期信号・
クロック発生部８の発生する８ｆｓ（ｆｓ＝３．５７９
５４５ＭＨｚ）のクロックＣＬＫ１（第１のクロック）
で駆動されている。ＮＴＳＣ方式の４０万画素のＣＣＤ
ではＲ（赤），Ｇ（緑），Ｂ（青）それぞれ４ｆｓのク
ロックが必要である。ＲとＧのタイミングを半画素ずら
すことにより映像信号の高域解像度を上げることができ
る。このための基準クロックには８ｆｓを用いる。
クロック発生部８の発生する８ｆｓ（ｆｓ＝３．５７９
５４５ＭＨｚ）のクロックＣＬＫ１（第１のクロック）
で駆動されている。ＮＴＳＣ方式の４０万画素のＣＣＤ
ではＲ（赤），Ｇ（緑），Ｂ（青）それぞれ４ｆｓのク
ロックが必要である。ＲとＧのタイミングを半画素ずら
すことにより映像信号の高域解像度を上げることができ
る。このための基準クロックには８ｆｓを用いる。
【００１３】このＣＣＤ撮像素子１でワイド画面の撮像
が行われ映像信号が出力されて、アナログ映像信号処理
部２でダブルサンプリング，ブラックシェーディング補
正，ホワイトシェーディング補正，プリガンマ補正を行
い、８ｆｓのクロックＣＬＫ１で駆動されているアナロ
グ・デジタル変換器３により映像信号をデジタル化し、
同じく８ｆｓのクロックＣＬＫ１で駆動されているデジ
タル映像信号処理部４によりディサ補正，ガンマ補正，
マスキング補正，ディテール補正のデジタル処理を行
い、マトリクスでＲＧＢ映像信号を輝度信号Ｙと色差信
号Ｉ，Ｑに変換する。
が行われ映像信号が出力されて、アナログ映像信号処理
部２でダブルサンプリング，ブラックシェーディング補
正，ホワイトシェーディング補正，プリガンマ補正を行
い、８ｆｓのクロックＣＬＫ１で駆動されているアナロ
グ・デジタル変換器３により映像信号をデジタル化し、
同じく８ｆｓのクロックＣＬＫ１で駆動されているデジ
タル映像信号処理部４によりディサ補正，ガンマ補正，
マスキング補正，ディテール補正のデジタル処理を行
い、マトリクスでＲＧＢ映像信号を輝度信号Ｙと色差信
号Ｉ，Ｑに変換する。
【００１４】次に映像信号記憶部５に入力、または映像
信号記憶部５をバイパスすることをスイッチ（モード切
替手段）９，１０で選択する。スイッチ９，１０をＡ側
にするとアスペクト比３：４の画像、Ｂ側にすると９：
１６の画像を選択する。この映像信号記憶部５の書き込
みクロック（第２のクロック）は８ｆｓであり、読みだ
しクロックを書き込みクロックの３／４の６ｆｓにする
ことによりアスペクト比９：１６の画像から３：４の画
像を得る。ここで得られた映像信号または映像信号記憶
部５をバイパスした映像信号をデジタル・アナログ変換
器６によりアナログ映像信号に変換し、エンコーダ７で
映像信号と水平垂直同期信号をコンポジットビデオ信号
ａにする。
信号記憶部５をバイパスすることをスイッチ（モード切
替手段）９，１０で選択する。スイッチ９，１０をＡ側
にするとアスペクト比３：４の画像、Ｂ側にすると９：
１６の画像を選択する。この映像信号記憶部５の書き込
みクロック（第２のクロック）は８ｆｓであり、読みだ
しクロックを書き込みクロックの３／４の６ｆｓにする
ことによりアスペクト比９：１６の画像から３：４の画
像を得る。ここで得られた映像信号または映像信号記憶
部５をバイパスした映像信号をデジタル・アナログ変換
器６によりアナログ映像信号に変換し、エンコーダ７で
映像信号と水平垂直同期信号をコンポジットビデオ信号
ａにする。
【００１５】図２に水平垂直同期信号・クロック発生部
８の構成を示す。この水平垂直同期信号・クロック発生
部８では、ＣＣＤ撮像素子１等を駆動する８ｆｓのクロ
ックＣＬＫ１と水平走査周波数（約１５．７３４ｋＨ
ｚ）の水平同期信号Ｈと垂直走査周波数（約５９．９４
Ｈｚ）の垂直同期信号Ｖとを、８ｆｓの周波数を発生す
る電圧制御発振器（ＶＣＯ）２３と分周器２４，２５，
２６により発生する。またスイッチ２８によりＶＣＯ２
３とゲンロック（ＧＥＮ ＬＯＣＫ）を選択する。
８の構成を示す。この水平垂直同期信号・クロック発生
部８では、ＣＣＤ撮像素子１等を駆動する８ｆｓのクロ
ックＣＬＫ１と水平走査周波数（約１５．７３４ｋＨ
ｚ）の水平同期信号Ｈと垂直走査周波数（約５９．９４
Ｈｚ）の垂直同期信号Ｖとを、８ｆｓの周波数を発生す
る電圧制御発振器（ＶＣＯ）２３と分周器２４，２５，
２６により発生する。またスイッチ２８によりＶＣＯ２
３とゲンロック（ＧＥＮ ＬＯＣＫ）を選択する。
【００１６】図３に映像信号記憶部５の内部構成および
映像信号切り替え用のスイッチ９，１０を示す。また、
図４に映像信号記憶部５のラインメモリ１２，１５の内
部イメージを示す。スイッチ９，１０により映像信号を
映像信号記憶部５を経由またはバイパスするかを選択す
る。スイッチ９，１０をＢ側にしてバイパスさせた場合
（第１のモード）、コンポジットビデオ信号ａの画像は
アスペクト比９：１６になる。スイッチ９，１０をＡ側
にした場合（第２のモード）、映像信号はラインメモリ
１２，１５に入力される。ラインメモリ１２，１５の書
き込みアドレスカウンタ１１，１４は、ＣＣＤ撮像素子
１等と同じ８ｆｓのクロックＣＬＫ１で駆動され、読み
出しアドレスカウンタ１３，１６は、クロック発生部２
２の発生する６ｆｓのクロックＣＬＫ２で駆動されてい
る。水平同期信号Ｈにより、書き込みアドレスカウンタ
１１，１４はリセット（Ｒ）され、読み出しアドレスカ
ウンタ１３，１６はプリセット（ＰＲ）される。
映像信号切り替え用のスイッチ９，１０を示す。また、
図４に映像信号記憶部５のラインメモリ１２，１５の内
部イメージを示す。スイッチ９，１０により映像信号を
映像信号記憶部５を経由またはバイパスするかを選択す
る。スイッチ９，１０をＢ側にしてバイパスさせた場合
（第１のモード）、コンポジットビデオ信号ａの画像は
アスペクト比９：１６になる。スイッチ９，１０をＡ側
にした場合（第２のモード）、映像信号はラインメモリ
１２，１５に入力される。ラインメモリ１２，１５の書
き込みアドレスカウンタ１１，１４は、ＣＣＤ撮像素子
１等と同じ８ｆｓのクロックＣＬＫ１で駆動され、読み
出しアドレスカウンタ１３，１６は、クロック発生部２
２の発生する６ｆｓのクロックＣＬＫ２で駆動されてい
る。水平同期信号Ｈにより、書き込みアドレスカウンタ
１１，１４はリセット（Ｒ）され、読み出しアドレスカ
ウンタ１３，１６はプリセット（ＰＲ）される。
【００１７】ここで図４において、はスタートアドレ
ス、は読み出しアドレスカウンタ１３，１６がプリセ
ットされるアドレス、は読み出しアドレスカウンタ１
３，１６がリセットされるアドレス、は書き込みアド
レスカウンタ１１，１４によりアドレスから書き込ま
れる１ライン分が終了するアドレスである。この図４に
示すように、読み出しアドレスカウンタ１３，１６のプ
リセット値を１ラインのカウント値の２／１６の値に
し、読み出しアドレスカウンタ１３，１６の駆動クロッ
クＣＬＫ２を書き込みカウンタ１１，１４の駆動クロッ
クＣＬＫ１の３／４の６ｆｓにすることにより、プリセ
ット値より読み始め水平同期信号Ｈにより再プリセット
されるまでにワイドＥＤＴＶの１ラインの３／４ライン
分が中心を同じにして取り出せる。また、メモリへの書
き込みと読み出しは同時に行う事はできないため、２組
の書き込みアドレスカウンタ１１，１４と、ラインメモ
リ１２，１５と、読み出しアドレスカウンタ１３，１６
とを備え、クロック（ＣＫ）を水平同期信号Ｈとしたフ
リップフロップ１７により、ラインメモリ１２が書き込
み許可を受けている時はラインメモリ１５が読み出し許
可を受けるようにする。
ス、は読み出しアドレスカウンタ１３，１６がプリセ
ットされるアドレス、は読み出しアドレスカウンタ１
３，１６がリセットされるアドレス、は書き込みアド
レスカウンタ１１，１４によりアドレスから書き込ま
れる１ライン分が終了するアドレスである。この図４に
示すように、読み出しアドレスカウンタ１３，１６のプ
リセット値を１ラインのカウント値の２／１６の値に
し、読み出しアドレスカウンタ１３，１６の駆動クロッ
クＣＬＫ２を書き込みカウンタ１１，１４の駆動クロッ
クＣＬＫ１の３／４の６ｆｓにすることにより、プリセ
ット値より読み始め水平同期信号Ｈにより再プリセット
されるまでにワイドＥＤＴＶの１ラインの３／４ライン
分が中心を同じにして取り出せる。また、メモリへの書
き込みと読み出しは同時に行う事はできないため、２組
の書き込みアドレスカウンタ１１，１４と、ラインメモ
リ１２，１５と、読み出しアドレスカウンタ１３，１６
とを備え、クロック（ＣＫ）を水平同期信号Ｈとしたフ
リップフロップ１７により、ラインメモリ１２が書き込
み許可を受けている時はラインメモリ１５が読み出し許
可を受けるようにする。
【００１８】このようにしてアスペクト比９：１６の画
像から３：４の画像を得る事ができるが、ラインメモリ
１２，１５の書き込みと読み出しには１ライン分の遅延
ができるため同期信号も遅延させなければならない。こ
れに対処するために図１に示すように、遅延回路１８
と、遅延回路１８を経由またはバイパスするかを決める
スイッチ２０，２１とを備える。スイッチ２０，２１を
Ｂ側にするとアスペクト比９：１６の画像を選択し、Ａ
側にすると３：４の画像を選択するように、スイッチ
９，１０，２０，２１の動作は同期している。
像から３：４の画像を得る事ができるが、ラインメモリ
１２，１５の書き込みと読み出しには１ライン分の遅延
ができるため同期信号も遅延させなければならない。こ
れに対処するために図１に示すように、遅延回路１８
と、遅延回路１８を経由またはバイパスするかを決める
スイッチ２０，２１とを備える。スイッチ２０，２１を
Ｂ側にするとアスペクト比９：１６の画像を選択し、Ａ
側にすると３：４の画像を選択するように、スイッチ
９，１０，２０，２１の動作は同期している。
【００１９】以上のようにこの実施例によれば、第１の
モードと第２のモードを選択することにより、アスペク
ト比９：１６の画像と３：４の画像を任意に得られるこ
とができる。その結果、従来の標準テレビジョン用の撮
像装置の信号処理回路やＬＳＩを用いて、ワイドＥＤＴ
Ｖ用の撮像装置の信号処理装置を構成する事により、信
号処理回路やＬＳＩを共用して開発コストを低減する事
ができ、その実用的効果は大きい。
モードと第２のモードを選択することにより、アスペク
ト比９：１６の画像と３：４の画像を任意に得られるこ
とができる。その結果、従来の標準テレビジョン用の撮
像装置の信号処理回路やＬＳＩを用いて、ワイドＥＤＴ
Ｖ用の撮像装置の信号処理装置を構成する事により、信
号処理回路やＬＳＩを共用して開発コストを低減する事
ができ、その実用的効果は大きい。
【００２０】なお、この実施例では第１のクロックと第
２のクロックを同じとしたが、第１のクロックの整数倍
または整数分の１を第２のクロックとすればよい。ま
た、映像信号記憶部５で生ずる信号の遅延時間と同一の
遅延時間を与えた同期信号を、コンポジット信号に付加
するようにしたが、映像信号記憶部５の出力信号に付加
するようにしてもよい。
２のクロックを同じとしたが、第１のクロックの整数倍
または整数分の１を第２のクロックとすればよい。ま
た、映像信号記憶部５で生ずる信号の遅延時間と同一の
遅延時間を与えた同期信号を、コンポジット信号に付加
するようにしたが、映像信号記憶部５の出力信号に付加
するようにしてもよい。
【００２１】また、スイッチ９，１０により映像信号を
映像信号記憶部５を経由またはバイパスするかを選択す
るようにしたが、映像信号記憶部５において、ラインメ
モリの任意のアドレスを読みだしスタートアドレスとし
て書き込みクロックの３／４の速度を持つ読みだしクロ
ックでラインメモリを読み出すモードと、書き込みクロ
ックと同一のクロックでラインメモリを読み出すモード
とを選択的に切り換えるようにしてもよい。
映像信号記憶部５を経由またはバイパスするかを選択す
るようにしたが、映像信号記憶部５において、ラインメ
モリの任意のアドレスを読みだしスタートアドレスとし
て書き込みクロックの３／４の速度を持つ読みだしクロ
ックでラインメモリを読み出すモードと、書き込みクロ
ックと同一のクロックでラインメモリを読み出すモード
とを選択的に切り換えるようにしてもよい。
【００２２】また、同期信号を付加するために、外部Ｇ
ＥＮＬＯＣＫ入力を持ち、外部ＧＥＮＬＯＣＫ信号に対
して映像信号記憶部５で生じる信号の遅延時間と同一時
間を先行した同期信号を発生する同期信号発生装置を設
けてもよい。そしてさらに、外部ＧＥＮＬＯＣＫ信号に
対して映像信号記憶部５で生じる信号の遅延時間と同一
時間を先行した同期信号を発生するモードと、外部ＧＥ
ＮＬＯＣＫ信号に対して時間的ずれを持たない同期信号
を発生するモードとを持たせ、第１のモード（アスペク
ト比９：１６の画像）と第２のモード（アスペクト比
３：４の画像）の選択に応じて切り換えるようにしても
よい。
ＥＮＬＯＣＫ入力を持ち、外部ＧＥＮＬＯＣＫ信号に対
して映像信号記憶部５で生じる信号の遅延時間と同一時
間を先行した同期信号を発生する同期信号発生装置を設
けてもよい。そしてさらに、外部ＧＥＮＬＯＣＫ信号に
対して映像信号記憶部５で生じる信号の遅延時間と同一
時間を先行した同期信号を発生するモードと、外部ＧＥ
ＮＬＯＣＫ信号に対して時間的ずれを持たない同期信号
を発生するモードとを持たせ、第１のモード（アスペク
ト比９：１６の画像）と第２のモード（アスペクト比
３：４の画像）の選択に応じて切り換えるようにしても
よい。
【００２３】
【発明の効果】この発明のデジタルカメラは、デジタル
映像信号処理部の出力信号は、映像信号記憶部のライン
メモリに第２のクロックを書き込みクロックとしてそれ
ぞれ水平同期インターバルを単位として書き込まれ、ラ
インメモリの任意のアドレスを読みだしスタートアドレ
スとし書き込みクロックの３／４の速度を持つ読みだし
クロックでラインメモリから読み出し、デジタル・アナ
ログ変換器でアナログ変換された後、エンコーダからコ
ンポジット信号として出力されることにより、アスペク
ト比が３：４の画像を得ることができる。
映像信号処理部の出力信号は、映像信号記憶部のライン
メモリに第２のクロックを書き込みクロックとしてそれ
ぞれ水平同期インターバルを単位として書き込まれ、ラ
インメモリの任意のアドレスを読みだしスタートアドレ
スとし書き込みクロックの３／４の速度を持つ読みだし
クロックでラインメモリから読み出し、デジタル・アナ
ログ変換器でアナログ変換された後、エンコーダからコ
ンポジット信号として出力されることにより、アスペク
ト比が３：４の画像を得ることができる。
【００２４】さらに、映像信号記憶部における読み出し
クロックを書き込みクロックと同一のクロックとするこ
とにより、または、デジタル映像信号処理部の出力信号
を直接デジタル・アナログ変換器へ入力することによ
り、アスペクト比が９：１６の画像を選択することがで
きる。その結果、従来の標準テレビジョン用の撮像装置
の信号処理回路やＬＳＩを用いて、ワイドＥＤＴＶ用の
撮像装置の信号処理装置を構成する事により、信号処理
回路やＬＳＩを共用して開発コストを低減する事がで
き、その実用的効果は大きい。
クロックを書き込みクロックと同一のクロックとするこ
とにより、または、デジタル映像信号処理部の出力信号
を直接デジタル・アナログ変換器へ入力することによ
り、アスペクト比が９：１６の画像を選択することがで
きる。その結果、従来の標準テレビジョン用の撮像装置
の信号処理回路やＬＳＩを用いて、ワイドＥＤＴＶ用の
撮像装置の信号処理装置を構成する事により、信号処理
回路やＬＳＩを共用して開発コストを低減する事がで
き、その実用的効果は大きい。
【図１】この発明の一実施例のテレビカメラのブロック
図である。
図である。
【図２】同実施例における水平垂直同期信号・クロック
発生部の内部構成図である。
発生部の内部構成図である。
【図３】同実施例における映像信号記憶部の内部構成お
よび映像信号切り替え用のスイッチを示す図である。
よび映像信号切り替え用のスイッチを示す図である。
【図４】同実施例におけるラインメモリ内部のイメージ
図である。
図である。
１ ＣＣＤ撮像素子（撮像部） ２ アナログ映像信号処理部 ３ アナログ・デジタル変換器 ４ デジタル映像信号処理部 ５ 映像信号記憶部 ６ デジタル・アナログ変換器 ７ エンコーダ ８ 水平垂直同期信号・クロック発生部 ９，１０ スイッチ（モード切替手段） １８ 遅延回路 ２２ クロック発生部 ２７ レンズ（撮像部）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 11/00 - 11/22 H04N 9/00 - 9/78
Claims (4)
- 【請求項１】 第１のクロックにより駆動する９：１６
の縦横比のＲ（赤）用，Ｇ（緑）用およびＢ（青）用Ｃ
ＣＤを有し、Ｒ，ＧおよびＢ信号を生成する撮像部と、 この撮像部からのＲ，ＧおよびＢ信号にアナログ信号処
理を行うアナログ映像信号処理部と、 前記第１のクロックで前記アナログ映像信号処理部で処
理したＲ，ＧおよびＢ信号をデジタル変換するアナログ
・デジタル変換器と、 前記第１のクロックの整数倍または整数分の１の第２の
クロックで前記デジタル変換したＲ，Ｇ，Ｂ信号に水
平，垂直ディテール作成を含む信号処理を行うデジタル
映像信号処理部と、 ラインメモリを有し、前記デジタル映像信号処理部から
の出力信号を、前記第２のクロックを書き込みクロック
としてそれぞれ水平同期インターバルを単位として前記
ラインメモリに書き込み、前記ラインメモリの任意のア
ドレスを読みだしスタートアドレスとし前記書き込みク
ロックの３／４の速度を持つ読みだしクロックで前記ラ
インメモリから読み出す映像信号記憶部と、 この映像信号記憶部の出力信号をアナログ変換するデジ
タル・アナログ変換器と、 このデジタル・アナログ変換器の出力を入力とし、この
入力をエンコードして得られたコンポジット信号を出力
するエンコーダとを備え、 前記映像信号記憶部で生ずる信号の遅延時間と同一の遅
延時間を与えた同期信号を前記映像信号記憶部の出力信
号または前記コンポジット信号に付加するようにしたデ
ジタルカメラ。 - 【請求項２】 映像信号記憶部における読み出しクロッ
クとして、書き込みクロックの３／４の速度を持つクロ
ックと、前記書き込みクロックと同一のクロックとの選
択を可能にした請求項１記載のデジタルカメラ。 - 【請求項３】 第１のクロックにより駆動する９：１６
の縦横比のＲ（赤）用，Ｇ（緑）用およびＢ（青）用Ｃ
ＣＤを有し、Ｒ，ＧおよびＢ信号を生成する撮像部と、 この撮像部からのＲ，ＧおよびＢ信号にアナログ信号処
理を行うアナログ映像信号処理部と、 前記第１のクロックで前記アナログ映像信号処理部で処
理したＲ，ＧおよびＢ信号をデジタル変換するアナログ
・デジタル変換器と、 前記第１のクロックの整数倍または整数分の１の第２の
クロックで前記デジタル変換したＲ，Ｇ，Ｂ信号に水
平，垂直ディテール作成を含む信号処理を行うデジタル
映像信号処理部と、 ラインメモリを有し、前記デジタル映像信号処理部から
の出力信号を、前記第２のクロックを書き込みクロック
としてそれぞれ水平同期インターバルを単位として前記
ラインメモリに書き込み、前記ラインメモリの任意のア
ドレスを読みだしスタートアドレスとし前記書き込みク
ロックの３／４の速度を持つ読みだしクロックで前記ラ
インメモリから読み出す映像信号記憶部と、 この映像信号記憶部または前記デジタル映像信号処理部
の出力信号をアナログ変換するデジタル・アナログ変換
器と、 このデジタル・アナログ変換器の出力を入力とし、この
入力をエンコードして得られたコンポジット信号を出力
するエンコーダと、 前記デジタル映像信号処理部の出力信号を直接前記デジ
タル・アナログ変換器へ入力する第１のモードと、前記
デジタル映像信号処理部の出力信号を前記映像信号記憶
部を経由させて前記デジタル・アナログ変換器へ入力す
る第２のモードとを切り替えるモード切替手段とを備
え、 前記第２のモードの際に前記映像信号記憶部で生ずる信
号の遅延時間と同一の遅延時間を与えた同期信号を前記
映像信号記憶部の出力信号または前記コンポジット信号
に付加するようにしたデジタルカメラ。 - 【請求項４】 映像信号記憶部におけるラインメモリの
読み出しスタートアドレスを、書き込み信号の画像部の
中心と読み出し信号の画像部の中心とが一致するように
したことを特徴とする請求項１，２または３記載のデジ
タルカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00701692A JP3340458B2 (ja) | 1992-01-18 | 1992-01-18 | デジタルカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00701692A JP3340458B2 (ja) | 1992-01-18 | 1992-01-18 | デジタルカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199547A JPH05199547A (ja) | 1993-08-06 |
| JP3340458B2 true JP3340458B2 (ja) | 2002-11-05 |
Family
ID=11654247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00701692A Expired - Fee Related JP3340458B2 (ja) | 1992-01-18 | 1992-01-18 | デジタルカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340458B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659356A (en) * | 1994-06-29 | 1997-08-19 | Sony Corporation | Digital video camera apparatus and aspect ratio converting apparatus |
-
1992
- 1992-01-18 JP JP00701692A patent/JP3340458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199547A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8508610B2 (en) | Video signal processing apparatus | |
| JP2936760B2 (ja) | カラーテレビジョンカメラ装置 | |
| US5541665A (en) | Image processing apparatus with change over of clock signals | |
| US5856849A (en) | Digital processing of video signals for performing aspect ratio conversion | |
| JP3340458B2 (ja) | デジタルカメラ | |
| JP2950409B2 (ja) | 高解像度カメラのための垂直ライン倍速変換方法及びその回路 | |
| JPH08317295A (ja) | デジタル画像記録装置およびデジタル画像再生装置 | |
| JP3251052B2 (ja) | 縦横変換回路 | |
| US6266101B1 (en) | Y/C separator | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JP3460786B2 (ja) | カメラシステム | |
| JPH0630324A (ja) | ワイド画面対応撮像装置 | |
| JP3106759B2 (ja) | 撮像装置 | |
| JP3365103B2 (ja) | 映像表示装置 | |
| JP3124585B2 (ja) | 縦横変換回路 | |
| JP3078024B2 (ja) | 映像信号記録再生処理装置 | |
| JPH1066095A (ja) | ノンインターレース／インターレース変換方法および画像入力装置 | |
| JP4515546B2 (ja) | 画像信号処理装置およびこの装置を備えた電子スチルカメラ | |
| JP2668444B2 (ja) | 撮像装置 | |
| JP3029675B2 (ja) | Ｐａｌ方式信号出力付きｎｔｓｃ方式ビデオカメラ | |
| JP3671448B2 (ja) | 画像信号処理装置 | |
| JP3271443B2 (ja) | 撮像装置 | |
| JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP3443989B2 (ja) | 垂直輪郭強調回路用信号発生回路およびアスペクト比変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |