JP3124585B2

JP3124585B2 - 縦横変換回路

Info

Publication number: JP3124585B2
Application number: JP03247786A
Authority: JP
Inventors: 治男斉藤
Original assignee: アイワ株式会社
Priority date: 1991-09-26
Filing date: 1991-09-26
Publication date: 2001-01-15
Anticipated expiration: 2016-01-15
Also published as: JPH0591404A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像の縦横を変換す
る回路に関する。

【０００２】

【従来の技術】ビデオカメラを使用することにより、動
画の他に静止画の撮像も可能である。しかし、ビデオカ
メラの解像度はフォトカメラ（フィルムカメラ）の解像
度に比較して低く、ビデオカメラと共にフォトカメラの
使用を希望することも多い。例えば、ビデオカメラにフ
ォトカメラを固定し、ビデオカメラで動画を撮像しなが
ら、フォトカメラによって写真撮影をすることが考えら
れる。

【０００３】

【発明が解決しようとする課題】このようにビデオカメ
ラにフォトカメラを固定して使用する際、横長で写真を
撮るときは（図２２Ｃに図示）、ビューファインダに表
示される画像は横長となり（同図Ａに図示）、ビデオカ
メラからのテレビ信号が供給されるテレビモニタに表示
される画像も横長となる（同図Ｂに図示）。

【０００４】一方、縦長で写真を撮るときは（図２３Ｃ
に図示）、ビューファインダに表示される画像は縦長と
なるが（同図Ａに図示）、テレビモニタに表示される画
像は横向きとなって（同図Ｂに図示）、非常に見苦しい
ものとなる。

【０００５】そこで、この発明では、ビデオカメラで縦
長で撮像しても、テレビモニタに表示される画像が横向
きとなるのを回避し得る縦横変換回路を提供するもので
ある。

【０００６】

【課題を解決するための手段】この発明は、ビデオ信号
を画面単位で記憶するメモリと、このメモリに対する書
き込み読み出しを制御して画像の縦横を変換する制御手
段とを備える縦横変換回路であって、上記制御手段は、
上記メモリへの書き込み時には、上記ビデオ信号より第
１のクロックでサンプリングして得られた有効画面を構
成する水平方向ｐ×Ｎ画素、垂直方向Ｎ画素の画素信号
を書き込み、上記メモリからの読み出し時には、上記垂
直方向Ｎ画素の画素信号を水平方向の画素信号とすると
共に、上記水平方向ｐ×Ｎ画素の画素信号を１／ｐに均
等に間引いて垂直方向の画素信号とし、上記第１のクロ
ックの周期のｐ×Ｑ²倍（Ｑは有効画面の縦横比）の周
期を有する第２のクロックで読み出すように制御するも
のである。また、この発明は、ビデオ信号を画面単位で
記憶するメモリと、このメモリに対する書き込み読み出
しを制御して画像の縦横を変換する制御手段とを備える
縦横変換回路であって、上記制御手段は、上記メモリへ
の書き込み時には、上記ビデオ信号より第１のクロック
でサンプリングして得られた、垂直方向が有効画面と同
一寸法で水平方向が上記有効画面のＱ² 倍（Ｑは有効画
面の縦横比）の寸法である画面を構成する水平方向Ｎ画
素、垂直方向Ｎ画素の画素信号を書き込み、上記メモリ
からの読み出し時には、上記垂直方向Ｎ画素の画素信号
を水平方向の画素信号とすると共に、上記水平方向Ｎ画
素の画素信号を垂直方向の画素信号とし、上記第１のク
ロックの周期の１／Ｑ²倍の周期を有する第２のクロッ
クで読み出すように制御するものである。

【０００７】

【作用】上述構成においては、メモリ５８，５９より読
み出されるビデオ信号は、画像の縦横が変換されたもの
となる。そのため、例えばビデオカメラの出力側に付加
することにより、縦長で撮像しても、テレビモニタの表
示画像が横向きとなることはない。

【０００８】

【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。本例は、ビデオカメラとフォト
カメラとを一体的に形成したものである。

【０００９】図１は全体構成を示す斜視図である。同図
において、１はキャビネットである。図示せずも、キャ
ビネット１内には、撮像素子、信号処理回路等からなる
ビデオカメラ部と、フィルム装填機構、フィルム駆動機
構等からなるフォトカメラ部とが内蔵される。

【００１０】２はビデオカメラ部の撮像レンズであり、
３はフォトカメラ部の撮像レンズである。つまり、ビデ
オカメラ部とフォトカメラ部の光学系は別個に構成され
る。撮像レンズ２として、焦点距離ｆが７ｍｍ〜４２ｍ
ｍの６倍ズームレンズが使用される。一方、撮像レンズ
３として、焦点距離ｆが５５ｍｍの固定焦点レンズが使
用される。

【００１１】また、本例ではキャビネット１内には、小
型ＣＲＴよりなる電子ビューファインダが設けられ、Ｃ
ＲＴには撮像レンズ２を介してビデオカメラ部で撮像さ
れる画面が表示される。４はアイカップである。なお、
撮像レンズ３を介してフォトカメラ部で撮像される画面
を直接確認するファインダーは設けられていない。

【００１２】また、５Ｔ，５Ｗは、それぞれＴＥＬＥ方
向、ＷＩＤＥ方向にズーム操作をするズーム操作釦であ
る。６はビデオカメラ部より出力されるビデオ信号のＶ
ＴＲへの録画操作をする録画釦、７はフォトカメラ部の
シャッター釦である。さらに、８はフィルム巻戻し操作
釦である。

【００１３】図２は、ビデオカメラ部の構成を示すもの
である。被写体からの像光は撮像レンズ２およびアイリ
ス１１を介して補色市松方式の色フィルタを有する単板
式のＣＣＤ固体撮像素子１２に供給される。

【００１４】撮像レンズ２のズーム倍率の調整はズーム
ドライバ４１によって行なわれる。図７は、ズームドラ
イバ４１の具体構成を示すものである。同図において、
４１１は撮像レンズ２を構成するレンズであり、ズーム
倍率を調整するためのものである。このレンズ４１１の
位置を回転駆動でもって前後に移動させることにより、
ズーム倍率が調整される。例えば、Ｔ側に回転させるこ
とでＴＥＬＥ方向に調整され、一方Ｗ側に回転させるこ
とでＷＩＤＥ方向に調整される。

【００１５】このレンズ４１１の回転駆動はＤＣモータ
４１２によって行なわれる。このモータ４１２の一端お
よび他端は、それぞれズームドライバ部４１３の出力端
子ｑ１，ｑ２に接続される。ズームドライバ部４１３の
入力端子ｐ１，ｐ２は、それぞれズーム操作スイッチ４
２のＴ側、Ｗ側の固定端子に接続される。

【００１６】この場合、端子ｐ１にハイレベル「Ｈ」の
信号が供給されるときは、端子ｑ１から端子ｑ２の方向
でもってモータ４１２に電流が流れ（実線図示）、レン
ズ４１１はＴ方向に回転駆動される。逆に、端子ｐ２に
ハイレベル「Ｈ」の信号が供給されるときは、端子ｑ２
から端子ｑ１の方向でもってモータ４１２に電流が流れ
（破線図示）、レンズ４１１はＷ方向に回転駆動され
る。なお、端子ｐ１，ｐ２のいずれにもハイレベル
「Ｈ」の信号が供給されないときは、モータ４１２に電
流が流れることがなく、レンズ４１１はいずれの方向に
も回転駆動されず、その位置が保持される。

【００１７】ズーム操作スイッチ４２の可動端子は電源
端子に接続される。上述したキャビネットの操作釦５
Ｔ，５Ｗを押圧するとき、ズーム操作スイッチ４２はそ
れぞれＴ側、Ｗ側に接続される。ズーム操作スイッチ４
２がＴ側、Ｗ側に接続されるとき、それぞれズームドラ
イバ部４１３の端子ｐ１，ｐ２にハイレベル「Ｈ」の信
号が供給され、ＴＥＬＥ方向、ＷＩＤＥ方向にズーム調
整が行なわれる。

【００１８】図３は、撮像素子１２のカラーコーディン
グ模式図である。同図に示すように、フィールド読み出
しが行なわれる。ＡフィールドではＡ１，Ａ２のような
ペアで電荷が混合され、ＢフィールドではＢ１，Ｂ２の
ようなペアで電荷が混合される。そして、水平シフトレ
ジスタＨｒｅｇより、ＡフィールドではＡ１，Ａ２，・
・・の順に、ＢフィールドではＢ１，Ｂ２，・・・の順
に電荷が出力される。

【００１９】ここで、電荷の順番ａ，ｂ，・・・は、図
４に示すように、Ａ１ラインにおいては、（Ｃｙ＋
Ｇ），（Ｙｅ＋Ｍｇ），・・・となり、Ａ２ラインにお
いては、（Ｃｙ＋Ｍｇ），（Ｙｅ＋Ｇ），・・・とな
り、Ｂ１ラインにおいては、（Ｇ＋Ｃｙ），（Ｍｇ＋Ｙ
ｅ），・・・となり、Ｂ２ラインにおいては、（Ｍｇ＋
Ｃｙ），（Ｇ＋Ｙｅ），・・・となる。

【００２０】撮像素子１２より上述のように出力される
電荷はＣＤＳ回路（相関二重サンプリング回路）１３に
供給され、このＣＤＳ回路１３より撮像信号として取り
出される。このＣＤＳ回路１３を使用することにより、
周知のようにリセット雑音を低減することができる。

【００２１】撮像素子１２およびＣＤＳ回路１３で必要
なタイミングパルスは、タイミング発生器１４より供給
される。タイミング発生器１４には、発振器１５より８
ｆsc（ｆscは色副搬送波周波数）の基準クロックＣＫ０
が供給されると共に、同期発生器１６より水平、垂直の
同期信号ＨＤ，ＶＤが供給される。一方、同期発生器１
６にはタイミング発生器１４より４ｆscのクロックＣＫ
１が供給される。

【００２２】ＣＤＳ回路１３より出力される撮像信号は
レベル検出回路１７に供給され、この検出回路１７の出
力信号がアイリスドライバ１８に供給される。そして、
アイリスドライバ１８でアイリス１１の絞りが自動的に
制御される。

【００２３】ここで、ＣＤＳ回路１３より出力される撮
像信号より輝度信号Ｙとクロマ信号（色差信号）を得る
ための処理について説明する。

【００２４】輝度信号Ｙに関しては、隣どうしの信号を
加算処理して求められる。図４において、ａ＋ｂ，ｂ＋
ｃ，ｃ＋ｄ，ｄ＋ｅ，・・・の加算信号が順に形成され
る。

【００２５】例えば、Ａ１ラインでは、次式のように近
似される。ここで、Ｃｙ＝Ｂ＋Ｇ，Ｙｅ＝Ｒ＋Ｇ，Ｍｇ
＝Ｂ＋Ｒである。

【００２６】Ｙ＝｛（Ｃｙ＋Ｇ）＋（Ｙｅ＋Ｍｇ））｝×１／２＝（２Ｂ＋３Ｇ＋２Ｒ）×１／２また、Ａ２ラインでは、次式のように近似される。

【００２７】Ｙ＝｛（Ｃｙ＋Ｍｇ）＋（Ｙｅ＋Ｇ））｝×１／２＝（２Ｂ＋３Ｇ＋２Ｒ）×１／２Ａフィールドのその他のライン、Ｂフィールドのライン
についても同様に近似される。

【００２８】クロマ信号に関しては、隣どうしの信号を
減算処理して求められる。

【００２９】例えば、Ａ１ラインでは、次式のように近
似される。

【００３０】Ｒ−Ｙ＝（Ｙｅ＋Ｍｇ）−（Ｃｙ＋Ｇ）＝（２Ｒ−Ｇ）また、Ａ２ラインでは、次式のように近似される。

【００３１】 −（Ｂ−Ｙ）＝（Ｙｅ＋Ｇ）−（Ｃｙ−Ｍｇ）＝−（２Ｂ−Ｇ）Ａフィールドのその他のライン、Ｂフィールドのライン
についても、同様にして赤色差信号Ｒ−Ｙおよび青色差
信号−（Ｂ−Ｙ）が線順次に交互に得られる。

【００３２】図２に戻って、ＣＤＳ回路１３より出力さ
れる撮像信号は、ＡＧＣ回路１９を介して輝度処理部を
構成するローパスフィルタ２０に供給される。ローパス
フィルタ２０では、隣どうしの信号の加算処理（平均
化）が行なわれる。そのため、このローパスフィルタ２
０からは、輝度信号Ｙが出力される。

【００３３】また、ＡＧＣ回路１９より出力される撮像
信号は、クロマ処理部を構成するサンプルホールド回路
２１，２２に供給される。サンプルホールド回路２１，
２２には、タイミング発生器１４よりサンプリングパル
スＳＨＰ１，ＳＨＰ２（図５、図６のＥ，Ｆに図示）が
供給される。なお、図５ＡはＡ１ラインの信号、図６Ａ
はＡ２ラインの信号を示している。

【００３４】サンプルホールド回路２１からは、（Ｃｙ
＋Ｇ）または（Ｃｙ＋Ｍｇ）の連続した信号Ｓ１が出力
されて減算器２３に供給される（図５Ｂ，図６Ｂに図
示）。サンプルホールド回路２２からは、（Ｙｅ＋Ｍ
ｇ）または（Ｙｅ＋Ｇ）の連続した信号Ｓ２が出力され
て減算器２３に供給される（図５Ｃ，図６Ｃに図示）。

【００３５】減算器２３では信号Ｓ２より信号Ｓ１が減
算される。そのため、この減算器２３からは、それぞれ
赤色差信号Ｒ−Ｙ，青色差信号−（Ｂ−Ｙ）が線順次に
交互に出力される（図５Ｄ，図６Ｄに図示）。

【００３６】減算器２３より出力される色差信号は、直
接切換スイッチ２４のｂ側の固定端子および切換スイッ
チ２５のａ側の固定端子に供給されると共に、１水平期
間の遅延時間を有する遅延回路２６を介して切換スイッ
チ２４のａ側の固定端子および切換スイッチ２５のｂ側
の固定端子に供給される。

【００３７】切換スイッチ２４，２５の切り換えは、コ
ントローラ２７によって制御される。すなわち、減算器
２３より赤色差信号Ｒ−Ｙが出力される１水平期間はｂ
側に接続され、一方青色差信号−（Ｂ−Ｙ）が出力され
る１水平期間はａ側に接続される。なお、コントローラ
２７には、同期発生器１６より同期信号ＨＤ，ＶＤが基
準同期信号として供給されると共に、タイミング発生器
１４よりクロックＣＫ１が供給される。

【００３８】上述のように切換スイッチ２４，２５は切
り換えられるため、切換スイッチ２４からは各水平期間
で赤色差信号Ｒ−Ｙが出力され、切換スイッチ２５から
は各水平期間で青色差信号−（Ｂ−Ｙ）が出力される。

【００３９】ローパスフィルタ２０より出力される輝度
信号Ｙと、切換スイッチ２４，２５より出力される色差
信号（Ｒ−Ｙ），−（Ｂ−Ｙ）はエンコーダ２８に供給
される。このエンコーダ２８には同期発生器１６より複
合同期信号ＳＹＮＣ、ブランキング信号ＢＬＫ、バース
トフラグ信号ＢＦおよび色副搬送波信号ＳＣが供給され
る。

【００４０】エンコーダ２８では、周知のように輝度信
号Ｙに関しては同期信号ＳＹＮＣが付加され、色差信号
に関しては直角２相変調されて搬送色信号Ｃが形成され
ると共に、カラーバースト信号が付加される。そして、
これら輝度信号Ｙと搬送色信号Ｃとが加算されて、例え
ばＮＴＳＣ方式のカラービデオ信号ＳＣＶが形成され
る。

【００４１】エンコーダ２８より出力されるカラービデ
オ信号ＳＣＶは、直接切換スイッチ３１のａ側の固定端
子に供給されると共に、縦横変換回路３２を介して切換
スイッチ３１のｂ側の固定端子に供給される。そして、
切換スイッチ３１の出力信号が出力端子２９に導出され
る。

【００４２】切換スイッチ３１および縦横変換回路３２
にはコントローラ２７より制御信号ＳＩが供給され、切
換スイッチ３１の切り換えおよび縦横変換回路３２の動
作が制御される。すなわち、コントローラ２７に接続さ
れる変換設定スイッチ３３がオフのとき、切換スイッチ
３１はａ側に接続されると共に、縦横変換回路３２は非
動作状態となる。一方、設定スイッチ３３がオンのと
き、切換スイッチ３１はｂ側に接続されると共に、縦横
変換回路３２は動作状態となる。

【００４３】そのため、出力端子２９には、設定スイッ
チ３３がオフのときはエンコーダ２８からのカラービデ
オ信号ＳＣＶがそのまま導出され、一方、設定スイッチ
３３がオンのときは縦横変換回路３２からの画像の縦横
が変換されたカラービデオ信号ＳＣＶ′が導出される。

【００４４】また、エンコーダ２８からは白黒ビデオ信
号ＳＶ（同期信号ＳＹＮＣが付加された輝度信号Ｙ）が
出力され、この白黒ビデオ信号ＳＶは電子ビューファイ
ンダ３０に供給され、小型ＣＲＴに撮像画面が表示され
る。

【００４５】次に、縦横変換回路３２の詳細を説明す
る。この変換回路３２では、図８Ａに示すような画像
が、同図Ｂに示すような画像に変換される。この場合、
変換後の画像は、変換前の画像の全てを含んだものとさ
れる。

【００４６】このような変換をするために、以下のよう
な処理が行なわれる。

【００４７】図９に示すように、縦横比Ｑが３／４であ
る有効画面１００が、垂直方向にＮライン、例えば２４
０ライン、水平方向にｐ×Ｎクロック分、例えば４８０
クロック分に分割される。つまり、有効画面１００を構
成するａ11，ａ12，・・・，ａnm，・・・，ａ240,480
の４８０×２４０の画素信号が１フィールドのビデオ信
号より順次サンプリングされてメモリに書き込まれる。

【００４８】なお、有効画面比が８３．３％とすると、
１水平期間における書き込みクロックＷＣＬＫは、４８
０／０．８３３≒５７６個となる。図９において、Ｔは
クロック周期である。

【００４９】縦横変換をするには、有効画面１００の垂
直方向が２４０ラインであるので、水平方向の４８０ク
ロック分から２４０ラインが形成される。ここで、上述
したように有効画面１００の縦横比Ｑが３／４であるこ
とから、画面上で縦横の長さが等しくなる６クロック分
×４ラインの正方形ブロックを考える（図１０Ａに図
示）。縦横変換に際しては、第１、第３および第５クロ
ックに対応する第１〜第４ラインの画素信号［ａ41〜ａ
11］、［ａ43〜ａ13］および［ａ45〜ａ15］がメモリよ
り読み出されて、それぞれ第１、第２および第３ライン
の信号とされる。そして、４クロック分×３ラインの正
方形ブロックが形成される（図１０Ｂに図示）。

【００５０】ここで、３ラインに対応する水平方向の時
間は６Ｔ×３／４＝９Ｔ／２であるので、正方形ブロッ
クを構成するためには、読み出しクロックＲＣＬＫの周
期は９Ｔ／８とされる。

【００５１】有効画面１００は、６クロック分×４ライ
ンの正方形ブロック（図１０Ａに図示）が８０×６０個
で構成されるが、各ブロックに対して上述したように４
クロック分×３ラインの正方形ブロック（図１０Ｂに図
示）に変換処理され、縦横変換画像が形成される（図１
１に図示）。

【００５２】読み出しクロックＲＣＬＫの周期が９Ｔ／
８であるので、変換後の有効画面１００の水平方向の画
素数は４８０Ｔ／（９Ｔ／８）≒４２６となる。そし
て、１水平期間における読み出しクロックＲＣＬＫは、
５７６Ｔ／（９Ｔ／８）＝５１２個となる。

【００５３】図１２は、縦横変換回路３２の具体構成を
示す図である。

【００５４】同図において、入力端子５１に供給される
ビデオ信号ＳＣＶ（図１３Ａに図示）は輝度信号／色信
号の分離回路５２に供給される。分離回路５２で分離さ
れる輝度信号Ｙは、Ａ／Ｄ変換器５３でディジタル信号
に変換された後、切換スイッチ５４の可動端子に供給さ
れる。図示せずも、Ａ／Ｄ変換器５３には書き込みクロ
ック（１水平期間で５７６クロック）ＷＣＬＫが供給さ
れ、このクロックＷＣＬＫによって輝度信号Ｙのサンプ
リングが行なわれる。

【００５５】また、分離回路５２で分離される色信号Ｃ
は色復調器５５に供給されて復調され、赤色差信号Ｒ−
Ｙおよび青色差信号Ｂ−Ｙが取り出される。これら色差
信号Ｒ−Ｙ、Ｂ−ＹはＡ／Ｄ変換器５６でディジタル信
号に変換された後、切換スイッチ５７の可動端子に供給
される。図示せずも、Ａ／Ｄ変換器５６には書き込みク
ロックＷＣＬＫが供給され、このクロックＷＣＬＫによ
って色差信号Ｒ−ＹおよびＢ−Ｙのサンプリングが交互
に行なわれる。

【００５６】切換スイッチ５４，５７のａ側の固定端子
に得られる信号はフィールドメモリ（Ｍ１）５８に書き
込み信号として供給されると共に、そのｂ側の固定端子
に得られる信号はフィールドメモリ（Ｍ２）５９に書き
込み信号として供給される。

【００５７】また、フィールドメモリ５８より読み出さ
れる輝度信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞ
れ切換スイッチ６０，６１のｂ側の固定端子に供給され
ると共に、フィールドメモリ５９より読み出される輝度
信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞれ切換ス
イッチ６０，６１のａ側の固定端子に供給される。

【００５８】また、入力端子５１に供給されるビデオ信
号ＳＣＶは、同期検出回路６２に供給される。同期検出
回路６２より出力される複合同期信号ＣＳＹＮＣ（図１
３Ｂに図示）、垂直同期信号ＶＤ（図１３Ｃに図示）お
よび水平同期信号ＨＤ（図１３Ｄに図示）は、コントロ
ーラ６３に供給される。

【００５９】コントローラ６３によって上述した切換ス
イッチ５４，５７，６０，６１の切り換えが制御され
る。すなわち、切換スイッチ５４，５７，６０，６１に
はコントローラ６３より制御信号ＳＷ（図１３Ｅに図
示）が供給され、奇数フィールドではｂ側に接続され、
偶数フィールドではａ側に接続される。

【００６０】また、コントローラ６３によってフィール
ドメモリ５８，５９の書き込み、読み出しが制御され
る。フィールドメモリ５８に関しては、奇数フィールド
の第１９Ｈから第２５８Ｈで２４０ライン分の読み出し
が行なわれ（図１３Ｇに図示）、そして偶数フィールド
の第２８１Ｈから第５２０Ｈで２４０ライン分の書き込
みが行なわれる（図１３Ｆに図示）。一方、フィールド
メモリ５９に関しては、奇数フィールドの第１９Ｈから
第２５８Ｈで２４０ライン分の書き込みが行なわれ（図
１３Ｈに図示）、そして偶数フィールドの第２８１Ｈか
ら第５２０Ｈで２４０ライン分の読み出しが行なわれる
（図１３Ｉに図示）。

【００６１】この場合、書き込み時においては、第１ラ
インでは［ａ11，ａ12，・・・，ａ1,480］の画素信号
がフィールドメモリ５８，５９の(1,1),(1,2),・・・,(1,4
80)のアドレスに書き込まれ、第２ラインでは［ａ21，
ａ22，・・・，ａ2,480］の画素信号がフィールドメモ
リ５８，５９の(2,1),(2,2),・・・,(2,480)のアドレスに
書き込まれ、以下の第３ライン〜第２４０ラインにおい
ても同様である（図９参照）。

【００６２】これに対して、読み出し時においては、第
１ラインではフィールドメモリ５８，５９の(240,1),・・
・,(2,1),(1,1)のアドレスより［ａ240,1，・・・ａ21，
ａ11］の画素信号が読み出され、第２ラインではフィー
ルドメモリ５８，５９の(240,3),・・・,(2,3),(1,3)のア
ドレスより［ａ240,3，・・・ａ2,3，ａ1,3］の画素信
号が読み出され、以下の第３ライン〜第２４０ラインに
おいても同様である（図１１参照）。

【００６３】次に、第１〜第２４０ラインにおけるフィ
ールドメモリ５８，５９のアドレス制御について説明す
る。

【００６４】まず、図１４を使用して書き込み時の制御
について述べる。図１４Ａはビデオ信号ＳＣＶ、同図Ｂ
は書き込みクロックＷＣＬＫを示している。図１４Ｃに
書き込みイネーブル信号ＷＥを示すように、第７９クロ
ックから第５５８クロックまでで４８０クロック分の書
き込みが行なわれる。この場合、ロー（列）アドレスｎ
（図１４Ｄに図示）は、第１〜第２４０ラインのそれぞ
れで１〜２４０に変化するように制御される。一方、カ
ラム（行）アドレスは、各ラインの第７９〜第５５８ク
ロックでそれぞれ１〜４８０に変化するように制御され
る（図１４Ｅに図示）。

【００６５】次に、図１５を使用して読み出し時の制御
について述べる。図１５Ａは複合同期信号ＣＳＹＮＣ、
同図Ｂは読み出しクロックＲＣＬＫである。図１５Ｄに
アウトプットイネーブル信号ＯＥを示すように、第１６
４クロックから第４０３クロックまでで２４０クロック
分の読み出しが行なわれる。この場合、カラムアドレス
ｍ（図１５Ｃに図示）は、第１，第２，・・・，第２４
０ラインのそれぞれで１，３，・・・，４７９に変化す
るように制御される。一方、ローアドレスは、各ライン
の第１６４〜第４０３クロックのそれぞれで２４０〜１
に変化するように制御される（図１５Ｅに図示）。

【００６６】上述したようにフィールドメモリ５８，５
９の書き込み、読み出しが制御されることで、フィール
ドメモリ５８，５９からは交互に縦横変換された輝度信
号Ｙおよび色差信号Ｒ−Ｙ、Ｂ−Ｙが出力される。

【００６７】切換スイッチ６０より出力される輝度信号
Ｙは、Ｄ／Ａ変換器６４でアナログ信号に変換された
後、加算器６５で複合同期信号ＣＳＹＮＣが付加されて
加算器６６に供給される。また、切換スイッチ６１より
出力される色差信号Ｒ−Ｙ，Ｂ−ＹはＤ／Ａ変換器６７
でアナログ信号に変換された後、色変調器６８に供給さ
れて周知の直角２相変調が行なわれ、色信号Ｃが形成さ
れる。

【００６８】色変調器６８より出力される色信号Ｃは、
加算器６６に供給されて輝度信号Ｙと加算され、カラー
ビデオ信号が形成される。このカラービデオ信号はマス
キング回路６９に供給され、有効画面１００でフィール
ドメモリ５８，５９より信号が読み出されない期間（図
１１の斜線領域参照）は、信号レベルがペデスタルレベ
ルとなるようにマスキング処理される。この場合、コン
トローラ６３よりマスキング回路６９に、読み出し期間
とブランキング期間以外はハイレベルとなるマスク信号
ＳＭＳＫ（図１５Ｇに図示）が供給され、マスク信号Ｓ
ＭＳＫがハイレベルとなる期間では信号レベルがペデス
タルレベルとされる。なお、図１５Ｆはフィールドメモ
リ５８，５９の読み出し信号を示している。

【００６９】以上の動作によって、マスキング回路６９
からは、図８に示すように、ビデオ信号のない部分では
マスキング処理されると共に、画像の縦横が変換された
カラービデオ信号ＳＣＶ′が出力され、出力端子７０に
導出される（図１３Ｊ参照）。

【００７０】なお、上述せずもコントローラ６３にはコ
ントローラ２７（図２に図示）より制御信号ＳＩが供給
されて、上述したような縦横変換動作が制御される。す
なわち、変換設定スイッチ３３（図２に図示）がオンと
されるときのみ上述した変換動作が行なわれ、出力端子
７０にカラービデオ信号ＳＣＶ′が導出される。

【００７１】このように本例おいては、変換設定スイッ
チ３３をオンとすることで、縦横変換回路３２が変換動
作をすると共に、切換スイッチ３１がｂ側に接続される
ため、出力端子２９には画像の縦横が変換されたカラー
ビデオ信号ＳＣＶ′が導出される。そのため、縦長で撮
像しても、テレビモニタに表示される画像は横向きとな
ることはなく、良好な画像を得ることができる（図８Ｂ
参照）。

【００７２】なお、上述した縦横変換回路３２における
書き込み、読み出しのタイミングおよびクロック速度は
一例であり、これに限定されるものではない。また、書
き込み時には、有効画面１００の水平方向を４８０クロ
ック分に分割したものであるが、これに限定されるもの
ではなく、例えば２４０の整数倍とすれば読み出し時に
整数分の１に間引く処理で済み、処理が容易となる。

【００７３】また、本例においては、フィールドメモリ
５８，５９に対する書き込みクロックＷＣＬＫおよび読
み出しクロックＲＣＬＫの速度を画像に歪が出ないよう
に設定しているので、縦横変換しても歪のない画像を表
示できる。

【００７４】また、本例においては、読み出し時にカラ
ムアドレスをｍ，ｍ＋２，・・・というように操作して
間引きを行なうようにしたものであるが、書き込み時に
予め間引くようにしてもよい。

【００７５】なお、上述実施例とは異なり、図１６Ａに
示すような画像が、同図Ｂに示すような画像に変換され
るようにも構成できる。この場合、変換後の画像は、変
換前の画像の一部を含んだものとされる。

【００７６】このような変換をするために、以下のよう
な処理が行なわれる。

【００７７】図１７Ａに示すような縦横比Ｑが３／４で
ある有効画面１００の斜線部分を縦横変換して、同図Ｂ
に示すように有効画面全体に歪みなく表示させるために
は、斜線部分の水平期間を（３／４）・（３／４）・ｈ
＝９ｈ／１６とする必要がある。ここで、ｈは有効画面
の水平期間である。

【００７８】また、図１７Ｂに示すように変換後の垂直
方向をＮライン、例えば２４０ラインとするためには、
９ｈ／１６の期間でＮサンプリング、例えば２４０サン
プリングできるように書き込みクロックＷＣＬＫを設定
する必要がある。つまり、有効画面１００の水平期間ｈ
における書き込みクロックＷＣＬＫは２４０×１６／９
≒４２６個となり、有効画面比が８３．３％であるとす
ると、１水平期間における書き込みクロックＷＣＬＫは
４２６／０．８３３≒５１２個となる。

【００７９】本例においては、図１８に示すように、有
効画面１００のうち９ｈ／１６の水平期間の部分が水平
方向に２４０クロック分、垂直方向に２４０ラインに分
割される。つまり、９ｈ／１６の水平期間の部分を構成
するａ11，ａ12，・・・，ａnm，・・・，ａ240,240の
２４０×２４０の画素信号が１フィールドのビデオ信号
より順次サンプリングされてメモリに書き込まれる。

【００８０】縦横変換をするには、図１９に示すよう
に、第１ラインの画素信号として［ａ240,1，・・・，
ａ21，ａ11］をメモリより有効画面１００の水平期間ｈ
に読み出せばよい。また、第２ラインの画素信号として
［ａ240,2，・・・，ａ22，ａ12］をメモリより有効画
面１００の水平期間ｈに読み出せばよい。以下、第３〜
第２４０ラインにおいても同様である。有効画面比を８
３．３％とすると、１水平期間の読み出しクロックＲＣ
ＬＫは、２４０／０．８３３≒２８８個となる。

【００８１】図１６Ｂに示すように縦横変換する場合に
も、縦横変換回路３２は図１２に示すように構成すれば
よい。ただし、本例においてはマスキング回路６９は不
要である。

【００８２】垂直方向に関しての書き込み、読み出しの
タイミングは上述実施例と同様である（図１３のタイミ
ングチャート参照）。ただし、書き込み時においては、
第１ラインでは［ａ11，ａ12，・・・，ａ1,240］の画
素信号がフィールドメモリ５８，５９の(1,1),(1,2),・・
・,(1,240)のアドレスに書き込まれ、第２ラインでは
［ａ21，ａ22，・・・，ａ2,240］の画素信号がフィー
ルドメモリ５８，５９の(2,1),(2,2),・・・,(2,240)のア
ドレスに書き込まれ、以下の第３ライン〜第２４０ライ
ンにおいても同様である（図１８参照）。

【００８３】これに対して、読み出し時においては、第
１ラインではフィールドメモリ５８，５９の(240,1),・・
・,(2,1),(1,1)のアドレスより［ａ240,1，・・・ａ21，
ａ11］の画素信号が読み出され、第２ラインではフィー
ルドメモリ５８，５９の(240,2),・・・,(2,2),(1,2)のア
ドレスより［ａ240,2，・・・ａ2,2，ａ1,2］の画素信
号が読み出され、以下の第３ライン〜第２４０ラインに
おいても同様である（図１９参照）。

【００８４】次に、第１〜第２４０ラインにおけるフィ
ールドメモリ５８，５９のアドレス制御について説明す
る。

【００８５】まず、図２０を使用して書き込み時の制御
について述べる。図２０Ａはビデオ信号ＳＣＶ、同図Ｂ
は書き込みクロックＷＣＬＫを示している。図２０Ｃに
書き込みイネーブル信号ＷＥを示すように、第１６４ク
ロックから第４０３クロックまでで２４０クロック分の
書き込みが行なわれる。この場合、ローアドレスｎ（図
２０Ｄに図示）は、第１〜第２４０ラインのそれぞれで
１〜２４０に変化するように制御される。一方、カラム
アドレスは、各ラインの第１６４〜第４０３クロックの
それぞれで１〜２４０に変化するように制御される（図
２０Ｅに図示）。

【００８６】次に、図２１を使用して読み出し時の制御
について述べる。図２１Ａは複合同期信号ＣＳＹＮＣ、
同図Ｂは読み出しクロックＲＣＬＫである。図２１Ｄに
アウトプットイネーブル信号ＯＥを示すように、第４８
クロックから第２８７クロックまでで２４０クロック分
の読み出しが行なわれる。この場合、カラムアドレスｍ
（図２１Ｃに図示）は、第１〜第２４０ラインのそれぞ
れで１〜２４０に変化するように制御される。一方、ロ
ーアドレスは、各ラインの第４８〜第２８７クロックの
それぞれで２４０〜１に変化するように制御される（図
２１Ｅに図示）。なお、図２１Ｆは、フィールドメモリ
５８，５９の読み出し信号を示している。

【００８７】上述したようにフィールドメモリ５８，５
９の書き込み、読み出しが制御されることで、本例にお
いても、フィールドメモリ５８，５９からは交互に縦横
変換された輝度信号Ｙおよび色差信号Ｒ−Ｙ、Ｂ−Ｙが
出力される。そして、出力端子７０には、図１６に示す
ように縦横変換されたカラービデオ信号ＳＣＶ′が出力
される。

【００８８】なお、上述した縦横変換回路３２における
書き込み、読み出しのタイミングおよびクロック速度は
一例であり、これに限定されるものではない。例えば、
図２０における水平方向の書き込み開始タイミングを変
化させることで、メモリに書き込まれる画素信号の内容
を変化させることができ、縦横変換後の画像内容を変化
させることができる。この場合、開始タイミングを順次
連続してずらすことができれば、縦横変換後の画像をス
クロール的に変化させることができ、変換前の画像の全
てを変換後の画像とすることができる。

【００８９】なお、上述実施例においては、ビデオカメ
ラ部の出力側に付加したものであるが、例えばＶＴＲの
再生出力側に付加して使用することもできる。これによ
り、縦長で撮像したビデオ信号の再生時に縦横変換して
テレビモニタに表示することができる。

【００９０】

【発明の効果】この発明によれば、画像の縦横が変換さ
れたビデオ信号を得ることができるため、例えばビデオ
カメラの出力側に付加することにより、縦長で撮像して
もテレビモニタに横向きの画像が表示されることがな
く、良好な画像を表示することができる。

【図面の簡単な説明】

【図１】実施例の外観を示す斜視図である。

【図２】ビデオカメラ部の構成を示す図である。

【図３】撮像素子のカラーコーディング模式図である。

【図４】撮像素子の水平出力レジスタの出力を示す図で
ある。

【図５】色信号処理の説明のための図である。

【図６】色信号処理の説明のための図である。

【図７】ズームドライバの構成を示す図である。

【図８】縦横変換の例を示す図である。

【図９】縦横変換処理（書き込み）の説明のための図で
ある。

【図１０】縦横変換処理の説明のための図である。

【図１１】縦横変換処理（読み出し）の説明のための図
である。

【図１２】縦横変換回路の具体構成を示す図である。

【図１３】垂直方向のタイミングチャートを示す図であ
る。

【図１４】水平方向のタイミングチャート（書き込み）
を示す図である。

【図１５】水平方向のタイミングチャート（読み出し）
を示す図である。

【図１６】縦横変換の他の例を示す図である。

【図１７】他の変換例の処理の説明のための図である。

【図１８】縦横変換処理（書き込み）の説明のための図
である。

【図１９】縦横変換処理（読み出し）の説明のための図
である。

【図２０】水平方向のタイミングチャート（書き込み）
を示す図である。

【図２１】水平方向のタイミングチャート（読み出し）
を示す図である。

【図２２】横長での撮像を説明するための図である。

【図２３】縦長での撮像を説明するための図である。

【符号の説明】

１キャビネット２，３撮像レンズ６録画釦７シャッター釦１２ＣＣＤ固体撮像素子１４タイミング発生器１６同期発生器２７コントローラ２８エンコーダ２９，７０出力端子３０電子ビューファインダ３１，５４，５７，６０，６１切換スイッチ３２縦横変換回路３３変換設定スイッチ５２輝度信号／色信号分離回路５８，５９フィールドメモリ６２同期検出回路６３コントローラ６５，６６加算器６９マスキング回路

Claims

(57)【特許請求の範囲】

【請求項１】ビデオ信号を画面単位で記憶するメモリ
と、このメモリに対する書き込み読み出しを制御して画
像の縦横を変換する制御手段とを備える縦横変換回路で
あって、上記制御手段は、上記メモリへの書き込み時には、上記ビデオ信号より第
１のクロックでサンプリングして得られた有効画面を構
成する水平方向ｐ×Ｎ画素、垂直方向Ｎ画素の画素信号
を書き込み、上記メモリからの読み出し時には、上記垂直方向Ｎ画素
の画素信号を水平方向の画素信号とすると共に、上記水
平方向ｐ×Ｎ画素の画素信号を１／ｐに均等に間引いて
垂直方向の画素信号とし、上記第１のクロックの周期の
ｐ×Ｑ²倍（Ｑは有効画面の縦横比）の周期を有する第
２のクロックで読み出すように制御することを特徴とす
る縦横変換回路。
【請求項２】ビデオ信号を画面単位で記憶するメモリ
と、このメモリに対する書き込み読み出しを制御して画
像の縦横を変換する制御手段とを備える縦横変換回路で
あって、上記制御手段は、上記メモリへの書き込み時には、上記ビデオ信号より第
１のクロックでサンプリングして得られた、垂直方向が
有効画面と同一寸法で水平方向が上記有効画面のＱ² 倍
（Ｑは有効画面の縦横比）の寸法である画面を構成する
水平方向Ｎ画素、垂直方向Ｎ画素の画素信号を書き込
み、上記メモリからの読み出し時には、上記垂直方向Ｎ画素
の画素信号を水平方向の画素信号とすると共に、上記水
平方向Ｎ画素の画素信号を垂直方向の画素信号とし、上
記第１のクロックの周期の１／Ｑ²倍の周期を有する第
２のクロックで読み出すように制御することを特徴とす
る縦横変換回路。