JPH05276422A

JPH05276422A - 縦横変換回路

Info

Publication number: JPH05276422A
Application number: JP4066358A
Authority: JP
Inventors: Haruo Saito; 治男斉藤
Original assignee: Aiwa Co Ltd
Current assignee: Sony Group Corp
Priority date: 1992-03-24
Filing date: 1992-03-24
Publication date: 1993-10-22

Abstract

(57)【要約】【目的】ビデオカメラで縦長で撮像してもテレビモニタ
の表示画像が横向きとならないようにする。縦横変換し
ても奇数、偶数フィールドの画像にずれを生じないよう
にする。【構成】輝度信号と色差信号をメモリ５８，５９に書き
込む。メモリ５８，５９の読み出しアドレスを制御して
画像の縦横変換をする。奇数、偶数フィールドの各ライ
ンの画素信号のうち相互にオフセット関係にある画素信
号のみをメモリ５８，５９に書き込み読み出して使用す
る。例えばビデオカメラの出力側に付加することで、縦
長で撮像してもテレビモニタの表示画像は横向きとなら
ない。オフセット関係を縦横変換後の奇数フィールドお
よび偶数フィールドのライン関係に対応させることがで
き、縦横変換後の奇数フィールドおよび偶数フィールド
の画像にずれが生じるのを回避できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像の縦横を変換す
る回路に関する。

【０００２】

【従来の技術】ビデオカメラを使用することにより、動
画の他に静止画の撮像も可能である。しかし、ビデオカ
メラの解像度はフォトカメラ（フィルムカメラ）の解像
度に比較して低く、ビデオカメラと共にフォトカメラの
使用を希望することも多い。例えば、ビデオカメラにフ
ォトカメラを固定し、ビデオカメラで動画を撮像しなが
ら、フォトカメラによって写真撮影をすることが考えら
れる。

【０００３】

【発明が解決しようとする課題】このようにビデオカメ
ラにフォトカメラを固定して使用する際、横長で写真を
撮るときは（図１８Ｃ）、ビューファインダに表示され
る画像は横長となり（同図Ａ）、ビデオカメラからのテ
レビ信号が供給されるテレビモニタに表示される画像も
横長となる（同図Ｂ）。

【０００４】一方、縦長で写真を撮るときは（図１９
Ｃ）、ビューファインダに表示される画像は縦長となる
が（同図Ａ）、テレビモニタに表示される画像は横向き
となって（同図Ｂ）、非常に見苦しいものとなる。

【０００５】そこで、この発明では、ビデオカメラで縦
長で撮像しても、テレビモニタに表示される画像が横向
きとなるのを回避することを目的とする。また、この発
明では、縦横変換しても奇数フィールドおよび偶数フィ
ールドの画像にずれを生じないようにすることを目的と
する。

【０００６】

【課題を解決するための手段】この発明は、奇数フィー
ルドおよび偶数フィールドのビデオ信号を記憶するメモ
リと、このメモリに対する書き込み読み出しの方向を制
御して画像の縦横を変換する制御手段とを備え、奇数フ
ィールドおよび偶数フィールドの各ラインの画素信号の
うち相互にオフセット関係にあるデータを使用して変換
後のビデオ信号を形成するものである。

【０００７】

【作用】メモリ５８，５９より読み出されるビデオ信号
は、画像の縦横が変換されたものとなる。そのため、例
えばビデオカメラの出力側に付加することにより、縦長
で撮像してもテレビモニタの表示画像が横向きとなるこ
とはない。

【０００８】また、奇数フィールドおよび偶数フィール
ドの各ラインの画素信号のうち相互にオフセット関係に
ある画素信号を使用して変換後のビデオ信号を形成する
が、このオフセット関係を縦横変換後の奇数フィールド
および偶数フィールドのライン関係に対応させることが
でき、縦横変換後の奇数フィールドおよび偶数フィール
ドの画像にずれが生じるのを回避し得る。

【０００９】

【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。本例は、ビデオカメラとフォト
カメラとを一体的に形成したものである。

【００１０】図１は全体構成を示す斜視図である。同図
において、１はキャビネットである。図示せずも、キャ
ビネット１内には、撮像素子、信号処理回路等からなる
ビデオカメラ部と、フィルム装填機構、フィルム駆動機
構等からなるフォトカメラ部とが内蔵される。

【００１１】２はビデオカメラ部の撮像レンズであり、
３はフォトカメラ部の撮像レンズである。つまり、ビデ
オカメラ部とフォトカメラ部の光学系は別個に構成され
る。撮像レンズ２として、焦点距離ｆが７ｍｍ〜４２ｍ
ｍの６倍ズームレンズが使用される。一方、撮像レンズ
３として、焦点距離ｆが５５ｍｍの固定焦点レンズが使
用される。

【００１２】また、本例ではキャビネット１内には、小
型ＣＲＴよりなる電子ビューファインダが設けられ、Ｃ
ＲＴには撮像レンズ２を介してビデオカメラ部で撮像さ
れる画面が表示される。４はアイカップである。なお、
撮像レンズ３を介してフォトカメラ部で撮像される画面
を直接確認するファインダーは設けられていない。

【００１３】また、５Ｔ，５Ｗは、それぞれＴＥＬＥ方
向、ＷＩＤＥ方向にズーム操作をするズーム操作釦であ
る。６はビデオカメラ部より出力されるビデオ信号のＶ
ＴＲへの録画操作をする録画釦、７はフォトカメラ部の
シャッター釦である。さらに、８はフィルム巻戻し操作
釦である。

【００１４】図２は、ビデオカメラ部の構成を示すもの
である。被写体からの像光は撮像レンズ２およびアイリ
ス１１を介して補色市松方式の色フィルタを有する単板
式のＣＣＤ固体撮像素子１２に供給される。

【００１５】撮像レンズ２のズーム倍率の調整はズーム
ドライバ４１によって行なわれる。図７は、ズームドラ
イバ４１の具体構成を示すものである。同図において、
４１１は撮像レンズ２を構成するレンズであり、ズーム
倍率を調整するためのものである。このレンズ４１１の
位置を回転駆動でもって前後に移動させることにより、
ズーム倍率が調整される。例えば、Ｔ側に回転させるこ
とでＴＥＬＥ方向に調整され、一方Ｗ側に回転させるこ
とでＷＩＤＥ方向に調整される。

【００１６】このレンズ４１１の回転駆動はＤＣモータ
４１２によって行なわれる。このモータ４１２の一端お
よび他端は、それぞれズームドライバ部４１３の出力端
子ｑ１，ｑ２に接続される。ズームドライバ部４１３の
入力端子ｐ１，ｐ２は、それぞれズーム操作スイッチ４
２のＴ側、Ｗ側の固定端子に接続される。

【００１７】この場合、端子ｐ１にハイレベル「Ｈ」の
信号が供給されるときは、端子ｑ１から端子ｑ２の方向
でもってモータ４１２に電流が流れ（実線図示）、レン
ズ４１１はＴ方向に回転駆動される。逆に、端子ｐ２に
ハイレベル「Ｈ」の信号が供給されるときは、端子ｑ２
から端子ｑ１の方向でもってモータ４１２に電流が流れ
（破線図示）、レンズ４１１はＷ方向に回転駆動され
る。なお、端子ｐ１，ｐ２のいずれにもハイレベル
「Ｈ」の信号が供給されないときは、モータ４１２に電
流が流れることがなく、レンズ４１１はいずれの方向に
も回転駆動されず、その位置が保持される。

【００１８】ズーム操作スイッチ４２の可動端子は電源
端子に接続される。上述したキャビネットの操作釦５
Ｔ，５Ｗを押圧するとき、ズーム操作スイッチ４２はそ
れぞれＴ側、Ｗ側に接続される。ズーム操作スイッチ４
２がＴ側、Ｗ側に接続されるとき、それぞれズームドラ
イバ部４１３の端子ｐ１，ｐ２にハイレベル「Ｈ」の信
号が供給され、ＴＥＬＥ方向、ＷＩＤＥ方向にズーム調
整が行なわれる。

【００１９】図３は、撮像素子１２のカラーコーディン
グ模式図である。同図に示すように、フィールド読み出
しが行なわれる。ＡフィールドではＡ１，Ａ２のような
ペアで電荷が混合され、ＢフィールドではＢ１，Ｂ２の
ようなペアで電荷が混合される。そして、水平シフトレ
ジスタＨｒｅｇより、ＡフィールドではＡ１，Ａ２，・
・・の順に、ＢフィールドではＢ１，Ｂ２，・・・の順
に電荷が出力される。

【００２０】ここで、電荷の順番ａ，ｂ，・・・は、図
４に示すように、Ａ１ラインにおいては、（Ｃｙ＋
Ｇ），（Ｙｅ＋Ｍｇ），・・・となり、Ａ２ラインにお
いては、（Ｃｙ＋Ｍｇ），（Ｙｅ＋Ｇ），・・・とな
り、Ｂ１ラインにおいては、（Ｇ＋Ｃｙ），（Ｍｇ＋Ｙ
ｅ），・・・となり、Ｂ２ラインにおいては、（Ｍｇ＋
Ｃｙ），（Ｇ＋Ｙｅ），・・・となる。

【００２１】撮像素子１２の出力信号は信号分離用のＣ
ＤＳ回路（相関二重サンプリング回路）１３に供給され
る。このＣＤＳ回路１３を使用することにより、周知の
ようにリセット雑音を低減することができる。

【００２２】撮像素子１２およびＣＤＳ回路１３で必要
なタイミングパルスは、タイミング発生器１４より供給
される。タイミング発生器１４には、発振器１５より８
ｆsc（ｆscは色副搬送波周波数）の基準クロックＣＫ０
が供給されると共に、同期発生器１６より水平、垂直の
同期信号ＨＤ，ＶＤが供給される。一方、同期発生器１
６にはタイミング発生器１４より４ｆscのクロックＣＫ
１が供給される。

【００２３】ＣＤＳ回路１３より出力される撮像信号は
レベル検出回路１７に供給され、この検出回路１７の出
力信号がアイリスドライバ１８に供給される。そして、
アイリスドライバ１８でアイリス１１の絞りが自動的に
制御される。

【００２４】ここで、ＣＤＳ回路１３より出力される撮
像信号より輝度信号Ｙとクロマ信号（色差信号）を得る
ための処理について説明する。

【００２５】輝度信号Ｙに関しては、隣どうしの信号を
加算処理して求められる。図４において、ａ＋ｂ，ｂ＋
ｃ，ｃ＋ｄ，ｄ＋ｅ，・・・の加算信号が順に形成され
る。

【００２６】例えば、Ａ１ラインでは、次式のように近
似される。ここで、Ｃｙ＝Ｂ＋Ｇ，Ｙｅ＝Ｒ＋Ｇ，Ｍｇ
＝Ｂ＋Ｒである。

【００２７】Ｙ＝｛（Ｃｙ＋Ｇ）＋（Ｙｅ＋Ｍｇ））｝×１／２＝（２Ｂ＋３Ｇ＋２Ｒ）×１／２また、Ａ２ラインでは、次式のように近似される。

【００２８】Ｙ＝｛（Ｃｙ＋Ｍｇ）＋（Ｙｅ＋Ｇ））｝×１／２＝（２Ｂ＋３Ｇ＋２Ｒ）×１／２Ａフィールドのその他のライン、Ｂフィールドのライン
についても同様に近似される。

【００２９】クロマ信号に関しては、隣どうしの信号を
減算処理して求められる。

【００３０】例えば、Ａ１ラインでは、次式のように近
似される。

【００３１】Ｒ−Ｙ＝（Ｙｅ＋Ｍｇ）−（Ｃｙ＋Ｇ）＝（２Ｒ−Ｇ）また、Ａ２ラインでは、次式のように近似される。

【００３２】 −（Ｂ−Ｙ）＝（Ｙｅ＋Ｇ）−（Ｃｙ−Ｍｇ）＝−（２Ｂ−Ｇ）Ａフィールドのその他のライン、Ｂフィールドのライン
についても、同様にして赤色差信号Ｒ−Ｙおよび青色差
信号−（Ｂ−Ｙ）が線順次に交互に得られる。

【００３３】図２に戻って、ＣＤＳ回路１３より出力さ
れる撮像信号は、ＡＧＣ回路１９を介して輝度処理部を
構成するローパスフィルタ２０に供給される。ローパス
フィルタ２０では、隣どうしの信号の加算処理（平均
化）が行なわれる。そのため、このローパスフィルタ２
０からは、輝度信号Ｙが出力される。

【００３４】また、ＡＧＣ回路１９より出力される撮像
信号は、クロマ処理部を構成するサンプルホールド回路
２１，２２に供給される。サンプルホールド回路２１，
２２には、タイミング発生器１４よりサンプリングパル
スＳＨＰ１，ＳＨＰ２（図５、図６のＥ，Ｆに図示）が
供給される。なお、図５ＡはＡ１ラインの信号、図６Ａ
はＡ２ラインの信号を示している。

【００３５】サンプルホールド回路２１からは、（Ｃｙ
＋Ｇ）または（Ｃｙ＋Ｍｇ）の連続した信号Ｓ１が出力
されて減算器２３に供給される（図５Ｂ，図６Ｂに図
示）。サンプルホールド回路２２からは、（Ｙｅ＋Ｍ
ｇ）または（Ｙｅ＋Ｇ）の連続した信号Ｓ２が出力され
て減算器２３に供給される（図５Ｃ，図６Ｃに図示）。

【００３６】減算器２３では信号Ｓ２より信号Ｓ１が減
算される。そのため、この減算器２３からは、それぞれ
赤色差信号Ｒ−Ｙ，青色差信号−（Ｂ−Ｙ）が線順次に
交互に出力される（図５Ｄ，図６Ｄに図示）。

【００３７】減算器２３より出力される色差信号は、直
接切換スイッチ２４のｂ側の固定端子および切換スイッ
チ２５のａ側の固定端子に供給されると共に、１水平期
間の遅延時間を有する遅延回路２６を介して切換スイッ
チ２４のａ側の固定端子および切換スイッチ２５のｂ側
の固定端子に供給される。

【００３８】切換スイッチ２４，２５の切り換えは、コ
ントローラ２７によって制御される。すなわち、減算器
２３より赤色差信号Ｒ−Ｙが出力される１水平期間はｂ
側に接続され、一方青色差信号−（Ｂ−Ｙ）が出力され
る１水平期間はａ側に接続される。なお、コントローラ
２７には、同期発生器１６より同期信号ＨＤ，ＶＤが基
準同期信号として供給されると共に、タイミング発生器
１４よりクロックＣＫ１が供給される。

【００３９】上述のように切換スイッチ２４，２５は切
り換えられるため、切換スイッチ２４からは各水平期間
で赤色差信号Ｒ−Ｙが出力され、切換スイッチ２５から
は各水平期間で青色差信号−（Ｂ−Ｙ）が出力される。

【００４０】ローパスフィルタ２０より出力される輝度
信号Ｙと、切換スイッチ２４，２５より出力される色差
信号（Ｒ−Ｙ），−（Ｂ−Ｙ）はエンコーダ２８に供給
される。このエンコーダ２８には同期発生器１６より複
合同期信号ＳＹＮＣ、ブランキング信号ＢＬＫ、バース
トフラグ信号ＢＦおよび色副搬送波信号ＳＣが供給され
る。

【００４１】エンコーダ２８では、周知のように輝度信
号Ｙに関しては同期信号ＳＹＮＣが付加され、色差信号
に関しては直角２相変調されて搬送色信号Ｃが形成され
ると共に、カラーバースト信号が付加される。そして、
これら輝度信号Ｙと搬送色信号Ｃとが加算されて、例え
ばＮＴＳＣ方式のカラービデオ信号ＳＣＶが形成され
る。

【００４２】エンコーダ２８より出力されるカラービデ
オ信号ＳＣＶは、直接切換スイッチ３１のａ側の固定端
子に供給されると共に、縦横変換回路３２を介して切換
スイッチ３１のｂ側の固定端子に供給される。そして、
切換スイッチ３１の出力信号が出力端子２９に導出され
る。

【００４３】切換スイッチ３１および縦横変換回路３２
にはコントローラ２７より制御信号ＳＩが供給され、切
換スイッチ３１の切り換えおよび縦横変換回路３２の動
作が制御される。すなわち、コントローラ２７に接続さ
れる変換設定スイッチ３３がオフのとき、切換スイッチ
３１はａ側に接続されると共に、縦横変換回路３２は非
動作状態となる。一方、設定スイッチ３３がオンのと
き、切換スイッチ３１はｂ側に接続されると共に、縦横
変換回路３２は動作状態となる。

【００４４】そのため、出力端子２９には、設定スイッ
チ３３がオフのときはエンコーダ２８からのカラービデ
オ信号ＳＣＶがそのまま導出され、一方、設定スイッチ
３３がオンのときは縦横変換回路３２からの画像の縦横
が変換されたカラービデオ信号ＳＣＶ′が導出される。

【００４５】また、エンコーダ２８からは白黒ビデオ信
号ＳＶ（同期信号ＳＹＮＣが付加された輝度信号Ｙ）が
出力され、この白黒ビデオ信号ＳＶは電子ビューファイ
ンダ３０に供給され、小型ＣＲＴに撮像画面が表示され
る。

【００４６】次に、縦横変換回路３２の詳細を説明す
る。この変換回路３２では、図８Ａに示すような画像
が、同図Ｂに示すような画像に変換される。この場合、
変換後の画像は、変換前の画像の全てを含んだものとさ
れる。

【００４７】このような変換をするために、以下のよう
な処理が行なわれる。

【００４８】図９に示すように、有効画面１００が水平
方向に４８０クロック分、垂直方向に２４０ライン／フ
ィールドに分割される。つまり、奇数フィールドのビデ
オ信号より有効画面１００を構成するａ11，ａ12，・・
・，ａnm，・・・，ａ240,480の４８０×２４０の画素
信号が順次サンプリングされると共に、偶数フィールド
のビデオ信号より有効画面１００を構成するｂ11，ｂ1
2，・・・，ｂnm，・・・，ｂ240,480の４８０×２４０
の画素信号が順次サンプリングされる。

【００４９】そして、奇数フィールドではａ11，ａ13，
・・・，ａ240,479の画素信号（図９に斜線図示）がメ
モリに書き込まれ、一方偶数フィールドでは奇数フィー
ルドの画素信号とはラインオフセット関係にあるｂ12，
ｂ14，・・・，ｂ240,480の画像信号（図９に斜線図
示）がメモリに書き込まれる。

【００５０】なお、有効画面比が８３．３％とすると、
１水平期間における書き込みクロックＷＣＬＫは、４８
０／０．８３３≒５７６個となる。図９において、Ｔは
クロック周期である。

【００５１】縦横変換をするには、有効画面１００の垂
直方向が２４０ライン／フィールドであるので、水平方
向の４８０クロック分から２４０ラインが形成される。
ここで、図１０Ａに示すように画面上で縦横の長さが等
しくなる６クロック分×４ライン／フィールドの正方形
ブロックを考える。同図において、メモリに書き込まれ
る画素信号は斜線を付して示している。

【００５２】縦横変換に際して、偶数フィールドのビデ
オ信号の出力時においては第１、第３および第５のクロ
ックに対応する第１〜第４ラインの画素信号［ａ41〜ａ
11］、［ａ43〜ａ13］および［ａ45〜ａ15］が読み出さ
れて、それぞれ第１、第２および第３ラインの信号とさ
れると共に、奇数フィールドのビデオ信号の出力時にお
いては第２、第４および第６のクロックに対応する第１
〜第４ラインの画素信号［ｂ42〜ｂ12］、［ｂ44〜ｂ1
4］および［ｂ46〜ｂ16］が読み出されて、それぞれ第
１、第２および第３ラインの信号とされる。これにより
４クロック分×３ライン／フィールドの正方形ブロック
が形成される（図１０Ｂに図示）。

【００５３】この場合、変換後の奇数フィールドと偶数
フィールドの画像の位置関係を変換前の位置関係と一致
させるために、画素信号［ｂ42〜ｂ12］、［ｂ44〜ｂ1
4］および［ｂ46〜ｂ16］の読み出しタイミングは、画
素信号［ａ41〜ａ11］、［ａ43〜ａ13］および［ａ45〜
ａ15］の読み出しタイミングに対して０．５クロック期
間だけ遅延される。

【００５４】ここで、３ライン／フィールドに対応する
水平方向の時間は６Ｔ×３／４＝９Ｔ／２であるので、
正方形ブロックを構成するためには、読み出しクロック
ＲＣＬＫの周期は９Ｔ／８とされる。

【００５５】有効画面１００は、６クロック分×４ライ
ン／フィールドの正方形ブロック（図１０Ａに図示）が
８０×６０個で構成されるが、各ブロックに対して上述
したように４クロック分×３ライン／フィールドの正方
形ブロック（図１０Ｂに図示）に変換処理され、縦横変
換画像が形成される（図１１に図示）。

【００５６】読み出しクロックＲＣＬＫの周期が９Ｔ／
８であるので、変換後の有効画面１００の水平方向の画
素数は４８０Ｔ／（９Ｔ／８）≒４２７となる。そし
て、１水平期間における読み出しクロックＲＣＬＫは、
５７６Ｔ／（９Ｔ／８）＝５１２個となる。

【００５７】図１２は、縦横変換回路３２の具体構成を
示す図である。

【００５８】同図において、入力端子５１に供給される
ビデオ信号ＳＣＶ（図１３Ａに図示）は輝度信号／色信
号の分離回路５２に供給される。分離回路５２で分離さ
れる輝度信号Ｙは、Ａ／Ｄ変換器５３でディジタル信号
に変換された後、切換スイッチ５４の可動端子に供給さ
れる。図示せずも、Ａ／Ｄ変換器５３には書き込みクロ
ック（１水平期間で５７６クロック）ＷＣＬＫが供給さ
れ、このクロックＷＣＬＫによって輝度信号Ｙのサンプ
リングが行なわれる。

【００５９】また、分離回路５２で分離される色信号Ｃ
は色復調器５５に供給されて復調され、赤色差信号Ｒ−
Ｙおよび青色差信号Ｂ−Ｙが取り出される。これら色差
信号Ｒ−Ｙ、Ｂ−ＹはＡ／Ｄ変換器５６でディジタル信
号に変換された後、切換スイッチ５７の可動端子に供給
される。図示せずも、Ａ／Ｄ変換器５６には書き込みク
ロックＷＣＬＫが供給され、このクロックＷＣＬＫによ
って色差信号Ｒ−ＹおよびＢ−Ｙのサンプリングが交互
に行なわれる。

【００６０】切換スイッチ５４，５７のａ側の固定端子
に得られる信号はフィールドメモリ（Ｍ１）５８に書き
込み信号として供給されると共に、そのｂ側の固定端子
に得られる信号はフィールドメモリ（Ｍ２）５９に書き
込み信号として供給される。

【００６１】また、フィールドメモリ５８より読み出さ
れる輝度信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞ
れ切換スイッチ６０，６１のｂ側の固定端子に供給され
ると共に、フィールドメモリ５９より読み出される輝度
信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞれ切換ス
イッチ６０，６１のａ側の固定端子に供給される。

【００６２】また、入力端子５１に供給されるビデオ信
号ＳＣＶは、同期検出回路６２に供給される。同期検出
回路６２より出力される複合同期信号ＣＳＹＮＣ（図１
３Ｂに図示）、垂直同期信号ＶＤ（図１３Ｃに図示）お
よび水平同期信号ＨＤ（図１３Ｄに図示）は、コントロ
ーラ６３に供給される。

【００６３】コントローラ６３によって上述した切換ス
イッチ５４，５７，６０，６１の切り換えが制御され
る。すなわち、切換スイッチ５４，５７，６０，６１に
はコントローラ６３より切換制御信号ＳＷ（図１３Ｅに
図示）が供給され、奇数フィールドではｂ側に接続さ
れ、偶数フィールドではａ側に接続される。

【００６４】また、コントローラ６３によってフィール
ドメモリ５８，５９の書き込み、読み出しが制御され
る。フィールドメモリ５８に関しては、奇数フィールド
の第１９Ｈから第２５８Ｈで２４０ライン分の読み出し
が行なわれ（図１３Ｇに図示）、そして偶数フィールド
の第２８１Ｈから第５２０Ｈで２４０ライン分の書き込
みが行なわれる（図１３Ｆに図示）。一方、フィールド
メモリ５９に関しては、奇数フィールドの第１９Ｈから
第２５８Ｈで２４０ライン分の書き込みが行なわれ（図
１３Ｈに図示）、そして偶数フィールドの第２８１Ｈか
ら第５２０Ｈで２４０ライン分の読み出しが行なわれる
（図１３Ｉに図示）。

【００６５】この場合、奇数フィールドのビデオ信号の
書き込み時においては、第１ラインでは［ａ11，ａ13，
・・・，ａ1,479］の画素信号がフィールドメモリ５９
の(1,1),(1,2),・・・,(1,240)のアドレスに書き込まれ、
第２ラインでは［ａ21，ａ23，・・・，ａ2,479］の画
素信号がフィールドメモリ５９の(2,1),(2,2),・・・,(2,2
40)のアドレスに書き込まれ、以下の第３ライン〜第２
４０ラインにおいても同様である（図９参照）。また、
偶数フィールドのビデオ信号の書き込み時においては、
第１ラインでは［ｂ12，ｂ14，・・・，ｂ1,480］の画
素信号がフィールドメモリ５８の(1,1),(1,2),・・・,(1,2
40)のアドレスに書き込まれ、第２ラインでは［ｂ22，
ｂ24，・・・，ｂ2,480］の画素信号がフィールドメモ
リ５８の(2,1),(2,2),・・・,(2,240)のアドレスに書き込
まれ、以下の第３ライン〜第２４０ラインにおいても同
様である（図９参照）。

【００６６】これに対して、奇数フィールドのビデオ信
号の読み出し時においては、第１ラインではフィールド
メモリ５８の(240,1),・・・,(2,1),(1,1)のアドレスより
［ｂ240,2，・・・ｂ22，ａ12］の画素信号が読み出さ
れ、第２ラインではフィールドメモリ５８の(240,2),・・
・,(2,2),(1,2)のアドレスより［ｂ240,4，・・・，ｂ2
4，ｂ14］の画素信号が読み出され、以下の第３ライン
〜第２４０ラインにおいても同様である（図１１参
照）。また、偶数フィールドのビデオ信号の読み出し時
においては、第１ラインではフィールドメモリ５９の(2
40,1),・・・,(2,1),(1,1)のアドレスより［ａ240,1，・・
・ａ21，ａ11］の画素信号が読み出され、第２ラインで
はフィールドメモリ５９の(240,2),・・・,(2,2),(1,2)の
アドレスより［ａ240,3，・・・ａ23，ａ13］の画素信
号が読み出され、以下の第３ライン〜第２４０ラインに
おいても同様である（図１１参照）。

【００６７】なお、変換後の奇数フィールドと偶数フィ
ールドの画像の位置関係を変換前の位置関係と一致させ
るために、奇数フィールドの各ラインの画素信号の読み
出しタイミングは、偶数フィールドの各ラインの画素信
号の読み出しタイミングに対して０．５クロック期間だ
け遅延される（図１０Ｂ参照）。

【００６８】次に、第１〜第２４０ラインにおけるフィ
ールドメモリ５８，５９のアドレス制御について説明す
る。

【００６９】まず、図１４を使用して奇数フィールドの
ビデオ信号の書き込み時におけるフィールドメモリ５９
のアドレス制御について述べる。図１４Ａはビデオ信号
ＳＣＶ、同図Ｂは書き込みクロックＷＣＬＫを示してい
る。図１４Ｃに書き込みイネーブル信号ＷＥを示すよう
に、第７９クロックから第５５８クロックまでで２４０
クロック分の書き込みが行なわれる。

【００７０】この場合、ロー（列）アドレスｎ（図１４
Ｄに図示）は、第１〜第２４０ラインのそれぞれで１〜
２４０に変化するように制御される。一方、カラム
（行）アドレスは、各ラインの第７９〜第５５８クロッ
クでそれぞれ１〜２４０に変化（２クロック周期で変
化）するように制御される（図１４Ｅに図示）。

【００７１】次に、図１５を使用して偶数フィールドの
ビデオ信号の書き込み時におけるフィールドメモリ５８
のアドレス制御について述べる。図１５Ａはビデオ信号
ＳＣＶ、同図Ｂは書き込みクロックＷＣＬＫを示してい
る。図１５Ｃに書き込みイネーブル信号ＷＥを示すよう
に、第８０クロックから第５５９クロックまでで２４０
クロック分の書き込みが行なわれる。

【００７２】この場合、ロー（列）アドレスｎ（図１５
Ｄに図示）は、第１〜第２４０ラインのそれぞれで１〜
２４０に変化するように制御される。一方、カラム
（行）アドレスは、各ラインの第８０〜第５５９クロッ
クでそれぞれ１〜２４０に変化（２クロック周期で変
化）するように制御される（図１５Ｅに図示）。

【００７３】図１５Ｃに示される書き込みイネーブル信
号ＷＥは、上述した奇数フィールドにおける書き込みイ
ネーブル信号ＷＥ（図１４Ｃに図示）より１クロック分
だけ位相が遅れている。そのため、上述したように奇数
フィールドおよび偶数フィールドの各ラインの画素信号
のうち相互にオフセット関係にある画像信号がメモリ５
８，５９に書き込まれる。

【００７４】次に、図１６を使用して奇数フィールドの
ビデオ信号の読み出し時におけるフィールドメモリ５８
のアドレス制御について述べる。図１６Ａは複合同期信
号ＣＳＹＮＣ、同図Ｂは読み出しクロックＲＣＬＫであ
る。図１６Ｄにアウトプットイネーブル信号ＯＥを示す
ように、第１６４．５クロックから第４０３．５クロッ
クまでで２４０クロック分の読み出しが行なわれる。こ
の場合、カラムアドレスｍ（図１６Ｃに図示）は、第１
〜第２４０ラインのそれぞれで１〜２４０に変化するよ
うに制御される。一方、ローアドレスは、各ラインの第
１６４．５〜第４０３．５クロックのそれぞれで２４０
〜１に変化するように制御される（図１６Ｅに図示）。

【００７５】また、図１７を使用して偶数フィールドの
ビデオ信号の読み出し時におけるフィールドメモリ５９
のアドレス制御について述べる。図１７Ａは複合同期信
号ＣＳＹＮＣ、同図Ｂは読み出しクロックＲＣＬＫであ
る。図１７Ｄにアウトプットイネーブル信号ＯＥを示す
ように、第１６４クロックから第４０３クロックまでで
２４０クロック分の読み出しが行なわれる。この場合、
カラムアドレスｍ（図１７Ｃに図示）は、第１〜第２４
０ラインのそれぞれで１〜２４０に変化するように制御
される。一方、ローアドレスは、各ラインの第１６４〜
第４０３クロックのそれぞれで２４０〜１に変化するよ
うに制御される（図１７Ｅに図示）。

【００７６】図１７Ｄに示されるアウトプットイネーブ
ル信号ＯＥは、上述した奇数フィールドにおけるアウト
プットイネーブル信号ＯＥ（図１６Ｄに図示）より０．
５クロック分だけ位相が進んでいる。そのため、メモリ
５８，５９より読み出されて形成される変換後の奇数フ
ィールドおよび偶数フィールドのビデオ信号による画像
の位置関係が、変換前の奇数フィールドおよび偶数フィ
ールドの画像の位置関係と一致するようにされる（図１
０Ｂ参照）。

【００７７】図１２に戻って、上述したようにフィール
ドメモリ５８，５９の書き込み、読み出しが制御される
ことで、フィールドメモリ５８，５９からは交互に縦横
変換された輝度信号Ｙおよび色差信号Ｒ−Ｙ、Ｂ−Ｙが
出力される。

【００７８】切換スイッチ６０より出力される輝度信号
Ｙは、Ｄ／Ａ変換器６４でアナログ信号に変換された
後、加算器６５で複合同期信号ＣＳＹＮＣが付加されて
加算器６６に供給される。また、切換スイッチ６１より
出力される色差信号Ｒ−Ｙ，Ｂ−ＹはＤ／Ａ変換器６７
でアナログ信号に変換された後、色変調器６８に供給さ
れて周知の直角２相変調が行なわれ、色信号Ｃが形成さ
れる。

【００７９】色変調器６８より出力される色信号Ｃは、
加算器６６に供給されて輝度信号Ｙと加算され、カラー
ビデオ信号が形成される。このカラービデオ信号はマス
キング回路６９に供給され、有効画面１００でフィール
ドメモリ５８，５９より信号が読み出されない期間（図
１１の斜線領域参照）は、信号レベルがペデスタルレベ
ルとなるようにマスキング処理される。この場合、コン
トローラ６３よりマスキング回路６９に、読み出し期間
とブランキング期間以外はハイレベルとなるマスク信号
ＳＭＳＫ（図１６Ｇ，図１７Ｇに図示）が供給され、マ
スク信号ＳＭＳＫがハイレベルとなる期間では信号レベ
ルがペデスタルレベルとされる。なお、図１６Ｆ，図１
７Ｆはフィールドメモリ５８，５９の読み出し信号を示
している。

【００８０】以上の動作によって、マスキング回路６９
からは、図８に示すように、ビデオ信号のない部分では
マスキング処理されると共に、画像の縦横が変換された
カラービデオ信号ＳＣＶ′が出力され、出力端子７０に
導出される（図１３Ｊ参照）。

【００８１】なお、上述せずもコントローラ６３にはコ
ントローラ２７（図２に図示）より制御信号ＳＩが供給
されて、上述したような縦横変換動作が制御される。す
なわち、変換設定スイッチ３３（図２に図示）がオンと
されるときのみ上述した変換動作が行なわれ、出力端子
７０にカラービデオ信号ＳＣＶ′が導出される。

【００８２】このように本例によれば、変換設定スイッ
チ３３をオンとすることで、縦横変換回路３２が変換動
作をすると共に、切換スイッチ３１がｂ側に接続される
ため、出力端子２９には画像の縦横が変換されたカラー
ビデオ信号ＳＣＶ′が導出される。そのため、縦長で撮
像しても、テレビモニタに表示される画像は横向きとな
ることはなく、良好な画像を得ることができる（図８Ｂ
参照）。

【００８３】また、本例によれば、奇数フィールドおよ
び偶数フィールドの各ラインの画素信号のうち相互にオ
フセット関係にある画像信号がメモリ５８，５９に書き
込まれると共に、メモリ５８，５９からの奇数フィール
ドおよび偶数フィールドの各ラインの画素信号の読み出
しタイミングが０．５クロック期間だけずらされるた
め、変換後の奇数フィールドおよび偶数フィールドのビ
デオ信号による画像の位置関係は変換前の位置関係と一
致し（図１０Ａ，Ｂ参照）、縦横変換による奇数フィー
ルドと偶数フィールドの画像ずれを回避できる。

【００８４】なお、上述した縦横変換回路３２における
書き込み、読み出しのタイミングおよびクロック速度は
一例であり、これに限定されるものではない。また、書
き込み時には、有効画面１００の水平方向を４８０クロ
ック分に分割したものであるが、これに限定されるもの
ではなく、例えば２４０の整数倍とすればメモリ５８，
５９への書き込み時に整数分の１に間引く処理で済み、
処理が容易となる。

【００８５】また、本例においては、書き込みイネーブ
ル信号ＷＥの周波数をクロックＷＣＬＫの周波数の１／
２として書き込み時に画素信号を間引くようにしたもの
であるが、書き込み時には各ラインの全ての画素信号を
書き込み、読み出し時に間引くようにしてもよい。その
場合、読み出し時に奇数フィールドおよび偶数フィール
ドの各ラインの画素信号のうち相互にオフセット関係に
ある画素信号が選択的に読み出されて変換後のビデオ信
号が形成されることになる。

【００８６】また、上述実施例においては、縦横変換回
路をビデオカメラ部の出力側に付加したものであるが、
例えばＶＴＲの再生出力側に付加して使用することもで
きる。これにより、縦長で撮像したビデオ信号の再生時
に縦横変換してテレビモニタに表示することができる。

【００８７】

【発明の効果】この発明によれば、メモリより読み出さ
れるビデオ信号は、画像の縦横が変換されたものとなる
ため、例えばビデオカメラの出力側に付加することによ
り、縦長で撮像してもテレビモニタの表示画像が横向き
となることを回避できる。また、奇数フィールドおよび
偶数フィールドの各ラインの画素信号のうち相互にオフ
セット関係にある画素信号を使用して変換後のビデオ信
号を形成するが、このオフセット関係を縦横変換後の奇
数フィールドおよび偶数フィールドのライン関係に対応
させることができ、縦横変換後の奇数フィールドおよび
偶数フィールドの画像にずれが生じるのを回避できる。

【図面の簡単な説明】

【図１】実施例の外観を示す斜視図である。

【図２】ビデオカメラ部の構成を示す図である。

【図３】撮像素子のカラーコーディング模式図である。

【図４】撮像素子の水平出力レジスタの出力を示す図で
ある。

【図５】色信号処理の説明のための図である。

【図６】色信号処理の説明のための図である。

【図７】ズームドライバの構成を示す図である。

【図８】縦横変換の例を示す図である。

【図９】縦横変換処理（書き込み）の説明のための図で
ある。

【図１０】縦横変換処理の説明のための図である。

【図１１】縦横変換処理（読み出し）の説明のための図
である。

【図１２】縦横変換回路の具体構成を示す図である。

【図１３】垂直方向のタイミングチャートを示す図であ
る。

【図１４】水平方向のタイミングチャート（奇数フィー
ルドの書き込み）を示す図である。

【図１５】水平方向のタイミングチャート（偶数フィー
ルドの書き込み）を示す図である。

【図１６】水平方向のタイミングチャート（奇数フィー
ルドの読み出し）を示す図である。

【図１７】水平方向のタイミングチャート（偶数フィー
ルドの読み出し）を示す図である。

【図１８】横長での撮像を説明するための図である。

【図１９】縦長での撮像を説明するための図である。

【符号の説明】

１キャビネット２，３撮像レンズ６録画釦７シャッター釦１２ＣＣＤ固体撮像素子１４タイミング発生器１６同期発生器２７コントローラ２８エンコーダ２９，７０出力端子３０電子ビューファインダ３１，５４，５７，６０，６１切換スイッチ３２縦横変換回路３３変換設定スイッチ５２輝度信号／色信号分離回路５８，５９フィールドメモリ６２同期検出回路６３コントローラ６５，６６加算器６９マスキング回路

Claims

【特許請求の範囲】

【請求項１】奇数フィールドおよび偶数フィールドの
ビデオ信号を記憶するメモリと、上記メモリに対する書き込み読み出しの方向を制御して
画像の縦横を変換する制御手段とを備え、上記奇数フィールドおよび偶数フィールドの各ラインの
画素信号のうち相互にオフセット関係にあるデータを使
用して変換後のビデオ信号を形成することを特徴とする
縦横変換回路。