JPH05276421A

JPH05276421A - 縦横変換回路

Info

Publication number: JPH05276421A
Application number: JP4066357A
Authority: JP
Inventors: Haruo Saito; 治男斉藤
Original assignee: Aiwa Co Ltd
Current assignee: Sony Group Corp
Priority date: 1992-03-24
Filing date: 1992-03-24
Publication date: 1993-10-22

Abstract

(57)【要約】【目的】ビデオカメラで縦長で撮像してもテレビモニタ
の表示画像が横向きとならないようにする。縦横変換画
像の解像度をよくし、また縦横変換しても画像にずれを
生じないようにする。【構成】ビデオ信号をフレームメモリ部５８，５９にフ
レーム毎に交互に書き込む。メモリ部の読み出しアドレ
スを制御して画像の縦横変換をする。奇数、偶数フィー
ルドの画素信号を使用して変換後のビデオ信号の各ライ
ンを形成する。ビデオカメラの出力側に付加すること
で、縦長で撮像してもテレビモニタの表示画像は横向き
とならない。奇数、偶数フィールドの画素信号を使用す
るので、変換後のビデオ信号の各ラインの画素信号の数
を増して解像度のよい変換画像を得ることができ、また
各フィールドの書き込みや読み出しのタイミングを複雑
に制御しなくても変換後の画像のずれを回避できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像の縦横を変換す
る回路に関する。

【０００２】

【従来の技術】ビデオカメラを使用することにより、動
画の他に静止画の撮像も可能である。しかし、ビデオカ
メラの解像度はフォトカメラ（フィルムカメラ）の解像
度に比較して低く、ビデオカメラと共にフォトカメラの
使用を希望することも多い。例えば、ビデオカメラにフ
ォトカメラを固定し、ビデオカメラで動画を撮像しなが
ら、フォトカメラによって写真撮影をすることが考えら
れる。

【０００３】

【発明が解決しようとする課題】このようにビデオカメ
ラにフォトカメラを固定して使用する際、横長で写真を
撮るときは（図２４Ｃ）、ビューファインダに表示され
る画像は横長となり（同図Ａ）、ビデオカメラからのテ
レビ信号が供給されるテレビモニタに表示される画像も
横長となる（同図Ｂ）。

【０００４】一方、縦長で写真を撮るときは（図２５
Ｃ）、ビューファインダに表示される画像は縦長となる
が（同図Ａ）、テレビモニタに表示される画像は横向き
となって（同図Ｂ）、非常に見苦しいものとなる。

【０００５】そこで、この発明では、ビデオカメラで縦
長で撮像しても、テレビモニタに表示される画像が横向
きとなるのを回避することを目的とする。また、この発
明では、縦横変換しても奇数フィールドおよび偶数フィ
ールドの画像にずれを生じないようにすることを目的と
する。さらに、この発明では解像度のよい変換画像を得
ることを目的とする。

【０００６】

【課題を解決するための手段】この発明は、奇数フィー
ルドおよび偶数フィールドのビデオ信号を記憶するメモ
リと、このメモリに対する書き込み読み出しの方向を制
御して画像の縦横を変換する制御手段とを備え、１フレ
ームを構成する奇数フィールドおよび偶数フィールドの
画素信号を使用して変換後の奇数フィールドおよび偶数
フィールドのビデオ信号を形成するものである。

【０００７】

【作用】メモリ５８，５９より読み出されるビデオ信号
は、画像の縦横が変換されたものとなる。そのため、例
えばビデオカメラの出力側に付加することにより、縦長
で撮像してもテレビモニタの表示画像が横向きとなるこ
とはない。

【０００８】また、１フレームを構成する奇数フィール
ドおよび偶数フィールドの画素信号を使用して変換後の
奇数フィールドおよび偶数フィールドのビデオ信号を形
成するので、奇数フィールドおよび偶数フィールドの画
素信号の双方を使用することで変換後のビデオ信号の各
ラインの画素信号の数を倍増でき、解像度のよい変換画
像を得ることが可能となる。

【０００９】さらに、１フレームを構成する奇数フィー
ルドおよび偶数フィールドの画素信号を使用して変換後
の奇数フィールドおよび偶数フィールドの画素信号を形
成するので、各フィールドの書き込みや読み出しのタイ
ミングを複雑に制御しなくても、変換後の画像にずれが
生じることはない。

【００１０】

【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。本例は、ビデオカメラとフォト
カメラとを一体的に形成したものである。

【００１１】図１は全体構成を示す斜視図である。同図
において、１はキャビネットである。図示せずも、キャ
ビネット１内には、撮像素子、信号処理回路等からなる
ビデオカメラ部と、フィルム装填機構、フィルム駆動機
構等からなるフォトカメラ部とが内蔵される。

【００１２】２はビデオカメラ部の撮像レンズであり、
３はフォトカメラ部の撮像レンズである。つまり、ビデ
オカメラ部とフォトカメラ部の光学系は別個に構成され
る。撮像レンズ２として、焦点距離ｆが７ｍｍ〜４２ｍ
ｍの６倍ズームレンズが使用される。一方、撮像レンズ
３として、焦点距離ｆが５５ｍｍの固定焦点レンズが使
用される。

【００１３】また、本例ではキャビネット１内には、小
型ＣＲＴよりなる電子ビューファインダが設けられ、Ｃ
ＲＴには撮像レンズ２を介してビデオカメラ部で撮像さ
れる画面が表示される。４はアイカップである。なお、
撮像レンズ３を介してフォトカメラ部で撮像される画面
を直接確認するファインダーは設けられていない。

【００１４】また、５Ｔ，５Ｗは、それぞれＴＥＬＥ方
向、ＷＩＤＥ方向にズーム操作をするズーム操作釦であ
る。６はビデオカメラ部より出力されるビデオ信号のＶ
ＴＲへの録画操作をする録画釦、７はフォトカメラ部の
シャッター釦である。さらに、８はフィルム巻戻し操作
釦である。

【００１５】図２は、ビデオカメラ部の構成を示すもの
である。被写体からの像光は撮像レンズ２およびアイリ
ス１１を介して補色市松方式の色フィルタを有する単板
式のＣＣＤ固体撮像素子１２に供給される。

【００１６】撮像レンズ２のズーム倍率の調整はズーム
ドライバ４１によって行なわれる。図７は、ズームドラ
イバ４１の具体構成を示すものである。同図において、
４１１は撮像レンズ２を構成するレンズであり、ズーム
倍率を調整するためのものである。このレンズ４１１の
位置を回転駆動でもって前後に移動させることにより、
ズーム倍率が調整される。例えば、Ｔ側に回転させるこ
とでＴＥＬＥ方向に調整され、一方Ｗ側に回転させるこ
とでＷＩＤＥ方向に調整される。

【００１７】このレンズ４１１の回転駆動はＤＣモータ
４１２によって行なわれる。このモータ４１２の一端お
よび他端は、それぞれズームドライバ部４１３の出力端
子ｑ１，ｑ２に接続される。ズームドライバ部４１３の
入力端子ｐ１，ｐ２は、それぞれズーム操作スイッチ４
２のＴ側、Ｗ側の固定端子に接続される。

【００１８】この場合、端子ｐ１にハイレベル「Ｈ」の
信号が供給されるときは、端子ｑ１から端子ｑ２の方向
でもってモータ４１２に電流が流れ（実線図示）、レン
ズ４１１はＴ方向に回転駆動される。逆に、端子ｐ２に
ハイレベル「Ｈ」の信号が供給されるときは、端子ｑ２
から端子ｑ１の方向でもってモータ４１２に電流が流れ
（破線図示）、レンズ４１１はＷ方向に回転駆動され
る。なお、端子ｐ１，ｐ２のいずれにもハイレベル
「Ｈ」の信号が供給されないときは、モータ４１２に電
流が流れることがなく、レンズ４１１はいずれの方向に
も回転駆動されず、その位置が保持される。

【００１９】ズーム操作スイッチ４２の可動端子は電源
端子に接続される。上述したキャビネットの操作釦５
Ｔ，５Ｗを押圧するとき、ズーム操作スイッチ４２はそ
れぞれＴ側、Ｗ側に接続される。ズーム操作スイッチ４
２がＴ側、Ｗ側に接続されるとき、それぞれズームドラ
イバ部４１３の端子ｐ１，ｐ２にハイレベル「Ｈ」の信
号が供給され、ＴＥＬＥ方向、ＷＩＤＥ方向にズーム調
整が行なわれる。

【００２０】図３は、撮像素子１２のカラーコーディン
グ模式図である。同図に示すように、フィールド読み出
しが行なわれる。ＡフィールドではＡ１，Ａ２のような
ペアで電荷が混合され、ＢフィールドではＢ１，Ｂ２の
ようなペアで電荷が混合される。そして、水平シフトレ
ジスタＨｒｅｇより、ＡフィールドではＡ１，Ａ２，・
・・の順に、ＢフィールドではＢ１，Ｂ２，・・・の順
に電荷が出力される。

【００２１】ここで、電荷の順番ａ，ｂ，・・・は、図
４に示すように、Ａ１ラインにおいては、（Ｃｙ＋
Ｇ），（Ｙｅ＋Ｍｇ），・・・となり、Ａ２ラインにお
いては、（Ｃｙ＋Ｍｇ），（Ｙｅ＋Ｇ），・・・とな
り、Ｂ１ラインにおいては、（Ｇ＋Ｃｙ），（Ｍｇ＋Ｙ
ｅ），・・・となり、Ｂ２ラインにおいては、（Ｍｇ＋
Ｃｙ），（Ｇ＋Ｙｅ），・・・となる。

【００２２】撮像素子１２の出力信号は信号分離用のＣ
ＤＳ回路（相関二重サンプリング回路）１３に供給され
る。このＣＤＳ回路１３を使用することにより、周知の
ようにリセット雑音を低減することができる。

【００２３】撮像素子１２およびＣＤＳ回路１３で必要
なタイミングパルスは、タイミング発生器１４より供給
される。タイミング発生器１４には、発振器１５より８
ｆsc（ｆscは色副搬送波周波数）の基準クロックＣＫ０
が供給されると共に、同期発生器１６より水平、垂直の
同期信号ＨＤ，ＶＤが供給される。一方、同期発生器１
６にはタイミング発生器１４より４ｆscのクロックＣＫ
１が供給される。

【００２４】ＣＤＳ回路１３より出力される撮像信号は
レベル検出回路１７に供給され、この検出回路１７の出
力信号がアイリスドライバ１８に供給される。そして、
アイリスドライバ１８でアイリス１１の絞りが自動的に
制御される。

【００２５】ここで、ＣＤＳ回路１３より出力される撮
像信号より輝度信号Ｙとクロマ信号（色差信号）を得る
ための処理について説明する。

【００２６】輝度信号Ｙに関しては、隣どうしの信号を
加算処理して求められる。図４において、ａ＋ｂ，ｂ＋
ｃ，ｃ＋ｄ，ｄ＋ｅ，・・・の加算信号が順に形成され
る。

【００２７】例えば、Ａ１ラインでは、次式のように近
似される。ここで、Ｃｙ＝Ｂ＋Ｇ，Ｙｅ＝Ｒ＋Ｇ，Ｍｇ
＝Ｂ＋Ｒである。

【００２８】Ｙ＝｛（Ｃｙ＋Ｇ）＋（Ｙｅ＋Ｍｇ））｝×１／２＝（２Ｂ＋３Ｇ＋２Ｒ）×１／２また、Ａ２ラインでは、次式のように近似される。

【００２９】Ｙ＝｛（Ｃｙ＋Ｍｇ）＋（Ｙｅ＋Ｇ））｝×１／２＝（２Ｂ＋３Ｇ＋２Ｒ）×１／２Ａフィールドのその他のライン、Ｂフィールドのライン
についても同様に近似される。

【００３０】クロマ信号に関しては、隣どうしの信号を
減算処理して求められる。

【００３１】例えば、Ａ１ラインでは、次式のように近
似される。

【００３２】Ｒ−Ｙ＝（Ｙｅ＋Ｍｇ）−（Ｃｙ＋Ｇ）＝（２Ｒ−Ｇ）また、Ａ２ラインでは、次式のように近似される。

【００３３】 −（Ｂ−Ｙ）＝（Ｙｅ＋Ｇ）−（Ｃｙ−Ｍｇ）＝−（２Ｂ−Ｇ）Ａフィールドのその他のライン、Ｂフィールドのライン
についても、同様にして赤色差信号Ｒ−Ｙおよび青色差
信号−（Ｂ−Ｙ）が線順次に交互に得られる。

【００３４】図２に戻って、ＣＤＳ回路１３より出力さ
れる撮像信号は、ＡＧＣ回路１９を介して輝度処理部を
構成するローパスフィルタ２０に供給される。ローパス
フィルタ２０では、隣どうしの信号の加算処理（平均
化）が行なわれる。そのため、このローパスフィルタ２
０からは、輝度信号Ｙが出力される。

【００３５】また、ＡＧＣ回路１９より出力される撮像
信号は、クロマ処理部を構成するサンプルホールド回路
２１，２２に供給される。サンプルホールド回路２１，
２２には、タイミング発生器１４よりサンプリングパル
スＳＨＰ１，ＳＨＰ２（図５、図６のＥ，Ｆに図示）が
供給される。なお、図５ＡはＡ１ラインの信号、図６Ａ
はＡ２ラインの信号を示している。

【００３６】サンプルホールド回路２１からは、（Ｃｙ
＋Ｇ）または（Ｃｙ＋Ｍｇ）の連続した信号Ｓ１が出力
されて減算器２３に供給される（図５Ｂ，図６Ｂに図
示）。サンプルホールド回路２２からは、（Ｙｅ＋Ｍ
ｇ）または（Ｙｅ＋Ｇ）の連続した信号Ｓ２が出力され
て減算器２３に供給される（図５Ｃ，図６Ｃに図示）。

【００３７】減算器２３では信号Ｓ２より信号Ｓ１が減
算される。そのため、この減算器２３からは、それぞれ
赤色差信号Ｒ−Ｙ，青色差信号−（Ｂ−Ｙ）が線順次に
交互に出力される（図５Ｄ，図６Ｄに図示）。

【００３８】減算器２３より出力される色差信号は、直
接切換スイッチ２４のｂ側の固定端子および切換スイッ
チ２５のａ側の固定端子に供給されると共に、１水平期
間の遅延時間を有する遅延回路２６を介して切換スイッ
チ２４のａ側の固定端子および切換スイッチ２５のｂ側
の固定端子に供給される。

【００３９】切換スイッチ２４，２５の切り換えは、コ
ントローラ２７によって制御される。すなわち、減算器
２３より赤色差信号Ｒ−Ｙが出力される１水平期間はｂ
側に接続され、一方青色差信号−（Ｂ−Ｙ）が出力され
る１水平期間はａ側に接続される。なお、コントローラ
２７には、同期発生器１６より同期信号ＨＤ，ＶＤが基
準同期信号として供給されると共に、タイミング発生器
１４よりクロックＣＫ１が供給される。

【００４０】上述のように切換スイッチ２４，２５は切
り換えられるため、切換スイッチ２４からは各水平期間
で赤色差信号Ｒ−Ｙが出力され、切換スイッチ２５から
は各水平期間で青色差信号−（Ｂ−Ｙ）が出力される。

【００４１】ローパスフィルタ２０より出力される輝度
信号Ｙと、切換スイッチ２４，２５より出力される色差
信号（Ｒ−Ｙ），−（Ｂ−Ｙ）はエンコーダ２８に供給
される。このエンコーダ２８には同期発生器１６より複
合同期信号ＳＹＮＣ、ブランキング信号ＢＬＫ、バース
トフラグ信号ＢＦおよび色副搬送波信号ＳＣが供給され
る。

【００４２】エンコーダ２８では、周知のように輝度信
号Ｙに関しては同期信号ＳＹＮＣが付加され、色差信号
に関しては直角２相変調されて搬送色信号Ｃが形成され
ると共に、カラーバースト信号が付加される。そして、
これら輝度信号Ｙと搬送色信号Ｃとが加算されて、例え
ばＮＴＳＣ方式のカラービデオ信号ＳＣＶが形成され
る。

【００４３】エンコーダ２８より出力されるカラービデ
オ信号ＳＣＶは、直接切換スイッチ３１のａ側の固定端
子に供給されると共に、縦横変換回路３２を介して切換
スイッチ３１のｂ側の固定端子に供給される。そして、
切換スイッチ３１の出力信号が出力端子２９に導出され
る。

【００４４】切換スイッチ３１および縦横変換回路３２
にはコントローラ２７より制御信号ＳＩが供給され、切
換スイッチ３１の切り換えおよび縦横変換回路３２の動
作が制御される。すなわち、コントローラ２７に接続さ
れる変換設定スイッチ３３がオフのとき、切換スイッチ
３１はａ側に接続されると共に、縦横変換回路３２は非
動作状態となる。一方、設定スイッチ３３がオンのと
き、切換スイッチ３１はｂ側に接続されると共に、縦横
変換回路３２は動作状態となる。

【００４５】そのため、出力端子２９には、設定スイッ
チ３３がオフのときはエンコーダ２８からのカラービデ
オ信号ＳＣＶがそのまま導出され、一方、設定スイッチ
３３がオンのときは縦横変換回路３２からの画像の縦横
が変換されたカラービデオ信号ＳＣＶ′が導出される。

【００４６】また、エンコーダ２８からは白黒ビデオ信
号ＳＶ（同期信号ＳＹＮＣが付加された輝度信号Ｙ）が
出力され、この白黒ビデオ信号ＳＶは電子ビューファイ
ンダ３０に供給され、小型ＣＲＴに撮像画面が表示され
る。

【００４７】次に、縦横変換回路３２の詳細を説明す
る。この変換回路３２では、図８Ａに示すような画像
が、同図Ｂに示すような画像に変換される。この場合、
変換後の画像は、変換前の画像の全てを含んだものとさ
れる。

【００４８】このような変換をするために、以下のよう
な処理が行なわれる。

【００４９】図９に示すように、有効画面１００が水平
方向に４８０クロック分、垂直方向に２４０ライン／フ
ィールドに分割される。つまり、奇数フィールドのビデ
オ信号より有効画面１００を構成するａ11，ａ12，・・
・，ａnm，・・・，ａ240,480の４８０×２４０の画素
信号が順次サンプリングされると共に、偶数フィールド
のビデオ信号より有効画面１００を構成するｂ11，ｂ1
2，・・・，ｂnm，・・・，ｂ240,480の４８０×２４０
の画素信号が順次サンプリングされる。

【００５０】そして、奇数フィールドではａ11〜ａ240,
480の画素信号がメモリに書き込まれ、偶数フィールド
ではｂ11〜ｂ240,480の画像信号がメモリに書き込まれ
る。

【００５１】なお、有効画面比が８３．３％とすると、
１水平期間における書き込みクロックＷＣＬＫは、４８
０／０．８３３≒５７６個となる。図９において、Ｔは
クロック周期である。

【００５２】縦横変換をするには、有効画面１００の垂
直方向が２４０ライン／フィールドフレームであるの
で、水平方向の４８０クロック分から奇数フィールドお
よび偶数フィールドのそれぞれ２４０ラインが形成され
る。ここで、図１０Ａに示すように画面上で縦横の長さ
が等しくなる６クロック分×４ライン／フィールドの正
方形ブロックを考える。

【００５３】縦横変換に際して、偶数フィールドのビデ
オ信号の出力時においては第１、第３および第５のクロ
ックに対応する奇数、偶数フィールドの第１〜第４ライ
ンの画素信号［ａ41，ｂ41，・・・，ａ11，ｂ11］、
［ａ43，ｂ43，・・・，ａ13，ｂ13］および［ａ45，ｂ
45，・・・，ａ15，ｂ15］が読み出されて、それぞれ第
１、第２および第３ラインの信号とされると共に、奇数
フィールドのビデオ信号の出力時においては第２、第４
および第６のクロックに対応する奇数、偶数フィールド
の第１〜第４ラインの画素信号［ａ42，ｂ42，・・・，
ａ12，ｂ12］、［ａ44，ｂ44，・・・，ａ14，ｂ14］お
よび［ａ46，ｂ46，・・・，ａ16，ｂ16］が読み出され
て、それぞれ第１、第２および第３ラインの信号とされ
る。これにより８クロック分×３ライン／フィールドの
正方形ブロックが形成される（図１０Ｂに図示）。

【００５４】ここで、３ライン／フィールドに対応する
水平方向の時間は６Ｔ×３／４＝９Ｔ／２であるので、
正方形ブロックを構成するためには、読み出しクロック
ＲＣＬＫの周期は９Ｔ／８とされる。この周期は２画素
分の周期（９Ｔ／１６×２）に相当するものとなる。

【００５５】有効画面１００は、６クロック分×４ライ
ン／フィールドの正方形ブロック（図１０Ａに図示）が
８０×６０個で構成されるが、各ブロックに対して上述
したように４クロック分×３ライン／フィールドの正方
形ブロック（図１０Ｂに図示）に変換処理され、縦横変
換画像が形成される（図１１に図示）。

【００５６】読み出しクロックＲＣＬＫの周期が９Ｔ／
８であるので、変換後の有効画面１００の水平方向のク
ロック数は４８０Ｔ／（９Ｔ／８）≒４２７個となる。
そして、１水平期間におけるクロック数は、５７６Ｔ／
（９Ｔ／８）＝５１２個となる。

【００５７】図１２は、縦横変換回路３２の具体構成を
示す図である。

【００５８】同図において、入力端子５１に供給される
ビデオ信号ＳＣＶ（図１３Ａ、図１４Ａに図示）は輝度
信号／色信号の分離回路５２に供給される。分離回路５
２で分離される輝度信号Ｙは、Ａ／Ｄ変換器５３でディ
ジタル信号に変換された後、切換スイッチ５４の可動端
子に供給される。図示せずも、Ａ／Ｄ変換器５３には書
き込みクロック（１水平期間で５７６クロック）ＷＣＬ
Ｋが供給され、このクロックＷＣＬＫによって輝度信号
Ｙのサンプリングが行なわれる。

【００５９】また、分離回路５２で分離される色信号Ｃ
は色復調器５５に供給されて復調され、赤色差信号Ｒ−
Ｙおよび青色差信号Ｂ−Ｙが取り出される。これら色差
信号Ｒ−Ｙ、Ｂ−ＹはＡ／Ｄ変換器５６でディジタル信
号に変換された後、切換スイッチ５７の可動端子に供給
される。図示せずも、Ａ／Ｄ変換器５６には書き込みク
ロックＷＣＬＫが供給され、このクロックＷＣＬＫによ
って色差信号Ｒ−ＹおよびＢ−Ｙのサンプリングが交互
に行なわれる。

【００６０】切換スイッチ５４，５７のａ側の固定端子
に得られる信号はフレームメモリ部（Ｍ１）５８に書き
込み信号として供給されると共に、そのｂ側の固定端子
に得られる信号はフレームメモリ部（Ｍ２）５９に書き
込み信号として供給される。

【００６１】また、フレームメモリ部５８より出力され
る輝度信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞれ
切換スイッチ６０，６１のｂ側の固定端子に供給される
と共に、フレームメモリ部５９より出力される輝度信号
Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞれ切換スイッ
チ６０，６１のａ側の固定端子に供給される。

【００６２】また、入力端子５１に供給されるビデオ信
号ＳＣＶは、同期検出回路６２に供給される。同期検出
回路６２より出力される複合同期信号ＣＳＹＮＣ（図１
３Ｂ、図１４Ｂに図示）、垂直同期信号ＶＤ（図１３
Ｃ、図１４Ｃに図示）および水平同期信号ＨＤ（図１３
Ｄ、図１４Ｄに図示）は、コントローラ６３に供給され
る。

【００６３】コントローラ６３によって上述した切換ス
イッチ５４，５７，６０，６１の切り換えが制御され
る。すなわち、切換スイッチ５４，５７，６０，６１に
はコントローラ６３より切換制御信号ＳＷ（図１３Ｅ、
図１４Ｅに図示）が供給され、交互に連続する第１およ
び第２のフレームのそれぞれでｂ側およびａ側に接続さ
れる。

【００６４】また、コントローラ６３によってフレーム
メモリ部５８，５９の書き込み、読み出しが制御され
る。

【００６５】本例において、フレームメモリ部５８，５
９は、それぞれ図１５に示すように構成される。図にお
いて、輝度信号Ｙは切換スイッチ８１の可動端子に供給
される。この切換スイッチ８１のｃ側の固定端子に得ら
れる輝度信号Ｙはフィールドメモリ８３に書き込み信号
として供給され、そのｄ側の固定端子に得られる輝度信
号Ｙはフィールドメモリ８４に供給される。

【００６６】また、色差信号Ｒ−Ｙ，Ｂ−Ｙは切換スイ
ッチ８２の可動端子に供給される。この切換スイッチ８
２のｃ側の固定端子に得られる色差信号Ｒ−Ｙ，Ｂ−Ｙ
はフィールドメモリ８３に書き込み信号として供給さ
れ、そのｄ側の固定端子に得られる色差信号Ｒ−Ｙ，Ｂ
−Ｙはフィールドメモリ８４に書き込み信号として供給
される。フィールドメモリ８３，８４は、それぞれ輝度
信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙを１フィールド分
だけ書き込むことができる記憶容量を持っている。

【００６７】フィールドメモリ８３より読み出される輝
度信号Ｙは切換スイッチ８５のｅ側の固定端子に供給さ
れ、色差信号Ｒ−Ｙ，Ｂ−Ｙは切換スイッチ８６のｅ側
の固定端子に供給される。フィールドメモリ８４より読
み出される輝度信号Ｙは切換スイッチ８５のｆ側の固定
端子に供給され、色差信号Ｒ−Ｙ，Ｂ−Ｙは切換スイッ
チ８６のｆ側の固定端子に供給される。

【００６８】また、コントローラ６３より書き込み時に
出力される書き込みイネーブル信号ＷＥ（図１７Ｃに図
示）は、切換スイッチ８７の可動端子に供給される。こ
の切換スイッチ８７のｃ側の固定端子に得られる書き込
みイネーブル信号ＷＥはフィールドメモリ８３に供給さ
れ、そのｄ側の固定端子に得られる書き込みイネーブル
信号ＷＥはフィールドメモリ８４に供給される。

【００６９】また、切換スイッチ８１，８２，８７の切
り換えは、コントローラ６３より出力される切換制御信
号ＳＷ１（図１３Ｊ、図１４Ｊに図示）によって制御さ
れる。すなわち、これら切換スイッチ８１，８２，８７
は、奇数フィールドではｃ側に接続され、偶数フィール
ドではｄ側に接続される。

【００７０】そのため、奇数フィールドでは、フィール
ドメモリ８３に輝度信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−
Ｙと共に、書き込みイネーブル信号ＷＥが供給される。
一方、偶数フィールドでは、フィールドメモリ８4に輝
度信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙと共に、書き込
みイネーブル信号ＷＥが供給される。つまり、書き込み
時には、フィールドメモリ８３に奇数フィールドの画素
信号［ａ11〜ａ240,480］が書き込まれ、フィールドメ
モリ８４に偶数フィールドの画素信号［ｂ11〜ｂ240,48
0］が書き込まれる（図９参照）。なお、図１６は、図
１０Ａに示す正方形ブロックに対応させて、フィールド
メモリ８３，８４に書き込まれる画素信号を示したもの
である。

【００７１】図１５に戻って、フィールドメモリ８３，
８４には、コントローラ６３より、書き込み時には書き
込み番地を指定するローアドレスおよびカラムアドレス
が供給され、一方読み出し時には読み出し番地を指定す
るローアドレスおよびカラムアドレスが供給される。

【００７２】また、フィールドメモリ８３，８４には、
読み出し時にコントローラ６３より出力されるアウトプ
ットイネーブル信号ＯＥ（図１８Ｄに図示）が供給され
る。アウトプットイネーブル信号ＯＥは、読み出しクロ
ックＲＣＬＫに同期して２４０クロック分だけ供給され
る。

【００７３】切換スイッチ８５，８６の切り換えは、コ
ントローラ６３より出力される切換制御信号ＳＷ２（図
１８Ｆに図示）によって制御される。すなわち、切換ス
イッチ８５，８６はアウトプットイネーブル信号ＯＥの
出力期間に対応して切り換えられ、読み出しクロックＲ
ＣＬＫの前半期間（９Ｔ／１６）ではｅ側に接続され、
その後半期間（９Ｔ／１６）ではｆ側に接続される。

【００７４】そのため、読み出し時には、切換スイッチ
８５からはフィールドメモリ８３，８４の双方より読み
出しクロックＲＣＬＫ（９Ｔ／８の周期）に同期して読
み出される輝度信号Ｙが９Ｔ／１６の周期をもって交互
に出力され、一方切換スイッチ８６からはフィールドメ
モリ８３，８４の双方より読み出しクロックＲＣＬＫに
同期して読み出される色差信号Ｒ−Ｙ，Ｂ−Ｙが９Ｔ／
１６の周期をもって交互に出力される。

【００７５】図１２に戻って、第１のフレームでは、切
換スイッチ５４，５７，６０，６１がｂ側に接続される
ので、フレームメモリ部５８にアウトプットイネーブル
信号ＯＥが供給されて読み出し状態とされ、一方フレー
ムメモリ部５９に書き込みイネーブル信号ＷＥが供給さ
れて書き込み状態とされる。

【００７６】フレームメモリ部５８に関しては、書き込
みは行なわれず（図１３Ｆに図示）、奇数フィールドの
第１９Ｈから第２５８Ｈでフィールドメモリ８３，８４
の双方より奇数フィールドのビデオ信号を構成する２４
０ライン分の画素信号の読み出しが行なわれ、さらに偶
数フィールドの第２８１Ｈから第５２０Ｈでフィールド
メモリ８３，８４の双方より偶数フィールドのビデオ信
号を構成する２４０ライン分の画素信号の読み出しが行
なわれる（同図Ｇに図示）。

【００７７】この場合、奇数フィールドを構成するビデ
オ信号の読み出し時においては、第１ラインではフィー
ルドメモリ８３，８４の(240,2)〜(1,2)のアドレスより
［ａ240,2〜ａ12］，［ｂ240,2〜ｂ12］の画素信号が並
行して読み出され、第２ラインではフィールドメモリ８
３，８４の(240,4)〜(1,4)のアドレスより［ａ240,4〜
ａ14］，［ｂ240,4〜ｂ14］の画素信号が読み出され、
以下の第３ライン〜第２４０ラインにおいても同様であ
る（図１１参照）。また、偶数フィールドのビデオ信号
の読み出し時においては、第１ラインではフィールドメ
モリ８３，８４の(240,1)〜(1,1)のアドレスより［ａ24
0,1〜ａ11］，［ｂ240,1〜ｂ11］の画素信号が並行して
読み出され、第２ラインではフィールドメモリ８３，８
４の(240,3)〜(1,3)のアドレスより［ａ240,3〜ａ1
3］，［ｂ240,3〜ｂ13］の画素信号が読み出され、以下
の第３ライン〜第２４０ラインにおいても同様である
（図１１参照）。

【００７８】一方、フレームメモリ部５９に関しては、
読み出しは行なわれず（図１３Ｉに図示）、奇数フィー
ルドの第１９Ｈから第２５８Ｈでフィールドメモリ８３
に奇数フィールドの２４０ライン分の画素信号の書き込
みが行なわれ、さらに偶数フィールドの第２８１Ｈから
第５２０Ｈでフィールドメモリ８４に偶数フィールドの
２４０ライン分の画素信号の書き込みが行なわれる（同
図Ｈに図示）。

【００７９】この場合、奇数フィールドのビデオ信号の
書き込み時においては、第１ラインでは［ａ11〜ａ1,48
0］の画素信号がフィールドメモリ８３の(1,1)〜(1,24
0)のアドレスに書き込まれ、第２ラインでは［ａ21〜ａ
2,480］の画素信号がフィールドメモリ８３の(2,1)〜
(2,480)のアドレスに書き込まれ、以下の第３ライン〜
第２４０ラインにおいても同様である（図９参照）。ま
た、偶数フィールドのビデオ信号の書き込み時において
は、第１ラインでは［ｂ11〜ｂ1,480］の画素信号がフ
ィールドメモリ８４の(1,1)〜(1,480)のアドレスに書き
込まれ、第２ラインでは［ｂ21〜ｂ2,480］の画素信号
がフィールドメモリ８４の(2,1)〜(2,480)のアドレスに
書き込まれ、以下の第３ライン〜第２４０ラインにおい
ても同様である（図９参照）。

【００８０】次に、第２のフレームでは、切換スイッチ
５４，５７，６０，６１がａ側に接続されるので、フレ
ームメモリ部５９にアウトプットイネーブル信号ＯＥが
供給されて読み出し状態とされ、一方フレームメモリ部
５８に書き込みイネーブル信号ＷＥが供給されて書き込
み状態とされる。

【００８１】フレームメモリ部５９に関しては、書き込
みは行なわれず（図１４Ｈに図示）、奇数フィールドの
第１９Ｈから第２５８Ｈでフィールドメモリ８３，８４
の双方より奇数フィールドのビデオ信号を構成する２４
０ライン分の画素信号の読み出しが行なわれ、さらに偶
数フィールドの第２８１Ｈから第５２０Ｈでフィールド
メモリ８３，８４の双方より偶数フィールドのビデオ信
号を構成する２４０ライン分の画素信号の読み出しが行
なわれる（同図Ｉに図示）。この場合の読み出し動作
は、上述した第１フレームの場合と同様である。

【００８２】一方、フレームメモリ部５８に関しては、
読み出しは行なわれず（図１４Ｇに図示）、奇数フィー
ルドの第１９Ｈから第２５８Ｈでフィールドメモリ８３
に奇数フィールドの２４０ライン分の画素信号の書き込
みが行なわれ、さらに偶数フィールドの第２８１Ｈから
第５２０Ｈでフィールドメモリ８４に偶数フィールドの
２４０ライン分の画素信号の書き込みが行なわれる（同
図Ｆに図示）。この場合の書き込み動作は、上述した第
１フレームの場合と同様である。

【００８３】次に、第１〜第２４０ラインにおけるフィ
ールドメモリ８３，８４のアドレス制御について説明す
る。

【００８４】まず、図１７を使用して書き込み時におけ
るアドレス制御について述べる。図１７Ａはビデオ信号
ＳＣＶ、同図Ｂは書き込みクロックＷＣＬＫを示してい
る。同図Ｃに書き込みイネーブル信号ＷＥを示すよう
に、第７９クロックから第５５８クロックまでで４８０
クロック分の書き込みが行なわれる。この場合、ロー
（列）アドレスｎ（同図Ｄに図示）は、第１〜第２４０
ラインのそれぞれで１〜２４０に変化するように制御さ
れる。一方、カラム（行）アドレスは、各ラインの第７
９〜第５５８クロックでそれぞれ１〜４８０に変化する
ように制御される（同図Ｅに図示）。

【００８５】次に、図１８を使用して読み出し時におけ
るアドレス制御について述べる。同図Ａは複合同期信号
ＣＳＹＮＣ、同図Ｂは読み出しクロックＲＣＬＫであ
る。同図Ｄにアウトプットイネーブル信号ＯＥを示すよ
うに、第１６４クロックから第４０３クロックまでで２
４０クロック分の読み出しが行なわれる。この場合、カ
ラムアドレスｍ（同図Ｃに図示）は、奇数フィールドで
は第１、第２、・・・、第２４０ラインのそれぞれで
２，４，・・・，４８０に変化するように制御され、偶
数フィールドでは第１、第２、・・・、第２４０ライン
のそれぞれで１、３、・・・、４７９に変化するように
制御される。一方、ローアドレスは、各ラインの第１６
４〜第４０３クロックのそれぞれで２４０〜１に変化す
るように制御される（同図Ｅに図示）。

【００８６】以上のようにフレームメモリ部５８，５９
の書き込み、読み出しが制御されることで、フレームメ
モリ部５８，５９からは、それぞれ第１、第２のフレー
ムで縦横変換された輝度信号Ｙおよび色差信号Ｒ−Ｙ、
Ｂ−Ｙが出力される。

【００８７】図１２に戻って、上述したように切換スイ
ッチ６０，６１は第１フレームでｂ側に接続され、第２
フレームでａ側に接続されるため、切換スイッチ６０か
らは縦横変換された輝度信号Ｙが連続して出力され、切
換スイッチ６１からは縦横変換された色差信号Ｒ−Ｙ，
Ｂ−Ｙが連続して出力される。

【００８８】切換スイッチ６０より出力される輝度信号
Ｙは、Ｄ／Ａ変換器６４でアナログ信号に変換された
後、加算器６５で複合同期信号ＣＳＹＮＣが付加されて
加算器６６に供給される。また、切換スイッチ６１より
出力される色差信号Ｒ−Ｙ，Ｂ−ＹはＤ／Ａ変換器６７
でアナログ信号に変換された後、色変調器６８に供給さ
れて周知の直角２相変調が行なわれ、色信号Ｃが形成さ
れる。

【００８９】色変調器６８より出力される色信号Ｃは、
加算器６６に供給されて輝度信号Ｙと加算され、カラー
ビデオ信号が形成される。このカラービデオ信号はマス
キング回路６９に供給され、有効画面１００でフレーム
メモリ部５８，５９より信号が読み出されない期間（図
１１の斜線領域参照）は、信号レベルがペデスタルレベ
ルとなるようにマスキング処理される。この場合、コン
トローラ６３よりマスキング回路６９に、読み出し期間
とブランキング期間以外はハイレベルとなるマスク信号
ＳＭＳＫ（図１８Ｈに図示）が供給され、マスク信号Ｓ
ＭＳＫがハイレベルとなる期間では信号レベルがペデス
タルレベルとされる。なお、図１８Ｇはフレームメモリ
部５８，５９の読み出し信号を示している。

【００９０】以上の動作によって、マスキング回路６９
からは、図８に示すように、ビデオ信号のない部分では
マスキング処理されると共に、画像の縦横が変換された
カラービデオ信号ＳＣＶ′が出力され、出力端子７０に
導出される（図１３Ｋ、図１４Ｋ参照）。

【００９１】なお、上述せずもコントローラ６３にはコ
ントローラ２７（図２に図示）より制御信号ＳＩが供給
されて、上述したような縦横変換動作が制御される。す
なわち、変換設定スイッチ３３（図２に図示）がオンと
されるときのみ上述した変換動作が行なわれ、出力端子
７０にカラービデオ信号ＳＣＶ′が導出される。

【００９２】このように本例によれば、変換設定スイッ
チ３３をオンとすることで、縦横変換回路３２が変換動
作をすると共に、切換スイッチ３１がｂ側に接続される
ため、出力端子２９には画像の縦横が変換されたカラー
ビデオ信号ＳＣＶ′が導出される。そのため、縦長で撮
像しても、テレビモニタに表示される画像は横向きとな
ることはなく、良好な画像を得ることができる（図８Ｂ
参照）。

【００９３】また、縦横変換回路３２では奇数フィール
ドおよび偶数フィールドの画素信号の双方が使用されて
変換後のビデオ信号の各ラインの画素信号が形成される
（図１０Ａ、図１１参照）。そのため、一方のフィール
ドの画素信号のみを使用する場合と比較して変換後のビ
デオ信号の各ラインの画素信号の数が倍増し、解像度の
よい変換画像を得ることができる。例えば、本例におけ
る変換後の奇数フィールドの第１ラインは４８０個の画
素信号［ａ240,2〜ｂ12］で形成されるが、一方のフィ
ールドの画素信号のみを用いるときは２４０個の画素信
号［ａ240,2〜ａ12］または［ｂ240,2〜ｂ12］で形成さ
れることとなる。

【００９４】さらに、縦横変換回路３２では奇数フィー
ルドおよび偶数フィールドの画素信号がフレームメモリ
部５８，５９に書き込まれ（図９参照）、カラムアドレ
スが制御されて読み出され、奇数フィールドおよび偶数
フィールドの各ラインのビデオ信号が形成される。この
変換後のビデオ信号を構成する画素信号の位置関係は
（図１０Ｂ参照）、変換前の位置関係（同図Ａ参照）と
一致するため、縦横変換によって画像ずれが生じること
はない。つまり、本例においては、各フィールドの書き
込みや読み出しのタイミングを複雑に制御しなくても、
変換後の画像にずれが生じることはない。

【００９５】なお、上述実施例においては、縦横変換回
路３２のフレームメモリ部５８，５９を、それぞれ独立
した２個のフィールドメモリ８３，８４を使用して構成
したものであるが（図１５に図示）、図１９に示すよう
に整然と配列したフレームメモリ９１を使用して構成す
ることもできる。

【００９６】図において、輝度信号Ｙおよび色差信号Ｒ
−Ｙ，Ｂ−Ｙはフレームメモリ９１に書き込み信号とし
て供給される。そして、このフレームメモリ９１より輝
度信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙが読み出されて
出力される。コントローラ６３よりフレームメモリ９１
には、書き込み時には書き込みイネーブル信号ＷＥが供
給されると共に、読み出し時にはアウトプットイネーブ
ル信号ＯＥが供給される。さらに、フレームメモリ９１
にはコントローラ６３よりローアドレスおよびカラムア
ドレスが供給される。

【００９７】書き込み時には、フレームメモリ９１の偶
数のローアドレス位置に奇数フィールドの各ラインの画
素信号が書き込まれると共に、その奇数のローアドレス
位置に偶数フィールドの各ラインの画素信号が書き込ま
れる。

【００９８】すなわち、奇数フィールドのビデオ信号の
書き込み時においては、第１ラインでは［ａ11〜ａ1,48
0］の画素信号がフレームメモリ９１の(2,1)〜(2,480)
のアドレスに書き込まれ、第２ラインでは［ａ21〜ａ2,
480］の画素信号がフレームメモリ９１の(4,1)〜(4,48
0)のアドレスに書き込まれ、以下の第３ライン〜第２４
０ラインにおいても同様である（図９参照）。

【００９９】また、偶数フィールドのビデオ信号の書き
込み時においては、第１ラインでは［ｂ11〜ｂ1,480］
の画素信号がフレームメモリ９１の(1,1)〜(1,480)のア
ドレスに書き込まれ、第２ラインでは［ｂ21〜ｂ2,48
0］の画素信号がフレームメモリ９１の(3,1)〜(3,480)
のアドレスに書き込まれ、以下の第３ライン〜第２４０
ラインにおいても同様である（図９参照）。なお、図２
０は、図１０Ａに示す正方形ブロックに対応させて、フ
レームメモリ９１に書き込まれる画素信号を示したもの
である。

【０１００】また、読み出し時には、フレームメモリ９
１の偶数のローアドレス位置より奇数フィールドのビデ
オ信号を構成する各ラインの画素信号が読み出されると
共に、その奇数のローアドレス位置より偶数フィールド
のビデオ信号を構成する各ラインの画素信号が読み出さ
れる。

【０１０１】すなわち、奇数フィールドのビデオ信号の
読み出し時においては、第１ラインではフレームメモリ
９１の(480,2)〜(1,2)のアドレスより［ａ240,2，ｂ24
0,2，・・・，ａ12，ｂ12］の画素信号が読み出され、
第２ラインではフレームメモリ９１の(480,4)〜(1,4)の
アドレスより［ａ240,4，ｂ240,4，・・・，ａ14，ｂ1
4］の画素信号が読み出され、以下の第３ライン〜第２
４０ラインにおいても同様である（図２１参照）。

【０１０２】偶数フィールドのビデオ信号の読み出し時
においては、第１ラインではフレームメモリ９１の(48
0,1)〜(1,1)のアドレスより［ａ240,1，ｂ240,1，・・
・，ａ11，ｂ11］の画素信号が読み出され、第２ライン
ではフレームメモリ９１の(480,3)〜(1,3)のアドレスよ
り［ａ240,3，ｂ240,3，・・・，ａ13，ｂ13］の画素信
号が読み出され、以下の第３ライン〜第２４０ラインに
おいても同様である（図２１参照）。また、フレームメ
モリ部５８，５９を、図１９に示すようにフレームメモ
リ９１を使用して構成する場合、読み出しクロックＲＣ
ＬＫの周期は９Ｔ／１６とされ、画素周期に相当するも
のとなる。読み出しクロックＲＣＬＫの周期が９Ｔ／１
６とされるので、変換後の有効画面１００の水平方向の
クロック数は４８０Ｔ／（９Ｔ／１６）≒８５４個とな
り、１水平期間におけるクロック数は５７６Ｔ／（９Ｔ
／１６）＝１０２４個となる。

【０１０３】フレームメモリ部５８，５９を、図１９に
示すようにフレームメモリ９１を使用して構成する場合
であっても、第１および第２のフレームにおけるフレー
ムメモリ部５８，５９の全体的な動作は上述実施例と同
様となる（図１３、図１４参照）。

【０１０４】ただし、フレームメモリ９１を使用したこ
とにより、書き込み時および読み出し時のアドレス制御
は以下のようになる。

【０１０５】まず、図２２を使用して書き込み時におけ
るアドレス制御について述べる。図２２Ａはビデオ信号
ＳＣＶ、同図Ｂは書き込みクロックＷＣＬＫを示してい
る。同図Ｃに書き込みイネーブル信号ＷＥを示すよう
に、第７９クロックから第５５８クロックまでで４８０
クロック分の書き込みが行なわれる。この場合、ロー
（列）アドレスｎ（同図Ｄに図示）は、奇数フィールド
では第１、第２、・・・、第２４０ラインのそれぞれで
２，４，・・・，４８０に変化するように制御され、偶
数フィールドでは第１、第２、・・・、第２４０ライン
のそれぞれで１、３、・・・、４７９に変化するように
制御される。一方、カラム（行）アドレスは、各ライン
の第７９〜第５５８クロックでそれぞれ１〜４８０に変
化するように制御される（同図Ｅに図示）。

【０１０６】次に、図２３を使用して読み出し時におけ
るアドレス制御について述べる。同図Ａは複合同期信号
ＣＳＹＮＣ、同図Ｂは読み出しクロックＲＣＬＫであ
る。同図Ｄにアウトプットイネーブル信号ＯＥを示すよ
うに、第３２７クロックから第８０６クロックまでで４
８０クロック分の読み出しが行なわれる。この場合、カ
ラムアドレスｍ（同図Ｃに図示）は、奇数フィールドで
は第１、第２、・・・、第２４０ラインのそれぞれで
２，４，・・・，４８０に変化するように制御され、偶
数フィールドでは第１、第２、・・・、第２４０ライン
のそれぞれで１、３、・・・、４７９に変化するように
制御される。一方、ローアドレスは、各ラインの第３２
７〜第８０６クロックのそれぞれで４８０〜１に変化す
るように制御される（同図Ｅに図示）。

【０１０７】以上のようにアドレス制御をすることで、
フレームメモリ部５８，５９をフレームメモリ９１を使
用して構成しても、２個のフィールドメモリ８３，８４
を使用して構成した場合（図１５参照）と同様に、フレ
ームメモリ部５８，５９からは縦横変換された輝度信号
Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙを得ることができる。

【０１０８】フレームメモリ部５８，５９をフレームメ
モリ９１を使用して構成することにより、奇数フィール
ドおよび偶数フィールドでメモリを切り換える必要がな
くなり、構成を簡単にできる利益がある。

【０１０９】なお、上述した縦横変換回路３２における
書き込み、読み出しのタイミングおよびクロック速度は
一例であり、これに限定されるものではない。また、書
き込み時には、有効画面１００の水平方向を４８０クロ
ック分に分割したものであるが、これに限定されるもの
ではない。

【０１１０】また、上述実施例においては、縦横変換回
路をビデオカメラ部の出力側に付加したものであるが、
例えばＶＴＲの再生出力側に付加して使用することもで
きる。これにより、縦長で撮像したビデオ信号の再生時
に縦横変換してテレビモニタに表示することができる。

【０１１１】

【発明の効果】この発明によれば、メモリより読み出さ
れるビデオ信号は、画像の縦横が変換されたものとなる
ため、例えばビデオカメラの出力側に付加することによ
り、縦長で撮像してもテレビモニタの表示画像が横向き
となることはない。

【０１１２】また、１フレームを構成する奇数フィール
ドおよび偶数フィールドの画素信号を使用して変換後の
奇数フィールドおよび偶数フィールドのビデオ信号を形
成するので、奇数フィールドおよび偶数フィールドの画
素信号の双方を使用することで変換後のビデオ信号の各
ラインの画素信号の数を倍増でき、解像度のよい変換画
像を得ることができる。

【０１１３】さらに、１フレームを構成する奇数フィー
ルドおよび偶数フィールドの画素信号を使用して変換後
の奇数フィールドおよび偶数フィールドの画素信号を形
成するので、各フィールドの書き込みや読み出しのタイ
ミングを複雑に制御しなくても、変換後の画像にずれが
生じることはない。

【図面の簡単な説明】

【図１】実施例の外観を示す斜視図である。

【図２】ビデオカメラ部の構成を示す図である。

【図３】撮像素子のカラーコーディング模式図である。

【図４】撮像素子の水平出力レジスタの出力を示す図で
ある。

【図５】色信号処理の説明のための図である。

【図６】色信号処理の説明のための図である。

【図７】ズームドライバの構成を示す図である。

【図８】縦横変換の例を示す図である。

【図９】縦横変換処理（書き込み）の説明のための図で
ある。

【図１０】縦横変換処理の説明のための図である。

【図１１】縦横変換処理（読み出し）の説明のための図
である。

【図１２】縦横変換回路の具体構成を示す図である。

【図１３】垂直方向のタイミングチャート（第１のフレ
ーム）を示す図である。

【図１４】垂直方向のタイミングチャート（第２のフレ
ーム）を示す図である。

【図１５】フレームメモリ部の構成を示す図である。

【図１６】フレームメモリ部（フィールドメモリで構
成）の説明のための図である。

【図１７】水平方向のタイミングチャート（書き込み）
を示す図である。

【図１８】水平方向のタイミングチャート（読み出し）
を示す図である。

【図１９】フレームメモリ部の他の構成を示す図であ
る。

【図２０】フレームメモリ部（フレームメモリで構成）
の説明のための図である。

【図２１】縦横変換処理（読み出し）の説明のための図
である。

【図２２】水平方向のタイミングチャート（書き込み）
を示す図である。

【図２３】水平方向のタイミングチャート（読み出し）
を示す図である。

【図２４】横長での撮像を説明するための図である。

【図２５】縦長での撮像を説明するための図である。

【符号の説明】

１キャビネット２，３撮像レンズ６録画釦７シャッター釦１２ＣＣＤ固体撮像素子１４タイミング発生器１６同期発生器２７コントローラ２８エンコーダ２９，７０出力端子３０電子ビューファインダ３１，５４，５７，６０，６１切換スイッチ３２縦横変換回路３３変換設定スイッチ５２輝度信号／色信号分離回路５８，５９フレームメモリ部６２同期検出回路６３コントローラ６５，６６加算器６９マスキング回路８３，８４フィールドメモリ９１フレームメモリ

Claims

【特許請求の範囲】

【請求項１】奇数フィールドおよび偶数フィールドの
ビデオ信号を記憶するメモリと、上記メモリに対する書き込み読み出しの方向を制御して
画像の縦横を変換する制御手段とを備え、１フレームを構成する上記奇数フィールドおよび偶数フ
ィールドの画素信号を使用して変換後の奇数フィールド
および偶数フィールドのビデオ信号を形成することを特
徴とする縦横変換回路。