JPH1075425A - ビデオ信号出力装置およびビデオカメラ装置 - Google Patents

Abstract

(57)【要約】 【課題】専用の補正回路を設けることなく、出力アナロ
グ信号の高域減衰による画質劣化を防止する。 【解決手段】再生モード時に、記録再生部７で再生され
るｆs2レートに係るデータＹ(fs2)，Ｃ_B／Ｃ_R(fs2)をデ
ィジタル演算部５のレート変換回路５０Ｙ，５０Ｃに供
給し、ハーフバンドフィルタで帯域制限した後にレート
変換処理をしてｆs1レートに係るデータＹ(2fs1)，Ｃ
_R(fs1)，Ｃ_B(fs1)を得る。このデータＹ(2fs1)，Ｃ_R(fs
1)，Ｃ_B(fs1)を信号処理部６のＤ／Ａ変換部６１でアナ
ログ化して出力アナログビデオ信号を得る。レート変換
回路５０Ｙ，５０Ｃが有する上述のハーフバンドフィル
タの特性を、Ｄ／Ａ変換部６１におけるアパーチャ効果
による高域減衰を補正するように設定する。これより、
出力アナログビデオ信号の周波数特性は、記録再生部７
より出力されるディジタルビデオデータの周波数特性と
ほぼ等しくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばディジタ
ルカムコーダに適用して好適なビデオ信号出力装置およ
びビデオカメラ装置に関する。詳しくは、入力ディジタ
ルビデオデータのデータレートをレート変換部で変換し
た後にディジタル／アナログ変換部でアナログ信号に変
換して出力アナログ信号を得るものであって、レート変
換部に備えられる入力ディジタルビデオデータの帯域を
制限するフィルタ手段の特性をディジタル／アナログ変
換部による高域減衰を補正するように設定することによ
って、専用の補正回路を設けることなく、出力アナログ
信号の高域減衰による画質劣化を防止しようとしたビデ
オ信号出力装置等に係るものである。

【０００２】

【従来の技術】従来、カメラ部と記録再生部との間にレ
ート変換回路を配置したディジタルカムコーダが提案さ
れている（特開平６−２１７３２６号公報参照）。この
ようにカメラ部と記録再生部との間にレート変換回路を
配置することで、カメラ部で取り扱うビデオデータのデ
ータレートと記録再生部で取り扱うビデオデータのデー
タレートとが異なる場合にも対処できる。

【０００３】例えば、１４．３ＭＨｚのクロックレート
で駆動されるＣＣＤイメージセンサを使用している場
合、カメラ部からは２８．６ＭＨｚのデータレートのビ
デオデータが得られる。また、記録再生部がＤ−１規格
のディジタルＶＴＲである場合、この記録再生部で記録
再生されるビデオデータのデータレートは１３．５ＭＨ
ｚである。

【０００４】このような条件において、カメラ部からの
ビデオデータを記録再生部で記録する場合には、カメラ
部からの２８．６ＭＨｚのデータレートのビデオデータ
はレート変換回路で１３．５ＭＨｚのデータレートのビ
デオデータに変換された後に記録再生部に供給される。
また、記録再生部からのビデオデータをカメラ部からの
ビデオデータの出力系、すなわちＤ／Ａ（digital-to-a
nalog）変換器やポストフィルタ等を使用してアナログ
ビデオ信号を得る場合には、記録再生部からの１３．５
ＭＨｚのデータレートのビデオデータがレート変換回路
で２８．６ＭＨｚのデータレートのビデオデータに変換
された後に上述の出力系に供給される。

【０００５】

【発明が解決しようとする課題】ところで、上述したデ
ィジタルカムコーダにおいては、ビデオデータの出力系
のＤ／Ａ変換器におけるアパーチャ効果のによる高域減
衰のために、出力アナログ信号の周波数特性は記録再生
部の再生出力信号の周波数特性と比較して高域が減衰し
たものとなり、画質が劣化する。

【０００６】そこで、この発明では、専用の補正回路を
設けることなく、出力アナログ信号の高域減衰による画
質劣化を防止し得るビデオ信号出力装置およびビデオカ
メラ装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明に係るビデオ信
号出力装置は、第１のデータレートの入力ディジタルビ
デオデータを第２のデータレートのディジタルビデオデ
ータに変換するレート変換部と、このレート変換部より
出力されるディジタルビデオデータをアナログ信号に変
換して出力アナログビデオ信号を得るディジタル／アナ
ログ変換部とを備え、レート変換部は入力ディジタルビ
デオデータの帯域を制限するフィルタ手段を有し、この
フィルタ手段の特性をディジタル／アナログ変換部によ
る高域減衰を補正するように設定するものである。

【０００８】第１のデータレートの入力ディジタルビデ
オデータ、例えばディジタルビデオデータの記録再生部
より出力される再生ディジタルビデオデータがレート変
換部に供給され、フィルタ手段によって帯域が制限され
た後にレート変換処理が行われて第２のデータレートの
ディジタルビデオデータに変換される。そして、この第
２のデータレートのディジタルビデオデータがディジタ
ル／アナログ変換部に供給されてアナログ化されて出力
アナログビデオ信号が得られる。レート変換部が有する
フィルタ手段の特性によってディジタル／アナログ変換
部におけるアパーチャ効果による高域減衰が補正される
ため、出力アナログビデオ信号の周波数特性は、入力デ
ィジタルビデオデータの周波数特性とほぼ等しくなる。

【０００９】この発明に係るビデオカメラ装置は、第１
のデータレートのディジタルビデオデータを出力するカ
メラ信号処理部と、このカメラ信号処理部より出力され
る第１のデータレートのディジタルビデオデータをアナ
ログ信号に変換して出力アナログビデオ信号を得るディ
ジタル／アナログ変換部と、第２のデータレートのディ
ジタルビデオデータの記録再生を行う記録再生部と、カ
メラ信号処理部より出力される第１のデータレートのデ
ィジタルビデオデータを第２のデータレートのディジタ
ルビデオデータに変換して記録再生部に供給すると共
に、記録再生部より出力される第２のデータレートのデ
ィジタルビデオデータを第１のデータレートのディジタ
ルビデオデータに変換してディジタル／アナログ変換部
に供給するレート変換部とを備え、レート変換部は記録
再生部より供給される第２のデータレートのディジタル
ビデオデータの帯域を制限するフィルタ手段を有し、こ
のフィルタ手段の特性をディジタル／アナログ変換部に
よる高域減衰を補正するように設定するものである。

【００１０】記録モード時には、カメラ信号処理部より
出力される第１のデータレートのディジタルビデオデー
タがディジタル／アナログ変換部でアナログ化されて出
力アナログビデオ信号が得られる。また、カメラ信号処
理部より出力される第１のデータレートのディジタルビ
デオデータがレート変換部によって第２のデータレート
のディジタルビデオデータに変換され、この第２のデー
タレートのディジタルビデオデータが記録再生部に供給
されて記録される。

【００１１】再生モード時には、記録再生部より出力さ
れる第２のデータレートのディジタルビデオデータがレ
ート変換部によって第１のデータレートのディジタルビ
デオデータに変換され、この第１のデータレートのディ
ジタルビデオデータがディジタル／アナログ変換部でア
ナログ化されて出力アナログビデオ信号が得られる。こ
の場合、レート変換部が有するフィルタ手段の特性によ
ってディジタル／アナログ変換部におけるアパーチャ効
果による高域減衰が補正されるため、出力アナログビデ
オ信号の周波数特性は、記録再生部より出力される第２
のデータレートのディジタルビデオデータの周波数特性
とほぼ等しくなる。

【００１２】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明する。図１は、実施の形
態としてのディジタルカムコーダ１００の構成を示して
いる。

【００１３】このディジタルカムコーダは、ＣＣＤイメ
ージセンサ１Ｒ，１Ｇ，１Ｂを備える撮像部１を有して
いる。この撮像部１は、図示せずも、さらに撮像レンズ
と、この撮像レンズを通して入射された光の帯域を制限
する光学的ローパスフィルタと、この光学的ローパスフ
ィルタで帯域制限された光を赤、緑、青の色成分光に分
解するための色分解プリズムとを備えている。

【００１４】イメージセンサ１Ｒ，１Ｇ，１Ｂの撮像面
上には、上述した色分解プリズムで分解された赤、緑、
青の色成分光による赤色画像、緑色画像、青色画像がそ
れぞれ結像される。また、解像度向上のために空間画素
ずらし法が採用されている。すなわち、イメージセンサ
１Ｒ，１Ｂは、イメージセンサ１Ｇに対して画素の空間
サンプリング周期の１／２だけずらして配置されてい
る。

【００１５】イメージセンサ１Ｒ，１Ｇ，１Ｂは、電圧
制御型発振器（ＶＣＯ）８により与えられる２ｆs1レー
トのクロック信号ＣＫ(2fs1)に基づいてタイミングジェ
ネレー夕（ＴＧ）９が発生するクロック信号ＣＫ(fs1)
によりｆs1レートで駆動される。ここで、イメージセン
サ１Ｒ，１Ｇ，１Ｂは、ＥＩＡではｆs1＝９１０ｆ_H，
ＣＣＩＲではｆs1＝９１２ｆ_Hのレートで撮像電荷が読
み出されるように、その画素数が選定されている。

【００１６】また、ディジタルカムコーダは、相関二重
サンプリング（ＣＤＳ：CorelatedDouble Sampling）回
路２１Ｒ，２１Ｇ，２１Ｂおよびレベル制御回路２２
Ｒ，２２Ｇ，２２Ｂを備えるアナログ信号処理部２を有
している。イメージセンサ１Ｒ，１Ｇ，１Ｂよりそれぞ
れ出力される赤、緑、青の撮像信号Ｒ，Ｇ，Ｂに対し
て、相関二重サンプリング回路２１Ｒ，２１Ｇ，２１Ｂ
で相関二重サンプリング処理が行われ、レベル制御回路
２２Ｒ，２２Ｇ，２２Ｂで白バランスや黒バランス等の
レベル制御が行われる。相関二重サンプリング処理をす
ることで、周知のようにリセット雑音を低減することが
できる。

【００１７】また、ディジタルカムコーダは、アナログ
信号処理部２より出力される赤、緑、青の色信号をそれ
ぞれディジタル信号に変換する１０ビット語長のＡ／Ｄ
（analog-to-digital）変換器３Ｒ，３Ｇ，３Ｂを備え
るＡ／Ｄ変換部３を有している。Ａ／Ｄ変換器３Ｒ，３
Ｇ，３Ｂには、上述したタイミングジェネレータ９より
ｆs1レートのクロック信号ＣＫ(fs1)がサンプリングク
ロックとして供給される。なお、Ａ／Ｄ変換器３Ｒ，３
Ｇ，３Ｂとして、必要に応じて、１ ２〜１ ４ビット程
度の語長のものを使用してもよい。

【００１８】また、ディジタルカムコーダは、Ａ／Ｄ変
換部３によりディジタル化された赤、緑、青の色データ
Ｒ(fs1)，Ｇ(fs1)，Ｂ(fs1)が供給される第１のディジ
タル演算部４を有している。この第１のディジタル演算
部４は、第１のディジタルプロセス回路４１と第２のデ
ィジタルプロセス回路４２とからなっている。

【００１９】第１のディジタルプロセス回路４１は、タ
イミングジェネレータ９から供給されるクロック信号Ｃ
Ｋ(fs1)によってｆs1レートで動作し、色データＲ(fs
1)，Ｇ(fs1)，Ｂ(fs1)に対して、白黒バランス制御、シ
ェーディング補正、欠陥補正等の画像処理をする。

【００２０】すなわち、第１のディジタルプロセス回路
４１は、色データＲ(fs1)，Ｇ(fs1)，Ｂ(fs1)につい
て、各種補正信号レベルを検出し、例えば白バランス制
御データ、黒バランス制御データ、黒シェーディング補
正データ、白シェーディング補正データ、欠陥補正デー
タ等をメモリ４３に格納しておく。そして、第１のディ
ジタルプロセス回路４１は、メモリ４３に格納した制御
データや補正データを各色データ毎にＤ／Ａ変換器４４
Ｒ，４４Ｇ，４４Ｂでアナログ化してアナログ信号処理
部２のレベル制御回路２２Ｒ，２２Ｇ，２２Ｂにフィー
ドバックすることにより、白黒バランス制御、シェーデ
ィング補正、欠陥補正等の画像処理をする。

【００２１】なお、メモリ４３は、例えばＳＲＡＭ（st
atic random access memory）からなり、バックアツプ
電源として電池４５が接続されている。

【００２２】第２のディジタルブロセス回路４２は、第
１のディジタルプロセス回路４１で画素単位の画像処理
が施された色データＲ(fs1)，Ｇ(fs1)，Ｂ(fs1)に対し
て、画像強調処理、ベデスタル付加処理、ガンマ、ニー
などの非線形処理、リニアマトリクス処理をすると共
に、マトリクス演算処理をして輝度データＹ(2fs1)、赤
色差データＣ_R(fs1)、青色差データＣ_B(ｆs1)を生成す
る。

【００２３】ここで、第２のディジタルプロセス回路４
２には、電圧制御型発振器８より２ｆs1レートのクロッ
ク信号ＣＫ(2fs1)が供給されると共に、タイミングジェ
ネレータ９よりｆs1レートのクロック信号ＣＫ(fs1）が
供給される。第２のディジタルプロセス回路４２は、ク
ロック信号ＣＫ(2fs1)，ＣＫ(fs1)をマスタクロックと
して動作し、撮像部１における空間画素ずらし法に対応
する周知の高解像度化の処理を行い、ｆs1レートの色デ
ータＲ(fs1)，Ｇ(fs1)，Ｂ(fs1)から、２ｆs1レートの
輝度データＹ(2fs1)と、ｆs1レートの色差データＣ_R(fs
1)，Ｃ_B(ｆs1)を生成する。

【００２４】なお、クロック信号ＣＫ(2fs1)，ＣＫ(fs
1)は、水平同期信号ＨＤや垂直同期信号ＶＤなど各種同
期信号を形成する同期信号発生器（ＳＧ）１ １にも供
給されている。

【００２５】また、ディジタルカムコーダは、レート変
換処理を行うための第２のディジタル演算部５と、アナ
ログ出力用の信号処理部６と、Ｄ−１規格に準拠したビ
デオデータを記録再生する記録再生部７とを有してい
る。

【００２６】第２のディジタル演算部５は、ｆs1レート
に関連したデータレートのデータとと、ｆs2レートに関
連したデータレートのデータとの間で、双方向にレート
変換を行うものである。第２のディジタル演算部５は、
輝度信号用のレート変換回路５０Ｙと、色差信号用のレ
ート変換回路５０Ｃとからなる。

【００２７】この第２のディジタル演算部５は、記録モ
ード時には、ディジタル演算部４で生成されたｆs1レー
トに関連したデータレートの輝度データＹ(2fs1)、色差
データＣ_R(fs1)，Ｃ_B(fs1)を、ｆs2レートに関連したデ
ータレートの輝度データＹ(fs2)、色差データＣ_R(fs2/
2)，Ｃ_B(fs2/2)に変換して記録再生部７に供給し、再生
モード時には、記録再生部７から供給されるｆs2レート
に関連したデータレートの輝度データＹ(fs2)、色差デ
ータＣ_R(fs2/2)，Ｃ_B(fs2/2)を、ｆs1レートに関連した
データレートの輝度データＹ(2fs1)、色差データＣ_R(fs
1)，Ｃ_B(fs1)に変換してアナログ出力用の信号処理部６
に供給する。

【００２８】信号処理部６は、第１のディジタル演算部
４または第２のディジタル演算部５により生成される上
記ｆs1レートに関連したデータレートの輝度データＹ(2
fs1)、色差データＣ_R(fs1)，Ｃ_B(fs1)に対するアナログ
インターフェースとして機能するものである。この信号
処理部６は、Ｄ／Ａ変換部６１と、アナログエンコーダ
６２とからなる。

【００２９】Ｄ／Ａ変換部６１は、データＹ(2fs1)，Ｃ
_R(fs1)，Ｃ_B(fs1)をそれぞれアナログ信号に変換するＤ
／Ａ変換器６１Ｙ，６１Ｃ_R，６１Ｃ_Bと、このＤ／Ａ変
換器６１Ｙ，６１Ｃ_R，６１Ｃ_Bの出力側にそれぞれ配さ
れたポストフィルタ６１ＰＹ，６１ＰＣ_R，６１ＰＣ_Bと
を備えている。２ｆs1レートの輝度データＹ(2fs1)は、
Ｄ／Ａ変換器６１Ｙでアナログ化され、ナイキストフィ
ルタとして機能するポストフィルタ６１ＰＹでサンプリ
ングキャリア成分が除去されてアナログエンコーダ６２
に供給される。また、ｆs1レートの色差データＣ_R(fs
1)，Ｃ_B(fs1)は、それぞれＤ／Ａ変換器６１Ｃ_R，６１
Ｃ_Bでアナログ化され、それぞれナイキストフィルタと
して機能するポストフィルタ６１ＰＣ_R，６１ＰＣ_Bでサ
ンプリングキャリア成分が除去されてアナログエンコー
ダ６２に供給される。

【００３０】アナログエンコーダ６２は、通常のＮＴＳ
ＣまたはＰＡＬに準拠したエンコーダであって、コンポ
ーネント信号Ｙ，Ｃ_R，Ｃ_Bと、コンポジット信号ＣＳを
出力すると共に、ビューファインダ１６に供給するモニ
タ信号Ｙ_VFを出力する機能を有している。

【００３１】なお、信号処理部６に供給するデータＹ(2
fs1)，Ｃ_R(fs1)，Ｃ_B(fs1)は１０ビット程度で十分であ
るが、第２のディジタル演算部５に供給するデータＹ(2
fs1)，Ｃ_R(fs1)，Ｃ_B(fs1)はレート変換回路５０Ｙ，５
０Ｃにおける丸め処理を考慮して１〜２ビット多く設定
することが望ましい。そこで、本実施の形態では、第１
のディジタル演算部４で１１ビットのデータＹ(2fs1)，
Ｃ_R(fs1)，Ｃ_B(fs1)を生成し、その上位１ ０ビットの
データＹ(2fs1)，Ｃ_R(fs1)，Ｃ_B(fs1)を信号処理部６１
に供給すると共に、１１ビットのデータＹ(2fs1)，Ｃ
_R(fs1)，Ｃ_B(fs1)を第２のディジタル演算部５に供給し
ている。そして、第２のディジタル演算部５では、さら
に２〜３ビット多い演算をして、終段で１０ビットに丸
めるようにしている。

【００３２】図２は、第２のディジタル演算部５を構成
する輝度信号用のレート変換回路５０Ｙの構成例を示し
ている。

【００３３】このレート変換回路５０Ｙは、ナイキスト
フィルタとして機能するハーフバンドフィルタ５１Ｙ
と、出力ビデオデータを構成するビデオデータをフィル
タ処理によって生成するためのレート変換フィルタ５２
Ｙと、出力データレートのビデオデータを生成するため
のＦＩＦＯ回路５３Ｙと、スケーリング処理、クリップ
処理および丸め処理をする丸め処理回路５４Ｙと、色差
データとの時間合わせをするための遅延回路５５Ｙと、
各サンプル間に０データを挿入する０挿入回路５６Ｙと
を有している。

【００３４】ハーフバンドフィルタ５１Ｙには、端子５
１Ｔ_Y1より、記録モード時は２ｆs1レートのクロック信
号ＣＫ(2fs1)が供給され、再生モード時は２ｆs2レート
のクロック信号ＣＫ(2fs2)が供給される。レート変換フ
ィルタ５２Ｙには、端子５２Ｔ_Y1より、記録モード時お
よび再生モード時のいずれにおいても２ｆs1レートのク
ロック信号ＣＫ(2fs1)が供給される。

【００３５】ＦＩＦＯ回路５３Ｙには、端子５３Ｔ_Y1よ
り書き込みクロック信号ＷＣＫが供給されると共に、端
子５３Ｔ_Y2より読み出しクロック信号ＲＣＫが供給され
る。クロック信号ＷＣＫとしては、記録モード時は２ｆ
s1レートのクロック信号ＣＫ(2fs1)が使用され、再生モ
ード時は２ｆs2レートのクロック信号ＣＫ(2fs2)が使用
される。クロック信号ＲＣＫとしては、記録モード時は
ｆs2レートのクロック信号ＣＫ(fs2)が使用され、再生
モード時は２ｆs1レートのクロック信号ＣＫ(2fs1)が使
用される。また、このＦＩＦＯ回路５３Ｙには、端子５
８Ｔ_Y2より後述する変換モードを示すモード信号ＭＯＤ
Ｅが供給される。

【００３６】また、レート変換回路５０Ｙは、上述した
各回路の入出力を切り換えるための切換回路５７Ｙ₁〜
５７Ｙ₇と、レート変換フィルタ５２ＹおよびＦＩＦＯ
回路５３Ｙにマスク信号ＭＳＫＡ，ＭＳＫＢを供給する
ためのタイミング発生器５８Ｙとを有している。

【００３７】タイミング発生器５８Ｙには、端子５８Ｔ
_Y1より水平同期信号ＨＤが供給されると共に、端子５８
Ｔ_Y2よりモード信号ＭＯＤＥが供給される。そして、タ
イミング発生器５８Ｙでは、水平同期信号ＨＤおよびモ
ード信号ＭＯＤＥに基づいて、マスク信号ＭＳＫＡ，Ｍ
ＳＫＢが形成される。記録モード時には、後述するよう
にレート変換フィルタ５２Ｙで間引き処理が行われる
が、マスク信号ＭＳＫＢによって間引き数や間引きタイ
ミングが決定される。また、再生モード時には、後述す
るようにＦＩＦＯ回路５３Ｙで補間処理が行われるが、
マスク信号ＭＳＫＡによって補間数や補間タイミングが
決定される。

【００３８】また、切換回路５７Ｙ₁〜５７Ｙ₇によっ
て、上述した各回路は以下のように接続される。すなわ
ち、記録モード時には入力端子となり、再生モード時に
は出力端子となる端子５９Ｔ_Y1は、切換回路５７Ｙ₁の
Ｒ側の固定端子に接続されると共に、切換回路５７Ｙ₅
のＰ側の固定端子に接続される。記録モード時には出力
端子となり、再生モード時には入力端子となる端子５９
Ｔ_Y2は、切換回路５７Ｙ ₇のＲ側の固定端子に接続され
ると共に、切換回路５７Ｙ₆のＰ側の固定端子に接続さ
れる。ハーフバンドフィルタ５１Ｙの入力側は切換回路
５７Ｙ₁の可動端子に接続され、その出力側は切換回路
５７Ｙ₂のＲ側の固定端子に接続されると共に、切換回
路５７Ｙ₃のＰ側の固定端子に接続される。

【００３９】レート変換フィルタ５２Ｙの入力側は切換
回路５７Ｙ₂の可動端子に接続され、その出力側は切換
回路５７Ｙ₃のＲ側の固定端子に接続されると共に、切
換回路５７Ｙ₄のＰ側の固定端子に接続される。ＦＩＦ
Ｏ回路５３Ｙの入力側は切換回路５７Ｙ₃の可動端子に
接続され、その出力側は切換回路５７Ｙ₄のＲ側の固定
端子に接続されると共に、切換回路５７Ｙ₂のＰ側の固
定端子に接続される。丸め処理回路５４Ｙの入力側は切
換回路５７Ｙ₄の可動端子に接続され、その出力側は切
換回路５７Ｙ₅の可動端子に接続される。

【００４０】切換回路５７Ｙ₅のＲ側の固定端子は、切
換回路５７Ｙ₆のＲ側の固定端子に接続される。遅延回
路５５Ｙの入力側は切換回路５７Ｙ₆の可動端子に接続
され、その出力側は切換回路５７Ｙ₇の可動端子に接続
される。０挿入回路５６Ｙの入力側は切換回路５７Ｙ₇
のＰ側の固定端子に接続され、その出力側は切換回路５
７Ｙ₁のＰ側の固定端子に接続される。

【００４１】切換回路５７Ｙ₁〜５７Ｙ₇は、記録モード
時にはＲ側に接続される。そのため、記録モード時にお
けるレート変換回路５０Ｙの接続状態は、図３に示すよ
うになる。一方、切換回路５７Ｙ₁〜５７Ｙ₇は、再生モ
ード時にはＰ側に接続される。そのため、再生モード時
におけるレート変換回路５０Ｙの接続状態は図４に示す
ようになる。

【００４２】上述せずも、レート変換回路５０Ｙは、原
理的に、ｍ，ｎを正の整数として、ｆs2＝ｆs1・ｎ／ｍ
なる関係にある周波数で、記録モード時には２ｍ→ｎの
レート変換を行うと共に、再生モード時にはｎ→２ｍの
レート変換を行うものである。例えば、ＥＩＡ／ＣＣＩ
ＲやＣＣＤイメージセンサの画素数によってｆs1レート
が複数存在する系に対応させるために、表−１に示すよ
うに、複数のレート変換比を可変設定でき、複数のモー
ドで動作するようになっている。

【００４３】

【表１】

【００４４】図５は、ハーフバンドフィルタ５１Ｙの構
成例を示している。このハーフバンドフィルタ５１Ｙ
は、４３タップのＦＩＲ（finite impulse response）
フィルタで構成される。

【００４５】データ入力端子１０１は、４３個のＤフリ
ップフロップ１０２_-0〜１０２_-42の直列回路に接続さ
れる。また、Ｄフリップフロップ１０２_-20，１０
２_-19，・・・，１０２_-0の出力端子Ｑは、それぞれ加
算器１０３_-1，１０３_-2，・・・，１０３_-21の入力側
に接続され、Ｄフリップフロップ１０２_-22，１０
２_-23，・・・，１０２_-42の出力端子Ｑはそれぞれ加算
器１０３_-1，１０３_-2，・・・，１０３_-21の入力側に
接続される。

【００４６】また、Ｄフリップフロップ１０２_-21の出
力端子Ｑ、加算器１０３_-1，１０３_{- 2}，・・・，１０３
_-21の出力側は、それぞれ係数ＣＦ₀，ＣＦ₁，ＣＦ₂，・
・・，ＣＦ₂₁を掛算するための乗算器１０４_-0，１０４
_-1，１０４_-2，・・・，１０４_-21の入力側に接続され
る。また、乗算器１０４_-0，１０４_-1，１０４_-2，・・
・，１０４_-21の出力側は加算器１０５の入力側に接続
される。そして、加算器１０５の出力側はＤフリップフ
ロップ１０６のデータ端子Ｄに接続され、このＤフリッ
プフロップ１０６の出力端子Ｑよりデータ出力端子１０
７が導出される。

【００４７】Ｄフリップフロップ１０２_-0〜１０
２_-42，１０６のクロック端子には、クロック入力端子
１０８よりクロック信号が供給される。このクロック信
号としては、記録モード時は２ｆs1レートのクロック信
号ＣＫ(2fs1)が使用され、再生モード時は２ｆs2レート
のクロック信号ＣＫ(2fs2)が使用される。

【００４８】ハーフバンドフィルタ５１Ｙは、記録モー
ド時には、データ入力端子１０１に供給される２ｆs1レ
ートの輝度データＹ(2fs1)に対して、２ｆs1の出力デー
タレートで、ｆs2／２を通過帯域とし、ｆs2レートに対
するナイキストフィルタとして機能する。

【００４９】また、ハーフバンドフィルタ５１Ｙは、再
生モード時には、データ入力端子１０１に供給される２
ｆs2レートの輝度データＹ(2fs2)に対して、２ｆs2の出
力データレートで、ｆs2／２を通過帯域とし、ｆs2レー
トに対するナイキストフィルタとして機能する。さら
に、このハーフバンドフィルタ５１Ｙは、記録モード時
にはレート変換フィルタ５２Ｙによる高域減衰を補正す
る機能を有し、再生モード時には信号処理部６のＤ／Ａ
変換器６１Ｙのアパーチャ効果による高域減衰を補正す
ると共に、レート変換フィルタ５２Ｙによる高域減衰を
補正する機能を有している。

【００５０】そのため、ハーフバンドフィルタ５１Ｙに
おける係数ＣＦ₀〜ＣＦ₂₁は、上述せずもシステムコン
トローラによって例えば以下のように設定される。すな
わち、記録モード時には、ＣＦ₀＝２６０，ＣＦ₁＝１７
４，ＣＦ₂＝７，ＣＦ₃＝−６６，ＣＦ₄＝−２３，ＣＦ₅
＝３３，ＣＦ₆＝２３，ＣＦ₇＝−１６，ＣＦ₈＝−１
９，ＣＦ₉＝６，ＣＦ₁₀＝１５，ＣＦ₁₁＝−１，ＣＦ₁₂
＝−１０，ＣＦ₁₃＝−２，ＣＦ₁₄＝７，ＣＦ₁₅＝２，Ｃ
Ｆ₁₆＝−３，ＣＦ₁₇＝−３，ＣＦ₁₈＝２，ＣＦ₁₉＝２，
ＣＦ₂₀＝−１，ＣＦ₂₁＝−１のように設定される。

【００５１】また、再生モード時には、ＣＦ₀＝２９
６，ＣＦ₁＝１７８，ＣＦ₂＝−２２，ＣＦ₃＝−７８，
ＣＦ₄＝１，ＣＦ₅＝４５，ＣＦ₆＝３，ＣＦ₇＝−２９，
ＣＦ₈＝−４，ＣＦ₉＝１９，ＣＦ₁₀＝４，ＣＦ₁₁＝−１
３，ＣＦ₁₂＝−３，ＣＦ₁₃＝８，ＣＦ₁₄＝３，ＣＦ₁₅＝
−５，ＣＦ₁₆＝−２，ＣＦ₁₇＝３，ＣＦ₁₈＝１，ＣＦ₁₉
＝−１，ＣＦ₂₀＝−１，ＣＦ₂₁＝１のように設定され
る。

【００５２】図６は、レート変換フィルタ５２Ｙの構成
例を示している。このレート変換フィルタ５２Ｙは、３
タップのＦＩＲフィルタで構成される。

【００５３】データ入力端子２０１は、３個のレジスタ
２０２_-1，２０２_-2，２０２_-3の直列回路に接続され
る。レジスタ２０２_-1，２０２_-2，２０２_-3の出力側は
それぞれレジスタ２０３_-1，２０３_-2，２０３_-3の入力
側に接続され、このレジスタ２０３_-1，２０３_-2，２０
３_-3の出力側はそれぞれ係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFを
掛算するための乗算器２０４_-1，２０４_-2，２０４_-3の
入力側に接続される。これら乗算器２０４_-1，２０
４_-2，２０４_-3には、それぞれ係数発生器２０５_-1，２
０５_-2，２０５_-3より係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFが供
給される。また、乗算器２０４_-1，２０４_-2，２０４_-3
の出力側は加算器２０６の入力側に接続される。そし
て、加算器２０６の出力側はレジスタ２０７の入力側に
接続され、このレジスタ２０７の出力側よりデータ出力
端子２０８が導出される。

【００５４】レジスタ２０２_-1〜２０２_-3，２０３_-1〜
２０３_-3、係数発生器２０５_-1〜２０５_-3およびレジス
タ２０７には、クロック入力端子２０９より２ｆs1レー
トのクロック信号ＣＫ(2fs1）が供給される。レジスタ
２０２_-1〜２０２_-3には、信号入力端子２１０よりマス
ク信号ＭＳＫＡが供給される。また、レジスタ２０３ _-1
〜２０３_-3、係数発生器２０５_-1〜２０５_-3およびレジ
スタ２０７には、信号入力端子２１１よりマスク信号Ｍ
ＳＫＢが供給される。

【００５５】図７は、レジスタ２０２_-1〜２０２_-3，２
０３_-1〜２０３_-3，２０７の構成を示している。データ
入力端子２２１はセレクタ２２２の一方の入力側に接続
され、このセレクタ２２２の出力側はＤフリップフロッ
プ２２３のデータ端子Ｄに接続される。また、Ｄフリッ
プフロップ２２３の出力端子Ｑよりデータ出力端子２２
４が導出されると共に、この出力端子Ｑはセレクタ２２
２の他方の入力側に接続される。

【００５６】また、クロック入力端子２２５より２ｆs1
レートのクロック信号ＣＫ(2fs1)がＤフリップフロップ
２２３のクロック端子に供給される。そして、信号入力
端子２２６よりマスク信号ＭＳＫＡまたはマスク信号Ｍ
ＳＫＢ（以下、「マスク信号ＭＳＫＡ／ＭＳＫＢ」とい
う）がセレクタ２２２に切換制御信号として供給され
る。

【００５７】この場合、マスク信号ＭＳＫＡ／ＭＳＫＢ
が“１”であるとき、セレクタ２２２は一方の入力側と
出力側が接続された状態となり、レジスタは通常のＤフ
リップフロップ動作をする。一方、マスク信号ＭＳＫＡ
／ＭＳＫＢが“０”であるとき、セレクタ２２２は他方
の入力側と出力側が接続された状態となり、レジスタは
データの保持動作をする。

【００５８】図６に戻って、係数発生器２０５_-1〜２０
５_-3には、信号入力端子２１２よりロードクロック信号
ＬＤＣＫ、係数データＣＯＥＦＩ、モード信号ＭＯＤＥ
および水平同期信号ＨＤが供給される。ロードクロック
信号ＬＤＣＫ、係数データＣＯＥＦＩ、モード信号ＭＯ
ＤＥはシステムコントローラ（図示せず）より出力さ
れ、水平同期信号は同期信号発生器１１より出力され
る。

【００５９】上述したように係数発生器２０５_-1〜２０
５_-3からは、それぞれ係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFが出
力される。これらの係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFは、モ
ード０〜モード３（表−１参照）、さらには記録モード
や再生モードに応じた所定クロック毎に循環的に発生さ
せればよい。

【００６０】例えば、モード０、かつ記録モードにある
とき、レート変換フィルタ５２Ｙでは、入力データの７
０サンプル単位で３３サンプルに間引き処理をし、その
３３サンプルに対して演算処理をして出力データを得る
ものであるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞ
れ３３クロック毎に循環的に発生させればよい。また、
モード０、かつ再生モードにあるとき、ＦＩＦＯ回路５
３Ｙで入力データの３３サンプル単位で３５サンプルに
補間処理をし、レート変換フィルタ５２Ｙでは、その３
５サンプルに対して演算処理をして出力データを得るも
のであるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ
３５クロック毎に循環的に発生させればよい。

【００６１】モード１、かつ記録モードにあるとき、レ
ート変換フィルタ５２Ｙでは、入力データの１９サンプ
ル単位で９サンプルに間引き処理をし、その９サンプル
に対して演算処理をして出力データを得るものであるた
め、係数Ａ_COEF，Ｂ_COEF，Ｃ _COEFはそれぞれ９クロック
毎に循環的に発生させればよい。また、モード１、かつ
再生モードにあるとき、ＦＩＦＯ回路５３Ｙで入力デー
タの１８サンプル単位で１９サンプルに補間処理をし、
レート変換フィルタ５２Ｙでは、その１９サンプルに対
して演算処理をして出力データを得るものであるため、
係数Ａ_COEF，Ｂ _COEF，Ｃ_COEFはそれぞれ１９クロック毎
に循環的に発生させればよい。

【００６２】モード２、かつ記録モードにあるとき、レ
ート変換フィルタ５２Ｙでは、入力データの１３サンプ
ル単位で６サンプルに間引き処理をし、その６サンプル
に対して演算処理をして出力データを得るものであるた
め、係数Ａ_COEF，Ｂ_COEF，Ｃ _COEFはそれぞれ６クロック
毎に循環的に発生させればよい。また、モード２、かつ
再生モードにあるとき、ＦＩＦＯ回路５３Ｙで入力デー
タの１２サンプル単位で１３サンプルに補間処理をし、
レート変換フィルタ５２Ｙでは、その１３サンプルに対
して演算処理をして出力データを得るものであるため、
係数Ａ_COEF，Ｂ _COEF，Ｃ_COEFはそれぞれ１３クロック毎
に循環的に発生させればよい。

【００６３】さらに、モード３、かつ記録モードにある
とき、レート変換フィルタ５２Ｙでは、入力データの８
サンプル単位で３サンプルに間引き処理をし、その３サ
ンプルに対して演算処理をして出力データを得るもので
あるため、係数Ａ_COEF，Ｂ_{CO EF}，Ｃ_COEFはそれぞれ３ク
ロック毎に循環的に発生させればよい。また、モード
３、かつ再生モードにあるとき、ＦＩＦＯ回路５３Ｙで
入力データの３サンプル単位で４サンプルに補間処理を
し、レート変換フィルタ５２Ｙでは、その４サンプルに
対して演算処理をして出力データを得るものであるた
め、係数Ａ_COEF，Ｂ _COEF，Ｃ_COEFはそれぞれ４クロック
毎に循環的に発生させればよい。

【００６４】図８は、係数発生器２０５_-1，２０５_-2，
２０５_-3の構成例を示している。

【００６５】３段のシフトレジスタ２３１_-1、１段のシ
フトレジスタ２３１_-2、２段のシフトレジスタ２３
１_-3、３段のシフトレジスタ２３１_-4、４段のシフトレ
ジスタ２３１_-5、６段のシフトレジスタ２３１_-6、１４
段のシフトレジスタ２３１_-7および２段のシフトレジス
タ２３１_-8が直列に接続される。シフトレジスタ２３１
−１の出力側より係数出力端子２３２が導出される。

【００６６】シフトレジスタ２３１_-1の入力側は切換回
路２３３の可動端子に接続され、シフトレジスタ２３１
_-1，２３１_-2，２３１_-3，２３１_-4，２３１_-5，２３１
_-6，２３１_-7，２３１_-8の出力側は、それぞれ切換回路
２３３のｉ側、ｈ側、ｇ側、ｆ側、ｅ側、ｄ側、ｃ側、
ｂ側の固定端子に接続される。そして、係数データ入力
端子２３４は、切換回路２３３のａ側の固定端子に接続
される。

【００６７】また、２ｆs1レートのクロック信号ＣＫ(2
fs1）が供給されるクロック入力端子２３５は切換回路
２３６のａ側の固定端子に接続され、係数データＣＯＥ
ＦＩをロードするためのロードクロック信号ＬＣＣＫが
供給されるクロック入力端子２３７は切換回路２３６の
ｂ側の固定端子に接続される。

【００６８】また、制御回路（ＣＴＬ）２３８には信号
入力端子２３９より水平同期信号ＨＤが供給されると共
に、信号入力端子２４０よりモード信号ＭＯＤＥが供給
される。上述した切換回路２３３，２３６の切り換え
は、制御回路２３８によって制御される。切換回路２３
６は、カメラの起動時にはｂ側に接続され、通常の動作
時にはａ側に接続される。

【００６９】また、切換回路２３３は、カメラの起動時
にはａ側に接続され、通常の動作時には動作モードに応
じてｉ側〜ｂ側のいずれかに接続される。すなわち、切
換回路２３３は、モード０、かつ記録モード時はｃ側に
接続され、モード０、かつ再生モード時はｂ側に接続さ
れ、モード１、かつ記録モード時はｆ側に接続され、モ
ード１、かつ再生モード時はｄ側に接続され、モード
２、かつ記録モード時はｇ側に接続され、モード２、か
つ再生モード時はｅ側に接続され、モード３、かつ記録
モード時はｉ側に接続され、さらにモード３、かつ再生
モード時はｈ側に接続される。

【００７０】シフトレジスタ２３１_-1〜２３１_-8のクロ
ック端子には、切換回路２３６の可動端子に得られるク
ロック信号が供給される。また、シフトレジスタ２３１
_-1〜２３１_-8には、信号入力端子２４１よりマスク信号
ＭＳＫＢ信号が供給される。シフトレジスタ２３１_-1〜
２３１_-8の各段を構成するレジスタは、上述したレジス
タ２０２_-1〜２０２_-3、２０３_-1〜２０３_-3，２０７と
同様に、セレクタ２２２とＤフリップフロップ２２３と
で構成されている（図７参照）。

【００７１】図８に示す係数発生器の動作を説明する。
カメラの起動時には、切換回路２３６はｂ側に接続さ
れ、シフトレジスタ２３１_-1〜２３１_-8のクロック端子
にはロードクロック信号ＬＤＣＫが供給され、また切換
回路２３３はａ側に接続され、システムコントローラよ
り出力される動作モードに対応した係数データＣＯＥＦ
Ｉがシフトレジスタ２３１_-1の入力側に供給される。こ
れにより、ロードクロック信号ＬＤＣＫによって、動作
モードに対応した係数データＣＯＥＦＩがシフトレジス
タ２３１_-1〜２３１_-8の必要な段数に書き込こまれ、セ
ットされる。

【００７２】そして、通常の動作時には、切換回路２３
６がａ側に接続され、シフトレジスタ２３１_-1〜２３１
_-8のクロック端子にはクロック信号ＣＫ(2fs1)が供給さ
れ、また切換回路２３３は動作モードに応じてｉ側〜ｂ
側のいずれかに接続される。これにより、クロック信号
ＣＫ(2fs1)によって、動作モードに対応した個数の係数
データＣＯＥＦＩがシフトレジスタ２３１_-1〜２３１_-8
の必要な段数部分で巡回し、係数出力端子２３２に動作
モードに対応した個数の係数データＣＯＥＦＩが循環的
に出力される。

【００７３】例えば、モード１、かつ記録モード時に
は、カメラの起動時に９個の係数データＣＯＥＦＩがシ
フトレジスタ２３１_-1〜２３１_-4の９段のレジスタにセ
ットされる。そして、通常の動作時には、この９個の係
数データＣＯＥＦＩがシフトレジスタ２３１_-1〜２３１
_-4の９段のレジスタで巡回し、係数出力端子２３２には
この９個の係数データＣＯＥＦＩが循環的に出力され
る。

【００７４】上述したレート変換フィルタ５２Ｙでは、
記録モード時は、レジスタ２０３_-1〜２０３_-3でそれぞ
れ入力データの２ｍサンプル単位でｎサンプルに間引き
処理される。そして、そのｎサンプルに対して乗算器２
０４_-1〜２０４_-3で係数Ａ_{CO EF}，Ｂ_COEF，Ｃ_COEFが掛算
され、さらに加算器２０６で加算されて、レート変換回
路５０Ｙの出力データを構成するデータが形成される。
また、レート変換フィルタ５２Ｙでは、再生モード時に
は、入力データの２ｍサンプルに対して乗算器２０４_-1
〜２０４_-3で係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFが掛算され、
さらに加算器２０６で加算されて、レート変換回路５０
Ｙの出力データを構成するデータが形成される。

【００７５】図９は、ＦＩＦＯ回路５３Ｙの構成例を示
している。このＦＩＦＯ回路５３Ｙは、ディアルポート
ＲＡＭ２５１を使用して構成される。データ入力端子２
５２はＲＡＭ２５１のデータ入力端子ＤＩに接続され、
データ出力端子２５３はＲＡＭ２５１のデータ出力端子
ＤＯに接続される。

【００７６】また、ＦＩＦＯ回路５３Ｙは、書き込みア
ドレス信号ＷＡＤを発生するカウンタ２５４を備えてい
る。クロック入力端子２５５に入力される書き込みクロ
ック信号ＷＣＫはＲＡＭ２５１に供給されると共に、カ
ウンタ２５４のクロック端子ＣＫに供給される。また、
カウンタ２５４には、信号入力端子２５６よりマスク信
号ＭＳＫＢが供給される。そして、カウンタ２５４のカ
ウント値がＲＡＭ２５１に書き込みアドレス信号ＷＡＤ
として供給される。

【００７７】ここで、カウンタ２５４は、マスク信号Ｍ
ＳＫＢが“１”であるときはクロック信号ＷＣＫによっ
てカウント動作をし、一方マスク信号ＭＳＫＢが“０”
であるときはクロック信号ＷＣＫによるカウント動作を
停止し、カウント値の保持動作をする。

【００７８】また、ＦＩＦＯ回路５３Ｙは、読み出しア
ドレス信号ＲＡＤを発生するカウンタ２５７を備えてい
る。クロック入力端子２５８に入力される読み出しみク
ロック信号ＲＣＫはＲＡＭ２５１に供給されると共に、
カウンタ２５７のクロック端子ＣＫに供給される。ま
た、カウンタ２５７には、信号入力端子２５９よりマス
ク信号ＭＳＫＡが供給される。そして、カウンタ２５７
のカウント値がＲＡＭ２５１に読み出しアドレス信号Ｒ
ＡＤとして供給される。

【００７９】ここで、カウンタ２５７は、マスク信号Ｍ
ＳＫＡが“１”であるときはクロック信号ＲＣＫによっ
てカウント動作をし、一方マスク信号ＭＳＫＡが“０”
であるときはクロック信号ＲＣＫによるカウント動作を
停止し、カウント値の保持動作をする。

【００８０】また、カウンタ２５４，２５７には、シス
テムコントローラからのモード信号ＭＯＤＥが信号入力
端子２６０より供給される。そして、カウンタ２５４，
２５７は、動作モードに応じて構成が変更される。すな
わち、モード０、かつ記録モード時は３３進カウンタと
され、モード０、かつ再生モード時は、３３進カウンタ
とされ、モード１、かつ記録モード時は９進カウンタと
され、モード１、かつ再生モード時は１８進カウンタと
され、モード２、かつ記録モード時は６進カウンタとさ
れ、モード２、かつ再生モード時は１２進カウンタとさ
れ、モード３、かつ記録モード時は３進カウンタとさ
れ、さらにモード３、かつ再生モード時は３進カウンタ
とされる。

【００８１】このＦＩＦＯ回路５３Ｙでは、記録モード
時は、データ入力端子２５２より供給される入力データ
がディアルポートＲＡＭ２５１に順次書き込まれると共
に、そのデータが出力データレートで順次読み出されて
出力端子２５３に導出される。また、ＦＩＦＯ回路５３
Ｙでは、再生モード時は、データ入力端子２５２より供
給される入力データがディアルポートＲＡＭ２５１に順
次書き込まれると共に、そのデータが補間処理され、出
力データレートで順次読み出されて出力端子２５３に導
出される。ここで、補間処理は同一データが２度読みさ
れることで行われる。

【００８２】次に、図２に示すレート変換回路５０Ｙの
動作について説明する。

【００８３】まず、記録モード時の動作を説明する（図
３の接続状態参照）。端子５９Ｔ_Y1に供給される２ｆs1
レートの輝度データＹ(2fs1)はハーフバンドフィルタ５
１Ｙに供給され、ｆs2／２に帯域が制限される。このハ
ーフバンドフィルタ５１Ｙより出力されるｆs2／２に帯
域が制限された２ｆs1レートの輝度データＹ(2fs1)はレ
ート変換フィルタ５２Ｙに供給される。レート変換フィ
ルタ５２Ｙでは、間引き処理およびフィルタ処理が行わ
れ、出力輝度データＹ(fs2)を構成する輝度データが形
成される。

【００８４】また、レート変換フィルタ５２Ｙより出力
される輝度データはＦＩＦＯ回路５３Ｙに供給され、ｆ
s2レートの輝度データＹ(fs2)が得られる。このＦＩＦ
Ｏ回路５３Ｙより出力されるｆs2レートの輝度データＹ
(fs2)は丸め処理回路５４Ｙに供給され、スケーリング
処理やクリップ処理、丸め処理が施される。そして、丸
め処理回路５４Ｙより出力されるｆs2レートの輝度デー
タＹ(fs2)は遅延回路５５Ｙに供給され、色差データに
対する時間合わせが行われて端子５９Ｔ_Y2に導出され
る。

【００８５】次に、再生モード時の動作を説明する（図
４の接続状態参照）。端子５９Ｔ_Y2に供給されるｆs2レ
ートの輝度データＹ(fs2)は遅延回路５５Ｙに供給さ
れ、色差データに対する時間合わせが行われてから０挿
入回路５６Ｙに供給され、各サンプル間に０データが挿
入されて２ｆs2レートの輝度データＹ(2fs2)が得られ
る。０挿入回路５６Ｙより出力される２ｆs2レートの輝
度データＹ(2fs2)はハーフバンドフィルタ５１Ｙに供給
され、ｆs2／２に帯域が制限される。

【００８６】また、ハーフバンドフィルタ５１Ｙより出
力されるｆs2／２に帯域が制限された２ｆs2レートの輝
度データＹ(2fs2)はＦＩＦＯ回路５３Ｙに供給される。
このＦＩＦＯ回路５３Ｙでは、データが補間処理され、
２ｆs1レートの輝度データＹ(2fs1)が得られる。このＦ
ＩＦＯ回路５３Ｙより出力される２ｆs1レートの輝度デ
ータＹ(2fs1)はレート変換フィルタ５２Ｙに供給され
る。レート変換フィルタ５２Ｙでは、フィルタ処理が行
われて２fs1レートの出力輝度データＹ(2fs1)が形成さ
れる。そして、この２fs1レートの出力輝度データＹ(2f
s1)は丸め処理回路５４Ｙに供給され、スケーリング処
理やクリップ処理、丸め処理が施されて端子５９Ｔ_Y1に
導出される。

【００８７】次に、レート変換回路５０Ｙの具体的な動
作例として、ｆs2＝１８ｆs1／１９の場合について説明
する。

【００８８】まず、記録モード時（１９→９のレート変
換比）の動作例を、図１０のスペクトラムダイヤグラム
および図１１のタイムチャートを参照して説明する。

【００８９】端子５９Ｔ_Y1に供給される図１０Ａに示す
ようなスペクトラムの２ｆs1レートの輝度データＹ(2fs
1)［帯域：０〜ｆs1］は、図１０Ｂに示すような特性の
ハーフバンドフィルタ５１Ｙによってｆs2レートに対す
るナイキスト周波数（ｆs2／２）に帯域制限され、図１
０Ｃに示すようなスペクトラムの２ｆs1レートの輝度デ
ータＹ(2fs1)［帯域：０〜ｆs2／２］としてレート変換
フィルタ５２Ｙに供給される。

【００９０】すなわち、例えば図１１Ａに示すような２
ｆs1レートのサンプル列｛ｂ_n｝で構成される輝度デー
タＹ(2fs1)が、ハーフバンドフィルタ５１Ｙによりｆs2
レートに対するナイキスト周波数（ｆs2／２）に帯域制
限されて、レート変換フィルタ５２Ｙに供給される。

【００９１】レート変換フィルタ５２Ｙでは、入力され
る２ｆs1レートのサンプル列{ｂ_n}に対して、図１１Ｂ
に示すように、各サンプル間を９等分し、サンプル〈ｂ
_m〉が存在する点〔図１１Ｂに〇で示す〕は元のサンプ
ル｛ｂ_n｝とし、サンプル〈ｂ_m〉が存在しない点に零の
サンプルを挿入し、９×２ｆs1＝１８ｆs1レートのサン
プル列｛ｂ_P｝に変換する。そして、同じく１８ｆs1レ
ートで表されるレート変換フィルタ５２Ｙのインパルス
応答｛ｈ_P ｝と、上述の１８ｆs1レートのサンプル列
｛ｂ_P ｝とのコンボリューションをとることにより、１
８ｆs1レートの補間サンプル列を生成する。なお、図１
１Ｂには、レート変換フィルタ５２Ｙによる仮想的な補
間サンプル列を×で示し、ｆs2レートの出力サンプル列
{ｃ_n}を◎で示してある。

【００９２】レート変換フィルタ５２Ｙは、図１０Ｄに
示すように、ｋ×１８ｆs1±ｆs2／２（ｋ：整数）を通
過帯域とし、それ以外のｇ×２ｆs1±ｆs2／２（ｇ：整
数）を阻止帯域とする特性を有する。そして、ハーフバ
ンドフィルタ５１Ｙから供給される２ｆs1レートの輝度
データＹ(2fs1)について、図１０Ｃに示す２ｆs1，４ｆ
s１，・・・，１６ｆs1の２ｆs1サンブリングキャリア
成分を抑圧する。これにより、２ｆs1レートの輝度デー
タＹ(2fs1)は、図１０Ｅに示すように、９倍の１８ｆs1
レートにアップレート変換された輝度データＹ(18fs1)
となる。この１８ｆs1レートの輝度データＹ(18fs1)の
帯域特性は、ハーフバンドフィルタ５１Ｙにより規定さ
れたｆs2レートのナイキスト特性となっている。

【００９３】ここで、上述した１８fs1レートのフィル
タリング処理は仮想的なもので、実際には、レート変換
フィルタ５２Ｙより１８ｆs1レートの信号を１９サンプ
ル毎にダウンサンプルしたｆs2レートのサンプル列
｛ｃ_n ｝が得られる。この場合、上述した１８ｆs1レー
トのインパルス応答{ｈ_P｝と、１８ｆs1レートのサンプ
ル列{ｂ_P }とのコンボリューションは、サンプル列｛ｂ
_P ｝が非零サンプル｛ｂ _m｝の際のみ実行されればよ
く、例えば、 ｃ_o＝ｈ_-9 ・ｂ₁ ＋ ｈ₀ ・ｂ₀ ＋ ｈ₉ ・ｂ_-1 ｃ₁＝ｈ_-8 ・ｂ₃ ＋ ｈ₁ ・ｂ₂ ＋ ｈ₁₀・ｂ₁ ｃ₂＝ｈ_-7 ・ｂ₅ ＋ ｈ₂ ・ｂ₄ ＋ ｈ₁₁・ｂ₃ ｃ₃＝ｈ_-6 ・ｂ₇ ＋ ｈ₃ ・ｂ₆ ＋ ｈ₁₂・ｂ₅ ｃ₄＝ｈ_-5 ・ｂ₉ ＋ ｈ₄ ・ｂ₈ ＋ ｈ₁₃・ｂ₇ ｃ₅＝ｈ_-13・ｂ₁₂ ＋ ｈ_-4・ｂ₁₁ ＋ ｈ₅ ・ｂ₁₀ ｃ₆＝ｈ_-12・ｂ₁₄ ＋ ｈ_-3・ｂ₁₃ ＋ ｈ₆ ・ｂ_l2 ｃ₇＝ｈ_-11・ｂ₁₆ ＋ ｈ_-2・ｂ₁₅ ＋ ｈ₇ ・ｂ₁₄ ｃ₈＝ｈ_-10・ｂ₁₈ ＋ ｈ_-1・ｂ₁₇ ＋ ｈ₈ ・ｂ₁₆ ・ ・ ・ の演算が行われる。なお、図１０Ｆはｆs2レートのサン
プリングキャリアを示している。端子５９Ｔ_Y2には、図
１０Ｇに示すようなスペクトラムのｆs2レートの輝度デ
ータＹ(fs2)［帯域：０〜ｆs2／２］が出力される。

【００９４】ところで、上述したようにハーフバンドフ
ィルタ５１Ｙは、記録モード時には、レート変換フィル
タ５２Ｙによる高域減衰を補正する機能を有している。
そのため、ハーフバンドフィルタ５１Ｙの特性は、図１
０Ｂに示すように高域が強調される特性となっている。
また、レート変換フィルタ５２Ｙの特性は、図１０Ｄに
示すように、高域が減衰した特性となっている。

【００９５】図１２は、記録モード時におけるハーフバ
ンドフィルタ５１Ｙの特性を示しており、図１３、図１
４は、記録モード時におけるレート変換フィルタ５２Ｙ
の特性を示している。そして、図１５は、記録モード時
におけるハーフバンドフィルタ５１Ｙとレート変換フィ
ルタ５２Ｙの合成特性を示しており、レート変換フィル
タ５２Ｙによる高域減衰が補正されていることがわか
る。

【００９６】なお、レート変換フィルタ５２Ｙにおける
係数ｈ_-13〜ｈ₁₃は、例えばｈ_-13＝４，ｈ_-12＝６，ｈ
_-11＝９，ｈ_-10＝１５，ｈ_-9＝２１，ｈ_-8＝２９，ｈ_-7
＝３８，ｈ_-6＝４８，ｈ_-5＝５９，ｈ_-4＝６５，ｈ_-3＝
７４，ｈ_-2＝８１，ｈ_-1＝８４，ｈ₀＝８６，ｈ₁＝８
４，ｈ₂＝８１，ｈ₃＝７４，ｈ₄＝６５，ｈ₅＝５９，ｈ
₆＝４８，ｈ₇＝３８，ｈ₈＝２９，ｈ₉＝２１，ｈ₁₀＝１
５，ｈ₁₁＝９，ｈ₁₂＝６，ｈ₁₃＝４のように設定されて
いる。

【００９７】次に、記録モード時（１９→９のレート変
換比）におけるレート変換フィルタ５２Ｙ（図６に図
示）およびＦＩＦＯ回路５３Ｙ（図９に図示）の動作
を、図１６および図１７のタイミングチャートを使用し
て説明する。

【００９８】記録モード時には、マスク信号ＭＳＫＡは
図１６Ｆに示すように、常に“１”の状態にあり、レジ
スタ２０２_-1，２０２_-2，２０２_-3は、クロック信号Ｃ
Ｋ(2fs1)による通常のＤフリップフロップ動作をする。
そのため、レート変換フィルタ５２Ｙのデータ入力端子
２０１に図１６Ｂに示すような２ｆs1レートのサンプル
列｛ｂ_n｝が供給されるとき、レジスタ２０２_-1，２０
２_-2，２０２_-3の出力側には、それぞれ図１６Ｃ，Ｄ，
Ｅに示すように１クロック時間ずつ順次遅延した２ｆs1
レートのサンプル列が得られる。なお、図１６Ａは２ｆ
s1レートのクロック信号ＣＫ(2fs1)を示している。

【００９９】また、記録モード時には、マスク信号ＭＳ
ＫＢは図１６Ｇに示すように変化するため、レジスタ２
０３_-1，２０３_-2，２０３_-3では、それぞれレジスタ２
０２ _-1，２０２_-2，２０２_-3の出力データの１９サンプ
ルに対して９サンプルに間引き処理される。そのため、
レジスタ２０３_-1，２０３_-2，２０３_-3の出力側には、
それぞれ図１６Ｈ，Ｉ，Ｊに示すようなサンプル列が得
られる。そして、これらのサンプル列の各サンプルに対
して、乗算器２０４_-1，２０４_-2，２０４_-3で、それぞ
れ図１６Ｋ，Ｌ，Ｍに示すような係数Ａ_COEF，Ｂ_COEF，
Ｃ_COEFが並列的に掛算される。

【０１００】そして、乗算器２０４_-1，２０４_-2，２０
４_-3の出力データが加算器２０６に供給されて加算さ
れ、この加算器２０６からは図１６Ｎに示すように、レ
ート変換回路５０Ｙの出力輝度データＹ(fs2)を構成す
るサンプル列｛ｃ_n｝が得られ、レート変換フィルタ５
２Ｙのデータ出力端子２０８には、図１６Ｐに示すよう
なサンプル列｛ｃ_n｝が出力される。

【０１０１】このようにレート変換フィルタ５２Ｙより
出力されるサンプル列｛ｃ_n｝は、図１７Ｄに示すよう
にＦＩＦＯ回路５３Ｙのデータ入力端子２５２に供給さ
れる。この場合、カウンタ２５４のカウント値、従って
ディアルポートＲＡＭ２５１の書き込みアドレス信号Ｗ
ＡＤは例えば図１７Ｅに示すように変化し、サンプル列
｛ｃ_n｝はＲＡＭ２５１に順次書き込まれる。

【０１０２】また、カウンタ２５７のカウント値、従っ
てＲＡＭ２５１の読み出しアドレス信号ＲＡＤは図１７
Ｇに示すように変化し、ＲＡＭ２５１より上述のサンプ
ル列｛ｃ_n｝の各サンプルがｆs2レートで順次読み出さ
れる。したがって、ＦＩＦＯ回路５３Ｙのデータ出力端
子２５３には、図１７Ｈに示すようなｆs2レートのサン
プル列｛ｃ_n｝が出力される。なお、図１７Ａは２fs1レ
ートのクロック信号ＣＫ(2fs1)を示しており、図１７Ｂ
はマスク信号ＭＳＫＡを示しており、図１７Ｃはマスク
信号ＭＳＫＢを示している。さらに、図１７Ｆは、ｆs2
レートのクロック信号ＣＫ(fs2）を示している。

【０１０３】次に、再生モード時（１８→１９のレート
変換比）の動作例を、図１８のスペクトラムダイヤグラ
ムおよび図１９のタイムチャートを参照して説明する。

【０１０４】端子５９Ｔ_Y2に供給される図１８Ａに示す
スペクトラムのｆs2レートの輝度データＹ(fs2)［帯
域：０〜ｆs2／２］は、０挿入回路５６Ｙにより各サン
プル間に０データが挿入されて、２ｆs2レートの輝度デ
ータＹ(2fs2）となる。そして、この２fs2レートの輝度
データＹ(2fs2）は、図１８Ｂに示すような特性のハー
フバンドフィルタ５１Ｙによってｆs2レートに対するナ
イキスト周波数（ｆs2／２）に帯域制限され、図１８Ｃ
に示すようなスペクトラムの２ｆs2レートの輝度データ
Ｙ(2fs2)［帯域：０〜ｆs2／２］として、ＦＩＦＯ回路
５３Ｙを介してレート変換フィルタ５２Ｙに供給され
る。

【０１０５】すなわち、例えば図１９Ａに示すようなｆ
s2レートのサンプル列｛ａ_n｝で構成される輝度データ
Ｙ(fs2)が、０挿入回路５６Ｙに供給されてサンプル間
に０データが挿入されることで２ｆs2レートに変換さ
れ、さらにハーフバンドフィルタ５１Ｙによりｆs2レー
トに対するナイキスト周波数（ｆs2／２）に帯域制限さ
れて、図１９Ａに示すような２fs2レートのサンプル列
｛ｂ_n｝で構成される輝度データＹ(2fs2）となる。そし
て、この２fs2レートのサンプル列｛ｂ_n｝がレート変換
フィルタ５２Ｙに供給される。

【０１０６】レート変換フィルタ５２Ｙでは、入力され
る２ｆs2レートのサンプル列{ｂ_n}に対して、図１９Ｂ
に示すように、各サンプル間を１９等分し、サンプル
〈ｂ_m〉が存在する点〔図１９Ｂに〇で示す〕は元のサ
ンプル｛ｂ_n｝とし、サンプル〈ｂ_m〉が存在しない点に
零のサンプルを挿入し、１９×２ｆs2＝３８ｆs2レート
のサンプル列｛ｂ_P｝に変換する。そして、同じく３８
ｆs2レートで表されるレート変換フィルタ５２Ｙのイン
パルス応答｛ｈ_P ｝と、上述の３８ｆs2レートのサンプ
ル列｛ｂ_P ｝とのコンボリューションをとることによ
り、３８ｆs2レートの補間サンプル列を生成する。な
お、図１９Ｂには、レート変換フィルタ５２Ｙによる仮
想的な補間サンプル列を×で示し、２ｆs1レートの出力
サンプル列{ｃ_n}を●で示してある。

【０１０７】レート変換フィルタ５２Ｙは、図１８Ｄに
示すように、ｋ×３８ｆs2±ｆs2／２（ｋ：整数）を通
過帯域とし、それ以外のｇ×２ｆs2±ｆs2／２（ｇ：整
数）を阻止帯域とする特性を有する。そして、ハーフバ
ンドフィルタ５１Ｙから供給される２ｆs2レートの輝度
データＹ(2fs2)について、図１８Ｃに示す２ｆs2，４ｆ
s2，・・・，３６ｆs2の２ｆs2サンブリングキャリア成
分を抑圧する。これにより、２ｆs2レートの輝度データ
Ｙ(2fs2)は、図１８Ｅに示すように、１９倍の３８ｆs2
レートにアップレート変換された輝度データＹ(38fs2)
となる。この３８ｆs2レートの輝度データＹ(38fs2)の
帯域特性は、ハーフバンドフィルタ５１Ｙにより規定さ
れたｆs2レートのナイキスト特性となっている。

【０１０８】ここで、上述した３８fs2レートのフィル
タリング処理は仮想的なもので、実際には、レート変換
フィルタ５２Ｙより３８ｆs2レートの信号を１８サンプ
ル毎にダウンサンプルした２ｆs1レートのサンプル列
｛ｃ_n｝が得られる。この場合、上述した３８ｆs2レー
トのインパルス応答{ｈ_P｝と、３８ｆs2レートのサンプ
ル列{ｂ_P }とのコンボリューションは、サンプル列｛ｂ
_P｝が非零サンプル｛ｂ_m｝の際のみ実行されればよく、
例えば、 ｃ_o＝ｈ_-19・ｂ₁ ＋ ｈ₀ ・ｂ₀ ＋ ｈ₁₉・ｂ_-1 ｃ₁＝ｈ_-20・ｂ₂ ＋ ｈ_-1・ｂ₁ ＋ ｈ₁₈・ｂ₀ ｃ₂＝ｈ_-21・ｂ₃ ＋ ｈ_-2・ｂ₂ ＋ ｈ₁₇・ｂ₁ ｃ₃＝ｈ_-22・ｂ₄ ＋ ｈ_-3・ｂ₃ ＋ ｈ₁₆・ｂ₂ ｃ₄＝ｈ_-23・ｂ₅ ＋ ｈ_-4・ｂ₄ ＋ ｈ₁₅・ｂ₃ ｃ₅＝ｈ_-24・ｂ₆ ＋ ｈ_-5・ｂ₅ ＋ ｈ₁₄・ｂ₄ ｃ₆＝ｈ_-25・ｂ₇ ＋ ｈ_-6・ｂ₆ ＋ ｈ₁₃・ｂ₅ ｃ₇＝ｈ_-26・ｂ₈ ＋ ｈ_-7・ｂ₇ ＋ ｈ₁₂・ｂ₆ ｃ₈＝ｈ_-27・ｂ₉ ＋ ｈ_-8・ｂ₈ ＋ ｈ₁₁・ｂ₇ ・ ・ ・ の演算が行われる。なお、図１８Ｆは２ｆs1レートのサ
ンプリングキャリアを示している。端子５９Ｔ_Y1には、
図１８Ｇに示すようなスペクトラムの２ｆs1レートの輝
度データＹ(2fs1)［帯域：０〜ｆs2／２］が出力され
る。

【０１０９】ところで、上述したようにハーフバンドフ
ィルタ５１Ｙは、再生モード時には、信号処理部６のＤ
／Ａ変換器６１Ｙ（図１参照）のアパーチャ効果による
高域減衰、さらにはレート変換フィルタ５２Ｙによる高
域減衰を補正する機能を有している。そのため、ハーフ
バンドフィルタ５１Ｙの特性は、図１８Ｂに示すように
高域が強調される特性となっている。また、レート変換
フィルタ５２Ｙの特性は、図１８Ｄに示すように、高域
が減衰した特性となっている。

【０１１０】なお、レート変換フィルタ５２Ｙにおける
係数ｈ_-28〜ｈ₂₈は、例えばｈ_-28＝３，ｈ_-27＝４，ｈ
_-26＝４，ｈ_-25＝６，ｈ_-24＝７，ｈ_-23＝９，ｈ_-22＝
１１，ｈ_-21＝１４，ｈ_-20＝１７，ｈ_-19＝２０，ｈ_-18
＝２４，ｈ_-17＝２８，ｈ_-16＝３１，ｈ_-15＝３６，ｈ
_-14＝４１，ｈ_-13＝４６，ｈ_-12＝５１，ｈ_-11＝５７，
ｈ_-10＝６２，ｈ_-9＝６３，ｈ_-8＝６７，ｈ_-7＝７３，
ｈ_-6＝７６，ｈ_-5＝８０，ｈ_-4＝８３，ｈ_-3＝８６，ｈ
_-2＝８６，ｈ_-1＝８７，ｈ₀＝８８，ｈ₁＝８７，ｈ₂＝
８６，ｈ₃＝８６，ｈ₄＝８３，ｈ₅＝８０，ｈ₆＝７６，
ｈ₇＝７３，ｈ₈＝６７，ｈ₉＝６３，ｈ₁₀＝６２，ｈ₁₁
＝５７，ｈ₁₂＝５１，ｈ₁₃＝４６，ｈ₁₄＝４１，ｈ₁₅＝
３６，ｈ₁₆＝３１，ｈ₁₇＝２８，ｈ₁₈＝２４，ｈ₁₉＝２
０，ｈ₂₀＝１７，ｈ₂₁＝１４，ｈ₂₂＝１１，ｈ₂₃＝９，
ｈ₂₄＝７，ｈ₂₅＝６，ｈ₂₆＝４，ｈ ₂₇＝４，ｈ₂₈＝３の
ように設定されている。

【０１１１】図２０は、再生モード時におけるハーフバ
ンドフィルタ５１Ｙの特性を示しており、図２１、図２
２は、再生モード時におけるレート変換フィルタ５２Ｙ
の特性を示している。そして、図２３は、再生モード時
におけるハーフバンドフィルタ５１Ｙとレート変換フィ
ルタ５２Ｙの合成特性を示しており、レート変換フィル
タ５２Ｙによる高域減衰が補正されていることがわか
る。しかも、この合成特性はさらに高域が強調される特
性となっており、これにより上述したＤ／Ａ変換器６１
Ｙのアパーチャ効果による高域減衰が補正されることと
なる。

【０１１２】次に、再生モード時（１８→１９のレート
変換比）におけるＦＩＦＯ回路５３Ｙ（図９に図示）お
よびレート変換フィルタ５２Ｙ（図６に図示）の動作
を、図２４および図２５のタイミングチャートを使用し
て説明する。

【０１１３】ＦＩＦＯ回路５３Ｙのデータ入力端子２５
２に、図２４Ｂに示すような２ｆs2レートのサンプル列
｛ｂ_n｝が供給される。なお、図２４Ａは２ｆs2レート
のクロック信号ＣＫ(2fs2)を示し、図２４Ｄは２ｆs1レ
ートのクロック信号ＣＫ(2fs1)を示している。再生モー
ド時には、マスク信号ＭＳＫＢは図２４Ｆに示すよう
に、常に“１”の状態にある。そのため、カウンタ２５
４のカウント値、従ってディアルポートＲＡＭ２５１の
書き込みアドレス信号ＷＡＤは例えば図２４Ｃに示すよ
うに変化し、サンプル列｛ｂ_n｝はＲＡＭ２５１に順次
書き込まれる。

【０１１４】また、再生モード時には、マスク信号ＭＳ
ＫＡは図２４Ｅに示すように変化するため、カウンタ２
５７のカウント値、従ってＲＡＭ２５１の読み出しアド
レス信号ＲＡＤは図２４Ｇに示すように変化し、ＲＡＭ
２５１より上述のサンプル列｛ｂ_n｝の各サンプルが２
ｆs1レートで順次読み出される。この場合、マスク信号
ＭＳＫＡがクロック信号ＣＫ(2fs1)の１９クロック毎に
１クロック時間だけ“０”となり、カウンタ２５７のカ
ウント動作が停止する。

【０１１５】そのため、ＲＡＭ２５１からはサンプル列
｛ｂ_n｝の１８サンプル毎に同一データが２度読みされ
る。つまり、ＲＡＭ２５１からの読み出し時に、サンプ
ル列｛ｂ_n｝の１８サンプルが１９サンプルになるよう
に補間処理されることとなる。したがって、ＦＩＦＯ回
路５３Ｙのデータ出力端子２５３には、図２４Ｈに示す
ような補間処理された２ｆs1レートのサンプル列
｛ｂ_n｝が出力される。

【０１１６】このようにＦＩＦＯ回路５３Ｙより出力さ
れる２ｆs1レートのサンプル列｛ｂ _n｝は、図２５Ｄに
示すようにレート変換フィルタ５２Ｙのデータ入力端子
２０１に供給される。なお、図２５Ａは２fs1レートの
クロック信号ＣＫ(2fs1)を示し、図２５Ｂはマスク信号
ＭＳＫＡを示し、図２５Ｃはマスク信号ＭＳＫＢを示し
ている。

【０１１７】データ入力端子２０１に、上述した２ｆs1
レートのサンプル列｛ｂ_n｝が供給されるとき、レジス
タ２０２_-1，２０２_-2，２０２_-3の出力側には、それぞ
れ図２５Ｅ，Ｆ，Ｇに示すように１クロック時間ずつ順
次遅延した２ｆs1レートのサンプル列が得られる。そし
て、レジスタ２０３_-1，２０３_-2，２０３_-3の出力側に
は、それぞれ図２５Ｈ，Ｉ，Ｊに示すようなサンプル列
が得られる。そして、これらのサンプル列の各サンプル
に対して、乗算器２０４_-1，２０４_-2，２０４ _-3で、そ
れぞれ図２５Ｋ，Ｌ，Ｍに示すような係数Ａ_COEF，Ｂ
_COEF，Ｃ_COEFが並列的に掛算される。

【０１１８】そして、乗算器２０４_-1，２０４_-2，２０
４_-3の出力データが加算器２０６に供給されて加算され
る。この加算器２０６からは、図２５Ｎに示すようにレ
ート変換回路５０Ｙの出力輝度データＹ(2fs1)を構成す
るサンプル列｛ｃ_n｝が得られ、レート変換フィルタ５
２Ｙのデータ出力端子２０８には、図２５Ｐに示すよう
な２fs1レートのサンプル列｛ｃ_n｝が出力される。

【０１１９】図２６は、第２のディジタル演算部５を構
成する色差信号用のレート変換回路５０Ｃの構成例を示
している。

【０１２０】このレート変換回路５０Ｃは、記録モード
時にはｆs1レートの赤色差データＣ _R(ｆs1)および青色
差データＣ_B(ｆs1)に対してマルチプレクス処理して２f
s1レートの点順次色差データＣ_R／Ｃ_B(2ｆs1)を得ると
共に、再生モード時には２fs1レートの点順次色差デー
タＣ_R／Ｃ_B(2ｆs1)に対してデマルチプレクス処理をし
てｆs1レートの赤色差データＣ_R(ｆs1)および青色差デ
ータＣ_B(ｆs1)を得るマルチプレクサ／デマルチプレク
サ５５Ｃを有している。

【０１２１】また、レート変換回路５０Ｃは、ナイキス
トフィルタとして機能するハーフバンドフィルタ５１Ｃ
と、出力ビデオデータを構成するビデオデータをフィル
タ処理によって生成するためのレート変換フィルタ５２
Ｃと、出力データレートのビデオデータを生成するため
のＦＩＦＯ回路５３Ｃと、スケーリング処理、クリップ
処理および丸め処理をする丸め処理回路５４Ｃと、各サ
ンプル間に０データを挿入する０挿入回路５６Ｃとを有
している。

【０１２２】ハーフバンドフィルタ５１Ｃには、端子５
１Ｔ_C1より、記録モード時は２ｆs1レートのクロック信
号ＣＫ(2fs1)が供給され、再生モード時は２ｆs2レート
のクロック信号ＣＫ(2fs2)が供給される。レート変換フ
ィルタ５２Ｃには、記録モード時および再生モード時の
いずれにおいても、端子５２Ｔ_C1より２ｆs1レートのク
ロック信号ＣＫ(2fs1)が供給されると共に、端子５２Ｔ
_C2よりｆs1レートのクロック信号ＣＫ(fs1)が供給され
る。

【０１２３】ＦＩＦＯ回路５３Ｃには、端子５３Ｔ_C1よ
り書き込みクロック信号ＷＣＫが供給されると共に、端
子５３Ｔ_C2より読み出しクロック信号ＲＣＫが供給され
る。クロック信号ＷＣＫとしては、記録モード時は２ｆ
s1レートのクロック信号ＣＫ(2fs1)が使用され、再生モ
ード時は２ｆs2レートのクロック信号ＣＫ(2fs2)が使用
される。クロック信号ＲＣＫとしては、記録モード時は
ｆs2レートのクロック信号ＣＫ(fs2)が使用され、再生
モード時は２ｆs1レートのクロック信号ＣＫ(2fs1)が使
用される。また、このＦＩＦＯ回路５３Ｃには、端子５
８Ｔ_C2より上述した変換モードを示すモード信号ＭＯＤ
Ｅが供給される。

【０１２４】また、レート変換回路５０Ｃは、上述した
各回路の入出力を切り換えるための切換回路５７Ｃ₁〜
５７Ｃ₅と、レート変換フィルタ５２ＣおよびＦＩＦＯ
回路５３Ｃにマスク信号ＭＳＫＡ，ＭＳＫＢおよび整列
信号ＡＬＩＧＮ０，ＡＬＩＧＮ１を供給するためのタイ
ミング発生器５８Ｃとを有している。

【０１２５】タイミング発生器５８Ｃには、端子５８Ｔ
_C1より水平同期信号ＨＤが供給されると共に、端子５８
Ｔ_C2よりモード信号ＭＯＤＥが供給される。そして、タ
イミング発生器５８Ｃでは、水平同期信号ＨＤおよびモ
ード信号ＭＯＤＥに基づいて、マスク信号ＭＳＫＡ，Ｍ
ＳＫＢが形成される。記録モード時には、後述するよう
にレート変換フィルタ５２Ｃで間引き処理が行われる
が、マスク信号ＭＳＫＢによって間引き数や間引きタイ
ミングが決定される。また、再生モード時には、後述す
るようにＦＩＦＯ回路５３Ｃで補間処理が行われるが、
マスク信号ＭＳＫＡによって補間数や補間タイミングが
決定される。

【０１２６】また、切換回路５７Ｃ₁〜５７Ｃ₅によっ
て、上述した各回路は以下のように接続される。すなわ
ち、記録モード時には入力端子となり、再生モード時に
は出力端子となる端子５９Ｔ_CB，５９Ｔ_CRは、マルチプ
レクサ／デマルチプレクサ５５Ｃの一側に接続され、こ
のマルチプレクサ／デマルチプレクサ５５Ｃの他側は切
換回路５７Ｃ₁のＲ側の固定端子に接続されると共に、
切換回路５７Ｃ₅のＰ側の固定端子に接続される。

【０１２７】記録モード時には出力端子となり、再生モ
ード時には入力端子となる端子５９Ｔ_C2は、切換回路５
７Ｃ₅のＲ側の固定端子に接続されると共に、０挿入回
路５６Ｃの入力側に接続される。ハーフバンドフィルタ
５１Ｃの入力側は切換回路５７Ｃ₁の可動端子に接続さ
れ、その出力側は切換回路５７Ｃ₂のＲ側の固定端子に
接続されると共に、切換回路５７Ｃ₃のＰ側の固定端子
に接続される。

【０１２８】レート変換フィルタ５２Ｃの入力側は切換
回路５７Ｃ₂の可動端子に接続され、その出力側は切換
回路５７Ｃ₃のＲ側の固定端子に接続されると共に、切
換回路５７Ｃ₄のＰ側の固定端子に接続される。ＦＩＦ
Ｏ回路５３Ｃの入力側は切換回路５７Ｃ₃の可動端子に
接続され、その出力側は切換回路５７Ｃ₄のＲ側の固定
端子に接続されると共に、切換回路５７Ｃ₂のＰ側の固
定端子に接続される。丸め処理回路５４Ｃの入力側は切
換回路５７Ｃ₄の可動端子に接続され、その出力側は切
換回路５７Ｃ₅の可動端子に接続される。また、０挿入
回路５６Ｃの出力側は、切換回路５７Ｃ₁のＰ側の固定
端子に接続される。

【０１２９】切換回路５７Ｃ₁〜５７Ｃ₅は、記録モード
時にはＲ側に接続される。そのため、記録モード時にお
けるレート変換回路５０Ｃの接続状態は、図２７に示す
ようになる。一方、切換回路５７Ｃ₁〜５７Ｃ₅は、再生
モード時にはＰ側に接続される。そのため、再生モード
時におけるレート変換回路５０Ｃの接続状態は図２８に
示すようになる。

【０１３０】上述せずも、レート変換回路５０Ｃは、上
述したレート変換回路５０Ｙと同様に、原理的に、ｍ，
ｎを正の整数として、ｆs2＝ｆs1・ｎ／ｍなる関係にあ
る周波数で、記録モード時には２ｍ→ｎのレート変換を
行うと共に、再生モード時にはｎ→２ｍのレート変換を
行うものであって、上述した表−１に示すように、複数
のレート変換比を可変設定でき、複数のモードで動作す
るようになっている。

【０１３１】図２９は、ハーフバンドフィルタ５１Ｃの
構成例を示している。このハーフバンドフィルタ５１Ｃ
は、３５タップのＦＩＲ（finite impulse response）
フィルタで構成される。

【０１３２】データ入力端子３０１は、７０個のＤフリ
ップフロップ３０２_-0〜３０２_-69の直列回路に接続さ
れる。また、Ｄフリップフロップ３０２_-33，３０
２_-31，・・・，３０２_-1の出力端子Ｑは、それぞれ加
算器３０３_-1，３０３_-2，・・・，３０３_-17の入力側
に接続され、Ｄフリップフロップ１０２_-37，１０
２_-39，・・・，１０２_-69の出力端子Ｑはそれぞれ加算
器３０３_-1，３０３_-2，・・・，３０３_-17の入力側に
接続される。

【０１３３】また、Ｄフリップフロップ３０２_-35の出
力端子Ｑ、加算器３０３_-1，３０３_{- 2}，・・・，３０３
_-17の出力側は、それぞれ係数ＣＦ₀，ＣＦ₁，ＣＦ₂，・
・・，ＣＦ₁₇を掛算するための乗算器３０４_-0，３０４
_-1，３０４_-2，・・・，３０４_-17の入力側に接続され
る。また、乗算器３０４_-0，３０４_-1，３０４_-2，・・
・，３０４_-17の出力側は加算器３０５の入力側に接続
される。そして、加算器３０５の出力側はＤフリップフ
ロップ３０６のデータ端子Ｄに接続され、このＤフリッ
プフロップ３０６の出力端子Ｑよりデータ出力端子３０
７が導出される。

【０１３４】Ｄフリップフロップ１０２_-0〜１０
２_-69，３０６のクロック端子には、クロック入力端子
３０８よりクロック信号が供給される。このクロック信
号としては、記録モード時は２ｆs1レートのクロック信
号ＣＫ(2fs1)が使用され、再生モード時は２ｆs2レート
のクロック信号ＣＫ(2fs2)が使用される。

【０１３５】ハーフバンドフィルタ５１Ｃは、記録モー
ド時には、データ入力端子３０１に点順次色差データＣ
_B／Ｃ_R(2fs1)として供給されるｆs1レートの色差データ
Ｃ_B(fs1)，Ｃ_R(fs1）に対して、ｆs1の出力データレー
トで、ｆs2／４を通過帯域とし、ｆs2／２レートに対す
るナイキストフィルタとして機能する。

【０１３６】また、ハーフバンドフィルタ５１Ｃは、再
生モード時には、データ入力端子３０１に点順次色差デ
ータＣ_B／Ｃ_R(fs2)として供給されるｆs2／２レートの
色差データＣ_B(fs2/2)，Ｃ_R(fs2/2）に対して、ｆs2の
出力データレートで、ｆs2／を通過帯域とし、ｆs2／２
レートに対するナイキストフィルタとして機能する。さ
らに、このハーフバンドフィルタ５１Ｃは、記録モード
時にはレート変換フィルタ５２Ｃによる高域減衰を補正
する機能を有し、再生モード時には信号処理部６のＤ／
Ａ変換器６１Ｃ_R，６１Ｃ_Bのアパーチャ効果による高域
減衰を補正すると共に、レート変換フィルタ５２Ｃによ
る高域減衰を補正する機能を有している。

【０１３７】そのため、ハーフバンドフィルタ５１Ｃに
おける係数ＣＦ₀〜ＣＦ₁₇は、上述せずもシステムコン
トローラによって例えば以下のように設定される。すな
わち、記録モード時には、ＣＦ₀＝２６２，ＣＦ₁＝１７
３，ＣＦ₂＝７，ＣＦ₃＝−６６，ＣＦ₄＝−２２，ＣＦ₅
＝３３，ＣＦ₆＝２２，ＣＦ₇＝−１７，ＣＦ₈＝−１
６，ＣＦ₉＝５，ＣＦ₁₀＝１４，ＣＦ₁₁＝−１，ＣＦ₁₂
＝−１０，ＣＦ₁₃＝０，ＣＦ₁₄＝５，ＣＦ₁₅＝２，ＣＦ
₁₆＝−３，ＣＦ₁₇＝−１に設定される。

【０１３８】また、再生モード時には、ＣＦ₀＝２９
４，ＣＦ₁＝１７７，ＣＦ₂＝−２３，ＣＦ₃＝−７６，
ＣＦ₄＝５，ＣＦ₅＝４３，ＣＦ₆＝０，ＣＦ₇＝−２８，
ＣＦ₈＝−１，ＣＦ₉＝１８，ＣＦ₁₀＝２，ＣＦ₁₁＝−１
３，ＣＦ₁₂＝−１，ＣＦ₁₃＝８，ＣＦ₁₄＝０，ＣＦ₁₅＝
−４，ＣＦ₁₆＝−１，ＣＦ₁₇＝３に設定される。

【０１３９】図３０は、レート変換フィルタ５２Ｃの構
成例を示している。このレート変換フィルタ５２Ｃは、
３タップのＦＩＲフィルタで構成される。

【０１４０】データ入力端子４０１は、７個のレジスタ
４０２_-1〜４０２_-7の直列回路に接続される。レジスタ
４０２_-1および４０２_-2の出力側はそれぞれセレクタ４
０３ _-1のａおよびｂの入力側に接続され、レジスタ４０
２_-3および４０２_-4の出力側はそれぞれセレクタ４０３
_-2のａおよびｂの入力側に接続され、レジスタ４０２ _-5
および４０２_-6の出力側はそれぞれセレクタ４０３_-3の
ａおよびｂの入力側に接続される。

【０１４１】また、セレクタ４０３_-1の出力側およびレ
ジスタ４０３_-3の出力側はそれぞれセレクタ４０４_-1の
ｂおよびａの入力側に接続され、セレクタ４０３_-2の出
力側およびレジスタ４０３_-5の出力側はそれぞれセレク
タ４０４_-2のｂおよびａの入力側に接続され、セレクタ
４０３_-3の出力側およびレジスタ４０３_-7の出力側はそ
れぞれセレクタ４０４_-3のｂおよびａの入力側に接続さ
れる。そして、セレクタ４０４_-1，４０４_-2，４０４_-3
の出力側は、それぞれレジスタ４０５_-1，４０５_-2，４
０５_-3の入力側に接続される。

【０１４２】また、レジスタ４０５_-1，４０５_-2，４０
５_-3の出力側はそれぞれ係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFを
掛算するための乗算器４０６_-1，４０６_-2，４０６_-3の
入力側に接続される。これら乗算器４０６_-1，４０
６_-2，４０６_-3には、それぞれ係数発生器４０７_-1，４
０７_-2，４０７_-3より係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFが供
給される。また、乗算器４０６_-1，４０６_-2，４０６_-3
の出力側は加算器４０８の入力側に接続される。そし
て、加算器４０８の出力側はレジスタ４０９の入力側に
接続され、このレジスタ４０９の出力側よりデータ出力
端子４１０が導出される。

【０１４３】レジスタ４０２_-1〜４０２_-7，４０５_-1〜
４０５_-3，４０９には、クロック入力端子４１１より２
ｆs1レートのクロック信号ＣＫ(2fs1）が供給される。
レジスタ4０２_-1〜4０２_-7には、信号入力端子４１３よ
りマスク信号ＭＳＫＡが供給される。また、レジスタ4
０５_-1〜4０５_-3、係数発生器４０７_-1〜４０７_-3およ
びレジスタ４０９には、信号入力端子４１４よりマスク
信号ＭＳＫＢが供給される。

【０１４４】レジスタ４０２_-1〜４０２_-7，４０５_-1〜
４０５_-3，４０９は、それぞれ図７に示すようにセレク
タ２２２とＤフリップフロップ２２３とで構成され、マ
スク信号ＭＳＫＡ／ＭＳＫＢが“１”であるときは通常
のＤフリップフロップ動作をし、一方マスク信号ＭＳＫ
Ａ／ＭＳＫＢが“０”であるときはデータの保持動作を
する。

【０１４５】係数発生器４０７_-1〜４０７_-3には、クロ
ック入力端子４１２よりｆs1レートのクロック信号ＣＫ
(fs1）が供給されると共に、信号入力端子４１５よりロ
ードクロック信号ＬＤＣＫ、係数データＣＯＥＦＩ、モ
ード信号ＭＯＤＥおよび水平同期信号ＨＤが供給され
る。ロードクロック信号ＬＤＣＫ、係数データＣＯＥＦ
Ｉ、モード信号ＭＯＤＥはシステムコントローラ（図示
せず）より出力され、水平同期信号は同期信号発生器１
１より出力される。

【０１４６】上述したように係数発生器２０５_-1〜２０
５_-3からは、それぞれ係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFが出
力される。これらの係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFは、モ
ード０〜モード３（表−１参照）、さらには記録モード
や再生モードに応じた所定クロック毎に循環的に発生さ
せればよい。

【０１４７】例えば、モード０、かつ記録モードにある
とき、レート変換フィルタ５２Ｃでは、点順次色差デー
タＣ_B／Ｃ_Rとして入力される色差データＣ_B，Ｃ_Rの各７
０サンプル単位で３３サンプルに間引き処理をし、その
各３３サンプルに対して演算処理をして出力データを得
るものであるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれ
ぞれ３３クロック毎に循環的に発生させればよい。ま
た、モード０、かつ再生モードにあるとき、ＦＩＦＯ回
路５３Ｃで点順次色差データＣ_B／Ｃ_Rとして入力される
色差データＣ_B，Ｃ_Rの各３３サンプル単位で３５サンプ
ルに補間処理をし、レート変換フィルタ５２Ｃでは、そ
の各３５サンプルに対して演算処理をして出力データを
得るものであるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそ
れぞれ３５クロック毎に循環的に発生させればよい。

【０１４８】モード１、かつ記録モードにあるとき、レ
ート変換フィルタ５２Ｃでは、点順次色差データＣ_B／
Ｃ_Rとして入力される色差データＣ_B，Ｃ_Rの各１９サン
プル単位で９サンプルに間引き処理をし、その各９サン
プルに対して演算処理をして出力データを得るものであ
るため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ９クロ
ック毎に循環的に発生させればよい。また、モード１、
かつ再生モードにあるとき、ＦＩＦＯ回路５３Ｃで点順
次色差データＣ_B／Ｃ_Rとして入力される色差データ
Ｃ_B，Ｃ_Rの各１８サンプル単位で１９サンプルに補間処
理をし、レート変換フィルタ５２Ｙでは、その各１９サ
ンプルに対して演算処理をして出力データを得るもので
あるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ１９
クロック毎に循環的に発生させればよい。

【０１４９】モード２、かつ記録モードにあるとき、レ
ート変換フィルタ５２Ｃでは、点順次色差データＣ_B／
Ｃ_Rとして入力される色差データＣ_B，Ｃ_Rの各１３サン
プル単位で６サンプルに間引き処理をし、その各６サン
プルに対して演算処理をして出力データを得るものであ
るため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ６クロ
ック毎に循環的に発生させればよい。また、モード２、
かつ再生モードにあるとき、ＦＩＦＯ回路５３Ｃで点順
次色差データＣ_B／Ｃ_Rとして入力される色差データ
Ｃ_B，Ｃ_Rの各１２サンプル単位で１３サンプルに補間処
理をし、レート変換フィルタ５２Ｃでは、その各１３サ
ンプルに対して演算処理をして出力データを得るもので
あるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ１３
クロック毎に循環的に発生させればよい。

【０１５０】さらに、モード３、かつ記録モードにある
とき、レート変換フィルタ５２Ｃでは、点順次色差デー
タＣ_B／Ｃ_Rとして入力される色差データＣ_B，Ｃ_Rの各８
サンプル単位で３サンプルに間引き処理をし、その各３
サンプルに対して演算処理をして出力データを得るもの
であるため、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ３
クロック毎に循環的に発生させればよい。また、モード
３、かつ再生モードにあるとき、ＦＩＦＯ回路５３Ｃで
点順次色差データＣ_B／Ｃ_Rとして入力される色差データ
Ｃ_B，Ｃ_Rの各３サンプル単位で４サンプルに補間処理を
し、レート変換フィルタ５２Ｃでは、その各４サンプル
に対して演算処理をして出力データを得るものであるた
め、係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFはそれぞれ４クロック
毎に循環的に発生させればよい。

【０１５１】係数発生器４０７_-1，４０７_-2，４０７_-3
は、上述したレート変換フィルタ５２Ｙにおける係数発
生器２０５_-1，２０５_-2，２０５_-3（図８に図示）と同
様に構成される。ただし、係数発生器４０７_-1，４０７
_-2，４０７_-3では、クロック入力端子２３５にｆs1レー
トのクロック信号ＣＫ(fs1）を入力する必要がある。

【０１５２】また、セレクタ４０３_-1〜４０３_-3には、
信号入力端子４１６より整列信号ＡＬＩＧＮ０が供給さ
れる。そして、セレクタ４０３_-1〜４０３_-3は、整列信
号ＡＬＩＧＮ０が“１”であるときはａの入力側と出力
側が接続された状態となり、逆に整列信号ＡＬＩＧＮ０
が“０”であるときはｂの入力側と出力側が接続された
状態となる。

【０１５３】また、セレクタ４０４_-1〜４０４_-3には、
信号入力端子４１７より整列信号ＡＬＩＧＮ１が供給さ
れる。そして、セレクタ４０４_-1〜４０４_-3は、整列信
号ＡＬＩＧＮ１が“１”であるときはａの入力側と出力
側が接続された状態となり、逆に整列信号ＡＬＩＧＮ１
が“０”であるときはｂの入力側と出力側が接続された
状態となる。

【０１５４】上述したレート変換フィルタ５２Ｃでは、
記録モード時は、レジスタ４０５_-1〜４０５_-3でそれぞ
れ点順次色差データＣ_B／Ｃ_Rとして供給される色差デー
タＣ _B，Ｃ_Rの各２ｍサンプル単位でｎサンプルに間引き
処理される。そして、その各ｎサンプルに対して乗算器
４０６_-1〜４０６_-3で係数Ａ_COEF，Ｂ_COEF，Ｃ_COEFが掛
算され、さらに加算器４０８で加算されて、レート変換
回路５０Ｃの出力データを構成するデータが形成され
る。また、レート変換フィルタ５２Ｃでは、再生モード
時には、点順次色差データＣ_B／Ｃ_Rとして供給される色
差データＣ_B，Ｃ_Rの各２ｍサンプルに対して乗算器４０
６_-1〜４０６_-3で係数Ａ_COEF，Ｂ_COEF，Ｃ _COEFが掛算さ
れ、さらに加算器４０８で加算されて、レート変換回路
５０Ｃの出力データを構成するデータが形成される。

【０１５５】図３１は、ＦＩＦＯ回路５３Ｃの構成例を
示している。このＦＩＦＯ回路５３Ｃは、ディアルポー
トＲＡＭ４５１を使用して構成される。データ入力端子
４５２はＲＡＭ４５１のデータ入力端子ＤＩに接続さ
れ、データ出力端子４５３はＲＡＭ４５１のデータ出力
端子ＤＯに接続される。

【０１５６】また、ＦＩＦＯ回路５３Ｃは、書き込みア
ドレス信号ＷＡＤを発生するカウンタ４５４を備えてい
る。クロック入力端子４５５に入力される書き込みクロ
ック信号ＷＣＫはＲＡＭ４５１に供給されると共に、カ
ウンタ４５４のクロック端子ＣＫに供給される。また、
カウンタ４５４には、信号入力端子４５６よりマスク信
号ＭＳＫＢが供給される。そして、カウンタ４５４のカ
ウント値がＲＡＭ４５１に書き込みアドレス信号ＷＡＤ
として供給される。

【０１５７】ここで、カウンタ４５４は、マスク信号Ｍ
ＳＫＢが“１”であるときはクロック信号ＷＣＫによっ
てカウント動作をし、一方マスク信号ＭＳＫＢが“０”
であるときはクロック信号ＷＣＫによるカウント動作を
停止し、カウント値の保持動作をする。

【０１５８】また、ＦＩＦＯ回路５３Ｃは、読み出しア
ドレス信号ＲＡＤを発生するカウンタ４５７を備えてい
る。クロック入力端子４５８に入力される読み出しみク
ロック信号ＲＣＫはＲＡＭ４５１に供給されると共に、
カウンタ４５７のクロック端子ＣＫに供給される。ま
た、カウンタ４５７には、信号入力端子４５９よりマス
ク信号ＭＳＫＡが供給される。そして、カウンタ４５７
のカウント値がＲＡＭ４５１に読み出しアドレス信号Ｒ
ＡＤとして供給される。

【０１５９】ここで、カウンタ４５７は、マスク信号Ｍ
ＳＫＡが“１”であるときはクロック信号ＲＣＫによっ
てカウント動作をし、一方マスク信号ＭＳＫＡが“０”
であるときはクロック信号ＲＣＫによるカウント動作を
停止し、カウント値の保持動作をする。

【０１６０】また、カウンタ４５４，４５７には、シス
テムコントローラからのモード信号ＭＯＤＥが信号入力
端子４６０より供給される。そして、カウンタ４５４，
４５７は、動作モードに応じて構成が変更される。すな
わち、モード０、かつ記録モード時は３３進カウンタと
され、モード０、かつ再生モード時は、３３進カウンタ
とされ、モード１、かつ記録モード時は９進カウンタと
され、モード１、かつ再生モード時は１８進カウンタと
され、モード２、かつ記録モード時は６進カウンタとさ
れ、モード２、かつ再生モード時は１２進カウンタとさ
れ、モード３、かつ記録モード時は３進カウンタとさ
れ、さらにモード３、かつ再生モード時は３進カウンタ
とされる。

【０１６１】このＦＩＦＯ回路５３Ｃでは、記録モード
時は、データ入力端子４５２より供給される点順次色差
データＣ_B／Ｃ_RがディアルポートＲＡＭ４５１に順次書
き込まれると共に、そのデータが出力データレートで順
次読み出されて出力端子４５３に導出される。また、Ｆ
ＩＦＯ回路５３Ｃでは、再生モード時は、データ入力端
子４５２より供給される点順次色差データＣ_B／Ｃ_Rがデ
ィアルポートＲＡＭ４５１に順次書き込まれると共に、
そのデータが補間処理され、出力データレートで順次読
み出されて出力端子４５３に導出される。ここで、補間
処理は同一データが２度読みされることで行われる。

【０１６２】次に、図２６に示すレート変換回路５０Ｃ
の動作について説明する。

【０１６３】まず、記録モード時の動作を説明する（図
２７の接続状態参照）。端子５９Ｔ _CB，５９Ｔ_CRにそれ
ぞれ供給されるｆs1レートの色差データＣ_B(fs1)，Ｃ
_R(fs1)はマルチプレクサ／デマルチプレクサ５５Ｃに供
給されてマルチプレクス処理され、２fs1レートの点順
次色差データＣ_B／Ｃ_R(2fs1)が形成される。この２ｆs1
レートの点順次色差データＣ_B／Ｃ_R(2fs1)はハーフバン
ドフィルタ５１Ｃに供給され、色差データＣ_B(fs1)，Ｃ
_R(fs1)のそれぞれがｆs2／４に帯域制限される。このハ
ーフバンドフィルタ５１Ｃより出力される２ｆs1レート
の点順次色差データＣ_B／Ｃ_R(2fs1)はレート変換フィル
タ５２Ｃに供給される。レート変換フィルタ５２Ｃで
は、間引き処理およびフィルタ処理が行われ、出力点順
次色差データＣ_B／Ｃ_R(fs2)を構成する点順次色差デー
タＣ_B／Ｃ_Rが形成される。

【０１６４】また、レート変換フィルタ５２Ｃより出力
される点順次色差データＣ_B／Ｃ_RはＦＩＦＯ回路５３Ｃ
に供給され、ｆs2レートの点順次色差データＣ_B／Ｃ_R(f
s2)が得られる。このＦＩＦＯ回路５３Ｃより出力され
るｆs2レートの点順次色差データＣ_B／Ｃ_R(fs2)は丸め
処理回路５４Ｃに供給され、スケーリング処理やクリッ
プ処理、丸め処理が施される。そして、丸め処理回路５
４Ｃより出力されるｆs2レートの点順次色差データＣ_B
／Ｃ_R(fs2)は端子５９Ｔ_C2に導出される。

【０１６５】次に、再生モード時の動作を説明する（図
２８の接続状態参照）。端子５９Ｔ _C2に供給されるｆs2
レートの点順次色差データＣ_B／Ｃ_R(fs2)は０挿入回路
５６Ｃに供給され、ｆs2／２レートの色差データＣ_B(fs
2)，Ｃ_R(fs2)の各サンプル間に０データが挿入されてｆ
s2レートの色差データＣ_B(fs2)，Ｃ_R(fs2)からなる２fs
2レートの点順次色差データＣ_B／Ｃ_R(2fs2)が得られ
る。この０挿入回路５６Ｃより出力される２ｆs2レート
の点順次色差データＣ_B／Ｃ_R(2fs2)はハーフバンドフィ
ルタ５１Ｃに供給され、色差データＣ_B(fs2)，Ｃ_R(fs2)
のそれぞれがｆs2／４に帯域制限される。

【０１６６】また、ハーフバンドフィルタ５１Ｃより出
力される２ｆs2レートの点順次色差データＣ_B／Ｃ_R(2fs
2)はＦＩＦＯ回路５３Ｃに供給される。このＦＩＦＯ回
路５３Ｃでは、データの補間処理が行われ、２ｆs1レー
トの点順次色差データＣ_B／Ｃ_R(2fs1)が得られる。この
ＦＩＦＯ回路５３Ｃより出力される２ｆs1レートの点順
次色差データＣ_B／Ｃ_R(2fs1)はレート変換フィルタ５２
Ｃに供給される。レート変換フィルタ５２Ｃでは、フィ
ルタ処理が行われ、２fs1レートの出力点順次色差デー
タＣ_B／Ｃ_R(2fs1)が形成される。

【０１６７】レート変換フィルタ５２Ｃより出力される
２fs1レートの点順次色差データＣ_B／Ｃ_R(2fs1)は、丸
め処理回路５４Ｃに供給されてスケーリング処理やクリ
ップ処理、丸め処理が施される。そして、この丸め処理
回路５４Ｃより出力される２fs1レートの点順次色差デ
ータＣ_B／Ｃ_R(2fs1)はマルチプレクサ／デマルチプレク
サ５５Ｃに供給されてデマルチプレクス処理され、端子
５９Ｔ_CB，５９Ｔ_CRにそれぞれｆs1レートの色差データ
Ｃ_B(fs1)，Ｃ_R(fs1)が導出される。

【０１６８】次に、レート変換回路５０Ｃの具体的な動
作例として、ｆs2＝１８ｆs1／１９の場合について説明
する。

【０１６９】まず、記録モード時（１９→９のレート変
換比）の動作例を、図３２のスペクトラムダイヤグラム
および図３３のタイムチャートを参照して説明する。

【０１７０】端子５９Ｔ_CB，５９Ｔ_CRに供給される図３
２Ａに示すようなスペクトラムのｆs1レートの色差デー
タＣ_B(fs1)，Ｃ_R(fs1)［帯域：０〜ｆs1／２］は、図３
２Ｂに示すような特性のハーフバンドフィルタ５１Ｃに
よってｆs2／２レートに対するナイキスト周波数（ｆs2
／４）に帯域制限され、図３２Ｃに示すようなスペクト
ラムのｆs1レートの色差データＣ_B(fs1)，Ｃ_R(fs1)［帯
域：０〜ｆs2／４］としてレート変換フィルタ５２Ｃに
供給される。

【０１７１】例えば、図３３Ａに示すようなｆs1レート
のサンプル列｛Ｂ_n｝で構成される青色差データＣ_B(fs
1)とｆs1レートのサンプル列｛Ｒ_n｝で構成される赤色
差データＣＲ(fs1)とが、ハーフバンドフィルタ５１Ｃ
により、それぞれｆs2／２レートに対するナイキスト周
波数（ｆs2／４）に帯域制限されて、レート変換フィル
タ５２Ｃに供給される。

【０１７２】レート変換フィルタ５２Ｃでは、入力され
るｆs1レートのサンプル列｛Ｂ_n｝，｛Ｒ_n｝に対して、
それぞれ図３３Ｂに示すように、各サンプル間を９等分
し、サンプル〈Ｂ_m〉，〈Ｒ_m〉が存在する点〔図３３Ｂ
に〇で示す〕は元のサンプル｛Ｂ_n｝，｛Ｒ_n｝とし、サ
ンプル〈Ｂ_m〉，〈Ｒ_m〉が存在しない点に零のサンプル
を挿入し、９×ｆs1＝９ｆs1レートのサンプル列
｛Ｂ_P｝，｛Ｒ_P｝に変換する。そして、同じく９ｆs1レ
ートで表されるレート変換フィルタ５２Ｃのインパルス
応答｛ｈ_P｝と、上述の９ｆs1レートのサンプル列
｛Ｂ_P｝，｛Ｒ_P｝とのコンボリューションをとることに
より、９ｆs1レートの補間サンプル列を生成する。

【０１７３】なお、図３３Ｂには、レート変換フィルタ
５２Ｃによる仮想的な補間サンプル列を×で示し、ｆs2
／２レートの出力サンプル列{ＢＯ_n}，{ＲＯ_n}を◎で示
してある。

【０１７４】レート変換フィルタ５２Ｃは、図３２Ｄに
示すように、ｋ×９ｆs1±ｆs2／４（ｋ：整数）を通過
帯域とし、それ以外のｇ×ｆs1±ｆs2／４（ｇ：整数）
を阻止帯域とする特性を有する。そして、ハーフバンド
フィルタ５１Ｃから供給されるｆs1レートの色差データ
Ｃ_B(fs1)，Ｃ_R(fs1)について、図３２Ｃに示すｆs1，２
ｆs１，・・・，８ｆs1のｆs1サンブリングキャリア成
分を抑圧する。これにより、ｆs1レートの色差データＣ
_B(fs1)，Ｃ_R(fs1)は、図３２Ｅに示すように、９倍の９
ｆs1レートにアップレート変換された色差データＣ_B(9f
s1)，Ｃ_R(9fs1)となる。この９ｆs1レートの色差データ
Ｃ_B(9fs1)，Ｃ_R(9fs1)の帯域特性は、ハーフバンドフィ
ルタ５１Ｃにより規定されたｆs2／２レートのナイキス
ト特性となっている。

【０１７５】ここで、上述した９fs1レートのフィルタ
リング処理は仮想的なもので、実際には、レート変換フ
ィルタ５２Ｃより９ｆs1レートの信号を１９サンプル毎
にダウンサンプルしたｆs2／２レートのサンプル列
｛ＢＯ_n ｝，｛ＲＯ_n｝が得られる。この場合、上述し
た９ｆs1レートのインパルス応答{ｈ_P｝と、９ｆs1レー
トのサンプル列{Ｂ_P }，｛Ｒ_P｝とのコンボリューショ
ンは、サンプル列{Ｂ_P }，｛Ｒ_P｝が非零サンプル
｛Ｂ_m｝，｛Ｒ_m｝の際のみ実行されればよく、例えば、 ＢＯ_o ＝ｈ_-9 ・Ｂ₂ ＋ ｈ₀ ・Ｂ₀ ＋ ｈ₉ ・Ｂ_-2 ＢＯ₂ ＝ｈ_-8 ・Ｂ₆ ＋ ｈ₁ ・Ｂ₄ ＋ ｈ₁₀・Ｂ₂ ＢＯ₄ ＝ｈ_-7 ・Ｂ₁₀ ＋ ｈ₂ ・Ｂ₈ ＋ ｈ₁₁・Ｂ₆ ＢＯ₆ ＝ｈ_-6 ・Ｂ₁₄ ＋ ｈ₃ ・Ｂ₁₂ ＋ ｈ₁₂・Ｂ₁₀ ＢＯ₈ ＝ｈ_-5 ・Ｂ₁₈ ＋ ｈ₄ ・Ｂ₁₆ ＋ ｈ₁₃・Ｂ₁₄ ＢＯ₁₀＝ｈ_-13・Ｂ₂₄ ＋ ｈ_-4・Ｂ₂₂ ＋ ｈ₅ ・Ｂ₂₀ ＢＯ₁₂＝ｈ_-12・Ｂ₂₈ ＋ ｈ_-3・Ｂ₂₆ ＋ ｈ₆ ・Ｂ₂₄ ＢＯ₁₄＝ｈ_-11・Ｂ₃₂ ＋ ｈ_-2・Ｂ₃₀ ＋ ｈ₇ ・Ｂ₂₈ ＢＯ₁₆＝ｈ_-10・Ｂ₃₆ ＋ ｈ_-1・Ｂ₃₄ ＋ ｈ₈ ・Ｂ₃₂ ・ ・ ・ の演算が行われる。なお、図３２Ｆはｆs2／２レートの
サンプリングキャリアを示している。端子５９Ｔ_C2に
は、図３２Ｇに示すようなスペクトラムのｆs2／２レー
トの色差データＣ_B(fs2/2)，Ｃ_R(fs2/2)［帯域：０〜ｆ
s2／４］が点順次色差データＣ_B／Ｃ_R(fs2)として出力
される。

【０１７６】ところで、上述したようにハーフバンドフ
ィルタ５１Ｃは、記録モード時には、レート変換フィル
タ５２Ｃによる高域減衰を補正する機能を有している。
そのため、ハーフバンドフィルタ５１Ｃの特性は、図３
２Ｂに示すように高域が強調される特性となっている。
また、レート変換フィルタ５２Ｃの特性は、図３２Ｄに
示すように、高域が減衰した特性となっている。

【０１７７】なお、レート変換フィルタ５２Ｃにおける
記録モード時の係数ｈ_-13〜ｈ₁₃は、上述したレート変
換フィルタ５２Ｙにおける記録モード時の係数ｈ_-13〜
ｈ₁₃と同様に設定される。

【０１７８】次に、記録モード時（１９→９のレート変
換比）におけるレート変換フィルタ５２Ｃ（図３０に図
示）およびＦＩＦＯ回路５３Ｃ（図３１に図示）の動作
を、図３４および図３５のタイミングチャートを使用し
て説明する。

【０１７９】記録モード時には、マスク信号ＭＳＫＡは
図３４Ｉに示すように、常に“１”の状態にあり、レジ
スタ４０２_-1〜４０２_-7は、クロック信号ＣＫ(2fs1)に
よる通常のＤフリップフロップ動作をする。また、記録
モード時には、整列信号ＡＬＩＧＮ０，ＡＬＩＧＮ１は
図３４Ｇ，Ｈに示すように常に“０”の状態にあり、セ
レクタ４０３_-1〜４０３_-3，４０４_-1〜４０４_-3は、ｂ
の入力側が出力側に接続される。

【０１８０】そのため、レート変換フィルタ５２Ｃのデ
ータ入力端子４０１に、図３４Ｃに示すような２ｆs1レ
ートの点順次色差データＣ_B／Ｃ_R(2fs1)を構成するサン
プル列｛Ｂ_n，Ｒ_n｝が供給されるとき、セレクタ４０４
_-1，４０４_-2，４０４_-3の出力側には、それぞれ図３４
Ｄ，Ｅ，Ｆに示すように１クロック時間ずつ順次遅延し
た２ｆs1レートのサンプル列が得られる。なお、図３４
Ａは２ｆs1レートのクロック信号ＣＫ(2fs1)を示し、図
３４Ｂはｆs1レートのクロック信号ＣＫ(fs1)を示して
いる。

【０１８１】また、記録モード時には、マスク信号ＭＳ
ＫＢは図３４Ｊに示すように変化するため、レジスタ４
０５_-1，４０５_-2，４０５_-3では、それぞれセレクタ４
０４ _-1，４０４_-2，４０４_-3より出力される色差データ
Ｃ_B，Ｃ_Rの各１９サンプル毎に９サンプルに間引き処理
される。そのため、レジスタ４０５_-1，４０５_-2，４０
５_-3の出力側には、それぞれ図３４Ｋ，Ｌ，Ｍに示すよ
うなサンプル列が得られる。そして、これらのサンプル
列の各サンプルに対して、乗算器４０６_-1，４０６_-2，
４０６_-3で、それぞれ図３４Ｎ，Ｐ，Ｑに示すような係
数Ａ_COEF，Ｂ_{CO EF}，Ｃ_COEFが並列的に掛算される。

【０１８２】そして、乗算器４０６_-1，４０６_-2，４０
６_-3の出力データが加算器４０８に供給されて加算さ
れ、この加算器４０８からは図３４Ｒに示すように、レ
ート変換回路５０Ｃの出力点順次色差データＣ_B／Ｃ_R(f
s2)を構成するサンプル列｛ＢＯ_n，ＲＯ_n｝が得られ、
レート変換フィルタ５２Ｃのデータ出力端子４１０に
は、図３４Ｓに示すようなサンプル列｛ＢＯ_n，ＲＯ_n｝
が出力される。

【０１８３】このようにレート変換フィルタ５２Ｃより
出力されるサンプル列｛ＢＯ_n，ＲＯ_n｝は、図３５Ｄに
示すようにＦＩＦＯ回路５３Ｃのデータ入力端子４５２
に供給される。この場合、カウンタ４５４のカウント
値、従ってディアルポートＲＡＭ４５１の書き込みアド
レス信号ＷＡＤは例えば図３５Ｅに示すように変化し、
サンプル列｛ＢＯ_n，ＲＯ_n｝はＲＡＭ４５１に順次書き
込まれる。

【０１８４】また、カウンタ４５７のカウント値、従っ
てＲＡＭ４５１の読み出しアドレス信号ＲＡＤは図３５
Ｇに示すように変化し、ＲＡＭ４５１より上述のサンプ
ル列｛ＢＯ_n，ＲＯ_n｝の各サンプルがｆs2レートで順次
読み出される。したがって、ＦＩＦＯ回路５３Ｃのデー
タ出力端子４５３には、図３５Ｈに示すようなｆs2レー
トのサンプル列｛ＢＯ_n，ＲＯ_n｝が出力される。

【０１８５】なお、図３５Ａは２fs1レートのクロック
信号ＣＫ(2fs1)を示しており、図３５Ｂはマスク信号Ｍ
ＳＫＡを示しており、図３５Ｃはマスク信号ＭＳＫＢを
示している。さらに、図３５Ｆは、ｆs2レートのクロッ
ク信号ＣＫ(fs2）を示している。

【０１８６】次に、再生モード時（１８→１９のレート
変換比）の動作例を、図３６のスペクトラムダイヤグラ
ムおよび図３７のタイムチャートを参照して説明する。

【０１８７】端子５９Ｔ_C2に供給される点順次色差デー
タＣ_B／Ｃ_R(fs2)を構成し、図３６Ａに示すスペクトラ
ムのfs2/2レートの色差データＣ_B(fs2/2)，Ｃ_R(fs2/2)
［帯域：０〜ｆs2／４］は、０挿入回路５６Ｃにより各
サンプル間に０データが挿入されて、ｆs2レートの色差
データＣ_B(fs2)，Ｃ_R(fs2)となる。そして、このfs2レ
ートの色差データＣ_B(fs2)，Ｃ_R(fs2)は、図３６Ｂに示
すような特性のハーフバンドフィルタ５１Ｃによってｆ
s2／２レートに対するナイキスト周波数（ｆs2／４）に
帯域制限され、図３６Ｃに示すようなスペクトラムのｆ
s2レートの色差データＣ_B(fs2)，Ｃ_R(fs2)［帯域：０〜
ｆs2／４］として、ＦＩＦＯ回路５３Ｃを介してレート
変換フィルタ５２Ｃに供給される。

【０１８８】すなわち、例えば図３７Ａに示すようなｆ
s2／２レートのサンプル列｛Ｂａ_n｝，｛Ｒａ_n｝で構成
される色差データＣ_B(fs2/2)，Ｃ_R(fs2/2)が、それぞれ
０挿入回路５６Ｃに供給されてサンプル間に０データが
挿入されることでｆs2レートに変換され、さらにハーフ
バンドフィルタ５１Ｃによりｆs2／２レートに対するナ
イキスト周波数（ｆs2／４）に帯域制限されて、図３７
Ａに示すようなfs2レートのサンプル列｛Ｂ_n｝，
｛Ｒ_n｝で構成される色差データＣ_B(fs2)，Ｃ_R(fs2)と
なる。そして、このfs2レートのサンプル列｛Ｂ_n｝，
｛Ｒ_n｝がレート変換フィルタ５２Ｃに供給される。

【０１８９】レート変換フィルタ５２Ｃでは、入力され
るｆs2レートのサンプル列｛Ｂ_n｝，｛Ｒ_n｝に対して、
図３７Ｂに示すように、各サンプル間を１９等分し、サ
ンプル〈Ｂ_m〉，〈Ｒ_m〉が存在する点〔図３７Ｂに〇で
示す〕は元のサンプル｛Ｂ _n｝，｛Ｒ_n｝とし、サンプル
〈Ｂ_m〉，〈Ｒ_m〉が存在しない点に零のサンプルを挿入
し、１９×ｆs2＝１９ｆs2レートのサンプル列
｛Ｂ_P｝，｛Ｒ_P｝に変換する。そして、同じく１９ｆs2
レートで表されるレート変換フィルタ５２Ｃのインパル
ス応答｛ｈ_P ｝と、上述の１９ｆs2レートのサンプル列
｛Ｂ_P｝，｛Ｒ_P｝とのコンボリューションをとることに
より、１９ｆs2レートの補間サンプル列を生成する。な
お、図３７Ｂには、レート変換フィルタ５２Ｃによる仮
想的な補間サンプル列を×で示し、ｆs1レートの出力サ
ンプル列{ＢＯ_n}，｛ＲＯ_n｝を●で示してある。

【０１９０】レート変換フィルタ５２Ｃは、図３６Ｄに
示すように、ｋ×１９ｆs2±ｆs2／４（ｋ：整数）を通
過帯域とし、それ以外のｇ×ｆs2±ｆs2／４（ｇ：整
数）を阻止帯域とする特性を有する。そして、ハーフバ
ンドフィルタ５１Ｃから供給されるｆs2レートの色差デ
ータＣ_B(fs2)，Ｃ_R(fs2)について、図３６Ｃに示すｆs
2，２ｆs2，・・・，１８ｆs2のｆs2サンブリングキャ
リア成分を抑圧する。これにより、ｆs2レートの色差デ
ータＣ_B(fs2)，Ｃ_R(fs2)は、図３６Ｅに示すように、１
９倍の１９ｆs2レートにアップレート変換された色差デ
ータＣ_B(19fs2)，Ｃ _R(19fs2)となる。この１９ｆs2レー
トの色差データＣ_B(19fs2)，Ｃ_R(19fs2)の帯域特性は、
ハーフバンドフィルタ５１Ｃにより規定されたｆs2／２
レートのナイキスト特性となっている。

【０１９１】ここで、上述した１９fs2レートのフィル
タリング処理は仮想的なもので、実際には、レート変換
フィルタ５２Ｃより１９ｆs2レートの信号を１８サンプ
ル毎にダウンサンプルしたｆs1レートのサンプル列
｛ＢＯ_n｝，｛ＲＯ_n｝が得られる。この場合、上述した
１９ｆs2レートのインパルス応答{ｈ_P｝と、１９ｆs2レ
ートのサンプル列{Ｂ_P}，｛Ｒ_P｝とのコンボリューショ
ンは、サンプル列{Ｂ_P}，｛Ｒ_P｝が非零サンプル
｛Ｂ_m｝，｛Ｒ_m｝の際のみ実行されればよく、例えば、 ＢＯ_o ＝ｈ_-19・Ｂ₂ ＋ ｈ₀ ・Ｂ₀ ＋ ｈ₁₉・Ｂ_-2 ＢＯ₂ ＝ｈ_-20・Ｂ₄ ＋ ｈ_-1・Ｂ₂ ＋ ｈ₁₈・Ｂ₀ ＢＯ₄ ＝ｈ_-21・Ｂ₆ ＋ ｈ_-2・Ｂ₄ ＋ ｈ₁₇・Ｂ₂ ＢＯ₆ ＝ｈ_-22・Ｂ₈ ＋ ｈ_-3・Ｂ₆ ＋ ｈ₁₆・Ｂ₄ ＢＯ₈ ＝ｈ_-23・Ｂ₁₀ ＋ ｈ_-4・Ｂ₈ ＋ ｈ₁₅・Ｂ₆ ＢＯ₁₀＝ｈ_-24・Ｂ₁₂ ＋ ｈ_-5・Ｂ₁₀ ＋ ｈ₁₄・Ｂ₈ ＢＯ₁₂＝ｈ_-25・Ｂ₁₄ ＋ ｈ_-6・Ｂ₁₂ ＋ ｈ₁₃・Ｂ₁₀ ＢＯ₁₄＝ｈ_-26・Ｂ₁₆ ＋ ｈ_-7・Ｂ₁₄ ＋ ｈ₁₂・Ｂ₁₂ ＢＯ₁₆＝ｈ_-27・Ｂ₁₈ ＋ ｈ_-8・Ｂ₁₆ ＋ ｈ₁₁・Ｂ₁₄ ・ ・ ・ の演算が行われる。なお、図３６Ｆはｆs1レートのサン
プリングキャリアを示している。端子５９Ｔ_CB，５９Ｔ
_CRには、図３６Ｇに示すようなスペクトラムのｆs1レー
トの色差データＣ_B(fs1)、Ｃ_R(fs1)［帯域：０〜ｆs2／
４］が２ｆs1レートの点順次色差データＣ_B／Ｃ_R(2fs1)
として出力される。

【０１９２】ところで、上述したようにハーフバンドフ
ィルタ５１Ｃは、再生モード時には、信号処理部６のＤ
／Ａ変換器６１Ｃ_R，６１Ｃ_B（図１参照）のアパーチャ
効果による高域減衰、さらにはレート変換フィルタ５２
Ｃによる高域減衰を補正する機能を有している。そのた
め、ハーフバンドフィルタ５１Ｃの特性は、図３６Ｂに
示すように高域が強調される特性となっている。また、
レート変換フィルタ５２Ｃの特性は、図３６Ｄに示すよ
うに、高域が減衰した特性となっている。

【０１９３】なお、レート変換フィルタ５２Ｃにおける
再生モード時の係数ｈ_-28〜ｈ₂₈は、上述したレート変
換フィルタ５２Ｙにおける再生モード時の係数ｈ_-28〜
ｈ₂₈と同様に設定される。

【０１９４】次に、再生モード時（１８→１９のレート
変換比）におけるＦＩＦＯ回路５３Ｃ（図３１に図示）
およびレート変換フィルタ５２Ｃ（図３０に図示）の動
作を、図３８、図３９および図４０のタイミングチャー
トを使用して説明する。

【０１９５】ＦＩＦＯ回路５３Ｃのデータ入力端子４５
２に、図３８Ｂに示すような２ｆs2レートのサンプル列
｛Ｂ_n，Ｒ_n｝が供給される。なお、図３８Ａは２ｆs2レ
ートのクロック信号ＣＫ(2fs2)を示し、図３８Ｄは２ｆ
s1レートのクロック信号ＣＫ(2fs1)を示している。再生
モード時には、マスク信号ＭＳＫＢは図３８Ｆに示すよ
うに、常に“１”の状態にある。そのため、カウンタ４
５４のカウント値、従ってディアルポートＲＡＭ４５１
の書き込みアドレス信号ＷＡＤは例えば図３８Ｃに示す
ように変化し、サンプル列｛Ｂ_n，Ｒ_n｝はＲＡＭ４５１
に順次書き込まれる。

【０１９６】また、再生モード時には、マスク信号ＭＳ
ＫＡは図３８Ｅに示すように変化するため、カウンタ４
５７のカウント値、従ってＲＡＭ４５１の読み出しアド
レス信号ＲＡＤは図３８Ｇに示すように変化し、ＲＡＭ
４５１より上述のサンプル列｛Ｂ_n，Ｒ_n｝の各サンプル
が２ｆs1レートで順次読み出される。この場合、マスク
信号ＭＳＫＡがクロック信号ＣＫ(2fs1)の３８クロック
毎に２クロック時間だけ“０”となり、カウンタ４５７
のカウント動作が停止する。

【０１９７】そのため、ＲＡＭ４５１からはサンプル列
｛Ｂ_n，Ｒ_n｝の３６サンプル毎に連続した２つのデータ
が２度読みされる。つまり、ＲＡＭ４５１からの読み出
し時に、サンプル列｛Ｂ_n，Ｒ_n｝の３６サンプルが３８
サンプルになるように補間処理されることとなる。した
がって、ＦＩＦＯ回路５３Ｃのデータ出力端子４５３に
は、図３８Ｈに示すような補間処理された２ｆs1レート
のサンプル列｛Ｂ_n，Ｒ_n｝が出力される。

【０１９８】このようにＦＩＦＯ回路５３Ｃより出力さ
れる２ｆs1レートのサンプル列｛Ｂ _n，Ｒ_n｝は、図３９
Ｄに示すようにレート変換フィルタ５２Ｃのデータ入力
端子４０１に供給される。なお、図３９Ａは２fs1レー
トのクロック信号ＣＫ(2fs1)を示し、図３９Ｂはマスク
信号ＭＳＫＡを示し、図３９Ｃはマスク信号ＭＳＫＢを
示している。

【０１９９】データ入力端子４０１に、上述した２ｆs1
レートのサンプル列｛Ｂ_n，Ｒ_n｝が供給されるとき、レ
ジスタ４０２_-1〜４０２_-7の出力側には、それぞれ図３
９Ｄ〜Ｋに示すように１クロック時間ずつ順次遅延した
２ｆs1レートのサンプル列が得られる。

【０２００】ここで、再生モード時には、整列信号ＡＬ
ＧＮ０，ＡＬＩＧＮ１は、図３９Ｌ，Ｍに示すように変
化し、セレクタ４０３_-1〜４０３_-3，４０４_-1〜４０４
_-3の接続が制御される。そのため、セレクタ４０４_-1，
４０４_-2，４０４_-3の出力側には、それぞれ図３９Ｎ，
Ｐ，Ｑに示すようにクロック信号ＣＫ(2fs1)の１クロッ
ク毎にサンプル｛Ｂ_n｝，｛Ｒ_n｝が交互に配置されたサ
ンプル列が得られる。そして、レジスタ４０５_-1，４０
５_-2，４０５_-3の出力側には、それぞれ図４０Ｆ，Ｇ，
Ｈに示すようなサンプル列が得られる。なお、図４０Ａ
は２ｆs1レートのクロック信号ＣＫ(2fs1)を示し、図４
０Ｂはｆs1レートのクロック信号ＣＫ(fs1）を示し、図
４０Ｃ，Ｄ，Ｅはそれぞれセレクタ４０４_-1，４０
４_-2，４０４ _-3の出力側に得られるサンプル列を示して
いる。

【０２０１】また、レジスタ４０５_-1，４０５_-2，４０
５_-3の出力側に得られるサンプル列の各サンプルに対し
て、乗算器４０６_-1，４０６_-2，４０６_-3で、それぞれ
図４０Ｉ，Ｊ，Ｋに示すような係数Ａ_COEF，Ｂ_COEF，Ｃ
_COEFが並列的に掛算される。

【０２０２】そして、乗算器４０６_-1，４０６_-2，４０
６_-3の出力データが加算器４０８に供給されて加算され
る。この加算器４０８からは、図４０Ｌに示すようにレ
ート変換回路５０Ｃの出力点順次色差データＣ_B／Ｃ_R(2
fs1)を構成するサンプル列｛Ｂ_n，Ｒ_n｝が得られ、レー
ト変換フィルタ５２Ｃのデータ出力端子４１０には、図
４０Ｍに示すような２fs1レートのサンプル列｛Ｂ_n，Ｒ
_n｝が出力される。

【０２０３】次に、図１に示すディジタルカムコーダの
動作を説明する。

【０２０４】撮像部１のＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂで撮像された赤、緑、青の撮像信号Ｒ，Ｇ，Ｂ
はアナログ信号処理部２に供給され、相関二重サンプリ
ング回路２１Ｒ，２１Ｇ，２１Ｂで相関二重サンプリン
グ処理が行われると共に、レベル制御回路２２Ｒ，２２
Ｇ，２２Ｂで白バランスや黒バランス等のしベル制御が
行われる。

【０２０５】また、アナログ信号処理部２より出力され
る赤、緑、青の色信号は、それぞれＡ／Ｄ変換部３を構
成するＡ／Ｄ変換器３Ｒ，Ｇ，Ｂに供給され、ｆs1レー
トのサンプリングクロックによって例えば１０ビット語
長のディジタル信号に変換される。このＡ／Ｄ変換部３
より出力されるｆs1レートの赤、緑、青の色データＲ(f
s1)，Ｇ(fs1)，Ｂ(fs1)は第１のディジタル演算部４に
供給される。

【０２０６】そして、第１のディジタルプロセス回路４
１では、色データＲ(fs1)，Ｇ(fs1)，Ｂ(fs1)に対し
て、白黒バランス制御、シェーディング補正、欠陥補正
等の画像処理が行われる。また、第２のディジタルブロ
セス回路４２では、色データＲ(fs1)，Ｇ(fs1)，Ｂ(fs
1)に対して、画像強調処理、ベデスタル付加処理、ガン
マ、ニーなどの非線形処理、リニアマトリクス処理が行
われると共に、マトリクス演算処理が行われ、２fs1レ
ートの輝度データＹ(2fs1)、ｆs1レートの赤色差データ
Ｃ_R(fs1)、ｆs1レートの青色差データＣ_B(ｆs1)が生成
される。この場合、データＹ(2fs1)，Ｃ_R(fs1)，Ｃ_B(fs
1)は、１１ビット語長のデータとして形成される。

【０２０７】次に、記録再生部７でビデオデータが記録
される記録モード時の動作について説明する。

【０２０８】この場合、上述したように第２のディジタ
ルプロセス回路４２で生成される１１ビットのデータＹ
(2fs1)，Ｃ_R(fs1)，Ｃ_B(fs1)の上位１０ビットのデータ
Ｙ(2fs1)，Ｃ_R(fs1)，Ｃ_B(fs1)がアナログ出力用の信号
処理部６に供給される。そして、１０ビットのデータＹ
(2fs1)，Ｃ_R(fs1)，Ｃ_B(fs1)は、それぞれＤ／Ａ変換器
６１Ｙ，６１Ｃ_R，６１Ｃ_Bでアナログ信号に変換される
と共に、ナイキストフィルタとして機能するポストフィ
ルタ６１ＰＹ，６１ＰＣ_R，６１ＰＣ_Bでサンプリングキ
ャリア成分が除去されてアナログエンコーダ６２に供給
される。そして、アナログエンコーダ６２より、コンポ
ーネント信号Ｙ，Ｃ_R，Ｃ_Bおよびコンポジット信号ＣＳ
が出力されると共に、ビューファインダ１６に供給する
ためのモニタ信号Ｙ_VFが出力される。

【０２０９】また、第２のディジタルプロセス回路４２
で生成される１１ビットのデータＹ(2fs1)，Ｃ_B(fs1)，
Ｃ_R(fs1)が第２のディジタル演算部５に供給される。そ
して、２ｆs1レートの輝度データＹ(2fs1)は、輝度信号
用のレート変換回路５０Ｙ（図２参照）でｆs2レートの
輝度データＹ(fs2)にレート変換される。また、ｆs1レ
ートの色差データＣ_B(fs1)，Ｃ_R(fs1)は、それぞれ色差
信号用のレート変換回路５０Ｃ（図２６参照）でｆs2／
２レートの色差データＣ_B(fs2/2)，Ｃ_R(fs2/2)にレート
変換される。この場合、レート変換回路５０Ｃからはｆ
s2レートの点順次色差データＣ_B／Ｃ_R(fs2)として出力
される。そして、第２のディジタル演算部５のレート変
換回路５０Ｙ，５０Ｃより出力されるｆs2レートのデー
タＹ(fs2)，Ｃ_B／Ｃ_R(fs2)が記録再生部７に供給されて
記録される。

【０２１０】次に、記録再生部７でビデオデータが再生
される再生モード時の動作について説明する。

【０２１１】記録再生部７より再生されるｆs2レートの
輝度データＹ(fs2)および点順次色差データＣ_B／Ｃ_R(fs
2)は第２のディジタル演算部５に供給される。そして、
ｆs2レートの輝度データＹ(fs2)は、輝度信号用のレー
ト変換回路５０Ｙで２fs1レートの輝度データＹ(2fs1)
にレート変換される。また、ｆs2レートの点順次色差デ
ータＣ_B／Ｃ_R(fs2)を構成するｆs2/2レートの色差デー
タＣ_B(fs2/2)，Ｃ_R(fs2/2)は、それぞれｆs1レートの色
差データＣ_B(fs１)，Ｃ_R(fs１)にレート変換される。

【０２１２】また、第２のディジタル演算部５のレート
変換回路５０Ｙ，５０Ｃより出力されるデータＹ(2fs
1)，Ｃ_R(fs1)，Ｃ_B(fs1)は、アナログ出力用の信号処理
部６に供給される。データＹ(2fs1)，Ｃ_R(fs1)，Ｃ_B(fs
1)は、それぞれＤ／Ａ変換器６１Ｙ，６１Ｃ_R，６１Ｃ_B
でアナログ信号に変換されると共に、ポストフィルタ６
１ＰＹ，６１ＰＣ_R，６１ＰＣ_Bでサンプリングキャリア
成分が除去されてアナログエンコーダ６２に供給され
る。そして、アナログエンコーダ６２より、コンポーネ
ント信号Ｙ，Ｃ_R，Ｃ_Bおよびコンポジット信号ＣＳが出
力されると共に、ビューファインダ１６に供給するため
のモニタ信号Ｙ_VFが出力される。

【０２１３】ここで、Ｄ／Ａ変換器６１Ｙ，６１Ｃ_R，
６１Ｃ_BにおけるＤ／Ａ変換処理のために高域減衰、い
わゆるアパーチャ効果が発生することが知られている。
図４１は、Ｄ／Ａ変換によるアパーチャ効果を示してい
る。ｆsはサンプリング周波数である。図１８ＩはＤ／
Ａ変換器６１Ｙにおけるアパーチャ効果を示しており、
図３６ＩはＤ／Ａ変換器６１Ｃ_R，６１Ｃ_Bにおけるアパ
ーチャ効果を示している。なお、図１８Ｈはポストフィ
ルタ６１ＰＹの特性を示しており、通過域はフラットで
ある。同様に図３６Ｈはポストフィルタ６１ＰＣ_B，６
１ＰＣ_Rの特性を示しており、通過域はフラットであ
る。

【０２１４】上述したように、レート変換回路５０Ｙの
ハーフバンドフィルタ５１Ｙは、再生モード時は、レー
ト変換フィルタ５２Ｙの高域減衰を補正する機能を有す
ると共に、Ｄ／Ａ変換器６１Ｙにおけるアパーチャ効果
による高域減衰を補正する機能を有している。すなわ
ち、ハーフバンドフィルタ５１Ｙの特性（図１８Ｂ参
照）と、レート変換フィルタ５２Ｙの特性（図１８Ｄ参
照）と、Ｄ／Ａ変換器６１Ｙにおけるアパーチャ効果特
性（図１８Ｉ参照）との通過域の積特性が１に近似でき
るように、ハーフバンドフィルタ５１Ｙの特性が設定さ
れている。

【０２１５】そのため、再生モード時には、ハーフバン
ドフィルタ５１Ｙの特性によって、Ｄ／Ａ変換器６１Ｙ
のアパーチャ効果による高域減衰（図４１の破線斜線部
ＣＰ）が補正される。したがって、図１８Ｊにスペクト
ラムを示すポストフィルタ６１ＰＹからのアナログ輝度
信号Ｙの周波数特性は、記録再生部７で再生される輝度
データＹ(ｆs2)の周波数特性とほぼ等しくなる。

【０２１６】また、同様に、レート変換回路５０Ｃのハ
ーフバンドフィルタ５１Ｃは、再生モード時は、レート
変換フィルタ５２Ｃにおける高域減衰を補正する機能を
有すると共に、Ｄ／Ａ変換器６１Ｃ_R，６１Ｃ_Bにおける
アパーチャ効果による高域減衰を補正する機能を有して
いる。すなわち、ハーフバンドフィルタ５１Ｃの特性
（図３６Ｂ参照）と、レート変換フィルタ５２Ｃの特性
（図３６Ｄ参照）と、Ｄ／Ａ変換器６１Ｃ_R，６１Ｃ_Bに
おけるアパーチャ効果特性（図３６Ｉ参照）との通過域
の積特性が１に近似できるように、ハーフバンドフィル
タ５１Ｃの特性が設定されている。

【０２１７】そのため、再生モード時には、ハーフバン
ドフィルタ５１Ｃの特性によって、Ｄ／Ａ変換器６１Ｃ
_R，６１Ｃ_Bのアパーチャ効果による高域減衰が補正され
る。したがって、図３６Ｊにスペクトラムを示すポスト
フィルタ６１ＰＣ_R，６１ＰＣ_Bからのアナログ色差信号
Ｃ_B，Ｃ_Rの周波数特性は、記録再生部７で再生される色
差データＣ_B(fs2/2)，Ｃ_R(fs2/2)の周波数特性とほぼ等
しくなる。

【０２１８】以上説明したように本実施の形態において
は、第２のディジタル演算部５を構成する輝度信号用の
レート変換回路５０Ｙは、レート変換フィルタ５２Ｙと
ＦＩＦＯ回路５３Ｙとを独立して備えるものである。そ
して、記録モード時には、レート変換フィルタ５２Ｙで
間引き処理をした後にフィルタ処理をし、このレート変
換フィルタ５１Ｙの出力データに対してＦＩＦＯ回路５
３Ｙで出力データレートにレート変換処理をする。一
方、再生モード時には、ＦＩＦＯ回路５３Ｙで補間処理
をして出力データレートにレート変換処理し、このＦＩ
ＦＯ回路５３Ｙの出力データに対してレート変換フィル
タ５２Ｙでフィルタ処理をする。

【０２１９】また、第２のディジタル演算部５を構成す
る色差信号用のレート変換回路５０Ｃも、レート変換フ
ィルタ５２ＣとＦＩＦＯ回路５３Ｃとを独立して備える
ものであり、記録モードや再生モード時には、上述した
輝度信号用のレート変換回路５０Ｙと同様に動作する。

【０２２０】したがって、従来のようにＦＩＦＯ回路で
構成される複数個のレート変換部を必要とせず、ハード
ウェア規模を縮小でき、コスト削減を図ることができ
る。

【０２２１】また、本実施の形態においては、記録モー
ド時に、ハーフバンドフィルタ５１Ｙ，５１Ｃの特性
が、レート変換フィルタ５２Ｙ，５２Ｃにおける高域減
衰を補正するように設定される。そのため、専用の補正
回路を設けることなく、レート変換フィルタ５２Ｙ，５
２Ｃにおける高域減衰による画質の劣化を防止すること
ができる。

【０２２２】また、本実施の形態においては、再生モー
ド時に、ハーフバンドフィルタ５１Ｙ，５１Ｃの特性
が、レート変換フィルタ５２Ｙ，５２Ｃにおける高域減
衰を補正すると共に、Ｄ／Ａ変換器６１Ｙ，６１Ｃ_R，
６１Ｃ_Bにおけるアパーチャ効果による高域減衰を補正
するように設定される。そのため、専用の補正回路を設
けることなく、アナログ出力信号の周波数特性を記録再
生部７の再生出力信号の周波数特性とほぼ等しくでき、
レート変換フィルタ５２Ｙ，５２Ｃにおける高域減衰や
Ｄ／Ａ変換器６１Ｙ，６１Ｃ_R，６１Ｃ_Bにおけるアパー
チャ効果のための高域減衰による画質劣化を防止でき
る。

【０２２３】なお、上述実施の形態においては、この発
明をディジタルカムコーダに適用したものであるが、レ
ート変換の必要があるその他の機器にも同様に適用でき
ることは勿論である。

【０２２４】

【発明の効果】この発明によれば、入力ディジタルビデ
オデータ、例えば記録再生部からの再生ディジタルビデ
オデータのデータレートをレート変換部で変換した後に
ディジタル／アナログ変換部でアナログ信号に変換して
出力アナログ信号を得るものであって、レート変換部に
備えられる入力ディジタルビデオデータの帯域を制限す
るフィルタ手段の特性をディジタル／アナログ変換部に
よる高域減衰を補正するように設定するものである。そ
のため、 ディジタル／アナログ変換部による高域減衰
を良好に補正でき、出力アナログ信号の高域が減衰する
ことによる画質劣化を防止できる。しかも、専用の補正
回路を設けるものでなく、コスト削減を図ることができ
る。

【０２２５】また、入力ディジタルビデオデータの帯域
を制限するフィルタ手段の特性を、出力ディジタルビデ
オデータを構成するビデオデータをフィルタ処理によっ
て生成するレート変換部のデータ処理手段における高域
減衰をも補正するように設定することで、専用の補正回
路を設けることなく、このデータ処理手段における高域
減衰による画質劣化も防止できる。

【図面の簡単な説明】

【図１】この発明の実施の形態としてのディジタルカム
コーダの構成を示すブロック図である。

【図２】輝度信号用のレート変換回路の構成例を示すブ
ロック図である。

【図３】輝度信号用のレート変換回路の記録モード時の
接続状態を示すブロック図である。

【図４】輝度信号用のレート変換回路の再生モード時の
接続状態を示すブロック図である。

【図５】輝度信号用のレート変換回路を構成するハーフ
バンドフィルタの構成例を示すブロック図である。

【図６】輝度信号用のレート変換回路を構成するレート
変換フィルタの構成例を示すブロック図である。

【図７】レート変換フィルタ等を構成するレジスタの構
成例を示すブロック図である。

【図８】レート変換フィルタを構成する係数発生器の構
成例を示すブロック図である。

【図９】輝度信号用のレート変換回路を構成するＦＩＦ
Ｏ回路の構成例を示すブロック図である。

【図１０】輝度信号用のレート変換回路の記録モード時
の動作を示すスペクトラムダイヤグラムである。

【図１１】輝度信号用のレート変換回路の記録モード時
の動作を示すタイムチャートである。

【図１２】輝度信号用のレート変換回路を構成するハー
フバンドフィルタの記録モード時の特性例を示す図であ
る。

【図１３】輝度信号用のレート変換回路を構成するレー
ト変換フィルタの記録モード時の特性例を示す図であ
る。

【図１４】輝度信号用のレート変換回路を構成するレー
ト変換フィルタの記録モード時の特性例を示す図であ
る。

【図１５】輝度信号用のレート変換回路を構成するハー
フバンドフィルタとレート変換フィルタとの記録モード
時の合成特性例を示す図である。

【図１６】輝度信号用のレート変換回路を構成するレー
ト変換フィルタの記録モード時の動作を示すタイムチャ
ートである。

【図１７】輝度信号用のレート変換回路を構成するＦＩ
ＦＯ回路の記録モード時の動作を示すタイムチャートで
ある。

【図１８】輝度信号用のレート変換回路の再生モード時
の動作を示すスペクトラムダイヤグラムである。

【図１９】輝度信号用のレート変換回路の再生モード時
の動作を示すタイムチャートである。

【図２０】輝度信号用のレート変換回路を構成するハー
フバンドフィルタの再生モード時の特性例を示す図であ
る。

【図２１】輝度信号用のレート変換回路を構成するレー
ト変換フィルタの再生モード時の特性例を示す図であ
る。

【図２２】輝度信号用のレート変換回路を構成するレー
ト変換フィルタの再生モード時の特性例を示す図であ
る。

【図２３】輝度信号用のレート変換回路を構成するハー
フバンドフィルタとレート変換フィルタとの再生モード
時の合成特性例を示す図である。

【図２４】輝度信号用のレート変換回路を構成するＦＩ
ＦＯ回路の再生モード時の動作を示すタイムチャートで
ある。

【図２５】輝度信号用のレート変換回路を構成するレー
ト変換フィルタの再生モード時の動作を示すタイムチャ
ートである。

【図２６】色差信号用のレート変換回路の構成例を示す
ブロック図である。

【図２７】色差信号用のレート変換回路の記録モード時
の接続状態を示すブロック図である。

【図２８】色差信号用のレート変換回路の再生モード時
の接続状態を示すブロック図である。

【図２９】色差信号用のレート変換回路を構成するハー
フバンドフィルタの構成例を示すブロック図である。

【図３０】色差信号用のレート変換回路を構成するレー
ト変換フィルタの構成例を示すブロック図である。

【図３１】色差信号用のレート変換回路を構成するＦＩ
ＦＯ回路の構成例を示すブロック図である。

【図３２】色差信号用のレート変換回路の記録モード時
の動作を示すスペクトラムダイヤグラムである。

【図３３】色差信号用のレート変換回路の記録モード時
の動作を示すタイムチャートである。

【図３４】色差信号用のレート変換回路を構成するレー
ト変換フィルタの記録モード時の動作を示すタイムチャ
ートである。

【図３５】色差信号用のレート変換回路を構成するＦＩ
ＦＯ回路の記録モード時の動作を示すタイムチャートで
ある。

【図３６】色差信号用のレート変換回路の再生モード時
の動作を示すスペクトラムダイヤグラムである。

【図３７】色差信号用のレート変換回路の再生モード時
の動作を示すタイムチャートである。

【図３８】色差信号用のレート変換回路を構成するＦＩ
ＦＯ回路の再生モード時の動作を示すタイムチャートで
ある。

【図３９】色差信号用のレート変換回路を構成するレー
ト変換フィルタの再生モード時の動作を示すタイムチャ
ート（１／２）である。

【図４０】色差信号用のレート変換回路を構成するレー
ト変換フィルタの再生モード時の動作を示すタイムチャ
ート（２／２）である。

【図４１】Ｄ／Ａ変換によるアパーチャ効果（高域減
衰）を示す図である。

【符号の説明】

１・・・撮像部、１Ｒ，１Ｇ，１Ｂ・・・ＣＣＤイメー
ジセンサ、２・・・アナログ信号処理部、３・・・Ａ／
Ｄ変換部、３Ｒ，３Ｇ，３Ｂ・・・Ａ／Ｄ変換器、４・
・・第１のディジタル演算部、５・・・第２のディジタ
ル演算部、６・・・アナログ出力用の信号処理部、７・
・・記録再生部、９・・・タイミングジェネレータ、１
１・・・同期信号発生器、１６・・・ビューファイン
ダ、２１Ｒ，２１Ｇ，２１Ｂ・・・相関二重サンプリン
グ回路、２２Ｒ，２２Ｇ，２２Ｂ・・・レベル制御回
路、４１・・・第１のディジタルプロセス回路、４２・
・・第２のディジタルプロセス回路、５０Ｙ・・・輝度
信号用のレート変換回路、５１Ｙ・・・ハーフバンドフ
ィルタ、５２Ｙ・・・レート変換フィルタ、５３Ｙ・・
・ＦＩＦＯ回路、５４Ｙ・・・丸め処理回路、５５Ｙ・
・・遅延回路、５６Ｙ・・・０挿入回路、５７Ｙ₁〜５
７Ｙ₇・・・切換回路、５８Ｙ・・・タイミング発生
器、５９Ｔ_Y1，５９Ｔ_Y2・・・端子、５０Ｃ・・・色差
信号用のレート変換回路、５１Ｃ・・・ハーフバンドフ
ィルタ、５２Ｃ・・・レート変換フィルタ、５３Ｃ・・
・ＦＩＦＯ回路、５４Ｃ・・・丸め処理回路、５５Ｃ・
・・マルチプレクサ／デマルチプレクサ、５６Ｃ・・・
０挿入回路、５７Ｃ₁〜５７Ｃ₅・・・切換回路、５８Ｃ
・・・タイミング発生器、５８Ｔ_CB，５８Ｔ_CR，５８Ｔ
_C2・・・端子、６１・・・Ｄ／Ａ変換部、６１Ｙ，６１
Ｃ_R，６１Ｃ_B・・・Ｄ／Ａ変換器、６１ＰＹ，６１ＰＣ
_R，６１ＰＣ_B・・・ポストフィルタ、６２・・・アナロ
グエンコーダ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１のデータレートの入力ディジタルビ
   デオデータを第２のデータレートのディジタルビデオデ
   ータに変換するレート変換部と、 上記レート変換部より出力されるディジタルビデオデー
   タをアナログ信号に変換して出力アナログビデオ信号を
   得るディジタル／アナログ変換部とを備え、 上記レート変換部は上記入力ディジタルビデオデータの
   帯域を制限するフィルタ手段を有し、このフィルタ手段
   の特性を上記ディジタル／アナログ変換部による高域減
   衰を補正するように設定することを特徴とするビデオ信
   号出力装置。
2. 【請求項２】 上記入力ディジタルビデオデータは、デ
   ィジタルビデオデータの記録再生部より出力される再生
   ディジタルビデオデータであることを特徴とする請求項
   １に記載のビデオ信号出力装置。
3. 【請求項３】 上記レート変換部は、 上記第１のデータレートのディジタルビデオデータを構
   成するビデオデータをフィルタ処理によって生成する第
   １のデータ処理手段と、 上記第１のデータ処理手段とは独立して設けられ、上記
   第１のデータレートのディジタルビデオデータを生成す
   る第２のデータ処理手段とをさらに有し、 上記フィルタ手段の特性を上記第１のデータ処理手段に
   よる高域減衰をも補正するように設定することを特徴と
   する請求項１に記載のビデオ信号出力装置。
4. 【請求項４】 第１のデータレートのディジタルビデオ
   データを出力するカメラ信号処理部と、 上記カメラ信号処理部より出力される上記第１のデータ
   レートのディジタルビデオデータをアナログ信号に変換
   して出力アナログビデオ信号を得るディジタル／アナロ
   グ変換部と、 第２のデータレートのディジタルビデオデータの記録再
   生を行う記録再生部と、 上記カメラ信号処理部より出力される上記第１のデータ
   レートのディジタルビデオデータを上記第２のデータレ
   ートのディジタルビデオデータに変換して上記記録再生
   部に供給すると共に、上記記録再生部より出力される上
   記第２のデータレートのディジタルビデオデータを上記
   第１のデータレートのディジタルビデオデータに変換し
   て上記ディジタル／アナログ変換部に供給するレート変
   換部とを備え、 上記レート変換部は上記記録再生部より供給される上記
   第２のデータレートのディジタルビデオデータの帯域を
   制限するフィルタ手段を有し、このフィルタ手段の特性
   を上記ディジタル／アナログ変換部による高域減衰を補
   正するように設定することを特徴とするビデオカメラ装
   置。
5. 【請求項５】 上記レート変換部は、 上記第１のデータレートのディジタルビデオデータを構
   成するビデオデータをフィルタ処理によって生成する第
   １のデータ処理手段と、 上記第１のデータ処理手段とは独立して設けられ、上記
   第１のデータレートのディジタルビデオデータを生成す
   る第２のデータ処理手段とをさらに有し、 上記フィルタ手段の特性を上記第１のデータ処理手段に
   よる高域減衰をも補正するように設定することを特徴と
   する請求項４に記載のビデオカメラ装置。