JP3455311B2 - 空間光変調器を有する表示システム用メモリ使用方法 - Google Patents
空間光変調器を有する表示システム用メモリ使用方法Info
- Publication number
- JP3455311B2 JP3455311B2 JP29736994A JP29736994A JP3455311B2 JP 3455311 B2 JP3455311 B2 JP 3455311B2 JP 29736994 A JP29736994 A JP 29736994A JP 29736994 A JP29736994 A JP 29736994A JP 3455311 B2 JP3455311 B2 JP 3455311B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- memory
- bit
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、画像表示システム、特
にディジタル画像データを処理し、かつ実時間画像を表
示するために空間光変調器を使用するシステムに関す
る。 【０００２】 【従来の技術】空間光変調器（以下、ＳＬＭと称する）
ベース実時間表示システムは、陰極線管（以下、ＣＲＴ
と称する）を使用する表示システムに代わってますます
使用されている。ＳＬＭシステムは、ＣＲＴシステム程
の大きな容積及び電力消費を伴うことなく高解像度表示
を提供する。 【０００３】ディジタルマイクロミラーデバイス（以
下、ＤＭＤと称する）は、ＳＬＭの１型式であって、投
写表示応用に使用されると云える。ＤＭＤは、各々がミ
ラー及びメモリセルを有しているマイクロ機械画素のア
レイを有する。各画素は、電子データによって個別にア
ドレス可能である。そのアドレス指定信号の状態に従っ
て、各ミラー素子が光を画像面へ反射するか又はしない
かのどちらかであるように各素子が傾斜させられる。他
のＳＬＭも同様の原理で動作し、その備える画素は他の
画素と同時に光を発射又は反射し、したがって、完全な
画像フレームが、画素を走査することによってではなく
それらをアドレス指定することによって発生されるよう
になっている。 【０００４】ＳＬＭベースシステムにおけるデータ処理
では、他のディジタル画像処理システムの場合のよう
に、プロセッサは画素データで動作する。インタレース
データが、画素から画素へ、行から行へ、及びフィール
ドからフィールドへ、配置される。走査変換技術が、フ
ィールドからフレームを発生するのに使用される。ノン
インタレースデータは、フレームとして既に配置されて
いる。色空間変換又はスケール変換ばかりでなく走査変
換のような処理タスクが、画素データへ遂行される。 【０００５】 【発明が解決しようとする課題】しかしながら、ＳＬＭ
ベースシステムでは、ＳＬＭは「ビット面」内データを
受信しなければならない。換言すると、各画素がその画
素データの値に相当する時間長にわたり、「オン」又は
「オフ」され得るように画素データがビットレベルデー
タへ再書式付けされる必要がある。種々の変調方式は、
いかに長く各画素がオン又はオフされるかを決定し、グ
レースケール及び色彩画像を表示可能とする。ビット面
は、同じディジタル値を有する全ての画素の全てのビッ
トを表現する。ｎビット解像度を有する画素について
は、表示フレーム当たりｎのビット面がある。 【０００６】ＳＬＭベースシステムは、ＳＬＭにデータ
のビット面を提供するために「表示メモリ」を使用す
る。現存する表示メモリは「ダブルバッファ」されてお
り、それゆえ、これらのメモリが現行フレームについて
のデータを記憶することができる間に次のフレームにつ
いてのデータが書き込まれる。これが、データの各フレ
ームがメモリから読み出されかつそれ自身のフレーム期
間中にＳＬＭ上に表示されることを可能にする。このダ
ブルバッファモードで動作する多くの表示メモリは、デ
ータの２フレームの容量を要する。ダブルバッファ動作
を変動することは、その要する容量を減少するようにダ
イナミックにメモリ空間を割り付けることである。テキ
サスインスツルメント社に讓受された、米国特許出願第
０７／７５５，８８３号（弁理士事件整理番号ＴＩ−１
６５１１）、名称「光変調器用フレームバッファに関す
るダイナミックメモリ割付け（Ｄｙｎａｍｉｃ Ｍｅｍ
ｏｒｙ Ａｌｌｏｃａｔｉｏｎ Ｆｏｒ Ｆｒａｍｅ
Ｂｕｆｆｅｒ ｆｏｒ Ｓｐａｔｉａｌ Ｌｉｇｈｔ
Ｍｏｄｕｌａｔｏｒ）」は、表示メモリの使用について
のこれらの問題を論じている。 【０００７】 【問題を解決するための手段】本発明の第１態様は、画
像処理を遂行するプロセッサを有し、及び画像を発生す
るためにビットアドレス可能画素を備えるＳＬＭを有す
るディジタル表示システム内用途に供される表示メモリ
である。第１フレーム期間中に、画素データのサンプル
の第１フレームが、メモリに書き込まれる。この第１フ
レームは、同フレームがサンプル当たり１ビットを含む
ビット面内において読み出されるようにこのメモリ内に
記憶される。第２フレーム期間中に、画素データのサン
プルを含む第２フレームがこのメモリに書き込まれる、
ただし、第２フレームの各サンプルが第１フレームの対
応するサンプル上に書き直しされるようになる。この第
２フレームは、また、サンプル当たり１ビットを含むビ
ット面内で読み出されるように記憶される。第１フレー
ム期間又は第２フレーム期間のどちらか中に、データの
ビット面がメモリから読み出される、ただしこの読出し
ステップは第１フレームからのデータに関して及び第２
フレームからのデータに関して遂行される。読出しステ
ップは、各画素を表現するビットの数と少なくとも同じ
数のビット面が表示期間中に読み出されるように、繰り
返される。ビット面の各々は、表示のためにＳＬＭへ送
出される。 【０００８】本発明の技術的利点は、ダブルバッファメ
モリよりも少ない容量しか要しないと云うことである。
これが、そのシステムのコストを低減する。 【０００９】 【実施例】ＤＭＤベーステレビジョンシステムの包括的
説明は、共にテキサスインスツルメント社に讓受され、
かつ共に参考にここに編入された、米国特許第５，０７
９，５４４号、名称「標準独立ディジタル化映像システ
ム（ＳｔａｎｄａｒｄＩｎｄｅｐｅｎｄｅｎｔ Ｄｉｇ
ｉｔｉｚｅｄ Ｖｉｄｅｏ Ｓｙｓｔｅｍ）」、及び米
国特許出願第 号（弁理士事件整理番号
ＴＩ−１７８５５）、名称「ディジタルテレビジョンシ
ステム（Ｄｉｇｉｔａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙ
ｓｔｅｍ）」に記載されている。 【００１０】米国特許出願第０７／６７８，７６１号、
名称「パルス幅変調表示システム内に使用されるＤＭＤ
アーキテクチャ及びタイミング（ＤＭＤ Ａｒｃｈｉｔ
ｅｃｔｕｒｅ ａｎｄ Ｔｉｍｉｎｇ ｆｏｒ Ｕｓｅ
ｉｎ ａ Ｐｕｌｓｅ −Ｗｉｄｔｈ Ｍｏｄｕｒａ
ｔｅｄ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ）」（弁理士事
件整理番号ＴＩ−１５７２１）は、ＤＭＤベース表示シ
ステムとの使用のための映像データ書式付け方法及び画
素輝度変動を施すためのビット面変調方法を説明してい
る。色彩画像を提供するためにカラーホイールを備える
ＤＭＤベース表示システムの一般的使用は、米国特許出
願第０７／８０９，８１６号、名称「白色光エンハンス
トカラーフィールド逐次投写（Ｗｈｉｔｅ Ｌｉｇｈｔ
Ｅｎｈａｎｃｅｄ Ｃｏｌｏｒ Ｆｉｅｌｄ Ｓｅｑ
ｕｅｎｔｉａｌ Ｐｒｏｊｅｃｔｉｏｎ）」（弁理士整
理番号ＴＩ−１６５７３）に説明されている。これらの
特許出願は、テキサスインスツルメント社に讓受され、
かつ参考にここに編入されている。 【００１１】図１はＳＬＭベース投写表示システム１０
のブロック図であり、このシステムは映像信号をサンプ
ルして得られる画素データからの色彩画像を提供する。
次の説明は放送テレビジョン信号用受信機によっている
が、云うまでもなく、受信機、すなわち、表示システム
１０はアナログ複合映像信号を受信しかつその信号によ
って表現される画像を表示する機器のどの型式であるこ
ともできる。図２は類似のシステム２０のブロック線図
であって、このシステムにおいては画像データ入力信号
がディジタル画像を既に表現している。図１及び図２の
両方において、処理及びビット面変換に有意な構成要素
のみが示されている。同期信号及び音声信号の処理に使
用される構成要素は示されていない。 【００１２】本発明は、メモリ１５の種々の態様に係わ
っており、システム１０又は２０のどちらとでも有効で
ある。例示目的のために、ここでの説明は、システム１
０に的を絞る。 【００１３】行当たり６４０画素、フレーム当たり４８
０行、かつ画素当たり２４ビットを有する画像を仮定す
る。２４０奇数行又は偶数行を有するインタレースフィ
ールドを４８０行を有するフレームに変換することは、
デインタレースするプロセスがプロセッサ１４によって
遂行された後に行われる。三色の各々に対して画素デー
タの８ビットがある。したがって、２４のビット面があ
る。様々なフレーム寸法及びビット寸法の主要な効果
は、ここに説明されるメモリ寸法が様々になることであ
ろう。 【００１４】システム１０の概観として、信号ユニット
１１はアナログテレビジョン信号を受信し、かつ映像信
号、同期信号、音声信号を分離する。それは、Ａ／Ｄ変
換器１２ａ及びＹ／Ｃ分離器１２ｂへ映像信号を送出
し、これらの変換器等はこの信号を画素データサンプル
に変換しかつ輝度／色信号分離を遂行する。これらＡ／
Ｄ変換タスク及びＹ／Ｃ分離タスクは、どちらの順序で
も遂行され得よう。 【００１５】フィールドバッファ１３が、Ｙ／Ｃ分離器
１２ｂとプロセッサ１４との間に挿入される。このフィ
ールドバッファ１３は、フィールドスプレッディングに
有効である。ＳＬＭベースシステム１０は垂直帰線消去
時間を要しないので、フィールド間の予備（ｅｘｔｒ
ａ）時間がデータを処理するのに及びＳＬＭ１６にビッ
ト面をロードするのに利用可能な時間を増大するために
使用されることがある。フィールドバッファ１３は、カ
ラーホイール同期及びスケール変換に関係した他の機能
を有することがある。 【００１６】プロセッサ１４は、種々の処理タスクを遂
行することによって、表示のためにデータを準備する。
プロセッサ１４は、処理中に画素データを記憶する処理
メモリを含む。 【００１７】表示メモリ１５は、プロセッサ１４から処
理画素データを受信する。図３〜図８に関連して下に説
明されるように、表示メモリ１５は入データをビット面
へ書式付けして、これを１回に１つずつＳＬＭ１６へ送
出する。メモリ１５は、データの１フレームの容量だけ
を有すればよい。 【００１８】ＳＬＭ１６は、ＳＬＭのどの型式であって
もよい。この説明はＤＭＤ型ＳＬＭによっているが、Ｓ
ＬＭの他の型式をシステム１０内へ置換することもで
き、ここに説明される方法に対して使用することもでき
る。例えば、ＳＬＭ１６は、ＬＣＤ型ＳＬＭであること
もできる。適当なＤＭＤの詳細は、米国特許第４，９５
６，６１９号、名称「空間光変調器（Ｓｐａｔｉａｌ
Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）」に見られ、これは
ここに参考に編入されている。 【００１９】表示ユニット１７は、基本的には光学構成
要素であってＳＬＭ１６から画像を受信し、かつ表示ス
クリーンのような画像面を照射する。色彩表示では、各
色に対するビット面を、逐次取り扱いかつ表示ユニット
１７の部分であるカラーホイールに同期させることもで
きる。又は、異なる色に対するデータを、３つのＳＬＭ
上に同時に表示し、かつ表示ユニット１７によって組み
合わせることもできる。マスタタイミングユニット１８
は、種々のシステム制御機能を提供する。 【００２０】図３及び図４は、本発明による、表示メモ
リ１５の書込み及び読出し方法を図解する。図３及び図
５は機能的図解であり、メモリ１５の構造実施例は、図
５〜図８に関連してし下に説明される。 【００２１】もっと明確に云えば、図３は、メモリ１５
への画素データサンプルの書込みとメモリ１５からのビ
ット面データの読出しとの間の空間関係を図解する。下
に説明されるように、データはメモリ１５内でビットレ
ベル区画内に記録され、ここで各区画は１ビットレベル
に対するデータのみを記憶する。図３に図解された区画
は、ビット０に対するデータを記憶する。データのフレ
ームを記憶するために、メモリ１５は、ビット面と同じ
数の区画を有する。 【００２２】図３の例において、ビット０データの４８
０行が連続メモリ行Ｒ1 からＲ480内に記憶される。し
かしながら、メモリ行は、或る種のランダムアクセスが
利用可能である限り連続的である必要はない。 【００２３】また、この説明の例において、ＳＬＭ１６
上に表示される画素の数は、データフレーム内のサンプ
ルの数と同じである。他のシステムにおいては、メモリ
１５内に記憶される各データフレームは、ＳＬＭ１６上
の画素の行当たり予備サンプル、又は予備行に対するサ
ンプル、又はその両方を有することがある。本発明は、
両方の場合で、メモリ１５の容量がデータのフレーム当
たりのサンプル数以上でなくてよいと云うことにおい
て、同じである。 【００２４】データサンプルは、それらが到来する時間
順序にメモリ１５にロードされる。開始点として、画素
１、行１、フレームＮに対するサンプルを使用すると、
そのデータサンプルがまずロードされる。画素１の各ビ
ットが、そのデータをビットレベルによってアクセスす
ることができるように、異なるメモリ区画に書き込まれ
る。次いで、画素２、行１、フレームＮに対するデータ
が書き込まれ、続いて画素３、行１に対するデータ、等
々が書き込まれ、遂に行１、フレームＮに対する全ての
データがロードされる。このプロセスは行２、行３、等
々に対して繰り返し、遂にフレームＮの全てのデータサ
ンプルがロードされる。 【００２５】フレームＮの行４８０が書き込まれた後、
書込みプロセスは、画素１、行１、フレームＮ＋１に関
して再び開始される。フレームＮ＋１に対するデータの
各新ビットが書き込まれるに従って、そのビットはフレ
ームＮの対応するビットを書き直す。この書直しのゆえ
に、一般に、どの所与の時刻にも、メモリ１５は、フレ
ームＮ＋１の行１から行ｎまで及びフレームＮの行ｎ＋
１から行４８０までを含んでいる。もちろん、フレーム
間には時間があることがあり、ｎ＝４８０又はｎ＝０の
ときは、メモリ１５は１つのフレームのみの行１から行
４８０を記憶する。 【００２６】データは、メモリ１５からビット面内にお
いて、全ての行の各画素から１ビットずつ、ＳＬＭ１６
へ読み出される。２４のビット面は、使用されている特
定の変調方式に従って、どんな順序にも読み出されると
云える。例えば、その順序は、最初が最上位ビット（以
下、ＭＳＢと称する）に対するビット面、次いで、次の
ＭＳＢに対するビット面、等々、及び最後に最下位ビッ
ト（以下、ＬＳＢと称する）に対するビット面であるこ
ともできる。色彩画像に対しては、この画像は本説明の
例においては三色の各々毎に８ビットを有するが、各色
に対する８つのビット面が各色のビット０〜７を表現す
る。 【００２７】メモリ１５は２つの隣接データフレーム、
一般に、フレームＮ及びフレームＮ＋１を含むので、１
つのビット面は、フレームＮ及びフレームＮ＋１の両方
からのデータを含む。換言すれば、表示しようとする画
像を含む２４のビット面の各々は、同じデータフレーム
からのデータを常に有するとは限らない。 【００２８】実時間表示に対しては、ＳＬＭ１６がデー
タを表示するレートは、入データのレートと対等である
ことを維持する必要がある。フィールドバッファ１３及
び「スプレッド」データを有するシステム１０に対して
は、メモリにフレームを書き込みかつメモリからフレー
ムを読み出すのに利用可能な時間は１フィールド期間で
あり、これはＮＴＳＣ信号に対しては１／６０秒（約１
６．６７ミリ秒）である。同様に、メモリ１５からデー
タを読み出すのに利用可能な時間は、１フィールド期間
である。デインタレースデータに対しては、フィールド
期間は、フレーム期間と同じである。もしデータがスプ
レッドされないならば、書込み及び読出しのために利用
可能な時間は、僅かに少なくなる。いずれにしても、Ｓ
ＬＭ１６は、６０フィールド毎秒の周波数に等しいレー
トで各新画像を表示することによって、入データと対等
のレートを維持する。各画像に対する表示期間はフィー
ルド期間（１６．６７ミリ秒）と同じであるが、これら
の期間は、一般に、一致して開始及び終結することはな
い。 【００２９】図４は、上述の読出しプロセスの結果とし
て、いかに各画像に対するデータがデータフレームに対
して「スキュー」されているかを図解する。データフレ
ームを分離するぎざぎざの線を、ここでは「フレームス
キュー線」と称する。２本のフレームスキュー線の間の
時間間隔は、１フレーム期間（約１６．７ミリ秒）であ
る。データの各行は、フレーム期間に等しい時間にわた
って表示されるが、しかし同じデータフレームの異なる
行の表示は異なる時刻に開始し及び終結することがあ
る。例えば、フレームＮ＋１について、行１０に対する
データは時刻ｔ1からｔ4 にわたって表示されるのに対
して、行１５０に対するデータは時刻ｔ3からｔ5 にわ
たって表示される。 【００３０】メモリ１５から読み出されるビット面は、
垂直タイムスライスとして表現される。フレームスキュ
ー線上のどの点においても、この線の上方のデータは次
のフレームからであり、この線の下方のデータは現行フ
レームからである。フレームスキュー線は、異なるビッ
ト面に対して割り付けられた異なる表示時間のゆえにぎ
ざぎざになっている。換言すれば、各ビット面は、ビッ
トレベルに従って変動する８つの異なる表示時間の１つ
に関連している。ＭＳＢは最長表示時間を有し、ＬＳＢ
は最短表示時間を有する。フレーム当たり２４のビット
面がある所では、各フレームスキュー線は、２４の「ぎ
ざぎざ歯」を有する。各ぎざぎざ歯は１つのビット面を
表現し、これが立ち代わって８つの異なるビット面表示
時間の１つに関連している。図４において、各ビット面
の表示時間は１連続タイムスライスであるが、しかし他
の変調方式も可能である。 【００３１】例えば、時刻ｔ０から時刻ｔ１が赤データ
のＭＳＢに対して割り付けられる。この時間中、ＳＬＭ
１６へ読み出されつつある全てのデータ、したがって、
表示されつつある全てのデータは、フレームＮからであ
る。他の例としては、時刻ｔ２からｔ３が緑データのＭ
ＳＢに対して割り付けられる。この時間中、行１から１
３０までがフレームＮ＋１からであるのに対して、行１
３１から４８０まではフレームＮからである。 【００３２】表示メモリ１５を使用する上述の方法は、
種々のメモリの実現として使用され得る。これらには、
データが分離書式付けデバイスによって書式付けされる
か、メモリ１５と統合化された論理で以て入力上で書式
付けされるか、又はメモリ１５と統合化された論理で以
て出力上で書式付けされるかどうかに従って、変動があ
る。他の変動は、区分メモリ空間に係わる。ＳＬＭベー
ス表示システムに対する表示メモリの例は、次の特許出
願に見られる、すなわち、米国特許出願第０７／７５
５，９８１号（弁理士事件整理番号ＴＩ−１６５１
０）、名称「直交入力／出力及び空間再順序付けを備え
るデータフォーマッタ（Ｄａｔａ Ｆｏｒｍａｔｔｅｒ
ｗｉｔｈ Ｏｒｔｈｏｇｏｎａｌ Ｉｎｐｕｔ／Ｏｕ
ｔｐｕｔ ａｎｄ Ｓｐａｔｉａｌ Ｒｅｏｒｄｅｒｉ
ｎｇ）」、米国特許出願第０７／７５６，０２６号（弁
理士事件整理番号ＴＩ−１６５１２）、名称「空間光変
調器用区分フレームメモリ（Ｐａｒｔｉｔｉｏｎｅｄ
Ｆｒａｍｅ Ｍｅｍｏｒｙ ｆｏｒ Ｓｐａｔｉａｌ
Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）」、及び米国特許出
願第 号（弁理士事件整理番号ＴＩ−
１７４０４）、名称「空間光変調器を使用する表示シス
テム用ディジタルメモリ（Ｄｉｇｉｔａｌ Ｍｅｍｏｒ
ｙ ｆｏｒ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ Ｕｓｉｎ
ｇ ＳｐａｔｉａｌＬｉｇｈｔ Ｍｏｄｕｌａｔｏ
ｒ）」。これらの特許出願の各々は、テキサスイスツル
メント社に讓受され、かつ参考にここに編入されてい
る。 【００３３】図５は表示メモリ１５の１例を図解し、こ
れと本発明の方法が使用されると云える。メモリ１５
は、基本的に、フォーマッタ（書式付けユニット）５
１、メモリアレイ５２、ビット選択ユニット５３、及び
コントローラ５４を含む。 【００３４】上述したように、本発明の１態様は、メモ
リ１５へ書き込まれる画素データ入力とメモリ１５から
読み出されるビット面データとの間の空間及び時間関係
である。本発明の方法は、表示画像内のデータが映像フ
レーム内のデータに対応すると云う要件を除去する。各
表示画像が映像フレームと同じ量のデータを含むが、こ
の表示画像が１つのフレームだけからのデータを含んで
いるとは限らない。すなわち、表示画像が２つの隣接す
る映像信号フレームからのデータを含むことがある。こ
の関係のゆえに、メモリ１５は、１データフレームの容
量を有するだけでよい。 【００３５】図５は非区分メモリを仮定しており、ここ
ではメモリ１５は全ての行に対するデータを記憶する。
区分メモリにおいては、メモリ１５は、ＳＬＭ１６の上
半部又は下半部に対するのみのデータを記憶し、かつ第
２メモリが他の半分に対するデータを記憶するであろ
う。本発明の原理は、各区分が並列に動作することを除
き、区分メモリと同じであることになる。 【００３６】入力画素データは、サンプルからサンプル
へ、行から行へ、フレームからフレームへ、メモリ１５
へ書き込まれる。したがって、入画素データは、２４ビ
ットの広さである。フォーマッタ５１は、このデータを
ビットレベルデータに再配列する。 【００３７】図６は、フォーマッタ５１の１実施例を図
解する。データの各行（６４０画素サンプル）は、各１
６サンプルの４０ブロックに分割される（４０×１６＝
６４０）。フォーマッタ５１は４０ブロックを有し、各
ブロックがブロックレジスタ６１を有する。各ブロック
レジスタ６１は、データの１ブロックを受信する。各サ
ンプルは２４ビットであるので、各ブロックレジスタ６
１の容量は、３８４ビット（２４×１６＝３８４）であ
る。第１ブロックレジスタ６１が第１の１６サンプルに
ついてのデータで以て満たされた後、コントローラ（又
は駆動器）５４が次のブロックレジスタ６１をアドレス
指定し、このレジスタが次の１６サンプルについてのデ
ータを記憶する。このプロセスは、各ブロックレジスタ
６１が１６サンプルについてのデータで以て満たされて
しまうまで連続し、それゆえ、これら４０ブロックレジ
スタ６１が１行についてのデータを記憶する。 【００３８】各ブロックレジスタ６１に関連したマルチ
プレクサ６２は、そのブロックレジスタ６１からのデー
タを受信する。各マルチプレクサ６２は、そのデータ
を、１回に１ビットずつ、メモリアレイ５２へ出力す
る。 【００３９】図７に図解されているように、メモリアレ
イ５２は、フォーマッタ５１の各ブロックレジスタ６１
毎に１列ずつ、４０列を有する。各列は、４８０行の１
６画素についてのデータを記憶する。各列は、その列の
１６画素かつ４８０行のビットレベルを記憶するため
に、更にビット面区画７１に分割される。各区画７１
は、７，６８０ビット（１ビット毎画素×１６画素毎行
×４８０行＝７，６８０ビット）を記憶する。各列は、
各ビットレベル毎に１ずつ、２４の区画７１を有する。
アレイ５２の４０列にわたって、１画像を含む２４のビ
ット面が記憶される。図３において、メモリ１５のこの
実施例について同図に図解されたメモリ１５の区画は、
アレイ５２の４０の区画７１である。 【００４０】図５を再び参照すると、データは、アレイ
５２からビット選択ユニット５３内へ移動する。フォー
マッタ５１内へのデータと比較して、ビット選択ユニッ
ト５３内へのデータはビットレベル順序で到着する。 【００４１】図８は、ビット選択ユニット５３を更に詳
細に図解する。ビット選択ユニット５３は、アレイ５２
の各行に１つずつ関連した、４０列を含む。各列は、第
１シフトレジスタ８１を有し、これはアレイ５２のビッ
ト面区画７１からデータの２５６ビット（１ビット×１
６画素×１６行＝２５６ビット）を受信する。ビット選
択ユニット５３の４０列にわたって、シフトレジスタ８
１が１６行毎にビット面データの１レベルを記憶するよ
うに、これら２５６ビットは同じビットレベルのもので
あるが、しかし異なる行からのものである。各列内の第
２シフトレジスタ８２は、ＳＬＭ１６へ送出されるデー
タがビット面内で、行から行内にあるように、ことごと
くの第１６ビットを選択する。４０列の各々は、ＳＬＭ
１６へ１回に１ビットを送出する。 【００４２】図５を再び参照すると、コントローラ５４
は、フォーマッタ５１、アレイ５２、及びビット選択ユ
ニット５３へ、それぞれ、ブロックアドレス、行アドレ
ス、及びビット面アドレスを供給する。これらのアドレ
スは、計数器で以て内部的に、又はプロセッサ１４又は
タイミングユニットによって外部的に発生される。前者
の場合、メモリ１５は連続行内でアドレス指定されるこ
とになっているのに対して、後者の場合、メモリ１５は
ランダムに行をアドレス指定されることがある。コント
ロー５４の他の機能は、もし読出し及び書込みのために
同じデータへのアクセスが企図されるならば、衝突（co
nflict) を解決することである。これは、特にデュアル
ポートメモリの場合に対しては、メモリ管理の技術分野
における既知の技術で以て達成されると云える。 【００４３】図５〜図８に関連して説明されたメモリ
は、本発明を使用すると云える表示メモリの１例に過ぎ
ない。他の型式の表示メモリは、データをビット面内へ
書式付けするために他の手段を使用することがある。米
国特許出願第 号（弁理士事件整理番号ＴＩ−１７４０
４）（上記参照）は、データを画素書式において記憶
し、かつ出力上においてデータをビット面内へ再書式付
けする手段を有する。その実現にかかわらず、本発明の
方法は、単一バッファメモリが２つの隣接するデータフ
レームからのデータを含むデータのビット面を送出する
と云うことにおいて、同じである。 【００４４】本発明は特定の実施例を参照して説明され
たが、この説明は限定的意味に解釈されることを意図し
ているのではない。開示の実施例の種々の変形ばかりで
なく、代替実施例も当業者に明白である。したがって、
添付の特許請求の範囲は、本発明の真の範囲内にある全
ての変形を包含すると考える。 【００４５】以上に関して更に以下の項を開示する。 【００４６】（１） 画素データを処理するためにプロ
セッサを有し及び画像を発生するために空間光変調器を
有する表示システム内用途にデータを記憶するメモリを
使用する方法であって、第１フレーム期間中に前記メモ
リに画像データのサンプルを含む第１フレームを書き込
むステップ、第２フレーム期間中に前記メモリに画素デ
ータのサンプルを含む第２フレームを書き込むステップ
であって、前記第２レームの各サンプルが前記第１フレ
ームの対応するサンプル上に書き直されるようになって
いる、前記第２フレームを書き込むステップ、前記メモ
リからデータのビット面を読み出すステップ、各画素強
度を表現するビットの数と少なくとも同じ数のビット面
が表示期間中に読み出されるように前記読み出すステッ
プを繰り返すステップを含み、前記読み出すステップの
１つ以上が前記第１データフレームからのデータと前記
第２フレームからのデータとに関して遂行され、前記方
法は、前記空間光変調器に前記ビット面の各々を送出す
るステップを含み、前記ステップの全ては画像の連続表
示を発生するために繰り返される、方法。 【００４７】（２） 第１項記載の方法において、前記
書き込むステップは前記メモリの連続行内で起こる、方
法。 【００４８】（３） 第１項記載の方法において、前記
書き込むステップは前記メモリのランダムにアクセス可
能な行内で起こる、方法。 【００４９】（４） 第１項記載の方法において、前記
メモリは多数の区画に区分され、かつ前記書き込むステ
ップと前記読み出すステップとは前記メモリの各区画に
ついて並列に起こる、方法。 【００５０】（５） 第１項記載の方法において、前記
書き込むステップはデータを画素書式において書き込ま
れる１つ以上の入力レジスタに関して、及び前記１つ以
上の入力レジスタからビットレベルデータを受信するメ
モリアレイに関して遂行される、方法。 【００５１】（６） 第１項記載の方法において、前記
読み出すステップはメモリアレイからビットレベルデー
タを受信し、かつ行から行式に前記ビットレベルデータ
を選択する２つ以上の出力レジスタに関して遂行され
る、方法。 【００５２】（７） 第１項記載の方法であって、前記
書き込みステップと前記読み出すステップとの間の衝突
を裁定するためにメモリコントローラを使用するステッ
プを更に含む方法。 【００５３】（８） 第１項記載の方法において、前記
ビット面が前記第１データフレームからのデータを含む
ように、１つ以上の読み出すステップが前記第１フレー
ム期間中に起こる、方法。 【００５４】（９） 第１項記載の方法において、前記
読み出すステップが各ビット面に対して同じビットレベ
ル順序で繰り返される、方法。 【００５５】（１０） 第１項記載の方法において、前
記読み出すステップが前記ビット面の各々対して１回遂
行される、方法。 【００５６】（１１） 第１項記載の方法において、前
記読み出すステップが前記ビット面の１つ以上に対して
１回よりも多く遂行される、方法。 【００５７】（１２） 空間光変調器（ＳＬＭ）１６を
有する表示システム１０、２０用表示メモリ１５が開示
される。メモリ１５は、画素書式においてデータを受信
しかつビット面書式において前記データをＳＬＭ１６へ
送出する。メモリ１５は、一部は或る１つのデータフレ
ームからのデータを含みかつ一部は隣接データフレーム
からのデータを含むビット面を読み出すことによってダ
ブルバッファすることの必要を回避する。
にディジタル画像データを処理し、かつ実時間画像を表
示するために空間光変調器を使用するシステムに関す
る。 【０００２】 【従来の技術】空間光変調器（以下、ＳＬＭと称する）
ベース実時間表示システムは、陰極線管（以下、ＣＲＴ
と称する）を使用する表示システムに代わってますます
使用されている。ＳＬＭシステムは、ＣＲＴシステム程
の大きな容積及び電力消費を伴うことなく高解像度表示
を提供する。 【０００３】ディジタルマイクロミラーデバイス（以
下、ＤＭＤと称する）は、ＳＬＭの１型式であって、投
写表示応用に使用されると云える。ＤＭＤは、各々がミ
ラー及びメモリセルを有しているマイクロ機械画素のア
レイを有する。各画素は、電子データによって個別にア
ドレス可能である。そのアドレス指定信号の状態に従っ
て、各ミラー素子が光を画像面へ反射するか又はしない
かのどちらかであるように各素子が傾斜させられる。他
のＳＬＭも同様の原理で動作し、その備える画素は他の
画素と同時に光を発射又は反射し、したがって、完全な
画像フレームが、画素を走査することによってではなく
それらをアドレス指定することによって発生されるよう
になっている。 【０００４】ＳＬＭベースシステムにおけるデータ処理
では、他のディジタル画像処理システムの場合のよう
に、プロセッサは画素データで動作する。インタレース
データが、画素から画素へ、行から行へ、及びフィール
ドからフィールドへ、配置される。走査変換技術が、フ
ィールドからフレームを発生するのに使用される。ノン
インタレースデータは、フレームとして既に配置されて
いる。色空間変換又はスケール変換ばかりでなく走査変
換のような処理タスクが、画素データへ遂行される。 【０００５】 【発明が解決しようとする課題】しかしながら、ＳＬＭ
ベースシステムでは、ＳＬＭは「ビット面」内データを
受信しなければならない。換言すると、各画素がその画
素データの値に相当する時間長にわたり、「オン」又は
「オフ」され得るように画素データがビットレベルデー
タへ再書式付けされる必要がある。種々の変調方式は、
いかに長く各画素がオン又はオフされるかを決定し、グ
レースケール及び色彩画像を表示可能とする。ビット面
は、同じディジタル値を有する全ての画素の全てのビッ
トを表現する。ｎビット解像度を有する画素について
は、表示フレーム当たりｎのビット面がある。 【０００６】ＳＬＭベースシステムは、ＳＬＭにデータ
のビット面を提供するために「表示メモリ」を使用す
る。現存する表示メモリは「ダブルバッファ」されてお
り、それゆえ、これらのメモリが現行フレームについて
のデータを記憶することができる間に次のフレームにつ
いてのデータが書き込まれる。これが、データの各フレ
ームがメモリから読み出されかつそれ自身のフレーム期
間中にＳＬＭ上に表示されることを可能にする。このダ
ブルバッファモードで動作する多くの表示メモリは、デ
ータの２フレームの容量を要する。ダブルバッファ動作
を変動することは、その要する容量を減少するようにダ
イナミックにメモリ空間を割り付けることである。テキ
サスインスツルメント社に讓受された、米国特許出願第
０７／７５５，８８３号（弁理士事件整理番号ＴＩ−１
６５１１）、名称「光変調器用フレームバッファに関す
るダイナミックメモリ割付け（Ｄｙｎａｍｉｃ Ｍｅｍ
ｏｒｙ Ａｌｌｏｃａｔｉｏｎ Ｆｏｒ Ｆｒａｍｅ
Ｂｕｆｆｅｒ ｆｏｒ Ｓｐａｔｉａｌ Ｌｉｇｈｔ
Ｍｏｄｕｌａｔｏｒ）」は、表示メモリの使用について
のこれらの問題を論じている。 【０００７】 【問題を解決するための手段】本発明の第１態様は、画
像処理を遂行するプロセッサを有し、及び画像を発生す
るためにビットアドレス可能画素を備えるＳＬＭを有す
るディジタル表示システム内用途に供される表示メモリ
である。第１フレーム期間中に、画素データのサンプル
の第１フレームが、メモリに書き込まれる。この第１フ
レームは、同フレームがサンプル当たり１ビットを含む
ビット面内において読み出されるようにこのメモリ内に
記憶される。第２フレーム期間中に、画素データのサン
プルを含む第２フレームがこのメモリに書き込まれる、
ただし、第２フレームの各サンプルが第１フレームの対
応するサンプル上に書き直しされるようになる。この第
２フレームは、また、サンプル当たり１ビットを含むビ
ット面内で読み出されるように記憶される。第１フレー
ム期間又は第２フレーム期間のどちらか中に、データの
ビット面がメモリから読み出される、ただしこの読出し
ステップは第１フレームからのデータに関して及び第２
フレームからのデータに関して遂行される。読出しステ
ップは、各画素を表現するビットの数と少なくとも同じ
数のビット面が表示期間中に読み出されるように、繰り
返される。ビット面の各々は、表示のためにＳＬＭへ送
出される。 【０００８】本発明の技術的利点は、ダブルバッファメ
モリよりも少ない容量しか要しないと云うことである。
これが、そのシステムのコストを低減する。 【０００９】 【実施例】ＤＭＤベーステレビジョンシステムの包括的
説明は、共にテキサスインスツルメント社に讓受され、
かつ共に参考にここに編入された、米国特許第５，０７
９，５４４号、名称「標準独立ディジタル化映像システ
ム（ＳｔａｎｄａｒｄＩｎｄｅｐｅｎｄｅｎｔ Ｄｉｇ
ｉｔｉｚｅｄ Ｖｉｄｅｏ Ｓｙｓｔｅｍ）」、及び米
国特許出願第 号（弁理士事件整理番号
ＴＩ−１７８５５）、名称「ディジタルテレビジョンシ
ステム（Ｄｉｇｉｔａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙ
ｓｔｅｍ）」に記載されている。 【００１０】米国特許出願第０７／６７８，７６１号、
名称「パルス幅変調表示システム内に使用されるＤＭＤ
アーキテクチャ及びタイミング（ＤＭＤ Ａｒｃｈｉｔ
ｅｃｔｕｒｅ ａｎｄ Ｔｉｍｉｎｇ ｆｏｒ Ｕｓｅ
ｉｎ ａ Ｐｕｌｓｅ −Ｗｉｄｔｈ Ｍｏｄｕｒａ
ｔｅｄ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ）」（弁理士事
件整理番号ＴＩ−１５７２１）は、ＤＭＤベース表示シ
ステムとの使用のための映像データ書式付け方法及び画
素輝度変動を施すためのビット面変調方法を説明してい
る。色彩画像を提供するためにカラーホイールを備える
ＤＭＤベース表示システムの一般的使用は、米国特許出
願第０７／８０９，８１６号、名称「白色光エンハンス
トカラーフィールド逐次投写（Ｗｈｉｔｅ Ｌｉｇｈｔ
Ｅｎｈａｎｃｅｄ Ｃｏｌｏｒ Ｆｉｅｌｄ Ｓｅｑ
ｕｅｎｔｉａｌ Ｐｒｏｊｅｃｔｉｏｎ）」（弁理士整
理番号ＴＩ−１６５７３）に説明されている。これらの
特許出願は、テキサスインスツルメント社に讓受され、
かつ参考にここに編入されている。 【００１１】図１はＳＬＭベース投写表示システム１０
のブロック図であり、このシステムは映像信号をサンプ
ルして得られる画素データからの色彩画像を提供する。
次の説明は放送テレビジョン信号用受信機によっている
が、云うまでもなく、受信機、すなわち、表示システム
１０はアナログ複合映像信号を受信しかつその信号によ
って表現される画像を表示する機器のどの型式であるこ
ともできる。図２は類似のシステム２０のブロック線図
であって、このシステムにおいては画像データ入力信号
がディジタル画像を既に表現している。図１及び図２の
両方において、処理及びビット面変換に有意な構成要素
のみが示されている。同期信号及び音声信号の処理に使
用される構成要素は示されていない。 【００１２】本発明は、メモリ１５の種々の態様に係わ
っており、システム１０又は２０のどちらとでも有効で
ある。例示目的のために、ここでの説明は、システム１
０に的を絞る。 【００１３】行当たり６４０画素、フレーム当たり４８
０行、かつ画素当たり２４ビットを有する画像を仮定す
る。２４０奇数行又は偶数行を有するインタレースフィ
ールドを４８０行を有するフレームに変換することは、
デインタレースするプロセスがプロセッサ１４によって
遂行された後に行われる。三色の各々に対して画素デー
タの８ビットがある。したがって、２４のビット面があ
る。様々なフレーム寸法及びビット寸法の主要な効果
は、ここに説明されるメモリ寸法が様々になることであ
ろう。 【００１４】システム１０の概観として、信号ユニット
１１はアナログテレビジョン信号を受信し、かつ映像信
号、同期信号、音声信号を分離する。それは、Ａ／Ｄ変
換器１２ａ及びＹ／Ｃ分離器１２ｂへ映像信号を送出
し、これらの変換器等はこの信号を画素データサンプル
に変換しかつ輝度／色信号分離を遂行する。これらＡ／
Ｄ変換タスク及びＹ／Ｃ分離タスクは、どちらの順序で
も遂行され得よう。 【００１５】フィールドバッファ１３が、Ｙ／Ｃ分離器
１２ｂとプロセッサ１４との間に挿入される。このフィ
ールドバッファ１３は、フィールドスプレッディングに
有効である。ＳＬＭベースシステム１０は垂直帰線消去
時間を要しないので、フィールド間の予備（ｅｘｔｒ
ａ）時間がデータを処理するのに及びＳＬＭ１６にビッ
ト面をロードするのに利用可能な時間を増大するために
使用されることがある。フィールドバッファ１３は、カ
ラーホイール同期及びスケール変換に関係した他の機能
を有することがある。 【００１６】プロセッサ１４は、種々の処理タスクを遂
行することによって、表示のためにデータを準備する。
プロセッサ１４は、処理中に画素データを記憶する処理
メモリを含む。 【００１７】表示メモリ１５は、プロセッサ１４から処
理画素データを受信する。図３〜図８に関連して下に説
明されるように、表示メモリ１５は入データをビット面
へ書式付けして、これを１回に１つずつＳＬＭ１６へ送
出する。メモリ１５は、データの１フレームの容量だけ
を有すればよい。 【００１８】ＳＬＭ１６は、ＳＬＭのどの型式であって
もよい。この説明はＤＭＤ型ＳＬＭによっているが、Ｓ
ＬＭの他の型式をシステム１０内へ置換することもで
き、ここに説明される方法に対して使用することもでき
る。例えば、ＳＬＭ１６は、ＬＣＤ型ＳＬＭであること
もできる。適当なＤＭＤの詳細は、米国特許第４，９５
６，６１９号、名称「空間光変調器（Ｓｐａｔｉａｌ
Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）」に見られ、これは
ここに参考に編入されている。 【００１９】表示ユニット１７は、基本的には光学構成
要素であってＳＬＭ１６から画像を受信し、かつ表示ス
クリーンのような画像面を照射する。色彩表示では、各
色に対するビット面を、逐次取り扱いかつ表示ユニット
１７の部分であるカラーホイールに同期させることもで
きる。又は、異なる色に対するデータを、３つのＳＬＭ
上に同時に表示し、かつ表示ユニット１７によって組み
合わせることもできる。マスタタイミングユニット１８
は、種々のシステム制御機能を提供する。 【００２０】図３及び図４は、本発明による、表示メモ
リ１５の書込み及び読出し方法を図解する。図３及び図
５は機能的図解であり、メモリ１５の構造実施例は、図
５〜図８に関連してし下に説明される。 【００２１】もっと明確に云えば、図３は、メモリ１５
への画素データサンプルの書込みとメモリ１５からのビ
ット面データの読出しとの間の空間関係を図解する。下
に説明されるように、データはメモリ１５内でビットレ
ベル区画内に記録され、ここで各区画は１ビットレベル
に対するデータのみを記憶する。図３に図解された区画
は、ビット０に対するデータを記憶する。データのフレ
ームを記憶するために、メモリ１５は、ビット面と同じ
数の区画を有する。 【００２２】図３の例において、ビット０データの４８
０行が連続メモリ行Ｒ1 からＲ480内に記憶される。し
かしながら、メモリ行は、或る種のランダムアクセスが
利用可能である限り連続的である必要はない。 【００２３】また、この説明の例において、ＳＬＭ１６
上に表示される画素の数は、データフレーム内のサンプ
ルの数と同じである。他のシステムにおいては、メモリ
１５内に記憶される各データフレームは、ＳＬＭ１６上
の画素の行当たり予備サンプル、又は予備行に対するサ
ンプル、又はその両方を有することがある。本発明は、
両方の場合で、メモリ１５の容量がデータのフレーム当
たりのサンプル数以上でなくてよいと云うことにおい
て、同じである。 【００２４】データサンプルは、それらが到来する時間
順序にメモリ１５にロードされる。開始点として、画素
１、行１、フレームＮに対するサンプルを使用すると、
そのデータサンプルがまずロードされる。画素１の各ビ
ットが、そのデータをビットレベルによってアクセスす
ることができるように、異なるメモリ区画に書き込まれ
る。次いで、画素２、行１、フレームＮに対するデータ
が書き込まれ、続いて画素３、行１に対するデータ、等
々が書き込まれ、遂に行１、フレームＮに対する全ての
データがロードされる。このプロセスは行２、行３、等
々に対して繰り返し、遂にフレームＮの全てのデータサ
ンプルがロードされる。 【００２５】フレームＮの行４８０が書き込まれた後、
書込みプロセスは、画素１、行１、フレームＮ＋１に関
して再び開始される。フレームＮ＋１に対するデータの
各新ビットが書き込まれるに従って、そのビットはフレ
ームＮの対応するビットを書き直す。この書直しのゆえ
に、一般に、どの所与の時刻にも、メモリ１５は、フレ
ームＮ＋１の行１から行ｎまで及びフレームＮの行ｎ＋
１から行４８０までを含んでいる。もちろん、フレーム
間には時間があることがあり、ｎ＝４８０又はｎ＝０の
ときは、メモリ１５は１つのフレームのみの行１から行
４８０を記憶する。 【００２６】データは、メモリ１５からビット面内にお
いて、全ての行の各画素から１ビットずつ、ＳＬＭ１６
へ読み出される。２４のビット面は、使用されている特
定の変調方式に従って、どんな順序にも読み出されると
云える。例えば、その順序は、最初が最上位ビット（以
下、ＭＳＢと称する）に対するビット面、次いで、次の
ＭＳＢに対するビット面、等々、及び最後に最下位ビッ
ト（以下、ＬＳＢと称する）に対するビット面であるこ
ともできる。色彩画像に対しては、この画像は本説明の
例においては三色の各々毎に８ビットを有するが、各色
に対する８つのビット面が各色のビット０〜７を表現す
る。 【００２７】メモリ１５は２つの隣接データフレーム、
一般に、フレームＮ及びフレームＮ＋１を含むので、１
つのビット面は、フレームＮ及びフレームＮ＋１の両方
からのデータを含む。換言すれば、表示しようとする画
像を含む２４のビット面の各々は、同じデータフレーム
からのデータを常に有するとは限らない。 【００２８】実時間表示に対しては、ＳＬＭ１６がデー
タを表示するレートは、入データのレートと対等である
ことを維持する必要がある。フィールドバッファ１３及
び「スプレッド」データを有するシステム１０に対して
は、メモリにフレームを書き込みかつメモリからフレー
ムを読み出すのに利用可能な時間は１フィールド期間で
あり、これはＮＴＳＣ信号に対しては１／６０秒（約１
６．６７ミリ秒）である。同様に、メモリ１５からデー
タを読み出すのに利用可能な時間は、１フィールド期間
である。デインタレースデータに対しては、フィールド
期間は、フレーム期間と同じである。もしデータがスプ
レッドされないならば、書込み及び読出しのために利用
可能な時間は、僅かに少なくなる。いずれにしても、Ｓ
ＬＭ１６は、６０フィールド毎秒の周波数に等しいレー
トで各新画像を表示することによって、入データと対等
のレートを維持する。各画像に対する表示期間はフィー
ルド期間（１６．６７ミリ秒）と同じであるが、これら
の期間は、一般に、一致して開始及び終結することはな
い。 【００２９】図４は、上述の読出しプロセスの結果とし
て、いかに各画像に対するデータがデータフレームに対
して「スキュー」されているかを図解する。データフレ
ームを分離するぎざぎざの線を、ここでは「フレームス
キュー線」と称する。２本のフレームスキュー線の間の
時間間隔は、１フレーム期間（約１６．７ミリ秒）であ
る。データの各行は、フレーム期間に等しい時間にわた
って表示されるが、しかし同じデータフレームの異なる
行の表示は異なる時刻に開始し及び終結することがあ
る。例えば、フレームＮ＋１について、行１０に対する
データは時刻ｔ1からｔ4 にわたって表示されるのに対
して、行１５０に対するデータは時刻ｔ3からｔ5 にわ
たって表示される。 【００３０】メモリ１５から読み出されるビット面は、
垂直タイムスライスとして表現される。フレームスキュ
ー線上のどの点においても、この線の上方のデータは次
のフレームからであり、この線の下方のデータは現行フ
レームからである。フレームスキュー線は、異なるビッ
ト面に対して割り付けられた異なる表示時間のゆえにぎ
ざぎざになっている。換言すれば、各ビット面は、ビッ
トレベルに従って変動する８つの異なる表示時間の１つ
に関連している。ＭＳＢは最長表示時間を有し、ＬＳＢ
は最短表示時間を有する。フレーム当たり２４のビット
面がある所では、各フレームスキュー線は、２４の「ぎ
ざぎざ歯」を有する。各ぎざぎざ歯は１つのビット面を
表現し、これが立ち代わって８つの異なるビット面表示
時間の１つに関連している。図４において、各ビット面
の表示時間は１連続タイムスライスであるが、しかし他
の変調方式も可能である。 【００３１】例えば、時刻ｔ０から時刻ｔ１が赤データ
のＭＳＢに対して割り付けられる。この時間中、ＳＬＭ
１６へ読み出されつつある全てのデータ、したがって、
表示されつつある全てのデータは、フレームＮからであ
る。他の例としては、時刻ｔ２からｔ３が緑データのＭ
ＳＢに対して割り付けられる。この時間中、行１から１
３０までがフレームＮ＋１からであるのに対して、行１
３１から４８０まではフレームＮからである。 【００３２】表示メモリ１５を使用する上述の方法は、
種々のメモリの実現として使用され得る。これらには、
データが分離書式付けデバイスによって書式付けされる
か、メモリ１５と統合化された論理で以て入力上で書式
付けされるか、又はメモリ１５と統合化された論理で以
て出力上で書式付けされるかどうかに従って、変動があ
る。他の変動は、区分メモリ空間に係わる。ＳＬＭベー
ス表示システムに対する表示メモリの例は、次の特許出
願に見られる、すなわち、米国特許出願第０７／７５
５，９８１号（弁理士事件整理番号ＴＩ−１６５１
０）、名称「直交入力／出力及び空間再順序付けを備え
るデータフォーマッタ（Ｄａｔａ Ｆｏｒｍａｔｔｅｒ
ｗｉｔｈ Ｏｒｔｈｏｇｏｎａｌ Ｉｎｐｕｔ／Ｏｕ
ｔｐｕｔ ａｎｄ Ｓｐａｔｉａｌ Ｒｅｏｒｄｅｒｉ
ｎｇ）」、米国特許出願第０７／７５６，０２６号（弁
理士事件整理番号ＴＩ−１６５１２）、名称「空間光変
調器用区分フレームメモリ（Ｐａｒｔｉｔｉｏｎｅｄ
Ｆｒａｍｅ Ｍｅｍｏｒｙ ｆｏｒ Ｓｐａｔｉａｌ
Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）」、及び米国特許出
願第 号（弁理士事件整理番号ＴＩ−
１７４０４）、名称「空間光変調器を使用する表示シス
テム用ディジタルメモリ（Ｄｉｇｉｔａｌ Ｍｅｍｏｒ
ｙ ｆｏｒ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ Ｕｓｉｎ
ｇ ＳｐａｔｉａｌＬｉｇｈｔ Ｍｏｄｕｌａｔｏ
ｒ）」。これらの特許出願の各々は、テキサスイスツル
メント社に讓受され、かつ参考にここに編入されてい
る。 【００３３】図５は表示メモリ１５の１例を図解し、こ
れと本発明の方法が使用されると云える。メモリ１５
は、基本的に、フォーマッタ（書式付けユニット）５
１、メモリアレイ５２、ビット選択ユニット５３、及び
コントローラ５４を含む。 【００３４】上述したように、本発明の１態様は、メモ
リ１５へ書き込まれる画素データ入力とメモリ１５から
読み出されるビット面データとの間の空間及び時間関係
である。本発明の方法は、表示画像内のデータが映像フ
レーム内のデータに対応すると云う要件を除去する。各
表示画像が映像フレームと同じ量のデータを含むが、こ
の表示画像が１つのフレームだけからのデータを含んで
いるとは限らない。すなわち、表示画像が２つの隣接す
る映像信号フレームからのデータを含むことがある。こ
の関係のゆえに、メモリ１５は、１データフレームの容
量を有するだけでよい。 【００３５】図５は非区分メモリを仮定しており、ここ
ではメモリ１５は全ての行に対するデータを記憶する。
区分メモリにおいては、メモリ１５は、ＳＬＭ１６の上
半部又は下半部に対するのみのデータを記憶し、かつ第
２メモリが他の半分に対するデータを記憶するであろ
う。本発明の原理は、各区分が並列に動作することを除
き、区分メモリと同じであることになる。 【００３６】入力画素データは、サンプルからサンプル
へ、行から行へ、フレームからフレームへ、メモリ１５
へ書き込まれる。したがって、入画素データは、２４ビ
ットの広さである。フォーマッタ５１は、このデータを
ビットレベルデータに再配列する。 【００３７】図６は、フォーマッタ５１の１実施例を図
解する。データの各行（６４０画素サンプル）は、各１
６サンプルの４０ブロックに分割される（４０×１６＝
６４０）。フォーマッタ５１は４０ブロックを有し、各
ブロックがブロックレジスタ６１を有する。各ブロック
レジスタ６１は、データの１ブロックを受信する。各サ
ンプルは２４ビットであるので、各ブロックレジスタ６
１の容量は、３８４ビット（２４×１６＝３８４）であ
る。第１ブロックレジスタ６１が第１の１６サンプルに
ついてのデータで以て満たされた後、コントローラ（又
は駆動器）５４が次のブロックレジスタ６１をアドレス
指定し、このレジスタが次の１６サンプルについてのデ
ータを記憶する。このプロセスは、各ブロックレジスタ
６１が１６サンプルについてのデータで以て満たされて
しまうまで連続し、それゆえ、これら４０ブロックレジ
スタ６１が１行についてのデータを記憶する。 【００３８】各ブロックレジスタ６１に関連したマルチ
プレクサ６２は、そのブロックレジスタ６１からのデー
タを受信する。各マルチプレクサ６２は、そのデータ
を、１回に１ビットずつ、メモリアレイ５２へ出力す
る。 【００３９】図７に図解されているように、メモリアレ
イ５２は、フォーマッタ５１の各ブロックレジスタ６１
毎に１列ずつ、４０列を有する。各列は、４８０行の１
６画素についてのデータを記憶する。各列は、その列の
１６画素かつ４８０行のビットレベルを記憶するため
に、更にビット面区画７１に分割される。各区画７１
は、７，６８０ビット（１ビット毎画素×１６画素毎行
×４８０行＝７，６８０ビット）を記憶する。各列は、
各ビットレベル毎に１ずつ、２４の区画７１を有する。
アレイ５２の４０列にわたって、１画像を含む２４のビ
ット面が記憶される。図３において、メモリ１５のこの
実施例について同図に図解されたメモリ１５の区画は、
アレイ５２の４０の区画７１である。 【００４０】図５を再び参照すると、データは、アレイ
５２からビット選択ユニット５３内へ移動する。フォー
マッタ５１内へのデータと比較して、ビット選択ユニッ
ト５３内へのデータはビットレベル順序で到着する。 【００４１】図８は、ビット選択ユニット５３を更に詳
細に図解する。ビット選択ユニット５３は、アレイ５２
の各行に１つずつ関連した、４０列を含む。各列は、第
１シフトレジスタ８１を有し、これはアレイ５２のビッ
ト面区画７１からデータの２５６ビット（１ビット×１
６画素×１６行＝２５６ビット）を受信する。ビット選
択ユニット５３の４０列にわたって、シフトレジスタ８
１が１６行毎にビット面データの１レベルを記憶するよ
うに、これら２５６ビットは同じビットレベルのもので
あるが、しかし異なる行からのものである。各列内の第
２シフトレジスタ８２は、ＳＬＭ１６へ送出されるデー
タがビット面内で、行から行内にあるように、ことごと
くの第１６ビットを選択する。４０列の各々は、ＳＬＭ
１６へ１回に１ビットを送出する。 【００４２】図５を再び参照すると、コントローラ５４
は、フォーマッタ５１、アレイ５２、及びビット選択ユ
ニット５３へ、それぞれ、ブロックアドレス、行アドレ
ス、及びビット面アドレスを供給する。これらのアドレ
スは、計数器で以て内部的に、又はプロセッサ１４又は
タイミングユニットによって外部的に発生される。前者
の場合、メモリ１５は連続行内でアドレス指定されるこ
とになっているのに対して、後者の場合、メモリ１５は
ランダムに行をアドレス指定されることがある。コント
ロー５４の他の機能は、もし読出し及び書込みのために
同じデータへのアクセスが企図されるならば、衝突（co
nflict) を解決することである。これは、特にデュアル
ポートメモリの場合に対しては、メモリ管理の技術分野
における既知の技術で以て達成されると云える。 【００４３】図５〜図８に関連して説明されたメモリ
は、本発明を使用すると云える表示メモリの１例に過ぎ
ない。他の型式の表示メモリは、データをビット面内へ
書式付けするために他の手段を使用することがある。米
国特許出願第 号（弁理士事件整理番号ＴＩ−１７４０
４）（上記参照）は、データを画素書式において記憶
し、かつ出力上においてデータをビット面内へ再書式付
けする手段を有する。その実現にかかわらず、本発明の
方法は、単一バッファメモリが２つの隣接するデータフ
レームからのデータを含むデータのビット面を送出する
と云うことにおいて、同じである。 【００４４】本発明は特定の実施例を参照して説明され
たが、この説明は限定的意味に解釈されることを意図し
ているのではない。開示の実施例の種々の変形ばかりで
なく、代替実施例も当業者に明白である。したがって、
添付の特許請求の範囲は、本発明の真の範囲内にある全
ての変形を包含すると考える。 【００４５】以上に関して更に以下の項を開示する。 【００４６】（１） 画素データを処理するためにプロ
セッサを有し及び画像を発生するために空間光変調器を
有する表示システム内用途にデータを記憶するメモリを
使用する方法であって、第１フレーム期間中に前記メモ
リに画像データのサンプルを含む第１フレームを書き込
むステップ、第２フレーム期間中に前記メモリに画素デ
ータのサンプルを含む第２フレームを書き込むステップ
であって、前記第２レームの各サンプルが前記第１フレ
ームの対応するサンプル上に書き直されるようになって
いる、前記第２フレームを書き込むステップ、前記メモ
リからデータのビット面を読み出すステップ、各画素強
度を表現するビットの数と少なくとも同じ数のビット面
が表示期間中に読み出されるように前記読み出すステッ
プを繰り返すステップを含み、前記読み出すステップの
１つ以上が前記第１データフレームからのデータと前記
第２フレームからのデータとに関して遂行され、前記方
法は、前記空間光変調器に前記ビット面の各々を送出す
るステップを含み、前記ステップの全ては画像の連続表
示を発生するために繰り返される、方法。 【００４７】（２） 第１項記載の方法において、前記
書き込むステップは前記メモリの連続行内で起こる、方
法。 【００４８】（３） 第１項記載の方法において、前記
書き込むステップは前記メモリのランダムにアクセス可
能な行内で起こる、方法。 【００４９】（４） 第１項記載の方法において、前記
メモリは多数の区画に区分され、かつ前記書き込むステ
ップと前記読み出すステップとは前記メモリの各区画に
ついて並列に起こる、方法。 【００５０】（５） 第１項記載の方法において、前記
書き込むステップはデータを画素書式において書き込ま
れる１つ以上の入力レジスタに関して、及び前記１つ以
上の入力レジスタからビットレベルデータを受信するメ
モリアレイに関して遂行される、方法。 【００５１】（６） 第１項記載の方法において、前記
読み出すステップはメモリアレイからビットレベルデー
タを受信し、かつ行から行式に前記ビットレベルデータ
を選択する２つ以上の出力レジスタに関して遂行され
る、方法。 【００５２】（７） 第１項記載の方法であって、前記
書き込みステップと前記読み出すステップとの間の衝突
を裁定するためにメモリコントローラを使用するステッ
プを更に含む方法。 【００５３】（８） 第１項記載の方法において、前記
ビット面が前記第１データフレームからのデータを含む
ように、１つ以上の読み出すステップが前記第１フレー
ム期間中に起こる、方法。 【００５４】（９） 第１項記載の方法において、前記
読み出すステップが各ビット面に対して同じビットレベ
ル順序で繰り返される、方法。 【００５５】（１０） 第１項記載の方法において、前
記読み出すステップが前記ビット面の各々対して１回遂
行される、方法。 【００５６】（１１） 第１項記載の方法において、前
記読み出すステップが前記ビット面の１つ以上に対して
１回よりも多く遂行される、方法。 【００５７】（１２） 空間光変調器（ＳＬＭ）１６を
有する表示システム１０、２０用表示メモリ１５が開示
される。メモリ１５は、画素書式においてデータを受信
しかつビット面書式において前記データをＳＬＭ１６へ
送出する。メモリ１５は、一部は或る１つのデータフレ
ームからのデータを含みかつ一部は隣接データフレーム
からのデータを含むビット面を読み出すことによってダ
ブルバッファすることの必要を回避する。
【図面の簡単な説明】
【図１】本発明による表示メモリを有する、ＳＬＭベー
ス表示システムのブロック線図。 【図２】本発明による表示メモリを有する、ＳＬＭベー
ス表示システムのブロック線図。 【図３】本発明による表示メモリを使用する方法の説明
図。 【図４】いかに画像が異なるデータフレームのデータか
ら表示されるかの説明図。 【図５】表示メモリの説明図。 【図６】図５のフォーマッタの説明図。 【図７】図５のメモリアレイの説明図。 【図８】図５のビット選択ユニットの説明図。 【符号の説明】 １０ ＳＬＭベース投写表示システム １１ 信号ユニット １２ａ Ａ／Ｄ変換器 １２ｂ Ｙ／Ｃ分離器 １３ フィールドバッファ １４ プロセッサ １５ 表示メモリ １６ ＳＬＭ １７ 表示ユニット １８ マスタタイミングユニット ５１ フォーマッタ ５２ メモリアレイ ５３ ビット選択ユニット ５４ コントローラ ６１ ブロックレジスタ ６２ マルチプレクサ ７１ ビット面区画 ８２ シフトレジスタ
ス表示システムのブロック線図。 【図２】本発明による表示メモリを有する、ＳＬＭベー
ス表示システムのブロック線図。 【図３】本発明による表示メモリを使用する方法の説明
図。 【図４】いかに画像が異なるデータフレームのデータか
ら表示されるかの説明図。 【図５】表示メモリの説明図。 【図６】図５のフォーマッタの説明図。 【図７】図５のメモリアレイの説明図。 【図８】図５のビット選択ユニットの説明図。 【符号の説明】 １０ ＳＬＭベース投写表示システム １１ 信号ユニット １２ａ Ａ／Ｄ変換器 １２ｂ Ｙ／Ｃ分離器 １３ フィールドバッファ １４ プロセッサ １５ 表示メモリ １６ ＳＬＭ １７ 表示ユニット １８ マスタタイミングユニット ５１ フォーマッタ ５２ メモリアレイ ５３ ビット選択ユニット ５４ コントローラ ６１ ブロックレジスタ ６２ マルチプレクサ ７１ ビット面区画 ８２ シフトレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ドナルド ビー．ドハーティ
アメリカ合衆国テキサス州リチャードソ
ン，ウォルナット クリーク プレース
16
(56)参考文献 特開 平５−260422（ＪＰ，Ａ)
特開 平５−183851（ＪＰ，Ａ)
特開 平５−313599（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/74
G02B 26/08
G09G 3/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 画素データを処理するためにプロセッサ
を有し及び画像を発生するために空間光変調器を有する
表示システム内用途にデータを記憶するメモリを使用す
る方法であって、 第１フレーム期間中に前記メモリに画像データのサンプ
ルを含む第１フレームを書き込むステップ、 第２フレーム期間中に前記メモリに画素データのサンプ
ルを含む第２フレームを書き込むステップであって、前
記第２レームの各サンプルが前記第１フレームの対応す
るサンプル上に書き直されるようになっている、前記第
２フレームを書き込むステップ、 前記メモリからデータのビット面を読み出すステップ、 各画素強度を表現するビットの数と少なくとも同じ数の
ビット面が表示期間中に読み出されるように前記読み出
すステップを繰り返すステップを含み、 前記読み出すステップの１つ以上が前記第１データフレ
ームからのデータと前記第２フレームからのデータとに
関して遂行され、 前記方法は、 前記空間光変調器に前記ビット面の各々を送出するステ
ップを含み、 前記ステップの全ては画像の連続表示を発生するために
繰り返される、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US160554 | 1988-02-24 | ||
| US16055493A | 1993-11-30 | 1993-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851586A JPH0851586A (ja) | 1996-02-20 |
| JP3455311B2 true JP3455311B2 (ja) | 2003-10-14 |
Family
ID=22577369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29736994A Expired - Fee Related JP3455311B2 (ja) | 1993-11-30 | 1994-11-30 | 空間光変調器を有する表示システム用メモリ使用方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6300963B1 (ja) |
| EP (1) | EP0655724B1 (ja) |
| JP (1) | JP3455311B2 (ja) |
| KR (1) | KR950015141A (ja) |
| DE (1) | DE69412972T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253794B2 (en) | 1995-01-31 | 2007-08-07 | Acacia Patent Acquisition Corporation | Display apparatus and method |
| EP0793214A1 (en) * | 1996-02-29 | 1997-09-03 | Texas Instruments Incorporated | Display system with spatial light modulator with decompression of input image signal |
| US6781742B2 (en) | 2000-07-11 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Digital micromirror device and method of driving digital micromirror device |
| JP3403707B2 (ja) | 2000-09-29 | 2003-05-06 | 松下電器産業株式会社 | 描画装置 |
| US6756987B2 (en) * | 2001-04-20 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Method and apparatus for interleaving read and write accesses to a frame buffer |
| CN1860520B (zh) | 2003-05-20 | 2011-07-06 | 辛迪安特公司 | 数字底板 |
| JP5069868B2 (ja) * | 2005-04-28 | 2012-11-07 | 富士フイルム株式会社 | 描画用処理回路及びそれを用いた描画装置並びに描画方法 |
| WO2008054988A1 (en) * | 2006-10-31 | 2008-05-08 | N-Lighten Technologies | Adaptive emission frame projection display and method |
| KR101642220B1 (ko) * | 2015-03-06 | 2016-08-01 | 인하대학교 산학협력단 | 유기발광 다이오드에서의 비디오 재생 시 밝기를 고려한 능동 적용 밝기제어 기반 전력 감소 방법 및 시스템 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910670A (en) * | 1984-01-20 | 1990-03-20 | Apple Computer, Inc. | Sound generation and disk speed control apparatus for use with computer systems |
| JPS6211977A (ja) * | 1985-07-10 | 1987-01-20 | Toshiba Corp | 画像メモリ |
| JP2572373B2 (ja) * | 1986-01-14 | 1997-01-16 | 株式会社 アスキ− | カラ−デイスプレイ装置 |
| KR900005188B1 (ko) * | 1986-07-25 | 1990-07-20 | 후지쓰 가부시끼가이샤 | Crt 콘트롤러 |
| US4818932A (en) * | 1986-09-25 | 1989-04-04 | Tektronix, Inc. | Concurrent memory access system |
| JPH01262586A (ja) * | 1988-04-13 | 1989-10-19 | Matsushita Electric Ind Co Ltd | デュアルポートメモリ用コントロール回路 |
| JP3020528B2 (ja) * | 1989-12-14 | 2000-03-15 | キヤノン株式会社 | 画像処理装置 |
| US5179372A (en) * | 1990-06-19 | 1993-01-12 | International Business Machines Corporation | Video Random Access Memory serial port access |
| CA2063744C (en) * | 1991-04-01 | 2002-10-08 | Paul M. Urbanus | Digital micromirror device architecture and timing for use in a pulse-width modulated display system |
| JPH04326393A (ja) * | 1991-04-26 | 1992-11-16 | Hitachi Ltd | 画像用メモリアクセス方式 |
| US5307056A (en) * | 1991-09-06 | 1994-04-26 | Texas Instruments Incorporated | Dynamic memory allocation for frame buffer for spatial light modulator |
| US5255100A (en) * | 1991-09-06 | 1993-10-19 | Texas Instruments Incorporated | Data formatter with orthogonal input/output and spatial reordering |
| US5254984A (en) * | 1992-01-03 | 1993-10-19 | Tandy Corporation | VGA controller for displaying images having selective components from multiple image planes |
| US5371519A (en) * | 1993-03-03 | 1994-12-06 | Honeywell Inc. | Split sort image processing apparatus and method |
-
1994
- 1994-11-21 US US08/342,671 patent/US6300963B1/en not_active Expired - Lifetime
- 1994-11-28 EP EP94118685A patent/EP0655724B1/en not_active Expired - Lifetime
- 1994-11-28 DE DE69412972T patent/DE69412972T2/de not_active Expired - Fee Related
- 1994-11-30 JP JP29736994A patent/JP3455311B2/ja not_active Expired - Fee Related
- 1994-11-30 KR KR1019940032087A patent/KR950015141A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6300963B1 (en) | 2001-10-09 |
| EP0655724B1 (en) | 1998-09-02 |
| DE69412972D1 (de) | 1998-10-08 |
| EP0655724A1 (en) | 1995-05-31 |
| JPH0851586A (ja) | 1996-02-20 |
| DE69412972T2 (de) | 1999-04-15 |
| KR950015141A (ko) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537128A (en) | Shared memory for split-panel LCD display systems | |
| US5307056A (en) | Dynamic memory allocation for frame buffer for spatial light modulator | |
| US5663749A (en) | Single-buffer data formatter for spatial light modulator | |
| US5278652A (en) | DMD architecture and timing for use in a pulse width modulated display system | |
| EP0939951B1 (en) | Bandwidth and frame buffer size reduction in a digital pulse-width-modulated display system | |
| US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
| US5442411A (en) | Displaying video data on a spatial light modulator with line doubling | |
| JPH09211346A (ja) | 空間光変調器を用いて画素データの表示を行うための方法及び装置 | |
| WO1990002991A1 (en) | Graphics processor with staggered memory timing | |
| JPH05224874A (ja) | ビデオ処理システムとデータを併合する方法およびシステム | |
| US20020130876A1 (en) | Pixel pages using combined addressing | |
| JP3455311B2 (ja) | 空間光変調器を有する表示システム用メモリ使用方法 | |
| US7023413B1 (en) | Memory controller and liquid crystal display apparatus using the same | |
| US6300924B1 (en) | Displaying video data on a spatial light modulator | |
| US6118500A (en) | DRAM bit-plane buffer for digital display system | |
| USRE37069E1 (en) | Data stream converter with increased grey levels | |
| EP0655723B1 (en) | Digital memory for display system using spatial light modulator | |
| US6091386A (en) | Extended frame-rate acceleration with gray-scaling for multi-virtual-segment flat-panel displays | |
| JPH0454789A (ja) | テレビ画像表示装置 | |
| US20030223016A1 (en) | Image processing apparatus and image processing method | |
| KR100413310B1 (ko) | 픽셀데이타디스플레이방법 | |
| EP0530761A1 (en) | Partitioned frame memory for spatial light modulator | |
| KR100256499B1 (ko) | 피디피 텔레비전의 동적램 인터페이스 장치 | |
| JPH0926774A (ja) | 表示データ出力装置及び情報処理装置及び表示データ出力方法 | |
| CN117095628A (zh) | 一种基于数字脉宽调制显示的逐行逐位扫描方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |