KR100413310B1 - 픽셀데이타디스플레이방법 - Google Patents

픽셀데이타디스플레이방법 Download PDF

Info

Publication number
KR100413310B1
KR100413310B1 KR1019950014479A KR19950014479A KR100413310B1 KR 100413310 B1 KR100413310 B1 KR 100413310B1 KR 1019950014479 A KR1019950014479 A KR 1019950014479A KR 19950014479 A KR19950014479 A KR 19950014479A KR 100413310 B1 KR100413310 B1 KR 100413310B1
Authority
KR
South Korea
Prior art keywords
bit
period
displaying
unsegmented
bits
Prior art date
Application number
KR1019950014479A
Other languages
English (en)
Other versions
KR960001853A (ko
Inventor
도날드비.도허티
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR960001853A publication Critical patent/KR960001853A/ko
Application granted granted Critical
Publication of KR100413310B1 publication Critical patent/KR100413310B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2/00—Demodulating light; Transferring the modulation of modulated light; Frequency-changing of light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0473—Use of light emitting or modulating elements having two or more stable states when no power is applied
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

분할-리셋 어드레싱을 위해 구성된 공간 광 변조기(SLM)을 갖고 있는 펄스폭 변조 이미지 디스플레이 시스템(10, 20)을 구현하는 방법. 종래의 PWM 방법에서처럼, 프레임 기간은 타임의 수로 나누어진다. 그러나, 타임 슬라이스 및 픽셀 데이타 중의 타임 슬라이스의 할당의 총수가 바이너리 패턴에 의해서라기 보다는 픽셀 데이타가 SLM(15)에 전달되는 회수에 의해 결정된다.

Description

픽셀 데이타 디스플레이 방법
본 발명은 이미지 디스플레이 시스템에서 사용되는 공간 광 변조기에 관한 것으로, 특히, 공간 광 변조기에 이미지 데이타를 로딩하는 방법에 관한 것이다.
음극선관(CRT)을 사용하는 디스플레이 시스템 대신 공간 광변조기(SLM)를 사용하는 비디오 디스플레이 시스템들이 점차 많이 사용되는 추세이다. SLM 시스템은 부피가 크고 소비 전력이 큰 CRT 시스템 없이도 고해상도의 디스플레이를 제공한다.
디지탈 마이크로-미러 디바이스(DMD)는 SLM형이며, 직시 또는 투영 디스플레이 응용 분야에서 사용될 수 있다. DMD는 마이크로-기계적 픽셀 소자 어레이를 가지며, 각 픽셀 소자는 개별적으로 전자 신호로 어드레스될 수 있는 작은 미러를 갖는다. 어드레싱 신호의 상태에 따라서 각 미러 소자는 이미지 평면에 빛을 반사하거나, 또는 반사하지 않는 각도로 기울어진다. 다른 SLM들도 빛을 다른 픽셀 소자와 동시에 방출하거나 반사하는 픽셀 소자 어레이로 구성되어 화면을 스캐닝 하지 않고 픽셀 소자를 어드레싱함으로써 완전한 이미지를 형성하는 유사한 원리로 작동된다. SLM의 또 다른 예로서는 픽셀 소자가 개별적으로 구동되는 액정 디스플레이(LCD)가 있다. 통상, 각 픽셀 데이타 프레임을 디스플레이하는 것은 픽셀 소자들이 동시에 어드레스될 수 있게 메모리 셀을 로딩(loading)함으로써 달성된다.
백색 (on)과 흑색 (off)의 중간 레벨을 조사하기 위해서 펄스폭 변조(PWM) 기술을 사용한다. 기본적인 PWM 방식은 먼저 이미지들이 관찰자(viewer)에게 제시되는 속도를 결정하는 것을 포함한다. 이것으로 프레임 속도 및 대응하는 프레임 기간을 확립한다. 예를 들어, 표준 TV 시스템에서, 이미지는 초당 30 프레임의 속도로 전달되고, 각 프레임은 약 33.3 밀리세컨드(millisecond) 동안 지속된다. 그 다음, 각 픽셀 소자의 강도 해상도(intensity resolution)가 확립된다. 간단한 예로, 해상도가 n 비트라고 가정했을 때, 프레임 기간이 2n-1 의 타임 슬라이스(time slice)로 나눠지므로, 33.3 밀리세컨드의 프레임 기간과 n-비트의 강도 값의 경우, 타임 슬라이스는 33.3/(2n-1) 밀리세컨드이다.
각 프레임의 각 픽셀에 대한, 이러한 시간을 확립한 후, 흑색이 0 타임 슬라이스, 최하위 비트(lsb)로 표시된 강도 레벨이 1 타임 슬라이스, 그리고 최대 밝기가 2n-1 타임 슬라이스가 되도록, 픽셀 소자 강도가 양자화 된다. 한 프레임 기간 동안의 온-타임(on-time)은 각 픽셀 소자의 양자화된 강도로 결정된다. 따라서, 한 프레임 기간 동안에 양자화된 값이 0 이상인 각 픽셀은 그의 강도에 대응하는 타임 슬라이스의 수만큼 온 상태가 된다. 픽셀의 밝기가 관찰자의 눈에서 통합되어 이미지는 마치 빛의 아날로그 레벨로 형성된 것처럼 보여지게 된다.
SLM을 어드레스할 경우, PWM은 데이타가 "비트-평면(bit plane)"으로 포맷되도록 요구하는데, 각 비트 평면은 강도 값의 비트 웨이트에 대응한다. 따라서, 강도가 n-비트 값으로 표시되면, 데이타의 각 프레임의 비트-평면의 수는 n이다. 각 비트-평면은 각 픽셀 소자당 0 또는 1의 값을 가지고 있다. 상술된, 간단한 PWM의 예에서, 1 프레임 동안, 각 비트-평면은 개별적으로 로드되고 픽셀 소자는 관련된 비트-평면 값에 따라 어드레스된다. 예를 들면, 각 픽셀의 lsb를 표시하는 비트-평면은 1 타임 슬라이스 동안 디스플레이되는 반면, MSB를 표시하는 비트-평면은 2n-1 타임 슬라이스 동안 디스플레이된다. 한 타임 슬라이스가 겨우 33.3/255 밀리세컨드이기 때문에, SLM은 그 시간 내에 lsb 비트-평면을 로드할 수 있어야만 한다. lsb 비트-평면을 로드하는 시간은 "피크 데이타 레이트(peak data rate)"라고 한다.
높은 피크 데이타 레이트는 SLM 설계시에 상당한 작업 처리량을 요구한다. 피크 데이타 레이트를 최소화하기 위하여 상술된 로딩 방식에 대한 수정안들이 마련되었다. 이 로딩 방식들은 디스플레이된 이미지에서 가시 아티팩트(visual artifact)를 최소화하는 한도 내에서만 합당하다.
이러한 수정안 중 한 수정안에서는 픽셀 소자가 개별적으로 로드되고 어드레스되는 리셋 그룹들로 분류되는, 특별히 구성된 SLM을 사용하고 있다. 이 방법은 임의의 하나의 시간 내에 로드되는 데이타 양을 줄이고 각 리셋 그룹의 LSB 데이타를 프레임 기간 동안 각각 다른 시간에 디스플레이될 수 있게 한다. 이 구성은 텍사스 인스트루먼츠 인코포레이티드에게 허여된 미합중국 특허 출원 제08/002,627호(Atty Dkt No. TI-17333)에 설명되어 있다.
본 발명의 한 양태는 펄스폭 변조 디스플레이를 위해, 개별적으로 어드레스될 수 있는 픽셀 소자를 갖고 있는 공간 광변조기(SLM)에 픽셀 데이타의 프레임을 디스플레이하는 방법이다. 본 발명은 비트-웨이트에 따라 데이타가 프레임 기간의 부분들로 할당되는 소정의 SLM에 유용하다. 그러나, 본 발명은 프레임 당 로드 수가 리셋 그룹의 수에 따라 증가하여 프레임 당 최소수의 타임 슬라이스가 부과되는 분할-리셋 어드레싱과 같은 분할 로딩을 사용하는 SLM에 특히 유용하다. 전형적인 분할-리셋 SLM의 경우, 픽셀 데이타의 각 프레임은 비트 평면으로 포맷되고, 각 비트 평면은 상기 픽셀 소자 각각에 대한 한 비트의 데이타를 갖고 있고, 각 비트 평면은 상기 픽셀 데이타의 비트-웨이트를 표시하고, 각 비트 평면은 프레임 기간의 일부분인 디스플레이 길이(display length)를 갖고 있다 비트 평면은 리셋 그룹들로 서브-포맷된다. 이들 리셋 그룹 각각은 다른 픽셀 소자와는 다른 시간에 상기 SLM에 전달되지만 실제로 동일한 프레임 기간 동안 디스플레이되는 픽셀 소자 그룹에 대한 데이타를 갖는다. 하나 이상의 최상위 비트-웨이트의 디스플레이 시간들의 세그먼트들은 바이너리 패턴을 따르지 않는 디스플레이 길이를 갖고 있다. 각각의 세그먼트 또는 세그먼트되지 않은 비트-평면이 로드될 때, 이들 논-바이너리 디스플레이 길이 전체로부터 유도된 디스플레이 시간 동안에 디스플레이된다.
본 발명의 기술적인 장점은 분할 로딩 구성부를 갖고 있는 SLM용 데이타 로딩을 성공적으로 구현한다는 점이다. 프레임 당 로드들의 수는 상술된 방법에 의해 달성된 것 보다 로드 기간이 길어짐에 따라 증가될 수 있다. 로드 기간이 길어짐에 따라 SLM에 대한 설계 제한이 완화된다.
PWM을 사용하는 SLM 디스플레이 시스템의 개관
DMD-기준 디지탈 디스플레이 시스템은 "표준 독립 디지탈 비디오 시스템"이라는 제목의 미합중국 특허 제5,079,544호, "디지탈 TV 시스템"이라는 제목의 미합중국 특허 출원 제08/147,249호(Atty Dkt No. TI-17855), "DMD 디스플레이 시스템"이라는 제목의 미합중국 특허 출원 제08/146,385호(Atty Dkt No. TI-17671)에 이해하기 쉽게 기술되어 있다. 이들 특허 및 특허 출원 각각은 텍사스 인스트루먼츠 인코포레이티드에게 양도되었고, 본 명세서에 의해 참조되었다. 이 시스템의 개관은제1도 및 제2도를 참조하여 이하에서 기술된다.
제1도는 방송 TV신호와 같은, 아날로그 비디오 신호로부터 실시간 이미지들을 생성하기 위해 SLM(15)을 사용하는 투사 디스플레이 시스템(10)의 블럭도이다. 제2도는 입력 신호가 디지탈 데이타를 표시하는 중요한 시스템(20)의 블럭도이다. 제1도 및 제2도 모두에서, 주-화면 픽셀 데이타 프로세싱에 유의한 구성 소자들만이 도시되어 있다. 동기화 및 음성 신호 또는 폐쇄 캡셔닝(captioning)과 같은 보조 화면 기능을 처리하는데 사용되는 다른 구성 소자들은 도시되어 있지 않다.
신호 인터페이스 유니트(11)는 아날로그 비디오 신호를 수신하고, 비디오, 동기화 및 오디오 신호를 분리한다. 신호 인터페이스 유니트(11)는 데이타를 픽셀 데이타 샘플들로 변환하는 A/D 변환기(12a) 및 뒤도("Y") 데이타를 색차("C") 데이타로 각각 분리하는 Y/C 분리기(12b)에 비디오 신호를 전달한다. 제1도에서, 신호는 Y/C 분리 전에 디지탈 데이타로 변환되지만, 다른 실시예에서, Y/C 분리는 아날로그 필터를 사용하여 A/D 변환 전에 수행될 수 있다.
프로세서 시스템(13)은 다수의 픽셀 데이타 처리 작업을 수행함으로써 디스플레이에 데이타를 제공한다. 프로세서 시스템(13)은 필드 및 라인 버퍼와 같은, 이러한 작업에 유용한 프로세싱 메모리를 포함한다. 프로세서 시스템(13)에 의해 수행된 작업은 [감마 보정(gamma correction)을 보상하는] 선형화(linearization), 색공간 변환 및 라인 생성을 포함한다. 이 작업이 수행되는 순서는 변할 수 있다.
디스플레이 메모리(14)는 프로세서 시스템(13)으로부터 처리된 픽셀 데이타를 수신한다. 디스플레이 메모리(14)는 입출력시에 데이타를 "비트 평면" 포맷으로포맷하고, 비트 평면을 한번에 하나씩 SLM(15)에 전달한다. 비트 평면 포맷은 SLM(15)의 각 픽셀 소자가 한번에 데이타의 1 비트의 값에 응답하여 턴온되거나 턴오프되게 한다. 전형적인 디스플레이 시스템(10)에서, 디스플레이 메모리(14)는 적어도 2개의 디스플레이 프레임에 대한 용량을 갖고 있음을 의미하는 "이중 버퍼" 메모리이다. 한 디스플레이 프레임에 대한 버퍼가 SLM(15)으로 판독되는 동안, 다른 디스플레이 프레임에 대한 버퍼는 기록된다. 2개의 버퍼들은 "핑-퐁(ping-pong)" 방식으로 제어되어 데이타가 연속적으로 SLM(15)에 제공된다.
상술된 바와 같이, 디스플레이 메모리로부터의 데이타는 비트 평면으로 SLM(15)에 전달된다. DMD형 SLM(15)에 대하여 기술하였지만, 다른 형의 SLM이 디스플레이 시스템(10)으로 대체될 수 있고, 이하에 기술된 본 발명에 사용될 수 있다. 예를 들어, SLM(15)은 LCD형 SLM일 수 있다. 적합한 SLM(15)에 대해서는 텍사스 인스트루먼츠 인코포레이티드에게 허여되고, 이하에서 참조된, "공간 광 변조기"라는 제목의 미합중국 특허 제4,956,619호에 상세히 설명되어 있다. 본질적으로, DMD(15)는 픽셀 소자를 어드레스하기 위해 디스플레이 메모리(14)로부터의 데이타를 사용한다. DMD(15)의 어레이에서 각 픽셀 소자의 "온" 또는 "오프" 상태는 이미지를 형성한다.
"펄스폭 변조 디스플레이 시스템용 DMD 구조 및 타이밍 방법"이라는 제목의 미합중국 특허 제5,278,652호는 DMD-기준 디스플레이 시스템용 비디오 데이타를 포맷하는 방법 및 PWM 디스플레이용으로 비디오 데이타를 어드레스하는 방법에 대해 기술하고 있다. 이 특허는 텍사스 인스트루먼츠 인코포레이티드에게 양도되었으며이하에서 참조되었다. 여기에 기술된 몇몇 방법은 픽셀 소자의 블럭을 클리어하고, 데이타를 로드하기 위해 여분의 "오프" 시간을 사용하고, 상위 비트들이 디스플레이되는 시간을 작은 세그먼트로 분배하는 것을 포함한다. 이러한 방법들은 PWM을 사용하는 소정의 SLM을 위해 사용된다.
디스플레이 광학 유니트(16)는 SLM(15)으로부터 이미지를 수신하고 디스플레이 화면과 같은 이미지 평면을 조사하기 위한 광학 구성 소자를 갖고 있다. 칼라 디스플레이를 위해, 각 칼라용 비트 평면은 디스플레이 광학 유니트(16)의 부품인 칼라 휠(color wheel)에 시퀀스되고 동기화될 수 있다. 또는, 상이한 칼라용 데이타는 3개의 SLM에 동시에 디스플레이될 수 있고, 디스플레이 광학 유니트(16)에 의해 결합될 수 있다. 마스터 타이밍 유니트(17)는 다수의 시스템 제어 기능을 제공한다.
분할 리셋 어드레싱
제3도는 분할-리셋 어드레싱을 위해 구성된, SLM(15)의 픽셀 소자 어레이를 도시한 것이다. 소수의 픽셀 소자(31)들 및 이들과 관련된 메모리 셀(32)들만이 명백하게 도시되어 있지만, 표시된 바와 같이, SLM(15)은 픽셀 소자(31) 및 메모리셀(32)의 부가적인 로우(row) 및 칼럼(column)을 갖고 있다. 전형적인 SLM(15)은 수백 또는 수천의 픽셀 소자(31)를 갖고 있다.
제3도의 일례에서, 4개의 픽셀 소자(31)의 세트들은 메모리 셀(32)을 공유한다. 이하에서 기술된 바와 같이, 이것은 SLM(15)을 4개의 리셋 그룹의 픽셀 소자(31)로 분할한다. 이 리셋 그룹에 대한 데이타는 리셋 그룹 데이타로 포맷된다. 따라서, p가 픽셀 수이고, q가 리셋 그룹의 수인 경우, 비트 수가 p인 비트 평면이 데이타의 p/q개의 비트들을 갖고 있는 리셋 그룹으로 포맷된다. 리셋 그룹은 픽셀 소자(31)의 4번째 라인마다 상이한 리셋 그룹에 속하는 방식으로 "수평적으로" 분할된다.
텍사스 인스트루먼츠 인코포레이티드에게 허여된, 이하에서 참조된 "공간 광변조기용 픽셀 제어 회로"라는 제목의 미합중국 특허 출원 제08/002,627호(Atty Dkt No. TI-17333)는 DMD용 분할-리셋 데이타 로딩 및 어드레싱 방법에 대해서 기술하고 있다. 이러한 개념은 일반적으로 SLM에 적합하다.
제3도는 단일 메모리 셀(32)이 다수의 픽셀 소자(31)를 처리하는 방법을 도시한 것이다. 픽셀 소자(31)는 쌍안정 모드(bistable mode)로 동작된다. 온으로부터 오프로의 상태 교환은 한 비트의 데이타를 메모리 셀(32)에 로딩하고, 어드레스 라인(33)을 통해 픽셀 소자에 접속된 어드레스 전극들에 상기 비트로 표시된 전압을 인가함으로써 제어된다. 그 다음, 픽셀 소자(31)의 상태는 리셋 라인(34)을 통한 리셋 신호에 의해, 각각에 인가된 전압에 따라 교환된다. 다시 말하면, 4개의 픽셀 소자(31)의 각 세트에 대해, 1 또는 0 중 한 데이타 값이 메모리 셀(32)에 전달되고, "+" 또는 "-" 전압으로 픽셀 소자(31)에 인가된다. 리셋 라인(34) 상의 신호들은 어느 픽셀 소자(31)의 상태를 변화시킬 것인지를 결정한다.
분할-리셋 어드레싱의 한 양태는 전체 SLM 어레이의 한 서브 세트만이 동시에 로드된다는 것이다. 다시 말하면, 한번에 전체 비트 평면의 데이타를 로딩하는 대신, 프레임 기간 내의 상이한 여러 시간에 비트 평면의 데이타의 리셋 그룹에 대한 로딩이 발생한다는 것이다. 리셋 신호는 메모리 셀(32)과 관련된 어느 픽셀 소자(31)가 턴온 또는 턴오프될 것인지를 결정한다.
픽셀 소자(31)는 각각 상이한 리셋 그룹에 속하는 4개의 픽셀 소자(31)의 세트들로 그룹화된다. 각 세트는 메모리 셀(32)과 통신한다. 수평 분할 리셋의 일례에서, 처음 4개의 라인들 중 각 라인으로부터의 픽셀 소자(31)는 각각 상이한 리셋 그룹에 속하고, 동일한 메모리 셀(32)을 공유한다. 다음 4개의 라인들 중 각 라인으로부터의 픽셀 소자(31)도 또한 메모리 셀(32)을 공유한다. 단일 메모리 셀(32)에 관련된 픽셀 소자(31)의 수는 메모리 셀(32)의 "팬아웃(fanout)"이라 한다. 팬아웃은 다른 소정의 수일 수 있다. 팬아웃이 커질수록 메모리 셀(32)은 적게 사용되어 각 리셋 기간 내의 데이타 로딩의 양은 감소되지만, 프레임 당 리셋은 더 많이 필요하게 된다.
4개의 픽셀 소자(31)로 이루어진 각 세트에서, 4개의 리셋 라인(34)은 픽셀 소자(31)가 상태를 변화시키는 시간을 제어한다. 이 세트의 각 픽셀 소자(31)들은 상이한 리셋 라인(34)에 접속된다. 이로 인해 한 세트 내의 각 픽셀 소자(31)의 상태 변화가 그 세트 내의 다른 픽셀 소자(31)의 상태 변화 시간과는 다른 시간에 이루어질 수 있고 또한 전체 리셋 그룹이 리셋 라인(34) 상의 공통 신호에 의해 제어될 수 있다.
특정한 리셋 그룹의 픽셀 소자(31)에 대하여 메모리 셀(32) 모두가 일단 로드되면, 리셋 라인(34)은 관련된 메모리 셀(32)의 데이타에 따라 픽셀 소자(31)의 상태가 변화되도록 하는 리셋 신호를 제공한다. 다시 말하면, 픽셀 소자(31)는 픽셀 소자에 공급된 데이타가 변화함에 따라 리셋 신호를 수신할 때까지 현 상태를 보유한다.
분할-리셋 SLM의 PWM 어드레싱 시퀀스가 다양한 발견 규칙에 따라 제안된다. 한 규칙은 1개 이상의 리셋 그룹의 데이타가 동시에 로드될 수 없다는 것이다. 다시 말하면, 상이한 리셋 그룹의 로딩은 충돌하지 않아야만 한다. 다른 "선택적인" 규칙은 텍사스 인스트루먼츠 인코포레이티드에게 허여된, 본 명세서에 참조된 미합중국 특허 출원 제08/002,627호(Atty Dkt No. TI-17333)에 기술되어 있다.
논-바이너리 PWM
본 발명의 특징은 SLM용 PWM이 바이너리 제한을 따를 필요가 없다는 것을 인식하는 것이다. 다시 말하면, 픽셀 당 n-비트들의 픽셀 해상도를 갖는 시스템에 대해서, 비트-웨이트가 변하는 비트 평면을 디스플레이하기 위해 할당된 타임 슬라이스의 수가 종래의 PWM 방법의 경우와 같이, 2n-1, 2n-2, ...2n-n패턴을 따를 필요가 없다. 대신, 비트 평면에 대한 타임 슬라이스의 수가 다른 시스템의 필요 조건에 의해 결정될 수 있다. 또한, 프레임 기간 당 타임 슬라이스의 수가 꼭 2n-1일 필요는 없다.
픽셀 해상도는 타임 슬라이스의 할당을 결정할 때 고려되는 몇 가지 시스템 요구사항 중 하나이다. 고려되는 다른 시스템 요구사항은 분할 리셋 팬아웃이다. 이것을 설명하기 위한 예로, 16개의 리셋 그룹들의 팬아웃이 가정된다. 따라서, 상술된 바와 같이, 각 비트 평면에 대한 데이타는 16개의 상이한 그룹에 로드될 수있도록 포맷된다.
고려되는 제3 시스템 요구사항은 프레임 당 로드들의 수이다. 전술된 미합중국 특허 제 5,278,652호 및 텍사스 인스트루먼츠 인코포레이티드에게 허여되고, 본 명세서에 참조된, "분할 리셋 어드레싱을 하는 공간 광 변조기용 펄스폭 변조" 라는 제목의 미합중국 특허 출원 제08/259,402호(Atty Dkt No. TI-18384)는 둘 다 상위 비트들의 비트 평면들의 디스플레이 시간들을 세그먼트로 분할하는 방법에 대해 기술하고 있다. 세그먼테이션(segmentation)을 위하여 선택된 비트 평면들은 lsb의 경우 이외의 어느 하나 또는 그 이상의 비트 평면일 수 있다. 통상, 세그먼트는 동일한 기간이지만, 반드시 그럴 필요는 없다. 각 세그먼트된 비트 평면에 대해, 세그먼트의 디스플레이는 프레임 기간 전체에 걸쳐 분포된다. SLM이 분할-리셋 어드레싱을 할 때, 통상 각 리셋 그룹은 동일한 방법으로 세그먼트되고, 세그먼트는 다른 리셋 그룹과 동일한 기본 패턴으로 디스플레이된다.
프레임 당 로드들의 수는 (세그먼트의 수 + 세그먼트되지 않은 비트 평면의 수) ×리셋 그룹 수이다. 예를 들어, 8-비트 픽셀 데이타의 4개의 상위 비트들이 8, 4, 2 및 1 세그먼트로 분할되면, 각각, 프레임 당 로드들의 수는 (8 + 4 + 2 + 1 + 1 + 1 + 1 + 1) ×16 = 304이다.
프레임 당 로드들의 수는 프레임 당 타임 슬라이스의 수를 초과할 수 없다. 또한, 최고 비트 웨이트가 1/2 강도를 표시하게 하기 위해, 로드들의 수는 픽셀 해상도로 코드화될 수 있어야만 한다. 따라서, 8-비트 픽셀 데이타에 대하여, 종래의프레임 당 2n-1 타임 슬라이스가 사용되면 상술된 세그먼테이션 방식은 수행될 수 없는데, 그 이유는 304가 28-1 = 255보다 크기 때문이다.
그러나, 픽셀 해상도가 9비트로 증가되면, 세그먼테이션 방식은 수행될 수 있다. 프레임 당 로드들의 수가 리셋 그룹 당 한 로드씩 증가하더라도, 또는 (8 + 4 + 2 + 1 + 1 + 1 + 1 + 1 + 1) ×16 = 320이더라도, 로드들의 수는 9비트들로 코드화될 수 있다. 이하에 기술된 바와 같이, 프레임 당 타임 슬라이스의 수는 2n-1 제한에 의해서라기 보다는 이러한 로드들의 수에 의해 정해진다.
상술된 바와 같이, SLM 상의 PWM 특징은 디스플레이 시간이 프레임 기간 당 "타임 슬라이스"에 대해 할당된다는 점이다. lsb를 나타내는 비트 평면이 단일 타임 슬라이스 동안 로드되고 디스플레이되기 때문에, 타임 슬라이스는 종종 "lsb 기간"이라고 한다. 타임 슬라이스 지속 시간은, 시간 단위로, 프레임 기간을 타임 슬라이스의 수로 나눔으로써 결정된다. 이하에 기술될 "디스플레이 길이"는 비트 평면의 특정 세그먼트 또는 세그먼트되지 않은 비트 평면에 할당된 타임 슬라이스의 수이고, "디스플레이 시간"은 각각 타임 슬라이스의 수 ×lsb기간이다.
프레임 당 타임 슬라이스의 수 및 lsb 기간의 지속 시간을 결정하기 위해, 각 세그먼트의 최소 디스플레이 길이가 결정된다. 이 최소 디스플레이 길이는 다음과 같이 프레임 당 로드들의 수를 상위 비트들의 세그먼트의 수로 나눔으로써 결정될 수 있다.
소수점 이하를 버린 결과(truncated result)인 21은 각 세그먼트에 할당된 "lsb 기간"의 최소수이다. 세그먼트 길이는 세그먼트의 수로 나눠진 로드들의 수보다 더 길어질 수 있지만, 예를 들어, 여기에서는 21 lsb 기간의 세그먼트 디스플레이 길이가 가정된다.
5개의 하위 비트들의 디스플레이 길이는 세그먼트 디스플레이 길이 미만의 강도의 5개의 레벨들을 나타내는 임의의 방식으로 할당될 수 있다. 최적의 광 효율성을 위해, 이러한 하위 비트들의 5개의 디스플레이 길이의 총합은 세그먼트 길이에서 한 lsb 기간을 뺀 것과 같아야 한다. 이 설명의 일례에서, 5개의 하위 비트들은 0 내지 20 사이에서 웨이트된다. 이 웨이팅은 각각 비트들 4-0의 lsb 기간을 각각 나타내는 8, 5, 4, 2 및 1이다.
프레임 당 lsb 기간의 최소수는 모든 세그먼트 길이와 세그먼트되지 않은 비트평면 길이의 합으로부터 결정될 수 있다. 일례에서:
프레임 기간은 이제 타임 슬라이스로 분할될 수 있다. 통상, 최적의 광 효율성을 위해, 타임 슬라이스의 수는 총 디스플레이 길이, N lsb 기간과 동일하다. 따라서, 일례에서, 프레임 기간 T에 대한, 각 타임 슬라이스는 T/335이다. 그러나,미합중국 특허 제5,278,652호에 기술된 "오프 lsb 기간"과 같은, 프레임 당 여분의 타임 슬라이스를 다양한 목적을 위해 추가할 수 있다. 어떠한 경우에서든, 총 디스플레이 길이인 335는 프레임 당 타임 슬라이스의 최소수이다.
제4도 및 제5도는 분할-리셋 SLM상의 PWM을 위한 데이타를 디스플레이하는 방법의 2개의 예를 도시한 것이다. 이 방법은 본 발명에 따라 프레임 기간을 타임 슬라이스로 나누는 것을 포함한다. 상술된 바와 같이, lsb 기간의 수는 기본적으로 프레임 당 로드들의 수에 의해 결정된다. 이러한 예에서, 타임 슬라이스의 수는 lsb 기간의 수와 동일하다.
제4도에서, 상위 비트들(5 - 7 비트들)의 디스플레이 길이는 세그먼트되고 세그먼트는 프레임 기간 전체에 걸쳐 분포된다. 하위 비트들(0 - 4 비트들) 디스플레이 길이는 세그먼트되지 않고 프레임 기간의 중간에 로드되고 디스플레이된다. 통상, 각 리셋 그룹은 동일한 시퀀스로 디스플레이되는데, 각 리셋 그룹의 로딩은 충돌을 피하기 위해 하나의 타임 슬라이스만큼 스태거된다. 예외는, 로딩 시퀀스가 충돌을 피하기 위하여 리셋 그룹 간에 변할 수 있는 세그먼트되지 않은 디스플레이 길이(비트들 0∼4)이다. 그러나, 이것은 본 발명의 요구 사항은 아니고, 로딩 시퀀스는 리셋 그룹마다 다를 수 있다.
제5도는 본 발명에 따른 분할-리셋 PWM 어드레싱 방법의 제2 예를 도시한 것이다. 제4도에 도시된 바와 같이, 각각의 리셋 그룹에 대한, 세그먼트 및 세그먼트되지 않은 디스플레이 길이가 소정의 수의 타임 슬라이스 동안 디스플레이된다. 그러나, 하위 비트들에 대한 데이타를 디스플레이하는 것은 프레임 중간에 집중되는대신 프레임 기간 전체에 걸쳐 일어난다.
지금까지, 첨부된 도면을 참조하여 본 발명의 양호한 실시예에 관하여 상세하게 기술하였지만, 이 설명은 단지 예에 불과하고, 제한적 의미로 해석되지 않는다. 또한, 본 분야에 숙련된 자들은 본 발명의 실시예를 여러가지 형태로 수정 및 변경시킬 수 있다. 이러한 수정 및 변경은 첨부된 특허 청구 범위에 속하는 것으로 해석되어야 한다.
제1도 및 제2도는 본 발명에 따른 분할 리셋 PWM 데이타 로딩 방법에 의해 어드레스되는 SLM을 각각 갖고 있는 이미지 디스플레이 시스템의 블럭도.
제3도는 분할 리셋 어드레싱을 위해 구성된 제1도 및 제2도의 SLM을 도시한 도면.
제4도는 본 발명에 따른 픽셀 데이타를 디스플레이하는 일례를 도시한 도면.
제5도는 본 발명에 따른 픽셀 데이타를 디스플레이하는 다른 일례를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
11 : 신호 인터페이스 유니트 12a : A/D 변환기
12b : Y/C 분리기 13 : 프로세스 시스템

Claims (5)

  1. 프레임 기간 동안 개별적으로 어드레스할 수 있는 픽셀 소자들을 갖는 공간 광 변조기(SLM)에 픽셀 데이타를 디스플레이하는 방법에 있어서,
    이미지의 픽셀을 나타내는 이미지 데이타 워드를 수신하는 단계 - 상기 이미지 데이타 워드는 적어도 두개의 인접하지 않는 세그먼트 기간 동안 디스플레이될 적어도 하나의 세그먼트된 비트, 및 단일 기간 동안 디스플레이될 적어도 하나의 세그먼트되지 않은 비트를 포함함 -,
    최소 디스플레이 기간과 동일한 기간 동안 디스플레이되는 상기 세그먼트되지 않은 비트의 최하위 비트를 디스플레이하는 단계,
    각각이 적어도 n 최소 디스플레이 기간인 다수의 세그먼트 기간들 동안 각각의 세그먼트된 비트를 디스플레이하는 단계 - n은 상기 이미지 데이타 워드에서의 세그먼트 수와 세그먼트되지 않은 비트 수의 합에 리셋 그룹의 수를 곱하고 상기 이미지 데이타 워드에서의 세그먼트의 수로 나눈 값임 -, 및
    상기 최소 디스플레이 기간의 고유 배수와 동일한 기간 동안 각각 디스플레이되는 상기 세그먼트되지 않은 비트의 나머지 비트를 디스플레이하는 단계 - 상기 세그먼트되지 않은 비트의 상기 디스플레이 기간의 합은 상기 세그먼트 기간에서 1 최소 디스플레이 기간을 뺀 것과 동일하고 모든 비트 지속 시간(bit duration)이 서로 바이너리 관계(binary relationship)이지는 않음 -
    를 포함하는 픽셀 데이타 디스플레이 방법.
  2. 제1항에 있어서,
    상기 세그먼트되지 않은 비트의 최하위 비트를 디스플레이하는 단계는 상기 프레임 기간의 중간 기간 동안 상기 세그먼트되지 않은 비트의 최하위 비트를 디스플레이하는 단계를 포함하는 픽셀 데이타 디스플레이 방법.
  3. 제1항에 있어서,
    상기 세그먼트되지 않은 비트의 나머지 비트를 디스플레이하는 단계는 상기 프레임 기간의 중간 기간 동안 상기 세그먼트되지 않은 비트의 나머지 비트를 디스플레이하는 단계를 포함하는 픽셀 데이타 디스플레이 방법.
  4. 제1항에 있어서,
    상기 세그먼트되지 않은 비트의 최하위 비트를 디스플레이하는 단계 및 상기 세그먼트되지 않은 비트의 나머지 비트를 디스플레이하는 단계는 상기 프레임 기간의 중간 기간 동안 상기 세그먼트되지 않은 비트의 최하위 비트 및 상기 세그먼트되지 않은 비트의 나머지 비트를 디스플레이하는 단계를 포함하는 픽셀 데이타 디스플레이 방법.
  5. 제1항에 있어서,
    상기 각각의 세그먼트된 비트를 디스플레이하는 단계는 상기 최하위비트(LSB) 기간의 바이너리 배수가 아닌 세그먼트 기간 동안 각각의 세그먼트된 비트를 디스플레이하는 단계를 포함하는 픽셀 데이타 디스플레이 방법.
KR1019950014479A 1994-06-02 1995-06-01 픽셀데이타디스플레이방법 KR100413310B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US25438894A 1994-06-02 1994-06-02
US08/254388 1994-06-02
US08/254,388 1994-06-02

Publications (2)

Publication Number Publication Date
KR960001853A KR960001853A (ko) 1996-01-26
KR100413310B1 true KR100413310B1 (ko) 2004-04-29

Family

ID=22964112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014479A KR100413310B1 (ko) 1994-06-02 1995-06-01 픽셀데이타디스플레이방법

Country Status (7)

Country Link
EP (1) EP0686954B1 (ko)
JP (1) JP3457423B2 (ko)
KR (1) KR100413310B1 (ko)
CN (1) CN1110773C (ko)
CA (1) CA2150148A1 (ko)
DE (1) DE69514150T2 (ko)
TW (1) TW274608B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0698874B1 (en) * 1994-07-25 2001-12-12 Texas Instruments Incorporated Method for reducing temporal artifacts in digital video systems
US6008785A (en) * 1996-11-28 1999-12-28 Texas Instruments Incorporated Generating load/reset sequences for spatial light modulator
US6061049A (en) * 1997-08-29 2000-05-09 Texas Instruments Incorporated Non-binary pulse-width modulation for improved brightness
US6310591B1 (en) 1998-08-18 2001-10-30 Texas Instruments Incorporated Spatial-temporal multiplexing for high bit-depth resolution displays
US20100207959A1 (en) * 2009-02-13 2010-08-19 Apple Inc. Lcd temporal and spatial dithering

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013799A (ko) * 1989-02-27 1990-09-06 텍사스 인스트루먼츠 인코포레이티드 디지탈화 비디오 시스템을 위한 장치 및 방법
WO1992009065A1 (en) * 1990-11-16 1992-05-29 Rank Brimar Limited Deformable mirror device driving circuit and method
KR920020249A (ko) * 1991-04-01 1992-11-20 윌리엄 이. 힐러 펄스 폭 변조식 디스플레이 시스템 내에 사용하기 위한 dmd구조 및 타이밍 방법
WO1994009473A1 (en) * 1992-10-15 1994-04-28 Rank Brimar Limited Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956619A (en) 1988-02-19 1990-09-11 Texas Instruments Incorporated Spatial light modulator
US5079544A (en) 1989-02-27 1992-01-07 Texas Instruments Incorporated Standard independent digitized video system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013799A (ko) * 1989-02-27 1990-09-06 텍사스 인스트루먼츠 인코포레이티드 디지탈화 비디오 시스템을 위한 장치 및 방법
WO1992009065A1 (en) * 1990-11-16 1992-05-29 Rank Brimar Limited Deformable mirror device driving circuit and method
KR920020249A (ko) * 1991-04-01 1992-11-20 윌리엄 이. 힐러 펄스 폭 변조식 디스플레이 시스템 내에 사용하기 위한 dmd구조 및 타이밍 방법
WO1994009473A1 (en) * 1992-10-15 1994-04-28 Rank Brimar Limited Display device

Also Published As

Publication number Publication date
JPH0851587A (ja) 1996-02-20
KR960001853A (ko) 1996-01-26
DE69514150D1 (de) 2000-02-03
EP0686954B1 (en) 1999-12-29
CA2150148A1 (en) 1995-12-03
CN1117625A (zh) 1996-02-28
CN1110773C (zh) 2003-06-04
TW274608B (ko) 1996-04-21
JP3457423B2 (ja) 2003-10-20
DE69514150T2 (de) 2000-08-10
EP0686954A1 (en) 1995-12-13

Similar Documents

Publication Publication Date Title
US5497172A (en) Pulse width modulation for spatial light modulator with split reset addressing
US5969710A (en) Bit-splitting for pulse width modulated spatial light modulator
JP4215287B2 (ja) 映像表示システムおよびそのアドレッシング方法
EP0689181B1 (en) Memory schemes for spatial light modulators
US6008785A (en) Generating load/reset sequences for spatial light modulator
KR100459053B1 (ko) 영상디스플레이시스템에서아티팩트의제거방법
US5339116A (en) DMD architecture and timing for use in a pulse-width modulated display system
US5663749A (en) Single-buffer data formatter for spatial light modulator
EP0698874B1 (en) Method for reducing temporal artifacts in digital video systems
EP0712243A2 (en) Method of enhancing the resolution of a display system
EP0557360A1 (en) METHOD AND CIRCUIT FOR DRIVING A DEFORMABLE MIRROR SYSTEM.
KR100413310B1 (ko) 픽셀데이타디스플레이방법
EP0655724B1 (en) Single-frame display memory for spatial light modulator
EP0685830A1 (en) Improvements in or relating to spatial light modulators
JPH09149350A (ja) 濃度フィルタを有する空間光変調ディスプレイ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 12

EXPY Expiration of term