JP3457423B2 - スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法 - Google Patents
スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法Info
- Publication number
- JP3457423B2 JP3457423B2 JP13691595A JP13691595A JP3457423B2 JP 3457423 B2 JP3457423 B2 JP 3457423B2 JP 13691595 A JP13691595 A JP 13691595A JP 13691595 A JP13691595 A JP 13691595A JP 3457423 B2 JP3457423 B2 JP 3457423B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- display
- frame
- bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2/00—Demodulating light; Transferring the modulation of modulated light; Frequency-changing of light
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0473—Use of light emitting or modulating elements having two or more stable states when no power is applied
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、画像表示装置に用いら
れる空間光変調器に関する。さらに詳細にいえば、本発
明は、空間光変調器に画像データをロードする方法に関
する。 【０００２】 【従来の技術およびその問題点】陰極線管（ＣＲＴ）を
用いた表示装置に代わるものとして、空間光変調器（Ｓ
ＬＭ）に基づくビデオ表示装置がますます用いられてき
ている。ＳＬＭ装置により、ＣＲＴ装置のような大きな
容積と大きな消費電力とを有しない、高分解能の表示装
置が得られる。 【０００３】ディジタル・マイクロミラー装置（ＤＭ
Ｄ）は一種のＳＬＭであり、そして直接観察表示装置ま
たは投影表示装置のいずれに対しても用いることができ
る。ＤＭＤは機械的に微小な画素要素のアレイを有す
る。これらの微小な画素要素のおのおのは小さなミラー
を有し、そしてこれらのミラーは電子信号により個別に
呼び出すことができる。そのアドレス指定信号の状態に
応じて、それぞれのミラー素子が傾き、それにより、こ
れらのミラー素子が画像面に向けて光を反射する、また
は反射しないことを実行する。スクリーンを走査するよ
りはむしろ、画素要素をアドレス指定することにより、
完全な画像が生ずるように、他の画素要素と同時に光を
反射、または放射する画素要素のアレイを備えた他のＳ
ＬＭは、同様の原理に基づいて動作する。ＳＬＭのまた
別の例は、個別に駆動される画素要素を有する液晶表示
装置（ＬＣＤ）である。画素データのそれぞれのフレー
ムを表示することは、典型的には、これらの画素要素が
同時に呼び出すことができるように、メモリ・セルをロ
ードすることにより達成される。 【０００４】白（オン状態）と黒（オフ状態）との中間
のレベルの照射を達成するために、パルス幅変調（ＰＷ
Ｍ）が用いられる。基本的なＰＷＭ方式は、画像が観察
者に提示されるべき速度を決定する段階をまず有する。
このことにより、フレーム速度が定まり、そして対応す
るフレーム時間間隔が定まる。例えば、標準型のテレビ
ジョン装置では、画像は毎秒３０フレームで送信され、
そしてフレームのおのおのは約３３．３ミリ秒間持続す
る。次に、画素要素のおのおのに対し強度分解能が設定
される。簡単な例では、そしてｎビットの分解能を仮定
するならば、フレーム時間は、２n −１個の等しい時間
スライスに分割される。３３．３ミリ秒のフレーム時間
間隔およびｎビットの強度値の場合、時間スライスは、
３３．３／（２n −１）ミリ秒である。 【０００５】それぞれのフレームの画素のおのおのに対
し、これらの時間が設定されるならば、画素強度は量子
化される。すなわち、黒は０個の時間スライスであり、
最小桁ビット（ＬＳＢ）により表される強度レベルは１
個の時間スライスであり、そして最大の明るさは（２n
−１）個の時間スライスである。画素のおのおのの量子
化された強度は、フレーム時間間隔の期間中のオン時間
を決定する。したがって、フレーム時間間隔の期間中、
１以上の量子化値を有する画素のおのおのは、その強度
に対応する時間スライスの総数の間、オンである。観察
者の目は画素の明るさを積算し、画像があたかもアナロ
グ値の光を発生しているかのように見えるであろう。 【０００６】ＳＬＭのアドレス指定の際、ＰＷＭはデー
タが「ビット面」にフォマットされていることを要求す
る。ここでビット面のおのおのは、強度値のビット加重
に対応する。したがって、もし強度がｎビット値により
表されるならば、データのそれぞれのフレームはｎ個の
ビット面を有する。ビット面のおのおのは、それぞれの
画素要素に対し、０値または１値を有する。前記で説明
した簡単なＰＷＭの実施例では、１フレームの期間中、
ビット面のおのおのは分離してロードされ、そして画素
要素はそれらに付随するビット面の値に従って呼び出さ
れる。例えば、画素のおのおののＬＳＢを表すビット面
は１個の時間スライスの間表示され、一方、ＭＳＢを表
すビット面は（２n −１）個の時間スライスの間表示さ
れる。１個の時間スライスは３３．３／（２n −１）ミ
リ秒であるから、ＳＬＭは、その時間内にＬＳＢビット
面をロードできなければならない。ＬＳＢビット面をロ
ードする時間は、「ピーク・データ速度」である。 【０００７】高いピーク・データ速度は、ＳＬＭの設計
に関して、高処理能力命令を与える。ピーク・データ速
度をできるだけ小さくするために、前記のロード方式を
変更した実施例が考案されている。これらのロード方式
は、表示された画像の中に目に見える人為物が最小であ
る範囲内においてのみ、受入れ可能である。 【０００８】このような変更実施例の１つは、個別にロ
ードされそして呼び出されるリセット群に画素要素がグ
ループ分けされる、特別に構成されたＳＬＭを使用す
る。この実施例により、任意の１つの時間内にロードさ
れるべきデータの量を小さくし、そしてフレーム時間間
隔の期間中の異なる時刻に、リセット群のおのおのに対
するＬＳＢデータを表示することを可能にする。この構
成体は、米国特許シリアル番号第 号（代理人整
理番号第ＴＩ−１７３３３号）に開示されている。この
特許は、テキサス・インスツルメンツ・インコーポレー
テッドに譲渡されている。 【０００９】 【問題点を解決するための手段】本発明の１つの特徴
は、パルス幅変調表示装置に対し、個別に呼び出し可能
な画素要素を有する空間光変調器（ＳＬＭ）に関し画素
データのフレームを表示する方法が得られることであ
る。本発明は、ビット加重に従いフレーム時間間隔の一
部分にデータが割り当てられる、すべてのＳＬＭに用い
ることができる。けれども、本発明はスプリット・リセ
ット・アドレス指定のようなスプリット・ローディング
を利用したＳＬＭに対して特に有用である。この場合に
は、１フレーム当たりのロードの総数はリセット群の総
数と共に増加し、そして１フレーム当たりに最小数の時
間スライスを必要とする。典型的なスプリット・リセッ
トＳＬＭの場合、画素データのフレームのおのおのは、
ビット面にフォマットされる。これらのビット面のおの
おのは前記画素要素のおのおのに対し１ビットのデータ
を有し、そしてビット面のおのおのは前記画素データの
ビット加重を表し、そしてビット面のおのおのはフレー
ム時間間隔の一部分である表示長を有する。これらのビ
ット面はリセット群の中にサブフォマットされる。リセ
ット群のおのおのは他の画素要素から異なる時刻に前記
ＳＬＭに送られるべき一群の画素要素に対するデータを
有するが、しかし事実上同じ時間間隔の期間中に表示さ
れる。１個または複数個の上位ビット加重の表示時間の
セグメントは、２値パターンに従わない表示長を有す
る。それぞれのセグメントまたはセグメントに分割され
ないビット面がロードされる時、これらの非２値表示長
の合計から得られる表示時間の間表示される。 【００１０】本発明の１つの技術的な利点は、スプリッ
ト・ローディング構成を有するＳＬＭに対し、データの
ロードを好結果に実施することができることである。従
来の方法で達成されるよりも長いロード時間間隔でもっ
て、１フレーム当たりのロードの総数を増大することが
できる。長いロード時間間隔により、ＳＬＭを設計する
際の制約が軽減される。 【００１１】 【実施例】ＰＷＭを用いたＳＬＭ表示装置の概観 ＤＭＤに基づくディジタル表示装置は、名称「標準型の
独立しディジタル化されたビデオ装置（Ｓｔａｎｄａｒ
ｄ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｇｉｔａｉｚｅｄ
Ｖｉｄｅｏ Ｓｙｓｔｅｍ）」の米国特許第５，０７
９，５４４号と、名称「ディジタル・テレビジョン装置
（Ｄｉｇｉｔａｌ ＴｅｌｅｖｉｓｉｏｎＳｙｓｔｅ
ｍ）」の米国特許シリアル番号第 号（代理人整
理番号第ＴＩ−１７８５５号）と、名称「ＤＭＤ表示装
置（ＤＭＤ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ）」の米国
特許シリアル番号第 号（代理人整理番号第ＴＩ
−１７６７１号）とに包括的に説明されている。これら
の特許および出願中特許はいずれもテキサス・インスツ
ルメンツ・インコーポレーテッドに譲渡されている。こ
れらの特許および出願中特許の内容ははいずれも、参考
として本出願の中に取り込まれている。このような装置
の概要は、図１および図２に関連して、下記で説明され
る。 【００１２】図１は、テレビジョン放送信号のようなア
ナログ・ビデオ信号からリアル・タイム画像を発生する
ためにＳＬＭ１５を用いた、投影表示装置１０のブロッ
ク線図である。図２は、入力信号が既にディジタル・デ
ータを表している、同様な装置２０のブロック線図であ
る。図１と図２の両方において、主スクリーン画素デー
タ処理に重要である部品のみが示されている。処理のた
めの同期装置およびオーディオ信号装置、または独立し
た説明文のような２次的スクリーンの特性に用いられる
ような他の部品は、示されていない。 【００１３】信号インタフェース装置１１はアナログ・
ビデオ信号を受け取り、そしてビデオ信号と、同期信号
と、オーディオ信号とを分離する。この装置は、Ａ／Ｄ
変換器１２ａとＹ／Ｃ分離器１２ｂにビデオ信号を送
る。これらは、データを画素データ・サンプルに変換
し、およびクロミナンス（「Ｃ」）データからルミナン
ス（「Ｙ」）データにそれぞれ分離する。図１では、Ｙ
／Ｃ分離の前に、信号がディジタル・データに変換され
るが、しかし他の実施例では、Ｙ／Ｃ分離は、Ａ／Ｄ変
換の前にアナログ・フィルタを用いて実行することがで
きる。 【００１４】処理装置１３は、種々の画素データ処理タ
スクを実行することにより、表示のためのデータを作成
する。処理装置１３は、このようなタスクに有用である
フィールド・バッファおよびライン・バッファのような
処理装置メモリをすべて有する。処理装置１３により実
行されるタスクは、（ガンマ補正を補償するための）線
形化、カラースペース変換、およびライン発生を含むこ
とができる。これらのタスクを実行する順序は、変更す
ることができる。 【００１５】表示メモリ１４は、処理された画素データ
を処理装置１３から受け取る。表示メモリ１４は、入力
または出力のデータを「ビット面」フォーマットの形式
に従って配列し、そしてこれらのビット面をＳＬＭ１５
に一度に１つ送る。このビット面フォーマットにより、
１ビットのデータの値に応答して、ＳＬＭ１５の画素の
おのおのをオンまたはオフにすることができる。典型的
な表示装置１０では、表示メモリ１４は、「２重バッフ
ァ」メモリである、この「２重バッファ」メモリは、少
なくとも２つの表示フレームに対する容量を有すること
を意味する。１つの表示フレームに対するバッファは、
ＳＬＭ１５で読み出すことができ、一方、他の表示フレ
ームに対するバッファは、書き込み中であることができ
る。これら２つのバッファは、データが持続的にＳＬＭ
１５に対して利用可能であるように、「ピン・ポン」方
式で制御される。 【００１６】本明細書の従来の技術およびその問題点の
ところで説明したように、表示メモリからのデータはＳ
ＬＭ１５にビット面で送られる。この説明はＤＭＤ形式
のＳＬＭ１５に対するものであったが、他の形式のＳＬ
Ｍを表示装置１０に対し置き換えて用いることができ、
そして前記で説明したように本発明に用いることができ
る。例えば、ＳＬＭ１５はＬＣＤ形式のＳＬＭであるこ
とができる。適切であるＳＬＭ１５の細部は、名称「空
間光変調器（Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌ
ａｔｏｒ）」の米国特許第４，９５６，６１９号に開示
されている。この特許は、テキサス・インスツルメンツ
・インコーポレーテッドに譲渡されている。この特許の
内容は、本発明の中に参考として取り込まれている。本
質的には、ＤＭＤ１５は表示メモリ１４からのデータを
用いて、その画素要素を呼び出す。ＤＭＤ１５のアレイ
の中のそれぞれの画素要素の「オン」状態または「オ
フ」状態が画像を形成する。 【００１７】名称「パルス幅変調表示装置に用いるため
のＤＭＤアーキテクチャおよびタイミング（ＤＭＤ Ａ
ｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ Ｔｉｍｉｎｇ ｆｏ
ｒＵｓｅ ｉｎ ａ Ｐｕｌｓｅ−Ｗｉｄｔｈ Ｍｏｄ
ｕｌａｔｅｄ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ）」の米
国特許第５，２７８，６５２号は、ＤＭＤに基づく表示
装置と共に用いるためにビデオ・データをフォーマット
する方法と、ＰＷＭ表示装置に対しそれらをアドレス指
定する方法とを開示している。この特許は、テキサス・
インスツルメンツ・インコーポレーテッドに譲渡されて
いる。この特許の内容は、本発明の中に参考として取り
込まれている。この特許に開示されているいくつかの技
術には、データをロードするために余分の「オフ」時間
を用いて、画素要素のブロックを消去する段階と、上位
桁ビットが表示される時間を小さなセグメントに分割す
る段階とが含まれている。これらの技術は、ＰＷＭを用
いたすべてのＳＬＭに対して用いることができるであろ
う。 【００１８】表示光学装置１６は、ＳＬＭ１５から画像
を受け取るための光学部品と、表示スクリーンのような
画像面を照射するための光学部品とを有する。カラー表
示の場合、おのおののカラーに対するビット面は順序付
けられており、そして表示光学装置１６の一部分である
カラー・ホイールに同期している。または、異なるカラ
ーに対するデータは、表示光学装置１６により、３個の
ＳＬＭの上に同時に表示され、そして組み合わせること
ができる。マスタ・タイミング装置１７は、種々の装置
制御機能を実行する。 【００１９】スプリット・リセット・アドレス指定 図３は、スプリット・リセット・アドレス指定のために
構成されたＳＬＭ１５の画素要素アレイを示す。少数個
の画素要素３１とそれらに関連したメモリ・セル３２の
みが具体的に示されているが、図３に示されているよう
に、ＳＬＭ１５は、画素要素３１およびメモリ・セル３
２の付加された行および列を有する。典型的なＳＬＭ１
５は、このような画素要素３１を数１００個または数１
０００個有する。 【００２０】図３の実施例では、４個の画素要素３１の
組が、１個のメモリ・セル３２を共有する。このこと
は、下記で説明されるように、ＳＬＭ１５を４個のリセ
ット群の画素要素３１に分割する。これらのリセット群
に対するデータは、リセット群データにフォーマットさ
れる。したがって、ｐを画素の総数、ｑをリセット群の
総数とする時、ｐ個のビットを有するビット面は、ｐ／
ｑビットのデータを有するリセット群の中にフォーマッ
トされる。これらのリセット群は、画素要素３１の第４
ライン毎に異なるリセット群に属するという意味で、
「水平に」分割される。 【００２１】名称「空間光変調器のための画素制御回路
（Ｐｉｘｅｌ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔｒｙ
ｆｏｒ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔ
ｏｒ）」の米国特許シリアル番号第 号（代理人
整理番号第ＴＩ−１７３３３号）は、ＤＭＤのためのス
プリット・リセット・データ・ローディングとアドレス
指定とを開示している。この特許は、テキサス・インス
ツルメンツ・インコーポレーテッドに譲渡されている。
この特許の内容は、本発明の中に参考として取り込まれ
ている。これらの概念は、全体的には、ＳＬＭに応用す
ることが可能である。 【００２２】図３は、１個のメモリ・セル３２が多数個
の画素要素３１にどのように役に立つかを示した図であ
る。画素要素３１は、双安定モードで動作する。それら
の状態がオン状態からオフ状態にスイッチされること
は、１ビットのデータでそれらのメモリ・セル３２をロ
ードすることにより、そしてアドレス線路３３を通して
それらの画素要素に接続されたアドレス電極にそのビッ
トにより示された電圧を供給することにより、制御され
る。次に、リセット線路３４を通してのリセット信号に
より、おのおのに供給された電圧に従って、画素要素３
１の状態がスイッチされる。換言すれば、４個の画素要
素３１のおのおのの組に対し、１データ値または０デー
タ値のいずれかがそれらのメモリ・セル３２に送られ、
そしてこれらのデータ値が「＋」電圧または「−」電圧
としてこれらの画素要素３１に供給される。リセット線
路３４の信号は、その組の中のどの画素要素３１が状態
を変えるかを決定する。 【００２３】スプリット・リセット・アドレス指定の１
つの特徴は、全ＳＬＭアレイの部分組のみが一度にロー
ドされることである。換言すれば、ビット面のデータの
全体を一度にロードする代わりに、そのビット面のデー
タのリセット群に対するローディングがフレーム時間間
隔内の異なる時刻に起こる。リセット信号は、１つのメ
モリ・セル３２に付随するどの画素要素３１がオンにな
るかまたはオフになるかを決定する。 【００２４】画素要素３１は、４個の画素要素３１の組
にグループ分けされ、そしてこれらの４個の画素要素３
１のおのおのは異なるリセット群に属する。これらの組
のおのおのは、メモリ・セル３２と通信を行う。水平ス
プリット・リセットの実施例では、異なるリセット群に
おのおのが属する第１の４個の線路のおのおのからの画
素要素３１は、同じメモリ・セル３２を共有する。次の
４個の線路のおのおのからの画素要素３１は、またメモ
リ・セル３２を共有する。１個のメモリ・セル３２に付
随する画素要素３１の総数は、そのメモリ・セル３２の
「ファン・アウト」と呼ばれる。このファン・アウト数
は、また別の数であることができる。ファン・アウト数
が大きいと、用いられるメモリ・セル３２の数が少なく
なり、そしておのおののリセット時間間隔内にロードさ
れるデータの量が少なくなるが、１フレーム当たりにさ
らに多くのリセットが必要になる。 【００２５】４個の画素要素３１のおのおのの組の中
で、４個のリセット線路３４は、画素要素３１がいつ状
態を変えるかという時刻を制御する。この組の中の画素
要素３１のおのおのは、異なるリセット線路３３に接続
される。このことにより、１つの組の中の画素要素３１
のおのおのは、その組の中の他の画素要素３１とは異な
る時刻に、その状態を変えることが可能である。このこ
とによりまた、そのリセット線路３４の共通信号によっ
て、リセット群の全体を制御することができる。 【００２６】１つの特定のリセット群の画素要素３１に
対するすべてのメモリ・セル３２がいったんロードされ
ると、リセット線路３４は、それらに付随するメモリ・
セル３２の中のデータに従ってこれらの画素要素３１の
状態を変更するために、リセット信号を供給する。換言
すれば、画素要素３１は、それらに供給されるデータが
変更される時、そしてリセット信号を受け取るまで、そ
れらの現行の状態を保持する。 【００２７】スプリット・リセットＳＬＭに対するＰＷ
Ｍアドレス指定手順が、種々の発見的規則に従って考案
されている。１つの規則は、２個以上のリセット群に対
するデータを同時にロードできないという規則である。
換言すれば、異なるリセット群のロードが衝突してはな
らないということである。その他の「オプション」の規
則は、米国特許シリアル番号第 号（代理人整理
番号第ＴＩ−１７３３３号）に開示されている。この特
許はテキサス・インスツルメンツ・インコーポレーテッ
ドに譲渡されており、そしてその内容は参考として本出
願の中に取り込まれている。 【００２８】非２値ＰＷＭ 本発明の１つの特徴は、ＳＬＭに対するＰＷＭが２値の
制約に従う必要のないことを認識することである。換言
すれば、１画素当たりｎビットの画素分解能を有する装
置に対し、ビットの加重が変動するビット面を表示する
ために割り当てられた時間スライスの総数は、従来のＰ
ＷＭ法の場合のように、２n-1 、２n-2、…、２n-n パ
ターンに従う必要はない。その代わり、ビット面に対す
る時間スライスの総数は、装置の他の要請により決定す
ることができる。また、１フレーム時間間隔当たりの時
間スライスの総数は、必ずしも２n −１である必要はな
い。 【００２９】画素分解能は、時間スライスの割り当てを
決定する際に考慮すべきいくつかの装置要請の１つに過
ぎない。考慮すべきその他の装置要請は、スプリット・
リセット・ファンウトである。この明細書で例を示す目
的で、１６個のリセット群のファンウトが仮定される。
したがって、前記で説明したように、それぞれのビット
面に対するデータは、１６個の異なる群にロードできる
ようにフォーマットされる。 【００３０】考慮すべき第３の装置要請は、１フレーム
当たりのロードの総数である。前記で参照された米国特
許第５，２７８，６５２号と、名称「スプリット・リセ
ット・アドレス指定を備えた空間光変調器のためのパル
ス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ ｆｏｒ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕ
ｌａｔｏｒ ｗｉｔｈ Ｓｐｌｉｔ Ｒｅｓｅｔ Ａｄ
ｄｒｅｓｓｉｎｇ）」の米国特許シリアル番号第
号（代理人整理番号第ＴＩ−１８３８４号）に開示さ
れている。この後者の特許はテキサス・インスツルメン
ツ・インコーポレーテッドに譲渡されており、そしてそ
の内容は参考として本出願の中に取り込まれている。こ
れら両方の特許は、上位桁ビットのビット面の表示時間
をセグメントに分割する方法を開示している。セグメン
トに分割するように選定されたビット面は、ＬＳＢビッ
ト以外のビット面のいずれか１つまたはいくつかである
ことができる。典型的には、これらのセグメントの時間
間隔は同じであるが、これは必要ではない。セグメント
に分割されたそれぞれのビット面に対し、そのセグメン
トの表示は、そのフレーム時間間隔の全体にわたって分
布している。ＳＬＭがスプリット・リセット・アドレス
指定を有する時、典型的には、リセット群のおのおのは
同じ方式でセグメントに分割され、そしてそのセグメン
トは、他のリセット群と同じ基本的パターンで表示され
る。 【００３１】１フレーム当たりのロードの総数は、セグ
メントの総数とセグメントに分割されていないビット面
の総数とを加算したものに、リセット群の総数を乗算し
たものである。例えば、８ビット画素データの４個の上
位桁ビットが、それぞれ、８、４、２、および１のセグ
メントに分割されるならば、１フレーム当たりのロード
の総数は、（８＋４＋２＋１＋１＋１＋１＋１）＊１６
＝３０４である。 【００３２】１フレーム当たりのロードの総数は、１フ
レーム当たりの時間スライスの総数を越えることはでき
ない。また、最高のビット加重で半分の強度を表すこと
が可能であるために、ロードの総数が画素の分解能で符
号化可能でなければならない。したがって、８ビット画
素データに対し、もし１フレーム当たりに従来の２n−
１個の時間スライスが用いられるならば、前記のセグメ
ントに分割する方式を達成することができない。それ
は、３０４は２8 −１＝２５５よりも大きいからであ
る。 【００３３】けれども、もし画素分解能が９ビットにま
で増加されるならば、このセグメントに分割する方式を
達成することができる。１フレーム当たりのロードの総
数はリセット群当たり１ロードだけ増加するけれども、
すなわち、（８＋４＋２＋１＋１＋１＋１＋１＋１）＊
１６＝３２０であるけれども、このロードの数は９ビッ
トで符号化可能である。下記で説明されるように、１フ
レーム当たりの時間スライスの総数は、２n −１の制約
よりもむしろ、このロード数から得られる。 【００３４】本明細書の従来の技術およびその問題点の
ところで説明したように、ＳＬＭに関するＰＷＭの特性
は、１フレーム時間間隔当たりの「時間スライス」を用
いて表示時間が割り当てられることである。１個の時間
スライスの期間中に、ＬＳＢを表すビット面がロードさ
れそして表示されるから、１つの時間スライスは「ＬＳ
Ｂ時間間隔」と呼ばれることが多い。１つの時間スライ
スの持続時間は、時間の単位であり、フレーム時間間隔
を時間スライスの総数で除算することにより決定され
る。ここで「表示長」という用語は、ビット面の１つの
特定のセグメントに割り当てられた時間スライスの総
数、またはセグメントに分割されていないビット面に割
り当てられた時間スライスの総数のことであり、そして
「表示時間」は、時間スライスの数とＬＳＢ時間間隔と
の積である。 【００３５】１フレーム当たりの時間スライスの総数を
決定するために、そしてＬＳＢ時間間隔の持続時間を決
定するために、それぞれのセグメントの最小表示長が決
定される。この最小表示長は、１フレーム当たりのロー
ドの総数を、上位桁のビットのセグメントの総数で除算
することにより、下記のようにして決定することができ
る。 【００３６】 【数１】 セグメントの最小表示長＝３２０／（８＋４＋２＋１） ＝２１．３３ 【００３７】この結果を切り詰めると２１となるが、こ
の２１はそれぞれのセグメントに割り当てられた「ＬＳ
Ｂ時間間隔」の最小数である。セグメント長は、ロード
の総数をセグメントの総数で除算されたものよりも長い
ことができるが、しかしここでは例を示す目的のため
に、２１個のＬＳＢ時間間隔のセグメント表示長が仮定
される。 【００３８】５個の下位桁ビットの表示長を、セグメン
ト表示長より小さな５レベルの強度を表す任意の方式で
割り当てることができる。最適の光効率に対し、これら
の下位桁ビットの５個の表示長の合計は、セグメント長
から１個のＬＳＢ時間間隔を減算したものに等しくなけ
ればならない。この説明の例では、５個の下位桁ビット
は、０と２０の間で加重される。１つのこのような加重
は、８、５、４、２、および１であり、これらはそれぞ
れ、ビット４〜ビット１に対するＬＳＢ時間間隔を表
す。 【００３９】１フレーム当たりのＬＳＢ時間間隔の最小
数は、すべてのセグメント長とセグメントに分割されて
いないビット面長の合計から決定することができる。こ
こでの例では、下記の通りである。 【００４０】 【数２】Ｎ＝（８＊２１）＋（４＊２１）＋（２＊２
１）＋２１＋８＋５＋４＋２＋１ ＝３３５ ＬＳＢ時間間隔 【００４１】フレーム時間間隔は、時間スライスに分割
することができる。典型的には、最適の光効率に対し、
時間スライスの総数は、全表示長、すなわち、Ｎ個のＬ
ＳＢ時間間隔と同じである。したがって、ここでの例で
は、フレーム時間間隔Ｔに対し、それぞれの時間スライ
スはＴ／３３５である。けれども、米国特許第５，２７
８，６５２号に開示されている「オフＬＳＢ時間間隔」
のような１フレーム当たり余分の時間スライスを、種々
の目的のために、付加することが可能である。ともかく
も、全表示長、ここでは３３５、は１フレーム当たりの
時間スライスの最小数である。 【００４２】図４および図５は、スプリット・リセット
ＳＬＭに関するＰＷＭのためのデータを表示する方法の
２つの例を示した図である。この方法は、本発明に従
い、フレーム時間間隔を時間スライスに分割する段階を
有する。前記で説明したように、ＬＳＢ時間間隔の総数
は、本質的には、１フレーム当たりのロードの総数によ
り決定される。これらの例では、時間スライスの総数は
ＬＳＢ時間間隔の総数に等しい。 【００４３】図４において、上位桁ビット（ビット５〜
ビット７）に対する表示長がセグメントに分割され、そ
してこれらのセグメントはフレーム時間間隔の全体にわ
たって分布される。下位桁ビット（ビット０〜ビット
４）の表示長はセグメントに分割されなく、そしてフレ
ーム時間間隔の中央の期間中にロードされおよび表示さ
れる。リセット群のおのおのは、典型的には、この同じ
順序で表示される。ここで衝突を避けるために、それぞ
れのリセット群のロードは１個の時間スライスだけずら
される。例外は、セグメントに分割されていない表示長
（ビット０〜ビット４）である。これらのローディング
順序は、衝突を避けるために、リセット群の中で変える
ことができる。けれども、これは本発明の要請ではな
く、そしてローディング順序はリセット群毎に変えるこ
とができる。 【００４４】図５は、本発明によるスプリット・リセッ
トＰＷＭアドレス指定の方法の第２の例を示す。図４の
場合のように、それぞれのリセット群に対し、セグメン
トに分割されているおよびセグメントに分割されていな
い表示長が、予め定められた数の時間スライスに対して
表示される。けれども、下位桁ビットに対するデータの
表示は、フレームの中央に集中する代わりに、フレーム
時間間隔の全体にわたって行われる。 【００４５】本発明が特定の実施例を参照しながら説明
されたが、この説明は、本発明がこれらの実施例に限定
されることを意味するものではない。説明された実施例
を種々に変更した実施例、およびまた別の実施例が可能
であることは、当業者にはすぐに分かるであろう。した
がって、このような変更実施例はすべて、本発明の範囲
内に包含されるものと理解しなければならない。 【００４６】以上の説明に関し更に以下の項を開示す
る。 （１）パルス幅変調表示装置に対する、個別に呼び出し
可能な画素要素を有する空間光変調器（ＳＬＭ）の上に
画素データのフレームを表示する方法であって、前記画
素データのビット加重に従って割り当てられた部分をフ
レーム毎に基づいて前記ＳＬＭに送る段階であって、一
定数の最小桁ビット（ＬＳＢ）時間間隔である表示長を
前記データの部分のおのおのが有し、かつＬＳＢ時間間
隔のおのおのが表示されるべき強度の最小値に対する表
示時間である、前記送る段階と、前記フレームのおのお
のに対し画素データの前記部分を表示する段階であっ
て、表示時間に対しおのおのが下記のように計算され
る、すなわち、前記部分の表示長の合計としてフレーム
表示長を計算する段階と、フレーム時間間隔を多数個の
等しい時間スライスに分割する段階と、ここで時間スラ
イスの持続時間は前記フレーム時間間隔を少なくとも前
記フレーム表示長で除算されたものであり、前記部分の
表示長と前記時間スライスとの積としてそれぞれの部分
の表示時間を計算する段階とにより計算される、前記表
示段階と、を有する、前記方法。 （２）第１項記載の方法において、前記時間スライスの
持続時間が、時間スライスの総数がＬＳＢ時間間隔の総
数に同じであるように、前記フレーム時間間隔を前記フ
レーム表示長で除算されたものである、前記方法。 （３）第１項記載の方法において、前記時間スライスの
持続時間が、前記フレーム時間間隔を前記フレーム表示
長で除算されたものと、多数個の付加的「オフ」ＬＳＢ
時間間隔と、を加算したものである、前記方法。 （４）第１項記載の方法において、前記部分のおのおの
がビット面を表し、かつ前記ビット面のおのおのが前記
画素要素のおのおのに対し１ビットのデータを有し、か
つ前記ビット面のおのおのが前記画素データのビット加
重を表す、前記方法。 【００４７】（５）第１項記載の方法において、前記部
分が前記画素要素の群を用いてさらに割り当てられ、こ
こで前記画素要素のデータが他の画素要素から異なる時
刻に前記ＳＬＭに送られるべきであるが、しかし事実上
同じフレーム時間間隔の期間中に表示されるべきであ
る、前記方法。 （６）第１項記載の方法において、上位桁ビット加重の
おのおのが２個以上の前記部分をおのおのが有するよう
にセグメントに分割される、前記方法。 （７）第１項記載の方法において、前記部分の少なくと
もいくつかの最小表示長が、１つのフレーム時間間隔の
期間中に前記ＳＬＭに送られるこれらの部分の回数を、
これらの部分の総数で除算したものにより決定される、
前記方法。 （８）第１項記載の方法において、前記画素データの下
位桁ビットを表す前記部分が前記フレーム時間間隔の中
央の期間中に表示される、前記方法。 （９）第１項記載の方法において、時間スライスの持続
時間が、前記フレーム時間間隔を前記フレーム表示長で
除算したものと、付加的時間スライスの予め定められた
数と、を加算したものである、、前記方法。 【００４８】（１０）パルス幅変調された表示のため
に、個別に呼び出し可能な画素要素を有する空間光変調
器（ＳＬＭ）に画素データのフレームを表示する方法で
あって、前記画素要素のおのおのに対しおのおのが１ビ
ットのデータを有するビット面に画素データの前記フレ
ームのおのおののフォーマットを定める段階であって、
それぞれのビット面が前記画素データのビット加重を表
し、かつ一定数の最小桁のビット（ＬＳＤ）の時間間隔
である表示長をそれぞれのビット面が有し、かつそれぞ
れのＬＳＤの時間間隔が表示されるべき強度の最小値に
対する表示時間である、前記フォーマットを定める段階
と、前記ビット面をリセット群にサブフォーマットを定
める段階であって、他の画素要素から異なる時刻に前記
ＳＬＭに送られるべきであるが、しかし事実上同じフレ
ーム時間間隔の期間中に表示されるべきである、一群の
画素要素に対するデータをリセット群のおのおのが有す
る、前記サブフォーマットを定める段階と、１個または
複数個の前記上位桁ビット加重の表示長のセグメントを
ロードする段階であって、異なるビット面のセグメント
の表示長が非２値パターンで変動する、前記ロード段階
と、セグメントに分割されていない前記ビット面をロー
ドする段階と、前記フレームのおのおのに対しおよび前
記リセット群のおのおのに対し、一連の前記セグメント
およびセグメントに分割されていない前記ビット面を表
示する段階であって、表示時間に対しおのおのが下記の
ように計算される、すなわち、前記セグメントおよびセ
グメントに分割されていないビット面の時間スライスの
合計としてフレーム表示長を計算する段階と、フレーム
時間間隔を多数個の等しい時間スライスに分割する段階
と、ここで時間スライスの持続時間は前記フレーム時間
間隔を前記フレーム表示長で除算されたものであり、前
記セグメントまたはセグメントに分割されていないビッ
ト面の表示長と前記時間スライスとの積としてそれぞれ
の部分の表示時間を計算する段階とにより計算される、
前記表示段階と、を有する、前記方法。 （１１）第１０項記載の方法において、時間スライスの
前記持続時間が、時間スライスの総数がＬＳＢ時間間隔
の総数と同じであるように、前記フレーム時間間隔を前
記フレーム表示長で除算したものである、前記方法。 （１２）第１０項記載の方法において、前記時間スライ
スの前記持続時間が、前記フレーム時間間隔を前記フレ
−ム表示長で除算したものと、予め定められた数の付加
的「オフ」ＬＳＢ時間間隔と、を加算したものである、
前記方法。 （１３）第１０項記載の方法において、前記セグメント
の前記表示長が下記のようにして決定される、すなわ
ち、セグメントまたはセグメントに分割されていないビ
ット面が前記ＳＬＭに送られる１フレーム当たりの回数
として１フレーム当たりのロードの総数が決定される段
階と、ロードの少なくとも前記数を前記セグメントの総
数で除算したものである表示長を前記セグメントのおの
おのに対して決定する段階とにより決定される、前記方
法。 （１４）第１０項記載の方法において、前記セグメント
が等しい表示長を有する、前記方法。 （１５）第１０項記載の方法において、前記セグメント
に分割されていないビット面が前記セグメントの１つの
表示長よりも小さい全表示長を有する、前記方法。 （１６）第１０項記載の方法において、前記セグメント
に分割されていないビット面が前記フレーム時間間隔の
全体にわたって表示される、前記方法。 （１７）第１０項記載の方法において、前記セグメント
に分割されていないビット面が前記フレーム時間間隔の
中央部の期間中に表示される、前記方法。 【００４９】（１８）スプリット・リセット・アドレス
指定のために構成された空間光変調器（ＳＬＭ）１５を
用いて、パルス幅変調画像表示装置１０、２０を実施す
る方法が得られる。従来のＰＷＭ法におけるように、フ
レーム時間間隔が多数個の時間スライスに分割される。
けれども、時間スライスの総数と画素データの中での時
間スライスの割り当ては、２値パターンによるよりはむ
しろ、画素データがＳＬＭ１５に送られる回数により決
定される。
れる空間光変調器に関する。さらに詳細にいえば、本発
明は、空間光変調器に画像データをロードする方法に関
する。 【０００２】 【従来の技術およびその問題点】陰極線管（ＣＲＴ）を
用いた表示装置に代わるものとして、空間光変調器（Ｓ
ＬＭ）に基づくビデオ表示装置がますます用いられてき
ている。ＳＬＭ装置により、ＣＲＴ装置のような大きな
容積と大きな消費電力とを有しない、高分解能の表示装
置が得られる。 【０００３】ディジタル・マイクロミラー装置（ＤＭ
Ｄ）は一種のＳＬＭであり、そして直接観察表示装置ま
たは投影表示装置のいずれに対しても用いることができ
る。ＤＭＤは機械的に微小な画素要素のアレイを有す
る。これらの微小な画素要素のおのおのは小さなミラー
を有し、そしてこれらのミラーは電子信号により個別に
呼び出すことができる。そのアドレス指定信号の状態に
応じて、それぞれのミラー素子が傾き、それにより、こ
れらのミラー素子が画像面に向けて光を反射する、また
は反射しないことを実行する。スクリーンを走査するよ
りはむしろ、画素要素をアドレス指定することにより、
完全な画像が生ずるように、他の画素要素と同時に光を
反射、または放射する画素要素のアレイを備えた他のＳ
ＬＭは、同様の原理に基づいて動作する。ＳＬＭのまた
別の例は、個別に駆動される画素要素を有する液晶表示
装置（ＬＣＤ）である。画素データのそれぞれのフレー
ムを表示することは、典型的には、これらの画素要素が
同時に呼び出すことができるように、メモリ・セルをロ
ードすることにより達成される。 【０００４】白（オン状態）と黒（オフ状態）との中間
のレベルの照射を達成するために、パルス幅変調（ＰＷ
Ｍ）が用いられる。基本的なＰＷＭ方式は、画像が観察
者に提示されるべき速度を決定する段階をまず有する。
このことにより、フレーム速度が定まり、そして対応す
るフレーム時間間隔が定まる。例えば、標準型のテレビ
ジョン装置では、画像は毎秒３０フレームで送信され、
そしてフレームのおのおのは約３３．３ミリ秒間持続す
る。次に、画素要素のおのおのに対し強度分解能が設定
される。簡単な例では、そしてｎビットの分解能を仮定
するならば、フレーム時間は、２n −１個の等しい時間
スライスに分割される。３３．３ミリ秒のフレーム時間
間隔およびｎビットの強度値の場合、時間スライスは、
３３．３／（２n −１）ミリ秒である。 【０００５】それぞれのフレームの画素のおのおのに対
し、これらの時間が設定されるならば、画素強度は量子
化される。すなわち、黒は０個の時間スライスであり、
最小桁ビット（ＬＳＢ）により表される強度レベルは１
個の時間スライスであり、そして最大の明るさは（２n
−１）個の時間スライスである。画素のおのおのの量子
化された強度は、フレーム時間間隔の期間中のオン時間
を決定する。したがって、フレーム時間間隔の期間中、
１以上の量子化値を有する画素のおのおのは、その強度
に対応する時間スライスの総数の間、オンである。観察
者の目は画素の明るさを積算し、画像があたかもアナロ
グ値の光を発生しているかのように見えるであろう。 【０００６】ＳＬＭのアドレス指定の際、ＰＷＭはデー
タが「ビット面」にフォマットされていることを要求す
る。ここでビット面のおのおのは、強度値のビット加重
に対応する。したがって、もし強度がｎビット値により
表されるならば、データのそれぞれのフレームはｎ個の
ビット面を有する。ビット面のおのおのは、それぞれの
画素要素に対し、０値または１値を有する。前記で説明
した簡単なＰＷＭの実施例では、１フレームの期間中、
ビット面のおのおのは分離してロードされ、そして画素
要素はそれらに付随するビット面の値に従って呼び出さ
れる。例えば、画素のおのおののＬＳＢを表すビット面
は１個の時間スライスの間表示され、一方、ＭＳＢを表
すビット面は（２n −１）個の時間スライスの間表示さ
れる。１個の時間スライスは３３．３／（２n −１）ミ
リ秒であるから、ＳＬＭは、その時間内にＬＳＢビット
面をロードできなければならない。ＬＳＢビット面をロ
ードする時間は、「ピーク・データ速度」である。 【０００７】高いピーク・データ速度は、ＳＬＭの設計
に関して、高処理能力命令を与える。ピーク・データ速
度をできるだけ小さくするために、前記のロード方式を
変更した実施例が考案されている。これらのロード方式
は、表示された画像の中に目に見える人為物が最小であ
る範囲内においてのみ、受入れ可能である。 【０００８】このような変更実施例の１つは、個別にロ
ードされそして呼び出されるリセット群に画素要素がグ
ループ分けされる、特別に構成されたＳＬＭを使用す
る。この実施例により、任意の１つの時間内にロードさ
れるべきデータの量を小さくし、そしてフレーム時間間
隔の期間中の異なる時刻に、リセット群のおのおのに対
するＬＳＢデータを表示することを可能にする。この構
成体は、米国特許シリアル番号第 号（代理人整
理番号第ＴＩ−１７３３３号）に開示されている。この
特許は、テキサス・インスツルメンツ・インコーポレー
テッドに譲渡されている。 【０００９】 【問題点を解決するための手段】本発明の１つの特徴
は、パルス幅変調表示装置に対し、個別に呼び出し可能
な画素要素を有する空間光変調器（ＳＬＭ）に関し画素
データのフレームを表示する方法が得られることであ
る。本発明は、ビット加重に従いフレーム時間間隔の一
部分にデータが割り当てられる、すべてのＳＬＭに用い
ることができる。けれども、本発明はスプリット・リセ
ット・アドレス指定のようなスプリット・ローディング
を利用したＳＬＭに対して特に有用である。この場合に
は、１フレーム当たりのロードの総数はリセット群の総
数と共に増加し、そして１フレーム当たりに最小数の時
間スライスを必要とする。典型的なスプリット・リセッ
トＳＬＭの場合、画素データのフレームのおのおのは、
ビット面にフォマットされる。これらのビット面のおの
おのは前記画素要素のおのおのに対し１ビットのデータ
を有し、そしてビット面のおのおのは前記画素データの
ビット加重を表し、そしてビット面のおのおのはフレー
ム時間間隔の一部分である表示長を有する。これらのビ
ット面はリセット群の中にサブフォマットされる。リセ
ット群のおのおのは他の画素要素から異なる時刻に前記
ＳＬＭに送られるべき一群の画素要素に対するデータを
有するが、しかし事実上同じ時間間隔の期間中に表示さ
れる。１個または複数個の上位ビット加重の表示時間の
セグメントは、２値パターンに従わない表示長を有す
る。それぞれのセグメントまたはセグメントに分割され
ないビット面がロードされる時、これらの非２値表示長
の合計から得られる表示時間の間表示される。 【００１０】本発明の１つの技術的な利点は、スプリッ
ト・ローディング構成を有するＳＬＭに対し、データの
ロードを好結果に実施することができることである。従
来の方法で達成されるよりも長いロード時間間隔でもっ
て、１フレーム当たりのロードの総数を増大することが
できる。長いロード時間間隔により、ＳＬＭを設計する
際の制約が軽減される。 【００１１】 【実施例】ＰＷＭを用いたＳＬＭ表示装置の概観 ＤＭＤに基づくディジタル表示装置は、名称「標準型の
独立しディジタル化されたビデオ装置（Ｓｔａｎｄａｒ
ｄ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｇｉｔａｉｚｅｄ
Ｖｉｄｅｏ Ｓｙｓｔｅｍ）」の米国特許第５，０７
９，５４４号と、名称「ディジタル・テレビジョン装置
（Ｄｉｇｉｔａｌ ＴｅｌｅｖｉｓｉｏｎＳｙｓｔｅ
ｍ）」の米国特許シリアル番号第 号（代理人整
理番号第ＴＩ−１７８５５号）と、名称「ＤＭＤ表示装
置（ＤＭＤ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ）」の米国
特許シリアル番号第 号（代理人整理番号第ＴＩ
−１７６７１号）とに包括的に説明されている。これら
の特許および出願中特許はいずれもテキサス・インスツ
ルメンツ・インコーポレーテッドに譲渡されている。こ
れらの特許および出願中特許の内容ははいずれも、参考
として本出願の中に取り込まれている。このような装置
の概要は、図１および図２に関連して、下記で説明され
る。 【００１２】図１は、テレビジョン放送信号のようなア
ナログ・ビデオ信号からリアル・タイム画像を発生する
ためにＳＬＭ１５を用いた、投影表示装置１０のブロッ
ク線図である。図２は、入力信号が既にディジタル・デ
ータを表している、同様な装置２０のブロック線図であ
る。図１と図２の両方において、主スクリーン画素デー
タ処理に重要である部品のみが示されている。処理のた
めの同期装置およびオーディオ信号装置、または独立し
た説明文のような２次的スクリーンの特性に用いられる
ような他の部品は、示されていない。 【００１３】信号インタフェース装置１１はアナログ・
ビデオ信号を受け取り、そしてビデオ信号と、同期信号
と、オーディオ信号とを分離する。この装置は、Ａ／Ｄ
変換器１２ａとＹ／Ｃ分離器１２ｂにビデオ信号を送
る。これらは、データを画素データ・サンプルに変換
し、およびクロミナンス（「Ｃ」）データからルミナン
ス（「Ｙ」）データにそれぞれ分離する。図１では、Ｙ
／Ｃ分離の前に、信号がディジタル・データに変換され
るが、しかし他の実施例では、Ｙ／Ｃ分離は、Ａ／Ｄ変
換の前にアナログ・フィルタを用いて実行することがで
きる。 【００１４】処理装置１３は、種々の画素データ処理タ
スクを実行することにより、表示のためのデータを作成
する。処理装置１３は、このようなタスクに有用である
フィールド・バッファおよびライン・バッファのような
処理装置メモリをすべて有する。処理装置１３により実
行されるタスクは、（ガンマ補正を補償するための）線
形化、カラースペース変換、およびライン発生を含むこ
とができる。これらのタスクを実行する順序は、変更す
ることができる。 【００１５】表示メモリ１４は、処理された画素データ
を処理装置１３から受け取る。表示メモリ１４は、入力
または出力のデータを「ビット面」フォーマットの形式
に従って配列し、そしてこれらのビット面をＳＬＭ１５
に一度に１つ送る。このビット面フォーマットにより、
１ビットのデータの値に応答して、ＳＬＭ１５の画素の
おのおのをオンまたはオフにすることができる。典型的
な表示装置１０では、表示メモリ１４は、「２重バッフ
ァ」メモリである、この「２重バッファ」メモリは、少
なくとも２つの表示フレームに対する容量を有すること
を意味する。１つの表示フレームに対するバッファは、
ＳＬＭ１５で読み出すことができ、一方、他の表示フレ
ームに対するバッファは、書き込み中であることができ
る。これら２つのバッファは、データが持続的にＳＬＭ
１５に対して利用可能であるように、「ピン・ポン」方
式で制御される。 【００１６】本明細書の従来の技術およびその問題点の
ところで説明したように、表示メモリからのデータはＳ
ＬＭ１５にビット面で送られる。この説明はＤＭＤ形式
のＳＬＭ１５に対するものであったが、他の形式のＳＬ
Ｍを表示装置１０に対し置き換えて用いることができ、
そして前記で説明したように本発明に用いることができ
る。例えば、ＳＬＭ１５はＬＣＤ形式のＳＬＭであるこ
とができる。適切であるＳＬＭ１５の細部は、名称「空
間光変調器（Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌ
ａｔｏｒ）」の米国特許第４，９５６，６１９号に開示
されている。この特許は、テキサス・インスツルメンツ
・インコーポレーテッドに譲渡されている。この特許の
内容は、本発明の中に参考として取り込まれている。本
質的には、ＤＭＤ１５は表示メモリ１４からのデータを
用いて、その画素要素を呼び出す。ＤＭＤ１５のアレイ
の中のそれぞれの画素要素の「オン」状態または「オ
フ」状態が画像を形成する。 【００１７】名称「パルス幅変調表示装置に用いるため
のＤＭＤアーキテクチャおよびタイミング（ＤＭＤ Ａ
ｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ Ｔｉｍｉｎｇ ｆｏ
ｒＵｓｅ ｉｎ ａ Ｐｕｌｓｅ−Ｗｉｄｔｈ Ｍｏｄ
ｕｌａｔｅｄ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ）」の米
国特許第５，２７８，６５２号は、ＤＭＤに基づく表示
装置と共に用いるためにビデオ・データをフォーマット
する方法と、ＰＷＭ表示装置に対しそれらをアドレス指
定する方法とを開示している。この特許は、テキサス・
インスツルメンツ・インコーポレーテッドに譲渡されて
いる。この特許の内容は、本発明の中に参考として取り
込まれている。この特許に開示されているいくつかの技
術には、データをロードするために余分の「オフ」時間
を用いて、画素要素のブロックを消去する段階と、上位
桁ビットが表示される時間を小さなセグメントに分割す
る段階とが含まれている。これらの技術は、ＰＷＭを用
いたすべてのＳＬＭに対して用いることができるであろ
う。 【００１８】表示光学装置１６は、ＳＬＭ１５から画像
を受け取るための光学部品と、表示スクリーンのような
画像面を照射するための光学部品とを有する。カラー表
示の場合、おのおののカラーに対するビット面は順序付
けられており、そして表示光学装置１６の一部分である
カラー・ホイールに同期している。または、異なるカラ
ーに対するデータは、表示光学装置１６により、３個の
ＳＬＭの上に同時に表示され、そして組み合わせること
ができる。マスタ・タイミング装置１７は、種々の装置
制御機能を実行する。 【００１９】スプリット・リセット・アドレス指定 図３は、スプリット・リセット・アドレス指定のために
構成されたＳＬＭ１５の画素要素アレイを示す。少数個
の画素要素３１とそれらに関連したメモリ・セル３２の
みが具体的に示されているが、図３に示されているよう
に、ＳＬＭ１５は、画素要素３１およびメモリ・セル３
２の付加された行および列を有する。典型的なＳＬＭ１
５は、このような画素要素３１を数１００個または数１
０００個有する。 【００２０】図３の実施例では、４個の画素要素３１の
組が、１個のメモリ・セル３２を共有する。このこと
は、下記で説明されるように、ＳＬＭ１５を４個のリセ
ット群の画素要素３１に分割する。これらのリセット群
に対するデータは、リセット群データにフォーマットさ
れる。したがって、ｐを画素の総数、ｑをリセット群の
総数とする時、ｐ個のビットを有するビット面は、ｐ／
ｑビットのデータを有するリセット群の中にフォーマッ
トされる。これらのリセット群は、画素要素３１の第４
ライン毎に異なるリセット群に属するという意味で、
「水平に」分割される。 【００２１】名称「空間光変調器のための画素制御回路
（Ｐｉｘｅｌ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔｒｙ
ｆｏｒ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔ
ｏｒ）」の米国特許シリアル番号第 号（代理人
整理番号第ＴＩ−１７３３３号）は、ＤＭＤのためのス
プリット・リセット・データ・ローディングとアドレス
指定とを開示している。この特許は、テキサス・インス
ツルメンツ・インコーポレーテッドに譲渡されている。
この特許の内容は、本発明の中に参考として取り込まれ
ている。これらの概念は、全体的には、ＳＬＭに応用す
ることが可能である。 【００２２】図３は、１個のメモリ・セル３２が多数個
の画素要素３１にどのように役に立つかを示した図であ
る。画素要素３１は、双安定モードで動作する。それら
の状態がオン状態からオフ状態にスイッチされること
は、１ビットのデータでそれらのメモリ・セル３２をロ
ードすることにより、そしてアドレス線路３３を通して
それらの画素要素に接続されたアドレス電極にそのビッ
トにより示された電圧を供給することにより、制御され
る。次に、リセット線路３４を通してのリセット信号に
より、おのおのに供給された電圧に従って、画素要素３
１の状態がスイッチされる。換言すれば、４個の画素要
素３１のおのおのの組に対し、１データ値または０デー
タ値のいずれかがそれらのメモリ・セル３２に送られ、
そしてこれらのデータ値が「＋」電圧または「−」電圧
としてこれらの画素要素３１に供給される。リセット線
路３４の信号は、その組の中のどの画素要素３１が状態
を変えるかを決定する。 【００２３】スプリット・リセット・アドレス指定の１
つの特徴は、全ＳＬＭアレイの部分組のみが一度にロー
ドされることである。換言すれば、ビット面のデータの
全体を一度にロードする代わりに、そのビット面のデー
タのリセット群に対するローディングがフレーム時間間
隔内の異なる時刻に起こる。リセット信号は、１つのメ
モリ・セル３２に付随するどの画素要素３１がオンにな
るかまたはオフになるかを決定する。 【００２４】画素要素３１は、４個の画素要素３１の組
にグループ分けされ、そしてこれらの４個の画素要素３
１のおのおのは異なるリセット群に属する。これらの組
のおのおのは、メモリ・セル３２と通信を行う。水平ス
プリット・リセットの実施例では、異なるリセット群に
おのおのが属する第１の４個の線路のおのおのからの画
素要素３１は、同じメモリ・セル３２を共有する。次の
４個の線路のおのおのからの画素要素３１は、またメモ
リ・セル３２を共有する。１個のメモリ・セル３２に付
随する画素要素３１の総数は、そのメモリ・セル３２の
「ファン・アウト」と呼ばれる。このファン・アウト数
は、また別の数であることができる。ファン・アウト数
が大きいと、用いられるメモリ・セル３２の数が少なく
なり、そしておのおののリセット時間間隔内にロードさ
れるデータの量が少なくなるが、１フレーム当たりにさ
らに多くのリセットが必要になる。 【００２５】４個の画素要素３１のおのおのの組の中
で、４個のリセット線路３４は、画素要素３１がいつ状
態を変えるかという時刻を制御する。この組の中の画素
要素３１のおのおのは、異なるリセット線路３３に接続
される。このことにより、１つの組の中の画素要素３１
のおのおのは、その組の中の他の画素要素３１とは異な
る時刻に、その状態を変えることが可能である。このこ
とによりまた、そのリセット線路３４の共通信号によっ
て、リセット群の全体を制御することができる。 【００２６】１つの特定のリセット群の画素要素３１に
対するすべてのメモリ・セル３２がいったんロードされ
ると、リセット線路３４は、それらに付随するメモリ・
セル３２の中のデータに従ってこれらの画素要素３１の
状態を変更するために、リセット信号を供給する。換言
すれば、画素要素３１は、それらに供給されるデータが
変更される時、そしてリセット信号を受け取るまで、そ
れらの現行の状態を保持する。 【００２７】スプリット・リセットＳＬＭに対するＰＷ
Ｍアドレス指定手順が、種々の発見的規則に従って考案
されている。１つの規則は、２個以上のリセット群に対
するデータを同時にロードできないという規則である。
換言すれば、異なるリセット群のロードが衝突してはな
らないということである。その他の「オプション」の規
則は、米国特許シリアル番号第 号（代理人整理
番号第ＴＩ−１７３３３号）に開示されている。この特
許はテキサス・インスツルメンツ・インコーポレーテッ
ドに譲渡されており、そしてその内容は参考として本出
願の中に取り込まれている。 【００２８】非２値ＰＷＭ 本発明の１つの特徴は、ＳＬＭに対するＰＷＭが２値の
制約に従う必要のないことを認識することである。換言
すれば、１画素当たりｎビットの画素分解能を有する装
置に対し、ビットの加重が変動するビット面を表示する
ために割り当てられた時間スライスの総数は、従来のＰ
ＷＭ法の場合のように、２n-1 、２n-2、…、２n-n パ
ターンに従う必要はない。その代わり、ビット面に対す
る時間スライスの総数は、装置の他の要請により決定す
ることができる。また、１フレーム時間間隔当たりの時
間スライスの総数は、必ずしも２n −１である必要はな
い。 【００２９】画素分解能は、時間スライスの割り当てを
決定する際に考慮すべきいくつかの装置要請の１つに過
ぎない。考慮すべきその他の装置要請は、スプリット・
リセット・ファンウトである。この明細書で例を示す目
的で、１６個のリセット群のファンウトが仮定される。
したがって、前記で説明したように、それぞれのビット
面に対するデータは、１６個の異なる群にロードできる
ようにフォーマットされる。 【００３０】考慮すべき第３の装置要請は、１フレーム
当たりのロードの総数である。前記で参照された米国特
許第５，２７８，６５２号と、名称「スプリット・リセ
ット・アドレス指定を備えた空間光変調器のためのパル
ス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ ｆｏｒ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕ
ｌａｔｏｒ ｗｉｔｈ Ｓｐｌｉｔ Ｒｅｓｅｔ Ａｄ
ｄｒｅｓｓｉｎｇ）」の米国特許シリアル番号第
号（代理人整理番号第ＴＩ−１８３８４号）に開示さ
れている。この後者の特許はテキサス・インスツルメン
ツ・インコーポレーテッドに譲渡されており、そしてそ
の内容は参考として本出願の中に取り込まれている。こ
れら両方の特許は、上位桁ビットのビット面の表示時間
をセグメントに分割する方法を開示している。セグメン
トに分割するように選定されたビット面は、ＬＳＢビッ
ト以外のビット面のいずれか１つまたはいくつかである
ことができる。典型的には、これらのセグメントの時間
間隔は同じであるが、これは必要ではない。セグメント
に分割されたそれぞれのビット面に対し、そのセグメン
トの表示は、そのフレーム時間間隔の全体にわたって分
布している。ＳＬＭがスプリット・リセット・アドレス
指定を有する時、典型的には、リセット群のおのおのは
同じ方式でセグメントに分割され、そしてそのセグメン
トは、他のリセット群と同じ基本的パターンで表示され
る。 【００３１】１フレーム当たりのロードの総数は、セグ
メントの総数とセグメントに分割されていないビット面
の総数とを加算したものに、リセット群の総数を乗算し
たものである。例えば、８ビット画素データの４個の上
位桁ビットが、それぞれ、８、４、２、および１のセグ
メントに分割されるならば、１フレーム当たりのロード
の総数は、（８＋４＋２＋１＋１＋１＋１＋１）＊１６
＝３０４である。 【００３２】１フレーム当たりのロードの総数は、１フ
レーム当たりの時間スライスの総数を越えることはでき
ない。また、最高のビット加重で半分の強度を表すこと
が可能であるために、ロードの総数が画素の分解能で符
号化可能でなければならない。したがって、８ビット画
素データに対し、もし１フレーム当たりに従来の２n−
１個の時間スライスが用いられるならば、前記のセグメ
ントに分割する方式を達成することができない。それ
は、３０４は２8 −１＝２５５よりも大きいからであ
る。 【００３３】けれども、もし画素分解能が９ビットにま
で増加されるならば、このセグメントに分割する方式を
達成することができる。１フレーム当たりのロードの総
数はリセット群当たり１ロードだけ増加するけれども、
すなわち、（８＋４＋２＋１＋１＋１＋１＋１＋１）＊
１６＝３２０であるけれども、このロードの数は９ビッ
トで符号化可能である。下記で説明されるように、１フ
レーム当たりの時間スライスの総数は、２n −１の制約
よりもむしろ、このロード数から得られる。 【００３４】本明細書の従来の技術およびその問題点の
ところで説明したように、ＳＬＭに関するＰＷＭの特性
は、１フレーム時間間隔当たりの「時間スライス」を用
いて表示時間が割り当てられることである。１個の時間
スライスの期間中に、ＬＳＢを表すビット面がロードさ
れそして表示されるから、１つの時間スライスは「ＬＳ
Ｂ時間間隔」と呼ばれることが多い。１つの時間スライ
スの持続時間は、時間の単位であり、フレーム時間間隔
を時間スライスの総数で除算することにより決定され
る。ここで「表示長」という用語は、ビット面の１つの
特定のセグメントに割り当てられた時間スライスの総
数、またはセグメントに分割されていないビット面に割
り当てられた時間スライスの総数のことであり、そして
「表示時間」は、時間スライスの数とＬＳＢ時間間隔と
の積である。 【００３５】１フレーム当たりの時間スライスの総数を
決定するために、そしてＬＳＢ時間間隔の持続時間を決
定するために、それぞれのセグメントの最小表示長が決
定される。この最小表示長は、１フレーム当たりのロー
ドの総数を、上位桁のビットのセグメントの総数で除算
することにより、下記のようにして決定することができ
る。 【００３６】 【数１】 セグメントの最小表示長＝３２０／（８＋４＋２＋１） ＝２１．３３ 【００３７】この結果を切り詰めると２１となるが、こ
の２１はそれぞれのセグメントに割り当てられた「ＬＳ
Ｂ時間間隔」の最小数である。セグメント長は、ロード
の総数をセグメントの総数で除算されたものよりも長い
ことができるが、しかしここでは例を示す目的のため
に、２１個のＬＳＢ時間間隔のセグメント表示長が仮定
される。 【００３８】５個の下位桁ビットの表示長を、セグメン
ト表示長より小さな５レベルの強度を表す任意の方式で
割り当てることができる。最適の光効率に対し、これら
の下位桁ビットの５個の表示長の合計は、セグメント長
から１個のＬＳＢ時間間隔を減算したものに等しくなけ
ればならない。この説明の例では、５個の下位桁ビット
は、０と２０の間で加重される。１つのこのような加重
は、８、５、４、２、および１であり、これらはそれぞ
れ、ビット４〜ビット１に対するＬＳＢ時間間隔を表
す。 【００３９】１フレーム当たりのＬＳＢ時間間隔の最小
数は、すべてのセグメント長とセグメントに分割されて
いないビット面長の合計から決定することができる。こ
こでの例では、下記の通りである。 【００４０】 【数２】Ｎ＝（８＊２１）＋（４＊２１）＋（２＊２
１）＋２１＋８＋５＋４＋２＋１ ＝３３５ ＬＳＢ時間間隔 【００４１】フレーム時間間隔は、時間スライスに分割
することができる。典型的には、最適の光効率に対し、
時間スライスの総数は、全表示長、すなわち、Ｎ個のＬ
ＳＢ時間間隔と同じである。したがって、ここでの例で
は、フレーム時間間隔Ｔに対し、それぞれの時間スライ
スはＴ／３３５である。けれども、米国特許第５，２７
８，６５２号に開示されている「オフＬＳＢ時間間隔」
のような１フレーム当たり余分の時間スライスを、種々
の目的のために、付加することが可能である。ともかく
も、全表示長、ここでは３３５、は１フレーム当たりの
時間スライスの最小数である。 【００４２】図４および図５は、スプリット・リセット
ＳＬＭに関するＰＷＭのためのデータを表示する方法の
２つの例を示した図である。この方法は、本発明に従
い、フレーム時間間隔を時間スライスに分割する段階を
有する。前記で説明したように、ＬＳＢ時間間隔の総数
は、本質的には、１フレーム当たりのロードの総数によ
り決定される。これらの例では、時間スライスの総数は
ＬＳＢ時間間隔の総数に等しい。 【００４３】図４において、上位桁ビット（ビット５〜
ビット７）に対する表示長がセグメントに分割され、そ
してこれらのセグメントはフレーム時間間隔の全体にわ
たって分布される。下位桁ビット（ビット０〜ビット
４）の表示長はセグメントに分割されなく、そしてフレ
ーム時間間隔の中央の期間中にロードされおよび表示さ
れる。リセット群のおのおのは、典型的には、この同じ
順序で表示される。ここで衝突を避けるために、それぞ
れのリセット群のロードは１個の時間スライスだけずら
される。例外は、セグメントに分割されていない表示長
（ビット０〜ビット４）である。これらのローディング
順序は、衝突を避けるために、リセット群の中で変える
ことができる。けれども、これは本発明の要請ではな
く、そしてローディング順序はリセット群毎に変えるこ
とができる。 【００４４】図５は、本発明によるスプリット・リセッ
トＰＷＭアドレス指定の方法の第２の例を示す。図４の
場合のように、それぞれのリセット群に対し、セグメン
トに分割されているおよびセグメントに分割されていな
い表示長が、予め定められた数の時間スライスに対して
表示される。けれども、下位桁ビットに対するデータの
表示は、フレームの中央に集中する代わりに、フレーム
時間間隔の全体にわたって行われる。 【００４５】本発明が特定の実施例を参照しながら説明
されたが、この説明は、本発明がこれらの実施例に限定
されることを意味するものではない。説明された実施例
を種々に変更した実施例、およびまた別の実施例が可能
であることは、当業者にはすぐに分かるであろう。した
がって、このような変更実施例はすべて、本発明の範囲
内に包含されるものと理解しなければならない。 【００４６】以上の説明に関し更に以下の項を開示す
る。 （１）パルス幅変調表示装置に対する、個別に呼び出し
可能な画素要素を有する空間光変調器（ＳＬＭ）の上に
画素データのフレームを表示する方法であって、前記画
素データのビット加重に従って割り当てられた部分をフ
レーム毎に基づいて前記ＳＬＭに送る段階であって、一
定数の最小桁ビット（ＬＳＢ）時間間隔である表示長を
前記データの部分のおのおのが有し、かつＬＳＢ時間間
隔のおのおのが表示されるべき強度の最小値に対する表
示時間である、前記送る段階と、前記フレームのおのお
のに対し画素データの前記部分を表示する段階であっ
て、表示時間に対しおのおのが下記のように計算され
る、すなわち、前記部分の表示長の合計としてフレーム
表示長を計算する段階と、フレーム時間間隔を多数個の
等しい時間スライスに分割する段階と、ここで時間スラ
イスの持続時間は前記フレーム時間間隔を少なくとも前
記フレーム表示長で除算されたものであり、前記部分の
表示長と前記時間スライスとの積としてそれぞれの部分
の表示時間を計算する段階とにより計算される、前記表
示段階と、を有する、前記方法。 （２）第１項記載の方法において、前記時間スライスの
持続時間が、時間スライスの総数がＬＳＢ時間間隔の総
数に同じであるように、前記フレーム時間間隔を前記フ
レーム表示長で除算されたものである、前記方法。 （３）第１項記載の方法において、前記時間スライスの
持続時間が、前記フレーム時間間隔を前記フレーム表示
長で除算されたものと、多数個の付加的「オフ」ＬＳＢ
時間間隔と、を加算したものである、前記方法。 （４）第１項記載の方法において、前記部分のおのおの
がビット面を表し、かつ前記ビット面のおのおのが前記
画素要素のおのおのに対し１ビットのデータを有し、か
つ前記ビット面のおのおのが前記画素データのビット加
重を表す、前記方法。 【００４７】（５）第１項記載の方法において、前記部
分が前記画素要素の群を用いてさらに割り当てられ、こ
こで前記画素要素のデータが他の画素要素から異なる時
刻に前記ＳＬＭに送られるべきであるが、しかし事実上
同じフレーム時間間隔の期間中に表示されるべきであ
る、前記方法。 （６）第１項記載の方法において、上位桁ビット加重の
おのおのが２個以上の前記部分をおのおのが有するよう
にセグメントに分割される、前記方法。 （７）第１項記載の方法において、前記部分の少なくと
もいくつかの最小表示長が、１つのフレーム時間間隔の
期間中に前記ＳＬＭに送られるこれらの部分の回数を、
これらの部分の総数で除算したものにより決定される、
前記方法。 （８）第１項記載の方法において、前記画素データの下
位桁ビットを表す前記部分が前記フレーム時間間隔の中
央の期間中に表示される、前記方法。 （９）第１項記載の方法において、時間スライスの持続
時間が、前記フレーム時間間隔を前記フレーム表示長で
除算したものと、付加的時間スライスの予め定められた
数と、を加算したものである、、前記方法。 【００４８】（１０）パルス幅変調された表示のため
に、個別に呼び出し可能な画素要素を有する空間光変調
器（ＳＬＭ）に画素データのフレームを表示する方法で
あって、前記画素要素のおのおのに対しおのおのが１ビ
ットのデータを有するビット面に画素データの前記フレ
ームのおのおののフォーマットを定める段階であって、
それぞれのビット面が前記画素データのビット加重を表
し、かつ一定数の最小桁のビット（ＬＳＤ）の時間間隔
である表示長をそれぞれのビット面が有し、かつそれぞ
れのＬＳＤの時間間隔が表示されるべき強度の最小値に
対する表示時間である、前記フォーマットを定める段階
と、前記ビット面をリセット群にサブフォーマットを定
める段階であって、他の画素要素から異なる時刻に前記
ＳＬＭに送られるべきであるが、しかし事実上同じフレ
ーム時間間隔の期間中に表示されるべきである、一群の
画素要素に対するデータをリセット群のおのおのが有す
る、前記サブフォーマットを定める段階と、１個または
複数個の前記上位桁ビット加重の表示長のセグメントを
ロードする段階であって、異なるビット面のセグメント
の表示長が非２値パターンで変動する、前記ロード段階
と、セグメントに分割されていない前記ビット面をロー
ドする段階と、前記フレームのおのおのに対しおよび前
記リセット群のおのおのに対し、一連の前記セグメント
およびセグメントに分割されていない前記ビット面を表
示する段階であって、表示時間に対しおのおのが下記の
ように計算される、すなわち、前記セグメントおよびセ
グメントに分割されていないビット面の時間スライスの
合計としてフレーム表示長を計算する段階と、フレーム
時間間隔を多数個の等しい時間スライスに分割する段階
と、ここで時間スライスの持続時間は前記フレーム時間
間隔を前記フレーム表示長で除算されたものであり、前
記セグメントまたはセグメントに分割されていないビッ
ト面の表示長と前記時間スライスとの積としてそれぞれ
の部分の表示時間を計算する段階とにより計算される、
前記表示段階と、を有する、前記方法。 （１１）第１０項記載の方法において、時間スライスの
前記持続時間が、時間スライスの総数がＬＳＢ時間間隔
の総数と同じであるように、前記フレーム時間間隔を前
記フレーム表示長で除算したものである、前記方法。 （１２）第１０項記載の方法において、前記時間スライ
スの前記持続時間が、前記フレーム時間間隔を前記フレ
−ム表示長で除算したものと、予め定められた数の付加
的「オフ」ＬＳＢ時間間隔と、を加算したものである、
前記方法。 （１３）第１０項記載の方法において、前記セグメント
の前記表示長が下記のようにして決定される、すなわ
ち、セグメントまたはセグメントに分割されていないビ
ット面が前記ＳＬＭに送られる１フレーム当たりの回数
として１フレーム当たりのロードの総数が決定される段
階と、ロードの少なくとも前記数を前記セグメントの総
数で除算したものである表示長を前記セグメントのおの
おのに対して決定する段階とにより決定される、前記方
法。 （１４）第１０項記載の方法において、前記セグメント
が等しい表示長を有する、前記方法。 （１５）第１０項記載の方法において、前記セグメント
に分割されていないビット面が前記セグメントの１つの
表示長よりも小さい全表示長を有する、前記方法。 （１６）第１０項記載の方法において、前記セグメント
に分割されていないビット面が前記フレーム時間間隔の
全体にわたって表示される、前記方法。 （１７）第１０項記載の方法において、前記セグメント
に分割されていないビット面が前記フレーム時間間隔の
中央部の期間中に表示される、前記方法。 【００４９】（１８）スプリット・リセット・アドレス
指定のために構成された空間光変調器（ＳＬＭ）１５を
用いて、パルス幅変調画像表示装置１０、２０を実施す
る方法が得られる。従来のＰＷＭ法におけるように、フ
レーム時間間隔が多数個の時間スライスに分割される。
けれども、時間スライスの総数と画素データの中での時
間スライスの割り当ては、２値パターンによるよりはむ
しろ、画素データがＳＬＭ１５に送られる回数により決
定される。
【図面の簡単な説明】
【図１】本発明に従いスプリット・リセットＰＷＭデー
タ・ローディング法で呼び出されるＳＬＭをおのおのが
有する画像表示装置のブロック回路図。 【図２】入力信号が既にディジタル信号を表している、
図１と同様な装置のブロック回路図。 【図３】スプリット・リセット・アドレス指定のために
構成された図１および図２に示すＳＬＭを示す図。 【図４】本発明に従い画素データを表示する１つの実施
例を示す図。 【図５】本発明に従い画素データを表示するまた別の実
施例を示す図。 【符号の説明】 １５ 空間光変調器（ＳＬＭ）
タ・ローディング法で呼び出されるＳＬＭをおのおのが
有する画像表示装置のブロック回路図。 【図２】入力信号が既にディジタル信号を表している、
図１と同様な装置のブロック回路図。 【図３】スプリット・リセット・アドレス指定のために
構成された図１および図２に示すＳＬＭを示す図。 【図４】本発明に従い画素データを表示する１つの実施
例を示す図。 【図５】本発明に従い画素データを表示するまた別の実
施例を示す図。 【符号の説明】 １５ 空間光変調器（ＳＬＭ）
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/74
G02B 26/00
G02B 27/00
G09G 3/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 パルス幅変調表示装置に対し、個別にア
ドレスで呼び出し可能な画素要素を有する空間光変調器
（ＳＬＭ）に画素データのフレームを表示する方法であ
って、 前記画素データのビット加重に従って割り当てられた前
記画素データの部分をフレーム毎に前記ＳＬＭに送る段
階であって、一定数の最下位ビット（ＬＳＢ）時間間隔
である表示長を前記画素データの部分のおのおのが有
し、前記表示長各々は非２進パターンで変化し且つＬＳ
Ｂ時間間隔のおのおのは表示されるべき強度の最小値に
対する表示時間である、前記送る段階と、 前記フレーム各々に対し画素データの前記部分を表示す
る段階であって、表示時間に関して各部分は以下のよう
に計算される、すなわち、前記部分の表示長の合計とし
てフレーム表示長を計算し、フレーム時間間隔を多数個
の等しい時間スライスに分割して、ここで１つの時間ス
ライスの持続時間は前記フレーム時間間隔を少なくとも
前記フレーム表示長で除算された時間であり、各部分の
表示時間は該部分の表示長と前記時間スライスとの積と
して計算する、前記表示する段階と、 を有する、前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25438894A | 1994-06-02 | 1994-06-02 | |
| US254388 | 1994-06-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851587A JPH0851587A (ja) | 1996-02-20 |
| JP3457423B2 true JP3457423B2 (ja) | 2003-10-20 |
Family
ID=22964112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13691595A Expired - Fee Related JP3457423B2 (ja) | 1994-06-02 | 1995-06-02 | スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0686954B1 (ja) |
| JP (1) | JP3457423B2 (ja) |
| KR (1) | KR100413310B1 (ja) |
| CN (1) | CN1110773C (ja) |
| CA (1) | CA2150148A1 (ja) |
| DE (1) | DE69514150T2 (ja) |
| TW (1) | TW274608B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69524502T2 (de) * | 1994-07-25 | 2002-06-06 | Texas Instruments Inc | Verfahren zum Reduzieren zeitlicher Artefakte in digitalen Videosystemen |
| US6008785A (en) * | 1996-11-28 | 1999-12-28 | Texas Instruments Incorporated | Generating load/reset sequences for spatial light modulator |
| US6061049A (en) * | 1997-08-29 | 2000-05-09 | Texas Instruments Incorporated | Non-binary pulse-width modulation for improved brightness |
| US6310591B1 (en) | 1998-08-18 | 2001-10-30 | Texas Instruments Incorporated | Spatial-temporal multiplexing for high bit-depth resolution displays |
| US20100207959A1 (en) * | 2009-02-13 | 2010-08-19 | Apple Inc. | Lcd temporal and spatial dithering |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4956619A (en) | 1988-02-19 | 1990-09-11 | Texas Instruments Incorporated | Spatial light modulator |
| KR100198173B1 (ko) * | 1989-02-27 | 1999-06-15 | 윌리엄 비. 켐플러 | 디지탈화 비디오 시스템을 위한 장치 및 방법 |
| US5079544A (en) | 1989-02-27 | 1992-01-07 | Texas Instruments Incorporated | Standard independent digitized video system |
| AU8906891A (en) * | 1990-11-16 | 1992-06-11 | Rank Brimar Limited | Deformable mirror device driving circuit and method |
| CA2063744C (en) * | 1991-04-01 | 2002-10-08 | Paul M. Urbanus | Digital micromirror device architecture and timing for use in a pulse-width modulated display system |
| ATE261168T1 (de) * | 1992-10-15 | 2004-03-15 | Texas Instruments Inc | Anzeigevorrichtung |
-
1995
- 1995-05-25 CA CA002150148A patent/CA2150148A1/en not_active Abandoned
- 1995-05-30 CN CN95105640A patent/CN1110773C/zh not_active Expired - Fee Related
- 1995-06-01 KR KR1019950014479A patent/KR100413310B1/ko not_active IP Right Cessation
- 1995-06-02 EP EP95108530A patent/EP0686954B1/en not_active Expired - Lifetime
- 1995-06-02 JP JP13691595A patent/JP3457423B2/ja not_active Expired - Fee Related
- 1995-06-02 DE DE69514150T patent/DE69514150T2/de not_active Expired - Lifetime
- 1995-07-24 TW TW084107620A patent/TW274608B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0686954B1 (en) | 1999-12-29 |
| CN1110773C (zh) | 2003-06-04 |
| KR960001853A (ko) | 1996-01-26 |
| KR100413310B1 (ko) | 2004-04-29 |
| DE69514150T2 (de) | 2000-08-10 |
| EP0686954A1 (en) | 1995-12-13 |
| TW274608B (ja) | 1996-04-21 |
| JPH0851587A (ja) | 1996-02-20 |
| CA2150148A1 (en) | 1995-12-03 |
| CN1117625A (zh) | 1996-02-28 |
| DE69514150D1 (de) | 2000-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4215287B2 (ja) | 映像表示システムおよびそのアドレッシング方法 | |
| US5497172A (en) | Pulse width modulation for spatial light modulator with split reset addressing | |
| US5657036A (en) | Color display system with spatial light modulator(s) having color-to color variations for split reset | |
| US7483043B2 (en) | Spatial-temporal multiplexing | |
| EP0845771B1 (en) | Load/reset control method for spatial light modulators | |
| US5969710A (en) | Bit-splitting for pulse width modulated spatial light modulator | |
| US6310591B1 (en) | Spatial-temporal multiplexing for high bit-depth resolution displays | |
| US6774916B2 (en) | Contour mitigation using parallel blue noise dithering system | |
| CA2063744C (en) | Digital micromirror device architecture and timing for use in a pulse-width modulated display system | |
| KR100346877B1 (ko) | 디지탈비디오시스템에서순간아티팩트를감소시키는방법및시스템 | |
| US20030142274A1 (en) | Dmd-based image display systems | |
| US6226054B1 (en) | Global light boost for pulse width modulation display systems | |
| US6057816A (en) | Display device driving circuitry and method | |
| US7161608B2 (en) | Digital system and method for displaying images using shifted bit-weights for neutral density filtering applications | |
| CN1119808A (zh) | 增加可视显示器视在动态范围的技术 | |
| KR100955013B1 (ko) | 요구보다 적은 비디오 레벨을 디스플레이하는 동시에 디더링 노이즈가 개선된 플라즈마 디스플레이 패널(ｐｄｐ) | |
| JP3457423B2 (ja) | スプリット・リセット・アドレス指定を用いた空間光変調器に対する非２値パルス幅変調法 | |
| EP0685830A1 (en) | Improvements in or relating to spatial light modulators | |
| JPH09149350A (ja) | 濃度フィルタを有する空間光変調ディスプレイ | |
| JP2002051355A (ja) | デジタル映像信号伝送装置および映像表示装置 | |
| JPH04256998A (ja) | 高速カラー表示システムおよびその使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |