DE69412972T2

DE69412972T2 - Einzelbildspeicher für räumlichen Lichtmodulator

Info

Publication number: DE69412972T2
Application number: DE69412972T
Authority: DE
Inventors: Donald B Doherty; Paul M Urbanus
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1993-11-30
Filing date: 1994-11-28
Publication date: 1999-04-15
Anticipated expiration: 2014-11-29
Also published as: EP0655724A1; KR950015141A; JP3455311B2; JPH0851586A; DE69412972D1; US6300963B1; EP0655724B1

Description

Technisches Gebiet der Erfindung

Diese Erfindung bezieht sich auf Bildanzeigesysteme und insbesondere auf ein Verfahren der Verwendung eines Speichers zum Speichern von Daten, die in einem Anzeigesystem verwendet werden, das einen Prozessor zum Verarbeiten von Pixeldaten sowie einen räumlichen Lichtmodulator zum Erzeugen eines Bildes enthält.

Hintergrund der Erfindung

Echtzeit-Anzeigesysteme auf der Grundlage von räumlichen Lichtmodulatoren (SLM) werden immer häufiger als Alternative zu Anzeigesystemen mit Katodenstrahlröhren (CRT) eingesetzt. SLM-Systeme verfügen über eine hochauflösende Anzeige, ohne die Größe und Leistungsaufnahme eines CRT-Systems aufzuweisen.
Digitale Mikrospiegelvorrichtungen bilden einen Typ eines SLM, die in Projektionsanzeigeanwendungen verwendet werden können. Eine DMD besitzt eine Matrix aus mikromechanischen Pixelelementen, wovon jedes einen Spiegel und eine Speicherzelle hat. Jedes Pixelelement ist einzeln durch elektronische Daten adressierbar. Abhängig vom Zustand seines Adressierungsignals wird jedes Spiegelelement schräg gestellt, so daß es entweder das Licht auf die Bildebene reflektiert oder nicht. Andere SLM arbeiten nach den gleichen Prinzipien, mit Pixelelementen, die gleichzeitig mit anderen Pixelelementen Licht aussenden oder reflektieren, so daß durch Adressieren der Pixelelemente, anstatt diese abzutasten, ein Vollbild erzeugt wird.
Zur Verarbeitung der Daten in SLM-basierten Systemen arbeitet der Prozessor, wie es bei anderen digitalen Bildverarbeitungs systemen der Fall ist, auf der Grundlage von Pixeldaten. Verschachtelte Daten (Teilbilddaten) werden pixelweise, zeilenweise und teilbildweise organisiert. Zur Generierung von Vollbildern aus Teilbildern werden Abtast-Konvertierungstechniken angewandt. Nicht verschachtelte Daten sind bereits als Vollbilder organisiert. Teilaufgaben der Verarbeitung wie etwa die Konvertierung und Skalierung im Farbraum sowie die Abtast- Konvertierung werden mit den Pixeldaten durchgeführt.
In einem SLM-basierten System muß der SLM jedoch die Daten in "Bitebenen" empfangen. Mit anderen Worten, die Pixeldaten müssen in Bitniveau-Daten neu formatiert werden, so daß jedes Pixelelement für eine Zeitdauer, die dem Datenwert des Pixels entspricht, "aus" oder "ein" sein kann. Verschiedene Modulationsschemata bestimmen, wie lange jedes Pixel ein oder aus ist, und ermöglichen das Anzeigen von Graustufen- und Farbbildern. Eine Bitebene stellt alle Bits aller Pixel mit derselben binären Wertigkeit dar. Für Pixel mit einer n-Bit-Auflösung existieren n Bitebenen pro Anzeigevollbild.
SLM-basierte Systeme verwenden einen "Anzeigespeicher", um den SLM mit Bitebenen zu versorgen. Aktuelle Anzeigespeicher sind "Doppelpufferspeicher", so daß sie Daten für ein momentanes Vollbild speichern können, während Daten für ein nächstes Vollbild eingeschrieben werden. Somit kann jedes Datenvollbild während seiner eigenen Bildperiode aus dem Speicher ausgelesen und auf dem SLM angezeigt werden. Viele Anzeigespeicher, die in diesem Doppelpuffermodus arbeiten, erfordern eine Kapazität von zwei Vollbildern. Eine Variante der Doppelpufferspeicherung ist das dynamische Zuweisen von Speicherplatz, um die erforderliche Kapazität zu reduzieren. Das Patent EP-A-0 530 760 mit dem Titel "Dynamic Memory Allocation for Frame Buffer for Spatial Light Modulator", das auf Texas Instruments Incorporated lautet, behandelt diese Verfahren der Verwendung eines Anzeigespeichers.

Zusammenfassung der Erfindung

Ein erster Aspekt der Erfindung ist ein Verfahren der Verwendung eines Anzeigespeichers, der in einem digitalen Anzeigesystem mit einem Prozessor zur Durchführung der Bildverarbeitung sowie einem räumlichen Lichtmodulator (SLM) mit bitadressierbaren Pixelelementen zum Erzeugen eines Bildes verwendet wird. Ein erstes Vollbild mit Pixeldaten-Abtastwerten wird während einer ersten Bildperiode in den Speicher geschrieben. Dieses erste Vollbild wird in dem Speicher gespeichert, so daß es in Bitebenen, die ein Bit pro Abtastwert enthalten, ausgelesen werden kann. Ein zweites Vollbild mit Pixeldaten-Abtastwerten wird während einer zweiten Bildperiode in den Speicher geschrieben, so daß jeder Abtastwert des zweiten Bildes über den entsprechenden Abtastwert des ersten Bildes geschrieben wird. Dieses zweite Vollbild wird ebenfalls in dem Speicher gespeichert, so daß es in Bitebenen, die ein Bit pro Abtastwert enthalten, ausgelesen werden kann. Entweder während der ersten Bildperiode oder während der zweiten Bildperiode wird eine Bitebene von Daten aus dem Speicher gelesen, wobei dieser Leseschritt mit Daten aus dem ersten Vollbild und mit Daten aus dem zweiten Vollbild ausgeführt wird. Der Leseschritt wird wiederholt, so daß während einer Anzeigeperiode Bitebenen in einer Anzahl ausgelesen werden, die wenigstens gleich der Anzahl der jedes Pixel repräsentierenden Bits ist. Jede der Bitebenen wird zur Anzeige an den räumlichen Lichtmodulator geliefert.
Ein technischer Vorteil der Erfindung besteht darin, daß eine geringere Speicherkapazität als für Doppelpufferspeicher erforderlich ist. Dies reduziert die Kosten des Systems.

Kurzbeschreibung der Zeichnung

Die Fig. 1 und 2 sind Blockschaltpläne eines SLM-basierten Anzeigesystems mit einem erfindungsgemäßen Anzeigespeicher.
Fig. 3 veranschaulicht ein Verfahren der Verwendung eines Anzeigespeichers gemäß der Erfindung.
Fig. 4 veranschaulicht, wie Bilder aus Daten von verschiedenen Datenvollbildern angezeigt werden.
Fig. 5 veranschaulicht einen Anzeigespeicher.
Fig. 6 veranschaulicht den Formatierer aus Fig. 5.
Fig. 7 veranschaulicht die Speichermatrix aus Fig. 5.
Fig. 8 veranschaulicht den Bit-Selektor aus Fig. 5.

Genaue Beschreibung der Erfindung

Eine umfassende Beschreibung eines DMD-basierten digitalen Fernsehsystems ist im US-Patent Nr. 5.079.544 mit dem Titel "Standard Independent Digitized Video System" und im US-Patent Nr. 5.526.051 mit dem Titel "Digital Television System", die beide auf Texas Instruments Incorporated lauten, dargelegt.
Das US-Patent Nr. 5.278.652 mit dem Titel "DMD Architecture and Timing for Use in a Pulse-Width Modulated Display System" beschreibt ein Verfahren zur Formatierung von Videodaten, das im Zusammenhang mit einem DMD-basierten Anzeigesystem angewandt wird, sowie ein Verfahren zur Modulation von Bitebenen, das eine veränderbare Pixelhelligkeit ermöglicht. Die allgemeine Verwendung eines DMD-basierten Anzeigesystems mit einem Farbkreis, das sequentielle Farbbilder ermöglicht, ist im US- Patent Nr. 5.233.385 mit dem Titel "White Light Enhanced Color Field Sequential Projection" beschrieben. Diese Patente lauten auf Texas Instruments Incorporated.
Fig. 1 ist ein Blockschaltbild eines SLM-basierten Projektionsanzeigesystems 10, das Farbbilder aus Pixeldaten-Abtastwerten eines Videosignals liefert. Auch wenn sich die folgende Beschreibung auf einen Empfänger für Fernsehfunksignale bezieht, könnte dieser Empfänger 10 ein beliebiger Gerätetyp sein, der ein analog zusammengesetztes Videosignal empfängt und die Bilder, die durch das Signal repräsentiert werden, anzeigt. Fig. 2 ist ein Blockschaltbild eines ähnlichen Systems 20, bei dem das Bilddateneingangssignal binäre Daten repräsentiert. In beiden Fig. 1 und 2 sind nur jene für die Pixelverarbeitung und die Bitebenenkonvertierung wichtigen Komponenten gezeigt. Andere Komponenten wie jene, die für die Verarbeitung der Synchronisations- und Audiosignale verwendet werden, sind nicht gezeigt.
Die Erfindung, die verschiedene Aspekte des Speichers 15 beinhaltet, ist entweder mit System 10 oder mit System 20 einsetzbar. Beispielshalber bezieht sich die Erfindung auf System 10.
Es wird ein Bild mit 640 Pixel pro Zeile, 480 Zeilen pro Vollbild und 24 Bits pro Pixel angenommen. Nach der Durchführung eines Entschachtelungsprozesses durch den Prozessor 14 ist dieses aus verschachtelten Teilbildern mit 240 ungeradzahligen oder geradzahligen Zeilen in Vollbilder mit 480 Zeilen zu konvertieren. Jeweils 8 Bits der Pixeldaten sind den drei Farben zugeordnet. Somit gibt es 24 Bitebenen. Die erste Auswirkung verschiedener Vollbild- und Pixelgrößen würde zu verschiedenen, hier beschriebenen Speichergrößen führen.
Im Überblick über das System 10 empfängt die Signalschnittstelleneinheit 11 ein analoges Fernsehsignal und trennt Video-, Synchronisations- und Audiosignale. Sie liefert das Videosignal an den A/D-Umsetzer 12a und den Y/C-Separator 12b, der das Signal in Pixeldaten-Abtastwerte konvertiert und die Luminanz/Chrominanz-Separation durchführt. Diese A/D-Umsetzung und Y/C-Separation kann in beliebiger Reihenfolge geschehen.
Ein Teilbildpuffer 13 ist zwischen den Y/C-Separator 12b und den Prozessor 14 geschaltet. Dieser Teilbildpuffer 13 wird für das Teilbildspreizen eingesetzt. Da das SLM-basierte System 10 keine Zeit für die vertikale Austastung benötigt, kann die zusätzliche Zeit zwischen Teilbildern genutzt werden, um die verfügbare Zeit für das Verarbeiten der Daten und das Laden der Bitebenen auf den SLM 16 zu erhöhen. Der Teilbildpuffer 13 kann weitere Funktionen hinsichtlich der Synchronisation und Skalierung des Farbkreises besitzen.
Das Prozessorsystem 14 bereitet die Daten zur Anzeige vor, indem er verschiedene Verarbeitungsteilaufgaben durchführt. Das Prozessorsystem 14 umfaßt einen Verarbeitungsspeicher, um Pixeldaten während der Verarbeitung zu speichern.
Der Anzeigespeicher 15 empfängt von dem Verarbeitungssystem 14 verarbeitete Pixeldaten. Wie weiter unten im Zusammenhang mit den Fig. 3 bis 8 erläutert ist, formatiert der Anzeigespeicher 15 die Eingangsdaten in Bitebenen, die er einzeln an den SLM 16 liefert. Der Speicher 15 muß nur eine Kapazität von einem Datenvollbild besitzen.
Der SLM 16 kann ein beliebiger Typ eines SLM sein. Auch wenn diese Beschreibung sich auf ein SLM des Typs DMD bezieht, können statt seiner andere SLM-Typen in das System 10 eingesetzt und für das hier beschriebene Verfahren verwendet werden. Der SLM 16 könnte z. B. ein SLM des LCD-Typs sein. Genaueres über eine geeignete DMD findet sich im US-Patent Nr. 4.956.619 mit dem Titel "Spatial Light Modulator".
Die Anzeigeeinheit 17 stellt im wesentlichen die optischen Komponenten zum Empfang des Bildes von der DMD 16 und zum Beleuchten der Bildebene wie etwa eines Bildschirms dar. Für Farbanzeigen könnten die Bitebenen für jede Farbe sequentiell geordnet und auf einen Farbkreis, der ein Teil der Anzeigeeinheit 17 ist, synchronisiert werden. Auch könnten die Daten für verschiedene Farben auf drei SLM gleichzeitig angezeigt und durch die Anzeigeeinheit 17 kombiniert werden. Die Hauptsynchronisationseinheit 18 erfüllt verschiedene Steuerfunktionen.
Die Fig. 3 und 4 stellen ein Verfahren des Beschreibens und Auslesens des Anzeigespeichers 15 gemäß der Erfindung dar. Die Fig. 3 und 4 sind funktionale Darstellungen; ein Beispiel einer strukturellen Ausführung des Speichers 15 wird im Zusammenhang mit den Fig. 5 bis 8 beschrieben.
Genauer stellt Fig. 3 die räumliche Beziehung zwischen dem Schreiben von Pixeldaten-Abtastwerten in den Speicher 15 und dem Auslesen von Bitebene-Daten aus dem Speicher 15 dar. Wie weiter unten erläutert wird, werden die Daten in Bitniveau- Abschnitten im Speicher 15 gespeichert, wobei jeder Abschnitt nur Daten für eine Bitebene speichert. Der in Fig. 3 dargestellte Abschnitt speichert Daten für Bit 0. Zur Speicherung der Daten eines Vollbildes besitzt der Speicher 15 die gleiche Anzahl von Abschnitten, wie es Bitebenen gibt.
In dem Beispiel aus Fig. 3 werden die 480 Zeilen der Bit-0- Daten in nebeneinanderliegenden Speicherzeilen R&sub1; bis R&sub4;&sub8;&sub0; gespeichert. Die Speicherzeilen müssen jedoch nicht nebeneinanderliegen, solange irgendeine Art Direktzugriff möglich ist.
Auch ist in dem Beispiel dieser Beschreibung die Anzahl der auf dem SLM 16 angezeigten Pixel gleich der Anzahl der Abtastwerte in einem Datenvollbild. In anderen Systemen kann jedes im Speicher 15 gespeicherte Datenvollbild zusätzliche Abtastwerte pro Zeile von Pixelelementen auf dem SLM 16 oder Abtastwerte für zusätzliche Zeilen oder beides haben. In beiden Fällen bleibt die Erfindung darin gleich, daß die Kapazität des Speichers 15 nicht größer als die Anzahl der Abtastwerte pro Vollbild sein muß.
Die Datenabtastwerte werden in der zeitlichen Reihenfolge, in der sie ankommen, in den Speicher 15 geladen. Wird der Abtastwert für das Pixel 1, Zeile 1, Vollbild N als Ausgangspunkt genommen, wird dieser Abtastwert zuerst geladen. Jedes Bit von Pixel 1 wird in einen verschiedenen Speicherabschnitt geladen, so daß auf Bitniveau auf die Daten zugegriffen werden kann. Dann werden die Daten für das Pixel 2, Zeile 1, Vollbild N eingeschrieben, gefolgt von den Daten für das Pixel 3, Zeile 1 usw. bis alle Daten der Zeile 1, Vollbild N geladen sind. Dieser Prozeß wird für Zeile 2, Zeile 3 usw. wiederholt, bis alle Datenabtastwerte des Vollbildes N geladen sind.
Nachdem Zeile 480 des Vollbildes N eingeschrieben ist, beginnt der Schreibprozeß wieder mit Pixel 1, Zeile 1, Vollbild N + 1. Sobald jedes neue Bit der Daten für Vollbild N + 1 eingeschrieben wird, überschreibt es das entsprechende Bit des Vollbildes N. Aufgrund dieses Überschreibens enthält im allgemeinen der Speicher 15 zu einem gegebenen Zeitpunkt Zeile 1 bis Zeile n des Vollbildes N + 1 und Zeile n + 1 bis Zeile 480 des Vollbildes N. Natürlich kann es einen Zeitpunkt zwischen den Vollbildern geben, zu dem n = 480 oder n = 0 ist und der Speicher 15 die Zeilen 1 bis 480 von nur einem Vollbild speichert.
Die Daten werden für den SLM 16 in Bitebenen, ein Bit aus jedem Pixel von allen Zeilen, aus dem Speicher 15 ausgelesen. Die 24 Bitebenen können in beliebiger Reihenfolge, abhängig von dem jeweils verwendeten Modulationsschema, ausgelesen werden. Zum Beispiel kann die Reihenfolge sein: zuerst die Bitebene für das höchstwertige Bit (MSB), dann die Bitebene für das nächst höchstwertige Bit usw. und zuletzt die Bitebene für das niedrigstwertige Bit (LSB). Für Farbbilder, die in diesem Beispiel jeweils 8 Bits für eine der drei Farben besitzen, repräsentieren die 8-Bit-Ebenen für jede Farbe die Bits 0 bis 7 jeder Farbe.
Da der Speicher 15 Daten aus zwei aufeinanderfolgenden Datenvollbildern, dem Vollbild N und dem Vollbild N + 1, speichert, enthält eine Bitebene im allgemeinen sowohl Daten aus Vollbild N als auch aus Vollbild N + 1. Mit anderen Worten, jede der 24 Bitebenen, die ein anzuzeigendes Bild enthält, enthält nicht immer Daten aus demselben Datenvollbild.
Für Echtzeit-Anzeigen muß die Frequenz, mit der der SLM 16 die Daten anzeigt, so hoch wie die Frequenz der ankommenden Daten sein. Für ein System 10 mit einem Teilbildpuffer 13 und "gespreizten" Daten beträgt die für das Schreiben eines Vollbildes in den Speicher und das Lesen eines Vollbildes aus dem Speicher verfügbare Zeit eine Teilbildperiode, die für ein NTSC-Signal 1/60 Sekunde (ca. 16,67 Millisekunden) beträgt. Ähnlich beträgt die für das Lesen der Daten aus dem Speicher 15 verfügbare Zeit eine Teilbildperiode. Für entschachtelte Daten ist die Teilbildperiode gleich der Vollbildperiode. Wenn die Daten nicht gespreizt sind, ist die verfügbare Zeit für das Schreiben und das Lesen geringfügig kürzer. In jedem Fall hält der SLM 16 mit den ankommenden Daten Schritt, indem er jedes neue Bild mit einer Frequenz anzeigt, die einer Frequenz von 60 Teilbildern pro Sekunde gleichkommt. Obwohl die Anzeigeperiode für jedes Bild einer Teilbildperiode (16,67 Millisekunden) entspricht, beginnen oder enden diese Perioden im allgemeinen nicht übereinstimmend.
Fig. 4 veranschaulicht, wie die Daten für jedes Bild infolge des obenbeschriebenen Leseprozesses in bezug auf die Datenvollbilder "versetzt" werden. Die gezackten Linien, die die Datenvollbilder trennen, werden hier als "Bildversatzlinien" bezeichnet. Die Zeitperiode zwischen zwei Bildversatzlinien beträgt eine Bildperiode (ca. 16,67 Millisekunden). Jede Datenzeile wird für eine Zeit angezeigt, die gleich einer Bildperiode ist, jedoch kann die Anzeige verschiedener Zeilen desselben Datenvollbildes zu verschiedenen Zeitpunkten beginnen und enden. Zum Beispiel werden für Vollbild N + 1 die Daten für die Zeile 10 von t&sub1; bis t&sub4; angezeigt, während die Daten für die Zeile 150 von t&sub3; bis t&sub5; angezeigt werden.
Die aus dem Speicher 15 ausgelesenen Bitebenen werden als vertikale Zeitschlitze dargestellt. In jedem Punkt auf einer Bildversatzlinie stammen die Daten oberhalb der Linie aus einem nächsten Vollbild, während die Daten unterhalb der Linie aus einem momentanen Vollbild stammen. Die Bildversatzlinien sind aufgrund der verschiedenen Anzeigezeiten, die den verschiedenenen Bitebenen zugeordnet sind, gezackt dargestellt. Mit anderen Worten, jeder Bitebene ist eine der acht verschiedenen Anzeigezeiten zugeordnet, die dem Bitniveau entsprechend variieren. Die MSB besitzen die längste Anzeigezeit, die LSB die kürzeste. Bei 24 Bitebenen pro Vollbild hat jede Bildversatzlinie 24 "Zacken". Jede Zacke repräsentiert eine Bitebene, der wiederum eine der acht Bitebene-Anzeigezeiten zugeordnet ist. In Fig. 4 stellt die Anzeigezeit jeder Bitebene einen zusammenhängenden Zeitschlitz dar, jedoch sind auch andere Modulationsschemata möglich.
Zum Beispiel wird die Zeit t&sub0; bis t&sub1; dem höchstwertigen Bit der Rotdaten zugewiesen. Während dieser Zeit stammen alle für den SLM 16 ausgelesenen Daten und somit alle angezeigten Daten aus dem Vollbild N. Als weiteres Beispiel wird die Zeit t&sub2; bis t&sub3; dem höchstwertigen Bit der Gründaten zugewiesen. Während dieser Zeit stammen die Zeilen 1 bis 130 aus dem Vollbild N + 1, während die Zeilen 131 bis 480 aus dem Vollbild N stammen.
Das obenbeschriebene Verfahren der Verwendung eines Anzeigespeichers 15 kann bei verschiedenen Implementierungen von Speichern angewandt werden. Diese umfassen Varianten, in denen die Daten durch eine getrennte Formatiereinrichtung formatiert werden, bei der Eingabe durch eine in den Speicher 15 integrierte Logik formatiert werden oder bei der Ausgabe durch eine in den Speicher 15 integrierte Logik formatiert werden. Weitere Varianten beinhalten einen partitionierten Speicherplatz. Beispiele für Anzeigespeicher für ein SLM-basiertes Anzeigesystem finden sich in den folgenden Patentanmeldungen: US-Patent Nr. 5.255.100 mit dem Titel "Data Formatter with Orthogonal Input/Output and Spatial Reordering", EP-A-0 530 761 mit dem Titel "Partitioned Frame Memory for Spatial Light Modulator" und US-Patent lfd. Nr. 08/160.344 mit dem Titel "Digital Memory for Display System Using Spatial Light Modulator". Die genannten Patente oder Patentanmeldungen lauten auf Texas Instruments Incorporated.
Fig. 5 veranschaulicht ein Beispiel eines Anzeigespeichers 15, mit dem das Verfahren der Erfindung angewandt werden kann. Der Speicher 15 enthält im wesentlichen einen Formatierer 51, eine Speichermatrix 52, einen Bit-Selektor 53 und einen Controller 54.
Wie oben beschrieben betrifft ein Aspekt der vorliegenden Erfindung den Speicherplatz- und Zeitzusammenhang der in den Speicher 15 eingegebenen Pixeldaten und der von dem Speicher 15 ausgegebenen Bitebene-Daten. Das Verfahren der vorliegenden Erfindung vermeidet die Anforderung, daß die Daten eines anzuzeigenden Bildes den Daten in einem Videovollbild entsprechen müssen. Obwohl das betreffende anzuzeigende Bild den gleichen Datenumfang wie ein Videovollbild umfaßt, muß es nicht notwendigerweise Daten aus nur einem Vollbild enthalten. Das heißt, daß ein Bild auf der Anzeige Daten aus zwei aufeinanderfolgenden Videosignal-Vollbildern enthalten kann. Aufgrund dieses Zusammenhangs muß der Speicher 15 nur eine Kapazität von einem Datenvollbild besitzen.
In Fig. 5 wird ein nicht partitionierter Speicher angenommen, wobei der Speicher 15 Daten für alle Zeilen speichert. In einem partitionierten Speicher müßte der Speicher 15 nur die obere oder die untere Hälfte des SLM 16 speichern und ein zweiter Speicher 15 würde die Daten für die andere Hälfte speichern. Die Prinzipien der vorliegenden Erfindung wären für einen partitionierten Speicher dieselben, mit der Ausnahme, daß beide Partitionen parallel arbeiten würden.
Die Eingangspixeldaten werden abtastwertweise, zeilenweise, vollbildweise in den Speicher 15 geschrieben. Somit haben die Eingangsdaten eine Breite von 24 Bit. Der Formatierer 51 organisiert diese Daten in Bitniveau-Daten neu.
Fig. 6 stellt eine Ausführung des Formatierers 51 dar. Jede Datenzeile (640 Pixel-Abtastwerte) wird in 40 Blöcke aus jeweils 16 Abtastwerten unterteilt (40 · 16 = 640). Der Formatierer 51 besitzt 40 Blöcke, wovon jeder ein Blockregister 61 enthält. Jedes Blockregister 61 empfängt einen Datenblock. Da jeder Abtastwert 24 Bits enthält, ist die Kapazität eines jeden Blockregisters 61 gleich 384 Bit (24 · 16 = 384). Nachdem ein erstes Blockregister 61 mit Daten für die ersten 16 Abtastwerte belegt worden ist, adressiert ein Treiber 54 das nächste Blockregister 61, das die Daten für die nächsten 16 Abtastwerte speichert. Dieser Prozeß wird fortgesetzt, bis jedes Blockregister 61 mit Daten für 16 Abtastwerte belegt worden ist und die 40 Blockregister 61 somit die Daten für eine Zeile speichern.
Ein jedem Blockregister 61 zugeordneter Multiplexer 62 empfängt die Daten von diesem Blockregister 61. Jeder Multiplexer 62 sendet seine Daten bitweise zur Speichermatrix 52.
Wie in Fig. 7 veranschaulicht ist, besitzt die Speichermatrix 52 40 Spalten, eine Spalte für jedes Blockregister 61 des Formatierers 51. Jede Spalte speichert Daten für 16 Pixel aus 480 Zeilen. Jede Spalte ist ferner in Bitebene-Bereiche 71 unterteilt, um Bitniveaus der 16 Pixel und 480 Zeilen dieser Spalte zu speichern. Jeder Bereich 71 speichert 7680 Bits (1 Bit pro Pixel · 16 Pixel pro Zeile · 480 Zeilen = 7680 Bits). Jede Spalte besitzt 24 Bereiche 71, einen für jedes Bitniveau. Über die 40 Spalten der Matrix 52 werden 24 Bitebenen, die ein Bild enthalten, gespeichert. In Fig. 3 beträgt der Abschnitt des in dieser Figur dargestellten Speichers, für diese Ausführung des Speichers 15, 40 Abschnitte 71 der Matrix 52.
Wie wiederum in Fig. 5 gezeigt ist, werden die Daten aus der Matrix 52 zur Bit-Selektoreinheit 53 geschickt. Im Gegensatz zu den Eingangsdaten für den Formatierer 51 kommen die Eingangsdaten des Bit-Selektors 53 auf Bitniveau an.
Fig. 8 stellt den Bit-Selektor 53 genauer dar. Der Bit-Selektor 53 besitzt 40 Spalten, wovon jeweils eine jeder Spalte der Matrix 52 zugeordnet ist. Jede Spalte hat ein erstes Schieberegister 81, das 256 Datenbits (1 Bit · 16 Pixel · 16 Zeilen = 256 Bits) aus einem Bitebene-Abschnitt 71 der Matrix 52 empfängt. Diese 256 Bits haben dasselbe Bitniveau, stammen jedoch aus verschiedenen Zeilen, so daß das Schieberegister 81 über die 40 Spalten des Bit-Selektors 53 ein Niveau von Bitebene-Daten für 16 Zeilen speichert. Ein zweites Schieberegister 82 in jeder Spalte wählt jedes 16. Bit aus, so daß die an den SLM 16 gelieferten Daten, Zeile um Zeile, aus Bitebenen bestehen. Jede der 40 Spalten liefert jeweils 1 Bit an den SLM 16.
Wie wiederum in Fig. 5 gezeigt ist, liefert der Controller 54 Blockadressen, Zeilenadressen und Bitebene-Adressen für den Formatierer 51, die Matrix 52 bzw. den Bit-Selektor 53. Diese Adressen können intern mit Zählern oder extern durch den Prozessor 14 oder eine Synchronisationseinheit generiert werden. Im ersten Fall wird der Speicher 15 zeilenweise sequentiell adressiert, während im letzten Fall der Speicher 15 zufällig adressiert wird. Eine weitere Funktion des Controllers 54 ist das Beheben von Konflikten, wenn beim Lesen und Schreiben versucht wird, auf die gleichen Daten zuzugreifen. Dies kann durch Techniken geschehen, die einem Fachmann für Speichermanagement bekannt sind, speziell für den Fall der Dualport-Speicher.
Der im Zusammenhang mit den Fig. 5 bis 8 beschriebene Speicher ist nur ein Beispiel eines Anzeigespeichers, mit dem die Erfindung angewandt werden kann. Weitere Typen von Anzeigespeichern können andere Einrichtungen zum Formatieren der Daten in Bitebenen einsetzen. Das US-Patent lfd. Nr. 08/160.344 (auf das oben verwiesen wurde) beschreibt einen Anzeigespeicher 15, der Daten im Pixelformat speichert und eine Einrichtung zum ausgangsseitigen Neuformatieren der Daten in Bitebenen besitzt. Ungeachtet der Implementierung ist das Verfahren der vorliegenden Erfindung darin gleich, daß ein einfach gepufferter Speicher Bitebenen von Daten liefert, die Daten aus zwei aufeinanderfolgenden Datenvollbildern enthalten.

Weitere Ausführungen

Obwohl die Erfindung mit Bezug auf spezifische Ausführungen beschrieben worden ist, ist mit dieser Beschreibung nicht beabsichtigt, daß sie in beschränkender Hinsicht interpretiert wird. Verschiedene Modifikationen der offenbarten Ausführungen sowie alternative Ausführungen sind für Fachleute offensichtlich. Vielmehr decken die beigefügten Ansprüche alle Modifikationen, die in den eigentlichen Rahmen der Erfindung fallen, ab.

Claims

1. Verfahren der Verwendung eines Speichers (15) zum Speichern von Daten, die in einem Anzeigesystem (10; 20) verwendet werden, das einen Prozessor (14) zum Verarbeiten von Pixeldaten sowie einen räumlichen Lichtmodulator (SLM (16)) zum Erzeugen eines Bildes enthält, mit den folgenden Schritten:

Schreiben eines ersten Vollbildes aus Pixeldaten-Abtastwerten in den Speicher (15) während einer ersten Bildperiode;

Schreiben eines zweiten Pixeldaten-Abtastwerte enthaltenden Vollbildes in den Speicher (15) während einer zweiten Bildperiode, so daß jeder Abtastwert des zweiten Bildes über den entsprechenden Abtastwert des ersten Bildes geschrieben wird;

Lesen einer Bitebene von Daten aus dem Speicher (15);

Wiederholen des Leseschrittes, so daß während einer Anzeigeperiode Bitebenen in einer Anzahl ausgelesen werden, die wenigstens gleich der Anzahl der jede Pixelintensität repräsentierenden Bits ist;

wobei einer oder mehrerer der Leseschritte mit Daten aus den ersten Datenvollbild und mit Daten aus dem zweiten Datenvollbild ausgeführt wird;

Liefern jeder der Bitebenen an den räumlichen Lichtmodulator (16);

wobei sämtliche Schritte wiederholt werden, um eine kontinuierliche Anzeige von Bildern zu erzeugen.

2. Verfahren nach Anspruch 1, bei dem die Schreibschritte in nebeneinanderliegenden Zeilen des Speichers (15) erfolgen.

3. Verfahren nach Anspruch 1, bei dem die Schreibschritte in Zeilen des Speichers (15) erfolgen, auf die zufällig zugegriffen wird.

4. Verfahren nach Anspruch 1, bei dem der Speicher (15) in mehrere Bereiche partitioniert ist und die Schreib- und Leseschritte für jede Partition des Speichers (15) parallel erfolgen.

5. Verfahren nach Anspruch 1, bei dem der Schreibschritt mit einem oder mehreren Eingangsregistern, in die Daten im Pixelformat geschrieben werden, und mit einer Speichermatrix (52), die von dem einen oder den mehreren Eingangsregistern Bitniveau-Daten empfängt, ausgeführt wird.

6. Verfahren nach Anspruch 1, bei dem der Leseschritt mit zwei oder mehr Ausgangsregistern ausgeführt wird, die von einer Speichermatrix (52) Bitniveau-Daten empfangen und die Bitniveau-Daten auf zeilenweiser Basis wählen.

7. Verfahren nach Anspruch 1, ferner mit dem Schritt des Verwendens eines Speichercontrollers (54), um Konflikte zwischen den Schreibschritten und den Leseschritten zu beheben.

8. Verfahren nach Anspruch 1, bei dem einer oder mehrere der Schreibschritte während der ersten Vollbildperiode erfolgen, so daß die Bitebene Daten aus dem ersten Datenvollbild enthält.

9. Verfahren nach Anspruch 1, bei dem der Leseschritt für jede Bitebene in derselben Bitniveau-Reihenfolge wiederholt wird.

10. Verfahren nach Anspruch 1, bei dem der Leseschritt einmal für jede der Bitebenen ausgeführt wird.

11. Verfahren nach Anspruch 1, bei dem der Leseschritt für eine oder mehrere der Bitebenen mehr als einmal ausgeführt wird.