JP3449357B2 - 電子機器及び電子機器の制御方法 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、電子機器及び電子機器の制御方法に係り、
特に発電機構を内蔵する携帯型電子制御時計の電源制御
技術に関する。

背景技術 近年、腕時計タイプなどの小型の電子時計に太陽電池
などの発電装置を内蔵し、電池交換なしに動作するもの
が実現されている。これらの電子時計においては、発電
装置で発生した電力をいったん大容量コンデンサなどに
充電する機能を備えており、発電が行われないときはコ
ンデンサから放電される電力で時刻表示が行われるよう
になっている。このため、電池なしでも長時間安定した
動作が可能であり、電池の交換の手間あるいは電池の廃
棄上の問題などを考慮すると、今後、多くの電子時計に
発電装置が内蔵されるものと期待されている。

このような発電装置を内蔵した電子時計においては、
電子時計の駆動回路に安定して電源を供給すべく、発電
装置で発電した電気エネルギーを大容量の電源装置（例
えば、２次電池）に蓄え、この２次電源装置の電圧を昇
降圧するための昇降圧コンデンサを有する昇降圧回路を
介して小容量の電源装置（例えば、コンデンサ）に蓄え
て駆動回路に供給するように構成することが考えられ
る。

このように昇降圧コンデンサを介して昇降圧を行って
いる昇降圧状態から、昇降圧なしに電気的に大容量電源
装置と小容量電源装置とを直結した直結状態に移行する
際には、大容量電源装置と小容量電源装置との相対的な
電圧関係に応じて、大容量電源装置側から小容量電源装
置側へあるいは小容量電源装置側から大容量電源装置側
へと急激に電荷（電気エネルギー）が移動する可能性が
ある。

このような場合には、小容量電源装置の駆動回路への
供給電圧に急激な変動が生じ、駆動回路や制御回路が誤
動作する恐れがあるという問題点があった。

そこで、本発明の目的は、昇降圧状態から直結状態に
移行する際にも駆動回路や制御回路などが誤動作を防止
することが可能な電子機器および電子機器の制御方法を
提供することにある。

発明の開示 本発明の第１の態様は、第１のエネルギーを第２のエ
ネルギーである電気エネルギーに変換することにより発
電を行う発電ユニットと、前記発電により得られた電気
エネルギーを蓄える第１電源ユニットと、前記第１電源
ユニットから供給される電気エネルギーの電圧を電圧変
換倍率Ｍ（Ｍは正の実数）で変換する電源電圧変換ユニ
ットと、前記電源電圧変換ユニットを介して前記第１電
源ユニットに蓄えられた電気エネルギーが転送され、転
送された電気エネルギーを蓄える第２電源ユニットと、
前記第１電源ユニットまたは前記第２電源ユニットから
供給される電気エネルギーにより駆動される被駆動ユニ
ットと、前記第１電源ユニットから前記電源電圧変換ユ
ニットを介して電圧変換倍率Ｍ’（Ｍ’は１以外の正の
実数）で前記第２電源ユニットへの前記電気エネルギー
の転送を行っている状態から前記第１電源ユニットと前
記第２電源ユニットとを電気的に直結する状態に移行さ
せるに際し、前記第１電源ユニットから前記電源電圧変
換ユニットを介して電圧変換倍率Ｍ＝１の非電圧変換状
態で前記第２電源ユニットへの前記電気エネルギーの転
送を行わせ、前記第１電源ユニットと前記第２電源ユニ
ットの電位差を所定電位差未満とする非電圧変換転送制
御ユニットと、を備えたことを特徴としている。

本発明の第２の態様は、第１の態様において、さらに
前記第２電源ユニットへの前記電気エネルギーの転送
は、前記電源電圧変換ユニットに前記第１電源ユニット
からの電気エネルギーを蓄える蓄電サイクルと、前記電
源電圧変換ユニットに蓄えた前記電気エネルギーを前記
第２電源ユニットに転送する転送サイクルと、により実
現され、前記非電圧変換転送制御ユニットは、前記蓄電
サイクルと前記転送サイクルとを繰り返すに際し、前記
転送サイクルの単位時間当たりの回数である転送回数を
要求される電気エネルギー転送能力に基づいて変化させ
る転送回数制御ユニットを備えたことを特徴としてい
る。

本発明の第３の態様は、第２の態様において、さらに
前記転送回数制御ユニットは、前記被駆動ユニットの消
費電力に基づいて前記転送回数を定めることを特徴とし
ている。

本発明の第４の態様は、第３の態様において、さらに
前記被駆動ユニットの消費電力を検出する消費電力検出
ユニットを備えたことを特徴としている。

本発明の第５の態様は、第２の態様において、さらに
前記転送回数制御ユニットは、複数の被駆動ユニットに
対応する前記転送回数を予め記憶する転送回数記憶ユニ
ットと、前記複数の被駆動ユニットのうち実際に駆動し
ようとする被駆動ユニットに対応させて前記転送回数記
憶ユニットから読み出すべき前記転送回数を判別する転
送回数判別ユニットと、を備えてたことを特徴としてい
る。

本発明の第６の態様は、第２の態様において、前記電
源電圧変換ユニットは、電圧変換を行うための昇降圧用
コンデンサを有し、前記転送回数制御ユニットは、前記
昇降圧用コンデンサの容量に基づいて前記転送回数を定
めることを特徴としている。

本発明の第７の態様は、第２の態様において、前記転
送回数制御ユニットは、１回の前記転送サイクルにおい
て、転送可能な電気エネルギー量をＱ0とし、前記単位
時間当たりの転送回数をＮとし、前記被駆動ユニットの
前記単位時間当たりの消費電力をＱDRVとした場合に、
次式を満たすように前記単位時間当たりの転送回数Ｎを
定めることを特徴としている。

ＱDRV≦Ｑ0×Ｎ 本発明の第８の態様は、第１の態様において、さらに
前記非電圧変換転送制御ユニットは、前記非電圧変換状
態で前記第２電源ユニットへの前記電気エネルギーの転
送を行わせている状態においては、前記転送で供給可能
な電気エネルギーに相当する電力を越える電力を消費す
る前記被駆動ユニットの駆動を禁止する転送時高負荷駆
動禁止ユニットを備えたことを特徴としている。

本発明の第９の態様は、第１の態様において、さらに
前記被駆動ユニットは、時刻表示を行う計時ユニットを
備えたことを特徴としている。

本発明の第１０の態様は、第１のエネルギーを第２の
エネルギーである電気エネルギーに変換することにより
発電を行う発電装置と、前記発電により得られた電気エ
ネルギーを蓄える第１電源装置と、前記第１電源装置か
ら供給される電気エネルギーの電圧を電圧変換倍率Ｍ
（Ｍは正の実数）で電圧変換する電源電圧変換装置と、
前記電源電圧変換装置を介して前記第１電源装置に蓄え
られた電気エネルギーが転送され、転送された電気エネ
ルギーを蓄える第２電源装置と、前記第１電源装置また
は前記第２電源装置から供給される電気エネルギーによ
り駆動される被駆動装置と、を備えた電子機器の制御方
法において、前記第１電源装置から前記電源電圧変換装
置を介して電圧変換倍率Ｍ’（Ｍ’は１以外の正の実
数）で前記第２電源装置への前記電気エネルギーの転送
を行っている状態から前記第１電源装置と前記第２電源
装置とを電気的に直結する状態に移行させるに際し、前
記第１電源装置から前記電源電圧変換装置を介して電圧
変換倍率Ｍ＝１の非電圧変換状態で前記第２電源装置へ
の前記電気エネルギーの転送を行わせ、前記第１電源装
置ど前記第２電源装置の電位差を所定電位差未満とする
非電圧変換転送制御工程を備えたことを特徴としてい
る。

本発明の第１１の態様は、第１０の態様において、さ
らに前記第２電源装置への前記電気エネルギーの転送
は、前記電源電圧変換装置に前記前記第１電源装置から
の電気エネルギーを蓄える蓄電サイクルと、前記電源電
圧変換装置に蓄えた前記電気エネルギーを前記第２電源
装置に転送する転送サイクルと、により実現され、前記
非電圧変換転送制御工程は、前記蓄電サイクルと前記転
送サイクルとを繰り返すに際し、前記転送サイクルの単
位時間当たりの回数である転送回数を要求される電気エ
ネルギー転送能力に基づいて変化させる転送回数制御工
程を備えたことを特徴としている。

本発明の第１２の態様は、第１１の態様において、さ
らに前記転送回数制御工程は、前記被駆動装置の消費電
力に基づいて前記転送回数を定めることを特徴としてい
る。

本発明の第１３の態様は、第１２の態様において、さ
らに前記被駆動装置の消費電力を検出する消費電力検出
工程を備えたことを特徴としている。

本発明の第１４の態様は、第１１の態様において、さ
らに前記転送回数制御工程は、予め記憶した複数の被駆
動装置に対応する前記転送回数のうち実際に駆動しよう
とする被駆動装置に対応させて前記転送回数を判別する
転送回数判別工程を備えたことを特徴としている。

本発明の第１５の態様は、第１１の態様において、さ
らに前記電源電圧変換装置は、電圧変換を行うための昇
降圧用コンデンサアを有し、前記転送回数制御工程は、
前記昇降圧用コンデンサの容量に基づいて前記転送回数
を定めることを特徴としている。

本発明の第１６の態様は、第１１の態様において、さ
らに前記転送回数制御工程は、１回の前記転送サイクル
において、転送可能な電気エネルギー量をＱ0とし、前
記単位時間当たりの転送回数をＮとし、前記被駆動装置
の前記単位時間当たりの消費電力をＱDRVとした場合
に、次式を満たすように前記単位時間当たりの転送回数
Ｎを定めることを特徴としている。

ＱDRV≦Ｑ0×Ｎ 本発明の第１７の態様は、第１０の態様において、さ
らに前記非電圧変換転送制御工程は、前記非電圧変換状
態で前記第２電源装置への前記電気エネルギーの転送を
行わせている状態においては、前記転送で供給可能な電
気エネルギーに相当する電力を越える電力を消費する前
記被駆動装置の駆動を禁止する転送時高負荷駆動禁止工
程を備えたことを特徴としている。

図面の簡単な説明 図１は、本発明の第１実施形態に係る計時装置の概略
構成を示す図である。

図２は、昇降圧回路の概要構成図である。

図３は、昇降圧回路の動作説明図である。

図４は、３倍昇圧時の等価回路である。

図５は、２倍昇圧時の等価回路である。

図６は、１．５倍昇圧時の等価回路である。

図７は、１倍昇圧時（ショートモード時）の回路構成
および等価回路である。

図８は、１／２降圧時の等価回路である。

図９は、１倍昇圧時（電荷転送モード時）の等価回路
である。

図１０は、第１実施形態に係る制御部とその周辺構成
の概要構成ブロック図である。

図１１は、第１実施形態に係る制御部とその周辺構成
の要部詳細構成ブロック図である。

図１２は、発電状態検出部の詳細構成ブロック図であ
る。

図１３は、リミッタオン電圧検出回路およびプレ電圧
検出回路の詳細構成ブロック図である。

図１４は、リミッタ回路の詳細構成図である。

図１５は、リミッタ・昇降圧倍率制御回路の詳細構成
ブロック図である。

図１６は、昇降圧倍率制御用クロック生成回路の詳細
構成ブロック図である。

図１７は、昇降圧制御回路の詳細構成ブロック図であ
る。

図１８は、リミッタ・昇降圧倍率制御回路の動作説明
図である。

図１９は、パラレル信号及びシリアル信号の波形説明
図である。

図２０は、基準クロック信号出力回路の詳細構成ブロ
ック図である。

図２１は、基準クロック信号出力回路の動作説明図で
ある。

図２２は、第１実施形態の動作を説明する図である。

図２３は、第２実施形態の基準クロック信号出力回路
の概要構成ブロック図である。

図２４は、第２実施形態の基準クロック信号出力回路
の動作説明図である。

図２５は、第３実施形態のパルス合成回路の概要構成
ブロック図である。

図２６は、第４実施形態の要部概要構成ブロック図で
ある。

発明を実施するための最良の形態 次に図面を参照して本発明の好適な実施形態を説明す
る。

［１］ 第１実施形態 ［１．１］ 概要構成 図１に、本発明の第１実施形態に係る計時装置１の概
略構成を示す。

計時装置１は、腕時計であって、使用者は装置本体に
連結されたベルトを手首に巻き付けて使用するようにな
っている。

本実施形態の計時装置１は、大別すると、交流電力を
発電する発電部Ａと、発電部Ａからの交流電圧を整流す
るとともに昇圧した電圧を蓄電し、各構成部分へ電力を
給電する電源部Ｂと、発電部Ａの発電状態を検出する発
電状態検出部９１(図１０参照)を備えその検出結果に基
づいて装置全体を制御する制御部２３と、秒針５３をス
テップモータ１０を用いて駆動する秒針運針機構ＣS
と、分身及び時針をステップモータを用いて駆動する時
分針運針機構ＣHMと、制御部２３からの制御信号に基づ
いて秒針運針機構ＣSを駆動する秒針駆動部３０Sと、制
御部２３からの制御信号に基づいて時分針運針機構ＣHM
を駆動する時分針駆動部３０HMと、計時装置１の動作モ
ードを時刻表示モードからカレンダ修正モード、時刻修
正モードあるいは強制的に後述する節電モードに移行さ
せるための指示操作を行う外部入力装置１００（図１０
参照）とを備えて構成されている。

ここで、制御部２３は、発電部Ａの発電状態に応じ
て、運指機構ＣS、ＣHMを駆動して時刻表示を行う表示
モード（通常動作モード）と、秒針運針機構ＣS及び時
分針運針機構ＣHMへの給電を停止して電力を節電を行う
節電モードとを切り換えるようになっている。また、節
電モードから表示モードへの移行は、ユーザが計時装置
１を手に持ってこれを振ることによって、発電を強制的
に行うことにより、所定の発電電圧が検出されたことに
より強制的に移行されるようになっている。

［１．２］ 詳細構成 以下、計時装置１の各構成部分について説明する。な
お、制御部２３については後述する。

［１．２．１］ 発電部 まず発電部Ａについて説明する。

発電部Ａは、発電装置４０、回転錘４５および増速用
ギア４６を備えて構成されている。

発電装置４０としては、発電用ロータ４３が発電用ス
テータ４２の内部で回転し発電用ステータ４２に接続さ
れた発電コイル４４に誘起された電力を外部に出力でき
る電磁誘導型の交流発電装置が採用されている。

また、回転錘４５は、発電用ロータ４３に運動エネル
ギーを伝達する手段として機能する。そして、この回転
錘４５の動きが増速用ギア４６を介して発電用ロータ４
３に伝達されるようになっている。

この回転錘４５は、腕時計型の計時装置１では、ユー
ザの腕の動きなどを促えて装置内で旋回できるようにな
っている。したがって、使用者の生活に関連したエネル
ギーを利用して発電を行い、その電力を用いて計時装置
１を駆動できるようになっている。

［１．２．２］ 電源部 次に、電源部Ｂについて説明する。

電源部Ｂは、過大電圧が後段の回路に印加されるのを
防止するためのリミッタ回路ＬＭと、整流回路として作
用するダイオード４７と、大容量２次電源４８と、昇降
圧回路４９と、補助コンデンサ８０と、を備えて構成さ
れている。

昇降圧回路４９は、複数のコンデンサ４９ａおよび４
９ｂを用いて多段階の昇圧および降圧ができるようにな
っている。昇降圧回路４９の詳細については後述する。

そして、昇降圧回路４９により昇降圧された電源は、
補助コンデンサ８０に蓄えられる。

この場合において、昇降圧回路４９は、制御部２３か
らの制御信号φ１１によって補助コンデンサ８０に供給
する電圧、ひいては、秒針駆動部３０S及び時分針駆動
部３０HMに供給する電圧を調整することができる。

ここで、電源部Ｂは、Ｖｄｄ（高電圧側）を基準電位
（ＧＮＤ）に取り、Ｖｓｓ（低電圧側）を電源電圧とし
て生成している。

ここで、リミッタ回路ＬＭについて説明する。

リミッタ回路ＬＭは、等価的には発電部Ａを短絡させ
るためのスイッチとして機能しており、発電部Ａの発電
電圧ＶGENが予め定めた所定のリミット基準電圧ＶLMを
越えた場合に、オン（閉）状態となる。

この結果、発電部Ａは、大容量２次電源４８から電気
的に切り離されることとなる。

あるいは、リミッタ回路ＬＭは、大容量２次電源４８
あるいは補助コンデンサ８０の電圧が予め定めた所定の
電圧を超えた場合に、発電部Ａを大容量２次電源４８と
の間の結線をスイッチで切断する構成を採る。

これにより、いずれの場合においても、過大な発電電
圧ＶGENが大容量２次電源４８に印加されることがなく
なり、大容量２次電源の耐圧を越えた発電電圧ＶGENが
印加されることによる大容量２次電源４８の破損、ひい
ては、計時装置１の破損を防止することが可能となって
いる。

次に昇降圧回路４９について図２ないし図９を参照し
て説明する。

昇降圧回路４９は、図２に示すように、高容量２次電
源４８の高電位側端子に一方の端子が接続されたスイッ
チＳＷ１と、スイッチＳＷ１の他方の端子に一方の端子
が接続され、他方の端子が高容量２次電源４８の低電位
側端子に接続されたスイッチＳＷ２と、スイッチＳＷ１
とスイッチＳＷ２との接続点に一方の端子が接続された
コンデンサ４９ａと、コンデンサ４９ａの他方の端子に
一方の端子が接続され、他方の端子が高容量２次電源４
８の低電位側端子に接続されたスイッチＳＷ３と、一方
の端子が補助コンデンサ８０の低電位側端子に接続さ
れ、他方の端子がコンデンサ４９ａとスイッチＳＷ３と
の接続点に接続されたスイッチＳＷ４と、高容量２次電
源４８の高電位側端子と補助コンデンサ８０の高電位側
端子との接続点に一方の端子が接続されたスイッチＳＷ
１１と、スイッチィＳＷ１１の他方の端子に一方の端子
が接続され、他方の端子が高容量２次電源４８の低電位
側端子に接続されたスイッチＳＷ１２と、スイッチＳＷ
１１とスイッチＳＷ１２との接続点に一方の端子が接続
されたコンデンサ４９ｂと、コンデンサ４９ｂの他方の
端子に一方の端子が接続され、スイッチＳＷ１２と高容
量２次電源４８の低電位側端子との接続点に他方の端子
が接続されたスイッチＳＷ１３と、一方の端子がコンデ
ンサ４９ｂとスイッチＳＷ１３との接続点に接続され、
他方の端子が補助コンデンサの低電位側端子に接続され
たスイッチＳＷ１４と、スイッチＳＷ１１とスイッチＳ
Ｗ１２との接続点に一方の端子が接続され、コンデンサ
４９ａとスイッチＳＷ３との接続点に他方の端子が接続
されたスイッチＳＷ２１と、を備えて構成されている。

［１．２．２．１］ 昇降圧回路の動作 ここで、昇降圧回路の動作の概要を図３ないし図９を
参照して、３倍昇圧時、２倍昇圧時、１．５倍昇圧時、
１倍昇圧時（ショートモード）、１／２降圧時および１
倍昇圧時（電荷転送モード）を例として説明する。

［１．２．２．１．１］ ３倍昇圧時 昇降圧回路４９は、クロック生成回路１０４（図１１
参照）からのクロック信号ＣＫからリミッタ・昇降圧制
御回路１０５（図１１参照）が生成した昇降圧クロック
ＣＫUDに基づいて動作しており、３倍昇圧時には、図３
（ａ）に示すように、第１の昇降圧クロックタイミング
（パラレル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
ン、スイッチＳＷ４をオフ、スイッチＳＷ１１をオン、
スイッチＳＷ１２をオフ、スイッチＳＷ１３をオン、ス
イッチＳＷ１４をオフ、スイッチＳＷ２１をオフとす
る。

この場合における昇降圧回路４９の等価回路は、図４
（ａ）に示すようなものとなり、コンデンサ４９ａおよ
びコンデンサ４９ｂに大容量２次電源４８から電源が供
給され、コンデンサ４９ａおよびコンデンサ４９ｂの電
圧が大容量２次電源４８の電圧とほぼ等しくなるまで充
電がなされる。

次に第２の昇降圧クロックタイミング（シリアル接続
タイミング）においては、スイッチＳＷ１をオフ、スイ
ッチＳＷ２をオン、スイッチＳＷ３をオフ、スイッチＳ
Ｗ４をオフ、スイッチＳＷ１１をオフ、スイッチＳＷ１
２をオフ、スイッチＳＷ１３をオフ、スイッチＳＷ１４
をオン、スイッチＳＷ２１をオンとする。

この場合における昇降圧回路４９の等価回路は、図４
（ｂ）に示すようなものとなり、大容量２次電源４８、
コンデンサ４９ａおよびコンデンサ４９ｂはシリアルに
接続されて、大容量２次電源４８の電圧の３倍の電圧で
補助コンデンサ８０が充電され、３倍昇圧が実現される
こととなる。

［２．２．１．２］ ２倍昇圧時 昇降圧回路４９は、クロック生成回路１０４（図１１
参照）からのクロック信号ＣＫからリミッタ・昇降圧制
御回路１０５（図１１参照）が生成した昇降圧クロック
ＣＫUDに基づいて動作しており、２倍昇圧時には、図３
（ａ）に示すように、第１の昇降圧クロックタイミング
（パラレル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
ン、スイッチＳＷ４をオフ、スイッチＳＷ１１をオン、
スイッチＳＷ１２をオフ、スイッチＳＷ１３をオン、ス
イッチＳＷ１４をオフ、スイッチＳＷ２１をオフとす
る。

この場合における昇降圧回路４９の等価回路は、図５
（ａ）に示すようなものとなり、コンデンサ４９ａおよ
びコンデンサ４９ｂに大容量２次電源４８から電源が供
給され、コンデンサ４９ａおよびコンデンサ４９ｂの電
圧が大容量２次電源４８の電圧とほぼ等しくなるまで充
電がなされる。

次に第２の昇降圧クロックタイミング（シリアル接続
タイミング）においては、スイッチＳＷ１をオフ、スイ
ッチＳＷ２をオン、スイッチＳＷ３をオフ、スイッチＳ
Ｗ４をオン、スイッチＳＷ１１をオフ、スイッチＳＷ１
２をオン、スイッチＳＷ１３をオフ、スイッチＳＷ１４
をオン、スイッチＳＷ２１をオフとする。

この場合における昇降圧回路４９の等価回路は、図５
（ｂ）に示すようなものとなり、並列に接続されたコン
デンサ４９ａおよびコンデンサ４９ｂに対し、大容量２
次電源４９がシリアルに接続されて、大容量２次電源４
８の電圧の２倍の電圧で補助コンデンサ８０が充電さ
れ、２倍昇圧が実現されることとなる。

［１．２．２．１．３］ １．５倍昇圧時 昇降圧回路４９は、クロック生成回路１０４（図１１
参照）からのクロック信号ＣＫからリミッタ・昇降圧制
御回路１０５（図１１参照）が生成した昇降圧クロック
ＣＫUDに基づいて動作しており、１．５倍昇圧時には、
図３（ａ）に示すように、第１の昇降圧クロックタイミ
ング（パラレル接続タイミング）においては、スイッチ
ＳＷ１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３
をオフ、スイッチＳＷ４をオフ、スイッチＳＷ１１をオ
フ、スイッチＳＷ１２をオフ、スイッチＳＷ１３をオ
ン、スイッチＳＷ１４をオフ、スイッチＳＷ２１をオン
とする。

この場合における昇降圧回路４９の等価回路は、図６
（ａ）に示すようなものとなり、コンデンサ４９ａおよ
びコンデンサ４９ｂに大容量２次電源４８から電源が供
給され、コンデンサ４９ａおよびコンデンサ４９ｂの電
圧が大容量２次電源４８の電圧の１／２の電圧とほぼ等
しくなるまで充電がなされる。

次に第２の昇降圧クロックタイミング（シリアル接続
タイミング）においては、スイッチＳＷ１をオフ、スイ
ッチＳＷ２をオン、スイッチＳＷ３をオフ、スイッチＳ
Ｗ４をオン、スイッチＳＷ１１をオフ、スイッチＳＷ１
２をオン、スイッチＳＷ１３をオフ、スイッチＳＷ１４
をオン、スイッチＳＷ２１をオフとする。

この場合における昇降圧回路４９の等価回路は、図６
（ｂ）に示すようなものとなり、並列に接続されたコン
デンサ４９ａおよびコンデンサ４９ｂに対し、大容量２
次電源４９がシリアルに接続されて、大容量２次電源４
８の電圧の１．５倍の電圧で補助コンデンサ８０が充電
され、１．５倍昇圧が実現されることとなる。

［１．２．２．１．４］ １倍昇圧時（非昇降圧時；シ
ョートモード） 昇降圧回路４９は、１倍昇圧時には、図３（ａ）に示
すように、常に、スイッチＳＷ１をオフ、スイッチＳＷ
２をオン、スイッチＳＷ３をオン、スイッチＳＷ４をオ
ン、スイッチＳＷ１１をオフ、スイッチＳＷ１２をオ
ン、スイッチＳＷ１３をオン、スイッチＳＷ１４をオ
ン、スイッチＳＷ２１をオフとする。

この場合における昇降圧回路４９の接続状態は、図７
（ａ）に示すようなものとなり、その等価回路は図７
（ｂ）に示すようなものとなって、大容量２次電源４８
が補助コンデンサ８０に直結された状態となる。

［２．２．１．５］ １／２降圧時 昇降圧回路４９は、クロック生成回路１０４（図１１
参照）からのクロック信号ＣＫからリミッタ・昇降圧制
御回路１０５（図１１参照）が生成した昇降圧クロック
ＣＫUDに基づいて動作しており、１／２倍降圧時には、
図３に示すように、第１の昇降圧クロックタイミング
（パラレル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
フ、スイッチ４をオフ、スイッチＳＷ１１をオフ、スイ
ッチＳＷ１２をオフ、スイッチＳＷ１３をオン、スイッ
チＳＷ１４をオフ、スイッチＳＷ２１をオンとする。

この場合における昇降圧回路４９の等価回路は、図８
（ａ）に示すようなものとなり、コンデンサ４９ａおよ
びコンデンサ４９ｂは直列に接続された状態で、大容量
２次電源４８から電源が供給され、コンデンサ４９ａお
よびコンデンサ４９ｂの電圧が大容量２次電源４８の電
圧の１／２の電圧とほぼ等しくなるまで充電がなされ
る。

次に第２の昇降圧クロックタイミング（シリアル接続
タイミング）においては、スイッチＳＷ１をオン、スイ
ッチＳＷ２をオフ、スイッチＳＷ３をオフ、スイッチＳ
Ｗ４をオン、スイッチＳＷ１１をオン、スイッチＳＷ１
２をオフ、スイッチＳＷ１３をオフ、スイッチＳＷ１４
をオン、スイッチＳＷ２１をオフとする。

この場合における昇降圧回路４９の等価回路は、図８
（ｂ）に示すようなものとなり、コンデンサ４９ａおよ
びコンデンサ４９ｂがパラレルに接続されて、大容量２
次電源４８の電圧１／２倍の電圧で補助コンデンサ８０
が充電され、１／２倍降圧が実現されることとなる。

［１．２．２．１．６］ １倍昇圧時（非昇降圧時；電
荷転送モード） 次に本発明の特徴である電荷転送モードについて説明
する。

電荷転送モードとは、中央制御回路９３（図１０参
照；非昇降圧転送制御手段に相当）が大容量２次電源４
８（第１電源手段に相当）から昇降圧回路４９（電源昇
降圧手段に相当）を介して昇降圧倍率Ｍ’（Ｍ’は１以
外の正の実数；上記例においては、Ｍ’＝３，２，１．
５，１／２））で補助コンデンサ８０（第２電源手段に
相当）への電荷（＝電気エネルギー）の転送を行ってい
る状態から大容量２次電源４８と補助コンデンサ８０を
電気的に直結する状態、すなわち、上述の１倍昇圧時(非
昇降圧時；ショートモード）に移行させるに際し、大容
量２次電源４８から昇降圧回路４９を介して昇降圧倍率
Ｍ＝１の非昇降圧状態で補助コンデンサ８０に電荷転送
を行わせるモードである。

この電荷転送モードを設ける理由は、発電装置で発電
した電気エネルギーを大容量２次電源４８に蓄え、この
大容量２次電源４８の電圧を昇降圧するための昇降圧コ
ンデンサ４９ａ、４９ｂを有する昇降圧回路１８を介し
て補助コンデンサ８０蓄えて供給しているため、昇降圧
コンデンサ４９ａ、４９ｂを介して昇降圧を行っている
昇降圧状態から、昇降圧なしに電気的に大容量電源装置
と小容量電源装置とを直結した直結状態（上述のショー
トモード）に移行する際には、大容量２次電源４８と補
助コンデンサ８０との相対的な電圧関係に応じて、大容
量２次電源側から補助コンデンサ８０へあるいは補助コ
ンデンサ８０側から大容量２次電源側へと急激に電荷
（電気エネルギー）が移動する可能性があり、小容量電
源装置の駆動回路への供給電圧に急激な変動が生じ、秒
針駆動部３０Sおよび時分針駆動部３０HM（被駆動手段
に相当）、さらには、制御回路２３が誤動作する恐れが
あるからである。

そこで、電荷転送モードにおいては、昇降圧倍率Ｍ’
で補助コンデンサ８０への電荷の転送を行っている状態
から大容量２次電源４８と補助コンデンサ８０を電気的
に直結するショートモードへ移行するに際し、昇降圧コ
ンデンサ４９ａ、４９ｂを介した昇降圧を行わずに、電
荷の転送を行うように構成することにより徐々にショー
トモード時の電圧に移行させることにより、電源電圧の
急激な変動を抑制し、秒針駆動部３０Sおよび時分針駆
動部３０HM、さらには、制御回路２３の誤動作を防止し
ているのである。

より具体的には、昇降圧回路４９は、クロック生成回
路１０４（図１１参照）からのクロック信号ＣＫからリ
ミッタ・昇降圧制御回路１０５（図１１参照）が生成し
た昇降圧クロックＣＫUDに基づいて動作しており、電荷
転送モードは充電サイクルと、電荷転送サイクルとによ
り構成されている。

充電サイクル時には、図３（ｂ）に示すように、第１
の昇降圧クロックタイミング（パラレル接続タイミン
グ）においては、スイッチＳＷ１をオン、スイッチＳＷ
２をオフ、スイッチＳＷ３をオン、スイッチＳＷ４をオ
フ、スイッチＳＷ１１をオン、スイッチＳＷ１２をオ
フ、スイッチＳＷ１３をオン、スイッチＳＷ１４をオ
フ、スイッチＳＷ２１をオフとする。

この場合における昇降圧回路４９の等価回路は図９
（ａ）に示すようなものとなって、大容量２次電源４８
に対し、コンデンサ４９ａおよびコンデンサ４９ｂがパ
ラレルに接続されて、大容量２次電源４８の電圧でコン
デンサ４９ａおよびコンデンサ４９ｂが充電される。

そして、電荷転送サイクル時には、図３（ｂ）に示す
ように、第２の昇降圧クロックタイミング（シリアル接
続タイミング）においては、スイッチＳＷ１をオン、ス
イッチＳＷ２をオフ、スイッチＳＷ３をオフ、スイッチ
ＳＷ４をオン、スイッチＳＷ１１をオン、スイッチＳＷ
１２をオフ、スイッチＳＷ１３をオフ、スイッチＳＷ１
４をオン、スイッチＳＷ２１をオフとする。

この場合における昇降圧回路４９の等価回路は図９
（ｂ）に示すようなものとなって、補助コンデンサ８０
に対し、コンデンサ４９ａおよびコンデンサ４９ｂがパ
ラレルに接続されて、コンデンサ４９ａおよびコンデン
サ４９ｂの電圧、すなわち、大容量２次電源４８の電圧
で補助コンデンサ８０が充電され、電荷転送がなされる
こととなる。

そして、補助コンデンサの充電状態が進んで、ショー
トモードに移行させても電源電圧変動が少ないと認めら
れる電圧になると、ショートモードに移行させる。これ
により電源電圧の急激な変動を抑制し、秒針駆動部３０
Sおよび時分針駆動部３０HM、さらには、制御回路２３
の誤動作を防止できることとなる。

上記電荷転送モードにおいて、パラレル接続とシリア
ル接続との状態遷移周期を消費電力の大きさに反比例し
て設定する、例えば、消費電力が２倍になれば状態遷移
周期を１／２とし、消費電力が３倍になれば状態遷移周
期を１／３とすることにより、消費電力の大きさによら
ず、電圧安定状態にいたるまでの時間を一定に制御する
ことが可能となる。

さらに消費電力が大きい場合はさらに状態遷移周期を
短くして電荷（電気エネルギー）供給能力を増加させる
ことができ、電源電圧の安定化を図ることができる。

より具体的には、１回の電荷転送サイクルにおいて、
転送可能な電気エネルギー量をＱ0とし、単位時間当た
りの転送回数をＮとし、必要とされる単位時間当たりの
消費電力をＱDRVとした場合に、次式を満たように単位
時間当たりの転送回数Ｎ、ひいては、状態遷移周期を定
めるようにすればよい。

ＱDRV≦Ｑ0×Ｎ 同様にコンデンサ４９ａおよびコンデンサ４９ｂの容
量に応じてパラレル接続とシリアル接続との状態遷移周
期を変更するようにしても良い。

すなわち、制御回路２３が秒針駆動部３０Sおよび時
分針駆動部３０HM等の全被駆動ユニットのうち実際に駆
動している被駆動ユニットの消費電力を検出する消費電
力検出ユニット１０６により検出した消費電力およびパ
ルス合成回路２２の出力パルス信号からクロック生成回
路１０４（図１１参照）により生成されるクロック信号
ＣＫに基づいて、リミッタ・昇降圧制御回路１０５（図
１１参照）により転送回数に相当する昇降圧クロックＣ
ＫUDを生成させ、昇降圧回路４９に出力させるように構
成すればよい。

また、上記構成に代えて、消費電力検出ユニット１０
６により検出された消費電力に基づいてクロック生成回
路１０４（図１１参照）が内蔵するデコーダにパルス合
成回路２２から出力される複数の出力パルス信号のうち
から必要な出力パルス信号を選択させ、クロック生成回
路１０４がこの選択された出力パルス信号に基づいてク
ロック信号ＣＫを生成し、このクロック信号ＣＫに基づ
いて、リミッタ・昇降圧制御回路１０５（図１１参照）
により転送回数に相当する昇降圧クロックＣＫUDを生成
させて、昇降圧回路４９に出力させるように構成するこ
とも可能である。なお、デコーダは必ずしもクロック生
成回路１０４が内蔵する必要はなく、クロック生成回路
１０４とは独立した回路として、消費電力検出ユニット
１０６との間に別個に設けたり、消費電力検出ユニット
１０６に内蔵するように構成することも可能である。

さらに消費電力検出ユニット１０６に代えて、消費電
力記憶判別ユニット１０６を設け、電力を消費している
ユニットを特定し、予め記憶しておいた当該ユニットの
消費電力、コンデンサ４９ａおよびコンデンサ４９ｂの
容量に応じた転送回数との関係についてデータテーブル
などの形式により記憶しておき、この記憶データに基づ
いて対応する転送回数を読み出し、読み出した転送回数
およびクロック生成回路１０４（図１１参照）により生
成されるクロック信号ＣＫに基づいて、リミッタ・昇降
圧制御回路１０５（図１１参照）により転送回数に相当
する昇降圧クロックＣＫUDを生成させ、昇降圧回路４９
に出力させるように構成することも可能である。

これらの結果、コンデンサ４９ａおよびコンデンサ４
９ｂの容量に応じて電荷（電気エネルギー）供給能力を
増加させることができ、電源電圧の安定化を図ることが
できる。

［１．２．３］ 運針機構 次に運針機構ＣS、ＣHMについて説明する。

［１．２．３．１］ 秒針運針機構 まず秒針運針機構ＣSについて説明する。

秒針運針機構ＣSに用いられているステッピングモー
タ１０は、パルスモータ、ステッピングモータ、階動モ
ータあるいはデジタルモータなどとも称され、デジタル
制御装置のアクチュエータとして多用されている、パル
ス信号によって駆動されるモータである。近年、携帯に
適した小型の電子装置あるいは情報機器用のアクチュエ
ータとして小型、軽量化されたステッピングモータが多
く採用されている。このような電子装置の代表的なもの
が電子時計、時間スイッチ、クロノグラフといった計時
装置である。

本実施形態のステッピングモータ１０は、秒針駆動部
３０Sから供給される駆動パルスによって磁力を発生す
る駆動コイル１１と、この駆動コイル１１によって励磁
されるステータ１２と、さらに、ステータ１２の内部に
おいて励磁される磁界により回転するロータ１３を備え
ている。

また、ステッピングモータ１０は、ロータ１３がディ
スク状の２極の永久磁石によって構成されたＰＭ型（永
久磁石回転型）で構成されている。

ステータ１２には、駆動コイル１１で発生した磁力に
よって異なった磁極がロータ１３の回りのそれぞれの相
（極）１５および１６に発生するように磁気飽和部１７
が設けられている。

また、ロータ１３の回転方向を規定するために、ステ
ータ１２の内周の適当な位置には内ノッチ１８が設けら
れており、コギングトルクを発生させてロータ１３が適
当な位置に停止するようにしている。

ステッピングモータ１０のロータ１３の回転は、かな
を介してロータ１３に噛合された秒中間車５１及び秒車
（秒指示車）５２からなる輪列５０によって秒針５３に
伝達され、秒表示がなされることとなる。

［１．２．３．２］ 時分運針機構 次に時分針運針機構ＣHMについて説明する。

時分運針機構ＣHMに用いられているステッピングモー
タ６０は、ステッピングモータ１０と同様の構成となっ
ている。

本実施形態のステッピングモータ６０は、時分駆動部
３０HMから供給される駆動パルスによって磁力を発生す
る駆動コイル６１と、この駆動コイル６１によって励磁
されるステータ６２と、さらに、ステータ６２の内部に
おいて励磁される磁界により回転するロータ６３を備え
ている。

また、ステッピングモータ６０は、ロータ６３がディ
スク状の２極の永久磁石によって構成されたＰＭ型（永
久磁石回転型）で構成されている。ステータ６２には、
駆動コイル６１で発生した磁力によって異なった磁極が
ロータ６３の回りのそれぞれの相（極）６５および６６
に発生するように磁気飽和部６７が設けられている。ま
た、ロータ６３の回転方向を規定するために、ステータ
６２の内周の適当な位置には内ノッチ６８が設けられて
おり、コギングトルクを発生させてロータ６３が適当な
位置に停止するようにしている。

ステッピングモータ６０のロータ６３の回転は、かな
を介してロータ６３に噛合された四番車７１、三番車７
２、二番車（分指示車）７３、日の裏車７４および筒車
（時指示車）７５からなる輪列７０によって各針に伝達
される。二番車７３には分針７６が接続され、さらに、
筒車７５には時針７７が接続されている。ロータ６３の
回転に連動してこれらの各針によって時分が表示され
る。

さらに輪列７０には、図示してはいないが、年月日
（カレンダ）などの表示を行うための伝達系（例えば、
日付表示を行う場合には、筒中間車、日回し中間車、日
回し車、日車等）を接続することももちろん可能であ
る。この場合においては、さらにカレンダ修正系輪列
（例えば、第１カレンダ修正伝え車、第２カレンダ修正
伝え車、カレンダ修正車、日車等）を設けることが可能
である。

［１．２．４］ 秒針駆動部及び時分針駆動部 次に、秒針駆動部３０S及び時分針駆動部３０HMにつ
いて説明する。この場合において、秒針駆動部３０S及
び時分針駆動部３０HMは同様の構成であるので、秒針駆
動部３０Sについてのみ説明する。

秒針駆動部３０Sは、制御部２３の制御下でステッピ
ングモータ１０に様々な駆動パルスを供給する。

秒針駆動部３０Sは、直列に接続されたｐチャンネル
ＭＯＳ３３ａとｎチャンネルＭＯＳ３２ａ、およびｐチ
ャンネルＭＯＳ３３ｂとｎチャンネルＭＯＳ３２ｂによ
って構成されたブリッジ回路を備えている。

また、秒針駆動部３０Sは、ｐチャンネルＭＯＳ３３
ａおよび３３ｂとそれぞれ並列に接続された回転検出用
抵抗３５ａおよび３５ｂと、これらの抵抗３５ａおよび
３５ｂにチョッパパルスを供給するためのサンプリング
用のｐチャンネルＭＯＳ３４ａおよび３４ｂを備えてい
る。したがって、これらのＭＯＳ３２ａ、３２ｂ、３３
ａ、３３ｂ、３４ａおよび３４ｂの各ゲート電極に制御
部２３からそれぞれのタイミングで極性およびパルス幅
の異なる制御パルスを印加することにより、駆動コイル
１１に極性の異なる駆動パルスを供給したり、あるい
は、ロータ１３の回転検出用および磁界検出用の誘起電
圧を励起する検出用のパルスを供給することができるよ
うになっている。

［１．２．５］ 制御回路 次に、制御回路２３の構成について図１０および図１
１を参照しつつ説明する。

図１０に、制御回路２３とその周辺構成（電源部を含
む）の概要構成ブロック図を、図１１にその要部構成ブ
ロック図を示す。

制御回路２３は、大別すると、パルス合成回路２２
と、モード設定部９０と、時刻情報記憶部９６と、駆動
制御回路２４と、を備えている。

まず、パルス合成回路２２は、水晶振動子などの基準
発振源２１を用いて安定した周波数の基準パルスを発振
する発振回路と、基準パルスを分周して得た分周パルス
と基準パルスとを合成してパルス幅やタイミングの異な
るパルス信号を発生する合成回路と、を備えて構成され
ている。

次に、モード設定部９０は、発電状態検出部９１、発
電状態の検出のために用いる設定値を切り換える設定値
切換部９５、大容量２次電源４８の充電電圧Ｖcおよび
昇降圧回路４９の出力電圧を検出する電圧検出回路９２
と、発電状態に応じて時刻表示のモードを制御するとと
もに充電電圧に基づいて昇圧倍率を制御する中央制御回
路９３と、モードを記憶するモード記憶部９４と、を備
えて構成されている。

この発電状態検出部９１は、発電装置４０の起電圧Ｖ
ｇｅｎを設定電圧値Ｖｏと比較して発電が検出されたか
否かを判断する第１の検出回路９７と、設定電圧値Ｖｏ
よりもかなり小さな設定電圧値Ｖｂａｓ以上の起電圧Ｖ
ｇｅｎが得られた発電継続時間Ｔｇｅｎを設定時間値Ｔ
ｏと比較して発電が検出されたか否かを判断する第２の
検出回路９８とを備えており、第１の検出回路９７ある
いは第２の検出回路９８のいずれか一方の条件が満足す
ると、発電状態であると判断し、発電状態検出信号ＳPD
ETを出力するよになっている。ここで、設定電圧値Ｖｏ
およびＶｂａｓは、いずれもＶｄｄ（＝ＧＮＤ）を基準
としたときの負電圧であり、Ｖｄｄからの電位差を示し
ている。

［１．２．５．１］ 第１および第２の検出回路 ここで、第１の検出回路９７および第２の検出回路９
８の構成について図１２を参照して説明する。

図１２において、まず、第１の検出回路９７は、コン
パレータ９７１、定電圧Ｖａを発生する基準電圧源９７
２、定電圧Ｖｂを発生する基準電圧源９７３、スイッチ
ＳＷ１、リトリガブルモノマルチ９７４から大略構成さ
れている。

基準電圧源９７２の発生電圧値は、表示モードにおけ
る設定電圧値Ｖａとなっており、一方、基準電圧源９７
３の発生電圧値は、節電モードの設定電圧値Ｖｂとなっ
ている。基準電圧源９７２,９７３は、スイッチＳＷ１
を介してコンパレータ９７１の正入力端子に接続されて
いる。このスイッチＳＷ１は、設定値切換部９５によっ
て制御され、表示モードにおいて基準電圧源９７２を、
節電モードにおいて基準電圧源９７３をコンパレータ９
７１の正入力端子に接続する。また、コンパレータ９７
１の負入力端子には、発電部Ａの起電圧Ｖｇｅｎが供給
されている。したがって、コンパレータ９７１は、起電
圧Ｖｇｅｎを設定電圧値Ｖａまたは設定電圧値Ｖｂと比
較し、起電圧Ｖｇｅｎがこれらを下回る場合（大振幅の
場合）には“Ｈ”レベルとなり、起電圧Ｖｇｅｎがこれ
らを上回る場合（小振幅の場合）には“Ｌ”レベルとな
る比較結果信号を生成する。

次に、リトリガブルモノマルチ９７４は、比較結果信
号が“Ｌ”レベルから“Ｈ”レベルに立ち上がる際に発
生する立上エッジでトリガされ、“Ｌ”レベルから
“Ｈ”レベルに立ち上がり、所定時間が経過した後に
“Ｌ”レベルから“Ｈ”レベルに立ち上がる信号を生成
する。また、リトリガブルモノマルチ９７４は、所定時
間が経過する前に再度トリガされると、計測時間をリセ
ットして新たに時間計測を開始するように構成されてい
る。

次に、第１の検出回路９７の動作を説明する。

現在のモードが表示モードであるとすれば、スイッチ
ＳＷ１は基準電圧源９７２を選択し、設定電圧値Ｖａを
コンパレータ９７１に供給する。すると、コンパレータ
９７１は設定電圧値Ｖａと起電圧Ｖｇｅｎとを比較し
て、比較結果信号を生成する。この場合、リトリガブル
モノマルチ９７４は、比較結果信号の立ち上がりエッジ
に同期して、“Ｌ”レベルから“Ｈ”レベルに立ち上が
る。

一方、現在のモードが表示モードであるとすれば、ス
イッチＳＷ１は基準電圧源９７３を選択し、設定電圧値
Ｖｂをコンパレータ９７１に供給する。この例では、起
電圧Ｖｇｅｎは設定電圧値Ｖｂを越えないので、リトリ
ガブルモノマルチ９７４にトリガが入力されない。した
がって、電圧検出信号Ｓｖはローレベルを維持すること
になる。

このように第１の検出回路９７では、モードに応じた
設定電圧値ＶａまたはＶｂと起電圧Ｖｇｅｎとを比較す
ることによって、電圧検出信号Ｓを生成している。

図１２において、第２の検出回路９８は、積分回路９
８１、ゲート９８２、カウンタ９８３、デジタルコンパ
レータ９８４およびスイッチＳＷ２から構成されてい
る。

まず、積分回路９８１はＭＯＳトランジスタ２、コン
デンサ３、プルアップ抵抗４、インバータ回路５及びイ
ンバータ回路５’から構成されている。

起電圧ＶｇｅｎがＭＯＳトランジスタ２のゲートに接
続されており、起電圧ＶｇｅｎによってＭＯＳトランジ
スタ２はオン、オフ動作を繰り返し、コンデンサ３の充
電を制御する。スイッチング手段を、ＭＯＳトランジス
タで構成すればインバータ回路５も含めて、積分回路９
８１は安価なＣＭＯＳ−ＩＣで構成できるが、これらの
スイッチング素子、電圧検出手段はバイポーラトランジ
スタで構成しても構わない。プルアップ抵抗４は、コン
デンサ３の電圧値Ｖ３を非発電時にＶｓｓ電位に固定す
るとともに、非発電時のリーク電流を発生させる役割が
ある。これは数十から数百ＭΩ程度の高抵抗値であり、
オン抵抗が大きなＭＯＳトランジスタでも構成可能であ
る。コンデンサ３に接続されたインバータ回路５により
コンデンサ３の電圧値Ｖ３を判定し、さらにインバータ
回路５の出力を反転することにより検出信号Ｖｏｕｔを
出力する。ここで、インバータ回路５の閾値は、第１の
検出回路９７で用いられる設定電圧値Ｖｏよりもかなり
小さな設定電圧値Ｖｂａｓとなるように設定されてい
る。

ゲート９８２には、パルス合成回路２２から供給され
る基準信号ＳREFと検出信号Ｖｏｕｔが供給されてい
る。したがって、カウンタ９８３は検出信号Ｖｏｕｔが
ハイレベルの期間、基準信号ＳREFをカウントする。こ
のカウント値はデジタルコンパレータ９８３の一方の入
力に供給される。また、デジタルコンパレータ９８３の
他方の入力には、設定時間に対応する設定時間値Ｔｏが
供給されるようになっている。ここで、現在のモードが
表示モードである場合にはスイッチＳＷ２を介して設定
時間値Ｔａが供給され、現在のモードが節電モードであ
る場合にはスイッチＳＷ２を介して設定時間値Ｔｂが供
給されるようになっている。なお、スイッチＳＷ２は、
設定値切換部９５によって制御される。

デジタルコンパレータ９８４は、検出信号Ｖｏｕｔの
立ち下がりエッジに同期して、その比較結果を発電継続
時間検出信号Ｓｔとして出力する。発電継続時間検出信
号Ｓｔは、設定時間を越えた場合に“Ｈ”レベルとな
り、一方、設定時間を下回った場合に“Ｌ”レベルとな
る。

次に、第２の検出回路９８の動作を説明する。発電部
Ａによって交流電力の発電が始まると、発電装置４０
は、ダイオード４７を介して起電圧Ｖｇｅｎを生成す
る。

発電が始まり起電圧Ｖｇｅｎの電圧値がＶｄｄからＶ
ｓｓへ立ち下がるとＭＯＳトランジスタ２がオンして、
コンデンサ３の充電が始まる。Ｖ３の電位は、非発電時
はプルアップ抵抗４によってＶｓｓ側に固定されている
が、発電が起こり、コンデンサ３の充電が始まるとＶｄ
ｄ側に上がり始めた。次に起電圧Ｖｇｅｎの電圧がＶｓ
ｓへ増加に転じ、ＭＯＳトランジスタ２がオフすると、
コンデンサ３への充電は止まるが、Ｖ３の電位はコンデ
ンサ３によってそのまま保持される。 以上の動作は、
発電が持続されている間、繰り返され、Ｖ３の電位はＶ
ｄｄまで上がっていき安定する。Ｖ３の電位がインバー
タ回路５の閾値より上がると、インバータ回路５’の出
力である検出信号Ｖｏｕｔが“Ｌ”レベルから“Ｈ”レ
ベルに切り替わり、発電の検出ができる。発電検出まで
の応答時間は、電流制限抵抗を接続したり、ＭＯＳトラ
ンジスタの能力を変えてコンデンサ３への充電電流の値
を調整したり、またコンデンサ３の容量値を変えること
によって任意に設定できる。

発電が停止すると起電圧ＶｇｅｎはＶｄｄレベルで安
定するため、ＭＯＳトランジスタ２はオフした状態のま
まとなる。Ｖ３の電圧はコンデンサ３によってしばらく
は保持され続けるが、プルアップ抵抗４によるわずかな
リーク電流によってコンデンサ３の電荷が抜けるため、
Ｖ３はＶｄｄからＶｓｓへ徐々に下がり始める。そして
Ｖ３がインバータ回路５の閾値を越えるとインバータ回
路５’の出力である検出信号Ｖｏｕｔは“Ｈ”レベルか
ら“Ｌ”レベルに切り替わり、発電がされていないこと
の検出ができる。この応答時間はプルアップ抵抗４の抵
抗値を変え、コンデンサ３のリーク電流を調整すること
で任意に設定可能である。

この検出信号Ｖｏｕｔがゲート９８２によって基準信
号でゲートされると、これをカウンタ９８３がカウント
する。このカウント値は、デジタルコンパレータ９８４
によって、設定時間に対応する値とタイミングＴ１で比
較される。ここで、検出信号Ｖｏｕｔのハイレベル期間
Ｔxが設定時間値Ｔｏよりも長いならば、発電継続時間
検出信号Ｓｔは、“Ｌ”レベルから“Ｈ”レベルに変化
する。

さてここで、発電用ロータ４３の回転速度の違いによ
る起電圧Ｖｇｅｎおよび該起電圧Ｖｇｅｎに対する検出
信号Ｖｏｕｔを説明する。

起電圧Ｖｇｅｎの電圧レベルおよび周期（周波数）
は、発電用ロータ４３の回転速度に応じて変化する。す
なわち、回転速度が大きいほど、起電圧Ｖｇｅｎの振幅
は大となり、かつ周期が短くなる。このため、発電用ロ
ータ４３の回転速度、すなわち発電装置４０の発電の強
さに応じて、検出信号Ｖｏｕｔの出力保持時間（発電継
続時間）の長さが変化することになる。すなわち、発電
用ロータ４３の回転速度が小さい場合、すなわち、発電
が弱い場合には、出力保持時間はｔａとなり、発電用ロ
ータ４３の回転速度が大きい場合、すなわち、発電が強
い場合には、出力保持時間はｔｂとなる。両者の大小関
係は、ｔａ＜ｔｂである。このように、検出信号Ｖｏｕ
ｔの出力保持時間の長さによって、発電装置４０の発電
の強さを知ることができる。

この場合において、設定電圧値Ｖｏおよび設定時間値
Ｔｏは、設定値切換部９５によって切換制御できるにな
っている。設定値切換部９５は、時刻表示を行うモード
から秒針駆動部３０S及び時分針駆動部３０HMの駆動を
停止し、時刻表示を行わない節電モード（但し、制御回
路などは動作している。）に切り換わると、発電検出回
路９１の第１および第２の検出回路９７および９８の設
定値ＶｏおよびＴｏの値を変更する。

本例においては、表示モードの設定値ＶａおよびＴａ
として、節電モードの設定値ＶｂおよびＴｂよりも低い
値がセットされるようになっている。したがって、節電
モードから表示モードへ切り換えるためには、大きな発
電が必要とされる。ここで、その発電の程度は、計時装
置１を通常携帯して得られる程度では足らず、ユーザが
手振りによって強制的に充電する際に生じる大きなもの
である必要がある。換言すれば、節電モードの設定値Ｖ
ｂおよびＴｂは手振りによる強制充電を検出できるよう
に設定されている。

また、中央制御回路９３は、第１および第２の検出回
路９７および９８で発電が検出されない非発電時間Ｔｎ
を計測する非発電時間計測回路９９を備えており、非発
電時間Ｔｎが所定の設定時間以上継続すると表示モード
から節電モードに移行するようになっている。

一方、節電モードから表示モードへの移行は、発電状
態検出部９１によって、発電部Ａが発電状態にあること
が検出され、かつ、大容量２次電源４８の充電電圧ＶC
が十分であるという条件が整うと実行される。

この場合において、節電モードへ移行している状態
で、リミッタ回路ＬＭが動作し、オン（閉）状態となっ
ていると、発電部Ａは短絡状態となり、発電部Ａの電気
的情報が全く後段に伝わらないため、発電状態検出部９
１は、発電部Ａが発電状態にあってもそれを検出するこ
とができなくなってしまい、節電モードから表示モード
へ移行することができなくなってしまうこととなる。

そこで、本実施形態においては、動作モードが節電モ
ードにある場合には、発電部Ａの発電状態に拘わらず、
リミッタ回路ＬＭをオフ（開）状態として、発電状態検
出部９１は、発電部Ａの発電状態を確実に検出すること
ができるようにしている。

また、電圧検出回路９２は、リミッタ回路ＬＭを動作
状態とするか否かを大容量２次電源４８の充電電圧ＶC
あるいは補助コンデンサ８０の充電電圧ＶC1と、予め定
めたリミッタオン基準電圧ＶLMONと、を比較することに
より検出し、リミッタオン信号ＳLMONを出力するリミッ
タオン電圧検出回路９２Ａと、リミッタオン電圧検出回
路９２Ａを動作させるか否かを大容量２次電源４８の充
電電圧ＶCあるいは補助コンデンサ８０の充電電圧ＶC1
と、予め定めたリミッタ回路動作基準電圧（以下、プレ
電圧という）ＶPREと比較することにより検出し、リミ
ッタ動作許可信号ＳLMENを出力するプレ電圧検出回路９
２Ｂと、大容量２次電源４８の充電電圧ＶCあるいは補
助コンデンサ８０の充電電圧ＶC1を検出し、電源電圧検
出信号ＳPWを出力する電源電圧検出回路９２Ｃと、備え
て構成されている。

この場合において、リミッタオン電圧検出回路９２Ａ
は、プレ電圧検出回路９２Ｂに比較して高精度で電圧検
出が可能な回路構成を採用しており、プレ電圧検出回路
９２Ｂと比較して回路規模が大きくなり、その消費電力
も大きなものとなっている。

ここで、リミッタオン電圧検出回路９２Ａ、プレ電圧
検出回路９２Ｂ及びリミッタ回路ＬＭの詳細構成および
動作について図１３及び図１４を参照して説明する。

プレ電圧検出回路９２Ｂは、図１３に示すように、Ｖ
ｄｄ（高電圧側）にドレインが接続され、発電検出回路
９１の出力する発電状態検出信号ＳPDETに基づいて発電
状態においてオン状態となるＰチャネルトランジスタＴ
Ｐ１と、ドレインがＰチャネルトランジスタＴＰ１のソ
ースに接続され、ゲートに所定の一定電圧ＶCONSTが印
加されたＰチャネルトランジスタＴＰ２と、ドレインが
ＰチャネルトランジスタＴＰ１のソースに接続され、ゲ
ートに所定の一定電圧ＶCONSTが印加され、Ｐチャネル
トランジスタＴＰ２に並列に接続されたＰチャネルトラ
ンジスタＴＰ３と、ソースがＰチャネルトランジスタＴ
Ｐ２のソースに接続され、ゲートおよびドレインが共通
接続されたＮチャネルトランジスタＴＮ１と、ソースが
ＮチャネルトランジスタＴＮ１のドレインに接続され、
ゲートおよびドレインが共通接続されたＮチャネルトラ
ンジスタＴＮ２と、ソースがＮチャネルトランジスタＴ
Ｎ２のドレインに接続され、ゲートおよびソースが共通
接続され、ドレインがＶｓｓ（低電圧側）に接続された
ＮチャネルトランジスタＴＮ３と、ソースがＰチャネル
トランジスタＴＰ３のソースに接続され、ゲートがＮチ
ャネルトランジスタＴＮ３のゲートに共通接続され、ド
レインがＶｓｓ（低電圧側）に接続されたＮチャネルト
ランジスタＴＮ４と、を備えて構成されている。

この場合において、ＮチャネルトランジスタＴＮ３お
よびＮチャネルトランジスタＴＮ４とは、カレントミラ
ー回路を構成している。

プレ電圧検出回路９２Ｂは、発電検出回路９１により
発電が検出されたことを示す発電状態検出信号ＳPDETを
受けて、動作を開始する。

基本的な動作としては、作動対のトランジスタの能力
のアンバランスにより発生する電位差を検出電圧とする
回路構成となっている。

すなわち、ＰチャネルトランジスタＴＰ２、Ｎチャネ
ルトランジスタＴＮ１、ＮチャネルトランジスタＴＮ２
およびＮチャネルトランジスタＴＮ３の第１のトランジ
スタ群と、ＰチャネルトランジスタＴＰ３及びＮチャネ
ルトランジスタＴＮ４の第２のトランジスタ群との間の
能力のアンバランスにより発生する電位差を検出するこ
とにより、リミッタオン電圧検出回路９２Ａにリミッタ
動作許可信号ＳLMENを出力するか否かを決定している。

図１３に示すプレ電圧検出回路９２Ｂにおいては、Ｎ
チャネルトランジスタのしきい値のおよそ３倍の電圧が
検出電圧となっている。

本回路構成においては、トランジスタの動作電流で全
体回路の消費電流が決定されてるため、非常に小さな消
費電流（１０［ｎＡ］程度）での電圧検出動作が可能と
なる。

しかしながら、トランジスタのしきい値は様々な要因
でばらつくため、精度の高い電圧検出は困難となってい
る。

これに対し、リミッタオン電圧検出回路９２Ａは、消
費電流は大きいが高精度で電圧検出が可能となる回路構
成を採用している。

すなわち、図１３に示すように、リミッタオン電圧検
出回路９２Ａは、一方の入力端子に、リミッタオン電圧
検出タイミングに相当するサンプリング信号ＳSPが入力
され、他方の入力端子にリミッタ動作許可信号ＳLMENが
入力され、リミッタ動作許可信号ＳLMENが“Ｈ”レベル
かつサンプリング信号ＳSPが“Ｈ”レベルの場合に、
“Ｌ”レベルの動作制御信号を出力するＮＡＮＤ回路Ｎ
Ａと、“Ｌ”レベルの動作制御信号が出力された場合に
オン状態となるＰチャネルトランジスタＴＰ１１、ＴＰ
１２と、ＰチャネルトランジスタＴＰ１２がオン状態で
ある場合に動作電源が供給され、基準電圧ＶREFと発電
電圧あるいは蓄電電圧である被検出電圧をスイッチＳＷ
ａ、ＳＷｂ、ＳＷｃを排他的にオン状態として抵抗分割
した電圧を順次比較する電圧コンパレータＣＭＰと、を
備えて構成されている。

ＮＡＮＤ回路ＮＡは、リミッタ動作許可信号ＳLMENが
“Ｈ”レベルかつサンプリング信号ＳSPが“Ｈ”レベル
の場合に、“Ｌ”レベルの動作制御信号をＰチャネルト
ランジスタＴＰ１１及びＰチャネルトランジスタＴＰ１
２に出力する。

これにより、ＰチャネルトランジスタＴＰ１１、ＴＰ
１２は双方ともオン状態となる。

この結果、電圧コンパレータＣＭＰは、動作電源が供
給され、基準電圧ＶREFと発電電圧あるいは蓄電電圧で
ある被検出電圧をスイッチＳＷａ、ＳＷｂ、ＳＷｃを排
他的にオン状態として抵抗分割した電圧を順次比較する
こととなり、検出結果をリミッタ回路ＬＭあるいは昇降
圧回路４９に出力することとなる。

［１．２．５．２］ リミッタ回路 図１４にリミッタ回路ＬＭの一例を示す。

図１４（ａ）は、スイッチングトランジスタＳＷLMに
より発電装置４０の出力を短絡して発電電圧が外部出力
されないようにした場合の構成例である。

また、図１４（ｂ）は、スイッチングトランジスタＳ
ＷLM’により発電装置４０を開放状態として、発電電圧
が外部出力されないようにした場合の構成例である。

また、本実施形態の電源部Ｂは昇降圧回路４９を備え
ているため、充電電圧ＶCがある程度低い状態でも昇降
圧回路４９を用いて電源電圧を昇圧することにより、運
針機構ＣS、ＣHMを駆動することが可能である。

また、逆に充電電圧ＶCがある程度高く、運針機構Ｃ
S、ＣHMの駆動電圧よりも高い状態でも昇降圧回路４９
を用いて電源電圧を降圧することにより、運針機構Ｃ
S、ＣHMを駆動することが可能である。

そこで、中央制御回路９３は、充電電圧ＶCに基づい
て昇降圧倍率を決定し、昇降圧回路４９を制御してい
る。

しかし、充電電圧ＶCがあまりに低いと、昇圧しても
運針機構ＣS、ＣHMを動作させることができる電源電圧
を得ることができない。そのような場合に、節電モード
から表示モードに移行すると、正確な時刻表示を行うこ
とができず、また、無駄な電力を消費してしまうことに
なる。

そこで、本実施形態においては、充電電圧ＶCを予め
定められた設定電圧値Ｖcと比較することにより、充電
電圧ＶCが十分であるか否かを判断し、これを節電モー
ドから表示モードへ移行するための一条件としている。

さらに中央制御回路９３は、ユーザにより外部入力装
置１００が操作された場合に、予め定めた強制的な節電
モードへの移行の指示動作が所定時間内に行われたか否
かを監視するための節電モードカウンタ１０１と、常時
サイクリックにカウントを継続するとともに、カウント
値＝０の秒針位置が予め定めた所定の節電モード表示位
置（例えば、１時の位置）に相当する秒針位置カウンタ
１０２と、パルス合成回路２２における発振が停止した
か否かを検出し、発振停止検出信号ＳOSCを出力する発
振停止検出回路１０３と、パルス合成回路２２の出力に
基づいてクロック信号CKを生成し、出力するクロック生
成回路１０４と、リミッタオン信号ＳLMON、電源電圧検
出信号ＳPW、クロック信号CKおよび発電状態検出信号Ｓ
PDETに基づいて、リミッタ回路ＬＭのオン／オフ制御お
よび昇降圧クロック信号ＣＫUDによる昇降圧回路４９の
昇降圧倍率制御を行うリミッタ・昇降圧制御回路１０５
と、を備えて構成されている。

このように設定されたモードは、モード記憶部９４に
記憶され、その情報が駆動制御回路２４、時刻情報記憶
部９６および設定値切換部９５に供給されている。駆動
制御回路２４においては、表示モードから節電モードに
切り換わると、秒針駆動部３０S及び時分針駆動部３０H
Mに対しパルス信号を供給するのを停止し、秒針駆動部
３０S及び時分針駆動部３０HMの動作を停止させる。こ
れにより、モータ１０は回転しなくなり、時刻表示は停
止する。

次に、時刻情報記憶部９６は、より具体的にはアップ
ダウンカウンタで構成されており（図示せず）、表示モ
ードから節電モードに切り換わると、パルス合成回路２
２によって生成された基準信号を受けて時間計測を開始
してカウント値をアップし（アップカウント）、節電モ
ードの継続時間がカウント値として計測されることにな
る。

また、節電モードから表示モードに切り換わると、前
記アップダウンカウンタのカウント値をダウンし（ダウ
ンカウント）、ダウンカウント中は、駆動制御回路２４
から秒針駆動部３０S及び時分針駆動部３０HMに供給さ
れる早送りパルスを出力する。

そして、アップダウンカウンタのカウント値が零、す
なわち、節電モードの継続時間および早送り運針中の経
過時間に相当する早送り運針時間が経過すると、早送り
パルスの送出を停止するための制御信号を生成し、これ
を秒針駆動部３０S及び時分針駆動部３０HMに供給して
いる。

この結果、時刻表示は現在時刻に復帰されることとな
る。

このように時刻情報記憶部９６は、再表示された時刻
表示を現在時刻に復帰させる機能も備えている。

次に、駆動制御回路２４は、パルス合成回路２２から
出力される各種のパルスに基づいて、モードに応じた駆
動パルスを生成する。まず、節電モードにあっては、駆
動パルスの供給を停止する。次に、節電モードから表示
モードへの切換が行われた直後には、再表示された時刻
表示を現時刻に復帰させるために、パルス間隔が短い早
送りパルスを駆動パルスとして秒針駆動部３０S及び時
分針駆動部３０HMに供給する。

次に、早送りパルスの供給が終了した後には、通常の
パルス間隔の駆動パルスを秒針駆動部３０S及び時分針
駆動部３０HMに供給する。

［１．２．５．３］ リミッタ・昇降圧制御回路 ここで図１５ないし図１７を参照してリミッタ・昇降
圧制御回路１０５の構成について詳細に説明する。

リミッタ・昇降圧制御回路１０５は、大別すると、図
１５に示すリミッタ・昇降圧倍率制御回路２０１と、図
１６に示す昇降圧倍率制御用クロック生成回路２０２
と、図１７に示す昇降圧制御回路２０３と、を備えて構
成されている。

［１．２．５．３．１］ リミッタ・昇降圧倍率制御回
路 リミッタ・昇降圧倍率制御回路２０１は、図１５に示
すように、一方の入力端子にリミッタ回路ＬＭを動作状
態とする場合に“Ｈ”レベルとなるリミッタオン信号Ｓ
LMONが入力され、他方の入力端子に発電装置４０が発電
状態にある場合に出力される発電状態検出信号ＳPDETが
入力されるＡＮＤ回路２１１と、入力端子に１／２降圧
時に“Ｈ”レベルとなる１／２倍信号Ｓ1/2が入力さ
れ、１／２倍信号Ｓ1/2を反転して反転１／２倍信号／
Ｓ1/2を出力するインバータ２１２と、一方の入力端子
にインバータ２１２の出力端子が接続され、他方の入力
端子に信号ＳPW1が入力されたＡＮＤ回路２１３と、一
方の入力端子にＡＮＤ回路２１１の出力端子が接続さ
れ、他方の入力端子にＡＮＤ回路２１３の出力端子が接
続され、昇降圧倍率を設定するためのカウント値をアッ
プするためのアップクロック信号ＵＰCLを出力するＯＲ
回路２１４と、入力端子に３倍昇圧時に“Ｈ”レベルと
なる３倍信号ＳX3が入力され、３倍信号ＳX3を反転して
反転３倍信号／ＳX3を出力するインバータ２１５と、一
方の入力端子にインバータ２１５の出力端子が接続さ
れ、他方の入力端子に信号ＳPW2が入力され、昇降圧倍
率を設定するためのカウント値をダウンするためのダウ
ンクロック信号ＤＮCLを出力するたＡＮＤ回路２１６
と、入力端子に昇降圧倍率変更を禁止する際に“Ｈ”レ
ベルとなる昇降圧倍率変更禁止信号ＩＮＨが入力され、
昇降圧倍率変更禁止信号ＩＮＨを反転して反転昇降圧倍
率変更禁止信号／ＩＮＨを出力するインバータ２１７
と、を備えて構成されている。

さらにリミッタ・昇降圧倍率制御回路２０１は、一方
の入力端子にアップクロック信号ＵＰCLが入力され、他
方の入力端子に反転昇降圧倍率変更禁止信号／ＩＮＨが
入力され、反転昇降圧倍率変更禁止信号／ＩＮＨが
“Ｌ”レベル、すなわち、昇降圧倍率変更禁止時にアッ
プクロック信号ＵＰCLの入力を無効とするＡＮＤ回路２
２１と、一方の入力端子にダウンクロック信号ＤＮCLが
入力され、他方の入力端子に反転昇降圧倍率変更禁止信
号／ＩＮＨが入力され、反転昇降圧倍率変更禁止信号／
ＩＮＨが“Ｌ”レベル、すなわち、昇降圧倍率変更禁止
時にダウンクロック信号ＤＮCLの入力を無効とするＡＮ
Ｄ回路２２２と、を備えて構成されている。なお、ＡＮ
Ｄ回路２２１及びＡＮＤ回路２２２は、昇降圧倍率変更
禁止ユニット２２３として機能している。

またリミッタ・昇降圧倍率制御回路２０１は、一方の
入力端子にＡＮＤ回路２２１の出力端子が接続され、他
方の入力端子にＡＮＤ回路２２２の出力端子が接続され
たＮＯＲ回路２２５と、ＮＯＲ回路２２５の出力信号を
反転して出力するインバータ２２６と、クロック端子Ｃ
Ｌ1にインバータ２２６の出力信号が入力され、反転ク
ロック端子／ＣＬ1にＮＯＲ回路２２５の出力信号が入
力され、リセット端子Ｒ1に倍率設定信号ＳSETが入力さ
れ、第１カウントデータＱ1および反転第１カウントデ
ータ／Ｑ1を出力する第１カウンタ２２７と、一方の入
力端子にＡＮＤ回路２１１の出力端子が接続され、他方
の入力端子に第１カウントデータＱ1が入力されるＡＮ
Ｄ回路２２８と、一方の入力端子にＡＮＤ回路２２２の
出力端子が接続され、他方の入力端子に反転第１カウン
トデータ／Ｑ1が入力されるアンド回路２２９と、一方
の入力端子にＡＮＤ回路２２８の出力端子が接続され、
他方の入力端子にＡＮＤ回路２２９の出力端子が接続さ
れたＮＯＲ回路２３０と、を備えて構成されている。

またさらにリミッタ・昇降圧倍率制御回路２０１は、
ＮＯＲ回路２３０の出力信号を反転して出力するインバ
ータ２３６と、クロック端子ＣＬ2にインバータ２３６
の出力信号が入力され、反転クロック端子／ＣＬ2にＮ
ＯＲ回路２３０の出力信号が入力され、リセット端子Ｒ
2に倍率設定信号ＳSETが入力され、第２カウントデータ
Ｑ2及び反転第２カウントデータ／Ｑ2を出力する第２カ
ウンタ２３７と、一方の入力端子にＡＮＤ回路２２１の
出力端子が接続され、他方の入力端子に第２カウントデ
ータＱ2が入力されるＡＮＤ回路２３８と、一方の入力
端子にＡＮＤ回路２２２の出力端子が接続され、他方の
入力端子に反転第２カウントデータ／Ｑ2が入力される
アンド回路２３９と、一方の入力端子にＡＮＤ回路２３
８の出力端子が接続され、他方の入力端子にＡＮＤ回路
２３９の出力端子が接続されたＮＯＲ回路２４０と、を
備えて構成されている。

またリミッタ・昇降圧倍率制御回路２０１は、ＮＯＲ
回路２４０の出力信号を反転して出力するインバータ２
４６と、クロック端子ＣＬ3にインバータ２４６の出力
信号が入力され、反転クロック端子／ＣＬ3にＮＯＲ回
路２４０の出力信号が入力され、リセット端子Ｒ3に倍
率設定信号ＳSETが入力され、第３カウントデータＱ3
（＝１／２倍信号Ｓ1/2として機能）及び反転第３カウ
ントデータ／Ｑ3を出力する第３カウンタ２４７と、第
１の入力端子に反転第３カウントデータ／Ｑ3が入力さ
れ、第２の入力端子に第２カウントデータＱ2が入力さ
れ、第３の入力端子に第１カウントデータＱ1が入力さ
れ、これらのデータの論理積の否定をとって出力するＮ
ＡＮＤ回路２５１と、第１の入力端子に反転第３カウン
トデータ／Ｑ3が入力され、第２の入力端子に第２カウ
ントデータＱ2が入力され、第３の入力端子に反転第１
カウントデータ／Ｑ1が入力され、これらのデータの論
理積をとって昇降圧倍率１．５倍昇圧の際に“Ｈ”レベ
ルとなる１．５倍信号ＳX1.5として出力するＮＡＮＤ回
路２５２と、第１の入力端子に反転第３カウントデータ
／Ｑ3が入力され、第２の入力端子に第１カウントデー
タＱ1が入力され、第３の入力端子に反転第２カウント
データ／Ｑ2が入力され、これらのデータの論理積をと
って昇降圧倍率２倍昇圧の際に“Ｈ”レベルとなる２倍
信号ＳX2として出力するＮＡＮＤ回路２５３と、第１の
入力端子に反転第３カウントデータ／Ｑ3が入力され、
第２の入力端子に反転第１カウントデータ／Ｑ1が入力
され、第３の入力端子に反転第２カウントデータ／Ｑ2
が入力され、これらのデータの論理積をとって昇降圧倍
率３倍昇圧の際に“Ｈ”レベルとなる３倍信号ＳX3とし
て出力するＮＡＮＤ回路２５４と、を備えて構成されて
いる。

さらにリミッタ・昇降圧倍率制御回路２０１は、昇降
圧倍率が１．５倍昇圧から１倍昇圧（＝非昇降圧）に移
行した場合、あるいは、昇降圧倍率が１／２倍降圧から
１倍昇圧に移行した場合に、クロック信号ＣＬの１〜２
周期（この範囲で不定）の期間、電荷転送モード信号Ｓ
TRNを“Ｈ”レベルとするための移行期間信号を出力す
るタイマ２６０と、ＮＡＮＤ回路２５１の出力信号を反
転して出力するインバータ２６１と、一方の入力端子に
移行期間信号が入力され、他方の入力端子にインバータ
２６１の出力信号が入力され、これらの信号の論理積を
とって昇降圧倍率１倍昇圧（非昇降圧）の際に“Ｈ”レ
ベルとなる１倍信号ＳX1として出力するＡＮＤ回路２６
２と、一方の入力端子に移行期間信号が入力され、他方
の入力端子にＮＡＮＤ回路２５１の出力信号が入力さ
れ、これらの信号の論理和の否定をとって電荷転送モー
ド時に“Ｈ”レベルとなる電荷転送モード信号ＳTRNと
して出力するＮＯＲ回路２６３と、を備えて構成されて
いる。

タイマ２６０は、クロック信号ＣＬを反転して反転ク
ロック信号／ＣＬとして出力するインバータ２６５と、
クロック端子ＣＬに反転クロック信号／ＣＬが入力さ
れ、反転クロック端子／ＣＬ1にクロック信号ＣＬが入
力され、リセット端子ＲにＮＡＮＤ回路２５１の出力信
号が入力される第１カウンタ２６６と、クロック端子Ｃ
Ｌに第１カウンタ２６６の出力端子Ｑが接続され、反転
クロック端子／ＣＬに第１カウンタ２６６の出力端子／
Ｑが接続され、リセット端子ＲにＮＡＮＤ回路２５１の
出力信号が入力され、出力端子Ｑから移行期間信号が出
力される第２カウンタ２６７と、を備えて構成されてい
る。

図１８にリミッタ・昇降圧倍率制御回路の動作説明図
を示す。

上記構成において、第１カウントデータＱ1、第２カ
ウントデータＱ2及び第３カウントデータＱ3の関係は、
図１８に示すようになっており、例えば、 Ｑ1＝０（＝“Ｌ”）、Ｑ2＝０（＝“Ｌ”）、Ｑ3＝０（＝“Ｌ”） であるならば、昇降圧倍率は、３倍であり、３倍信号Ｓ
x3が“Ｈ”レベルとなる。また、 Ｑ1＝（＝“Ｌ”）、Ｑ2＝１（＝“Ｈ”）、Ｑ3＝０（＝“Ｌ”） であるならば、昇降圧倍率は、１．５倍であり、１．５
倍信号Ｓx1.5が“Ｈ”レベルとなる。

さらに、 Ｑ3＝１（＝“Ｈ”） であるならば、昇降圧倍率は、１／２であり、１／２倍
信号Ｓ1/2が“Ｈ”レベルとなる。

［１．２．５．３．２］ 昇降圧倍率制御用クロック生
成回路 昇降圧倍率制御用クロック生成回路２０２は、図１６
に示すように、クロック信号ＣＫを反転するインバータ
２７１と、インバータ２７１の出力の高域成分を除去し
て出力するロウパスフィルタ部２７２と、ロウパスフィ
ルタ部２７２の出力信号を反転して出力するインバータ
２７３と、一方の入力端子にクロック信号ＣＫが入力さ
れ、他方の入力端子にインバータ２７３の出力信号が入
力され、両入力信号の論理積をとってパラレル信号Para
llelとして出力するＡＮＤ回路２７４と、一方の入力端
子にクロック信号ＣＫが入力され、他方の入力端子にイ
ンバータ２７３の出力信号が入力され、両入力信号の論
理和の否定をとってシリアル信号Serialとして出力する
ＮＯＲ回路２７５と、を備えて構成されている。

図１９にパラレル信号及びシリアル信号の波形説明図
を示す。

上記構成において、パラレル信号Parallel及びシリア
ル信号Serialの波形は、例えば、図１９に示すようなも
のとなっている。

［１．２．５．３．３］ 昇降圧制御回路 昇降圧制御回路２０３は、図１７に示すように、パラ
レル信号Parallelを反転して反転パラレル信号／Parall
elとして出力するインバータ２８１と、シリアル信号Se
rialを反転して反転シリアル信号／Serialとして出力す
るインバータ２８２と、１倍信号ＳX1を反転し反転１倍
信号／ＳX1として出力するインバータ２８３と、反転１
倍信号／ＳX1を再び反転して１倍信号ＳX1として出力す
るインバータ２８４と、１／２倍信号Ｓ1/2を反転し反
転１／２倍信号／Ｓ1/2として出力するインバータ２８
５と、反転１／２倍信号／Ｓ1/2を再び反転し１／２倍
信号Ｓ1/2として出力するインバータ２８６と、一方の
入力端子に１／２倍信号Ｓ1/2が入力され、他方の入力
端子に転送モード信号ＳTRNが入力され、１／２倍信号
Ｓ1/2と転送モード信号ＳTRNとの論理和の否定をとって
出力するＮＯＲ回路２８７と、を備えて構成されてい
る。

また昇降圧制御回路２０３は、一方の入力端子に反転
パラレル信号／Parallelが入力され、他方の入力端子に
１倍信号ＳX1が入力される第１ＯＲ回路２９１と、一方
の入力端子に反転シリアル信号／Serialが入力され、他
方の端子にはＮＯＲ回路２８７の出力信号が入力される
第２ＯＲ回路２９２と、一方の入力端子には第１ＯＲ回
路２９１の出力端子が接続され、他方の入力端子には第
２ＯＲ回路２９２の出力端子が接続され、両ＯＲ回路の
出力の論理積をとって、スイッチＳＷ１を制御すべく、
スイッチＳＷ１をオン状態とする場合に“Ｈ”レベルと
なるスイッチ制御信号ＳSW1を出力するＮＡＮＤ回路２
９３と、一方の入力端子に反転パラレル信号／Parallel
が入力され、他方の入力端子に反転１倍信号／ＳX1が入
力される第３ＯＲ回路２９４と、ＮＯＲ回路２８７の出
力信号を反転して出力するインバータ２９５と、一方の
入力端子に反転シリアル信号／Serialが入力され、他方
の端子にはインバータ２９５の出力信号が入力される第
４ＯＲ回路２９６と、一方の入力端子には第３ＯＲ回路
２９４の出力端子が接続され、他方の入力端子には第４
ＯＲ回路２９６の出力端子が接続され、両ＯＲ回路の出
力の論理積をとって、スイッチＳＷ２を制御すべく、ス
イッチＳＷ２をオン状態とする場合に“Ｈ”レベルとな
るスイッチ制御信号ＳSW2を出力するＮＡＮＤ回路２９
７と、を備えて構成されている。

さらに昇降圧制御回路２０３は、一方の入力端子に１
／２倍信号Ｓ1/2が入力され、他方の入力端子に１．５
倍信号ＳX1.5が入力され、両信号の論理和をとって出力
するＯＲ回路２９８と、一方の入力端子に反転パラレル
信号／Parallelが入力され、他方の入力端子にオア回路
２９８の出力信号が入力される第５ＯＲ回路２９９と、
一方の入力端子に反転シリアル信号／Serialが入力さ
れ、他方の入力端子には、反転１倍信号／ＳX1が入力さ
れる第６ＯＲ回路３０１と、一方の入力端子には第５Ｏ
Ｒ回路２９９の出力端子が接続され、他方の入力端子に
は第６ＯＲ回路３０１の出力端子が接続され、両ＯＲ回
路の出力の論理積をとって、スイッチＳＷ３を制御すべ
く、スイッチＳＷ３をオン状態とする場合に“Ｈ”レベ
ルとなるスイッチ制御信号ＳSW3を出力するＮＡＮＤ回
路３０２と、一方の入力端子に反転パラレル信号／Para
llelが入力され、他方の入力端子に反転１倍信号／ＳX1
が入力される第７ＯＲ回路３０３と、一方の入力端子に
反転シリアル信号／Serialが入力され、他方の端子には
３倍信号ＳX3が入力される第８ＯＲ回路３０４と、一方
の入力端子には第７ＯＲ回路３０３の出力端子が接続さ
れ、他方の入力端子には第８ＯＲ回路３０４の出力端子
が接続され、両ＯＲ回路の出力の論理積をとって、スイ
ッチＳＷ４を制御すべく、スイッチＳＷ４をオン状態と
する場合に“Ｈ”レベルとなるスイッチ制御信号ＳSW4
を出力するＮＡＮＤ回路３０５と、を備えて構成されて
いる。

さらにまた昇降圧制御回路２０３は、第１の入力端子
に３倍信号ＳX3が入力され、第２の入力端子に２倍信号
ＳX2が入力され、第３の入力端子に転送モード信号ＳTR
Nが入力され、これらの入力信号の論理和の否定をとっ
て出力するＮＯＲ回路３０６と、一方の入力端子にＮＯ
Ｒ回路３０６の出力信号が入力され、他方の入力端子に
反転パラレル信号／Parallelが入力される第９ＯＲ回路
３０７と、一方の入力端子に転送モード信号ＳTRNが入
力され、他方の入力端子に１／２倍信号Ｓ1/2が入力さ
れるＮＯＲ回路３０８と、一方の入力端子に反転シリア
ル信号／Serialが入力され、他方の入力端子にＮＯＲ回
路３０８の出力端子が接続された第１０ＯＲ回路３０９
と、一方の入力端子には第９ＯＲ回路３０７の出力端子
が接続され、他方の入力端子には第１０ＯＲ回路３０９
の出力端子が接続され、両ＯＲ回路の出力の論理積をと
って、スイッチＳＷ１１を制御すべく、スイッチＳＷ１
１をオン状態とする場合に“Ｈ”レベルとなるスイッチ
制御信号ＳSW11を出力するＮＡＮＤ回路３１０と、第１
の入力端子に２倍信号ＳX2が入力され、第２の入力端子
に１．５倍信号ＳX1.5が入力され、第３の入力端子に１
倍信号ＳX1が入力され、これらの入力信号の論理和の否
定をとって出力するＮＯＲ回路３１１と、一方の入力端
子にＮＯＲ回路３１１の出力信号が入力され、他方の入
力端子に反転シリアル信号Serialが入力される第１１Ｏ
Ｒ回路３１２と、一方の入力端子に反転パラレル信号／
Parallelが入力され、他方の入力端子に反転１倍信号／
ＳX1が入力された第１２ＯＲ回路３１３と、一方の入力
端子には第１１ＯＲ回路３１２の出力端子が接続され、
他方の入力端子には第１２ＯＲ回路３１３の出力端子が
接続され、両ＯＲ回路の出力の論理積をとって、スイッ
チＳＷ１２を制御すべく、スイッチＳＷ１２をオン状態
とする場合に“Ｈ”レベルとなるスイッチ制御信号ＳSW
12を出力するＮＡＮＤ回路３１４と、を備えて構成され
ている。

また昇降圧制御回路２０３は、一方の入力端子に反転
シリアル信号／Serialが入力され、他方の入力端子に反
転１倍信号／ＳX1が入力される第１３ＯＲ回路３１５
と、一方の入力端子に反転パラレル信号／Parallelが入
力され、他方の入力端子に第１３ＯＲ回路３１５の出力
信号が入力され、反転パラレル信号／Parallelと第１３
ＯＲ回路３１５の出力信号の論理積をとって、スイッチ
ＳＷ１３を制御すべく、スイッチＳＷ１３をオン状態と
する場合に“Ｈ”レベルとなるスイッチ制御信号ＳSW13
を出力するＮＡＮＤ回路３１６と、一方の入力端子に反
転パラレル信号／Parallelが入力され、他方の入力端子
に反転１倍信号／ＳX1が入力される第１４ＯＲ回路３１
７と、一方の入力端子に反転シリアル信号／Serialが入
力され、他方の端子に第１４ＯＲ回路３１７の出力信号
が入力され、反転シリアル信号／Serialと第１４ＯＲ回
路３１７の出力信号の論理積をとって、スイッチＳＷ１
４を制御すべく、スイッチＳＷ１４をオン状態とする場
合に“Ｈ”レベルとなるスイッチ制御信号ＳSW14を出力
するＮＡＮＤ回路３１８と、を備えて構成されている。

さらに昇降圧制御回路２０３は、一方の入力端子に１
／２倍信号Ｓ1/2が入力され、他方の入力端子に１．５
倍信号ＳX1.5が入力されるＮＯＲ回路３１９と、一方の
入力端子に反転パラレル信号／Parallelが入力され、他
方の入力端子にＮＯＲ回路３１９の出力信号が入力され
る第１５ＯＲ回路３２０と、入力端子に３倍信号ＳX3が
入力され、３倍信号ＳX3を反転して反転３倍信号／ＳX3
として出力するインバータ３２１と、一方の入力端子に
反転シリアル信号／Serialが入力され、他方の入力端子
に反転３倍信号／ＳX3が入力され、反転シリアル信号／
Serialと反転３倍信号／ＳX3の論理和をとって出力する
第１６ＯＲ回路３２２と、一方の入力端子には第１５Ｏ
Ｒ回路３２０の出力端子が接続され、他方の入力端子に
は第１６ＯＲ回路３２２の出力端子が接続され、両ＯＲ
回路の出力の論理積をとって、スイッチＳＷ２１を制御
すべく、スイッチＳＷ２１をオン状態とする場合に
“Ｈ”レベルとなるスイッチ制御信号ＳSW21を出力する
ＮＡＮＤ回路３２３と、を備えて構成されている。

これらの構成の結果、昇降圧制御回路２０３は、図３
に示した昇降圧回路の動作説明図に対応するスイッチ制
御信号ＳSW1、ＳSW2、ＳSW3、ＳSW4、ＳSW11、ＳSW12、
ＳSW13、ＳSW14、ＳSW21をパラレル信号Parallel及びシ
リアル信号／Serialに基づくタイミングで出力すること
となる。

［１．２．５．３．４］ 基準クロック信号出力回路 ここで、昇降圧倍率制御用クロック生成回路２０２に
おいてパラレル信号Parallel及びシリアル信号Serialを
生成する際に用いられるクロック信号ＣＫを被駆動部Ｌ
１〜Ｌｎの消費電流（＝消費電力）に応じて出力する基
準クロック信号出力回路について図２０を参照して説明
する。

基準クロック信号出力回路４００は、大別すると、被
駆動部Ｌ１〜Ｌｎの総消費電力を総消費電流として検出
する消費電流検出部４０１と、消費電流検出部４０１の
検出結果に基づいてパルス合成回路２２が生成したクロ
ック信号ＣＬ１〜ＣＬ４を選択して昇降圧制御クロック
の基準となるクロック信号ＣＫとして昇降圧倍率制御用
クロック生成回路２０２に出力するクロック選択部４０
２と、を備えて構成されている。

この場合において、クロック信号ＣＬ１〜ＣＬ４の周
波数は、以下の関係にあるものとする。

（周波数 高） ＣＬ１＞ＣＬ２＞ＣＬ３＞ＣＬ４ （周波数 低） これにより、クロック信号ＣＬとしてクロック信号Ｃ
Ｌ１が出力される場合が最も電力供給能力が高く、高消
費電力に対応するものとなり、クロック信号ＣＬとして
クロック信号ＣＬ４が出力される場合が最も電力供給能
力が低く、低消費電力に対応するものとなるように設定
されている。

また、図２０中、被駆動部Ｌ１〜Ｌｎは、状態制御信
号Ｌ１0N〜Ｌｎ0Nにより駆動状態／非駆動状態が切り換
えられるものとする。

消費電流検出部４０１は、電源ラインに挿入した小抵
抗値を有する抵抗Ｒと、モータ駆動回路を含む被駆動部
Ｌ１〜Ｌｎの消費電力を抵抗Ｒに発生する電圧に変換
し、各１ビッのディジタルデータＡＤ１、ＡＤ２で表さ
れる２ビットのデータに変換するＡ／Ｄ変換器４０５
と、を備えて構成されている。

クロック選択部４０２は、ディジタルデータＡＤ１が
入力され、反転ディジタルデータ／ＡＤ１を出力する第
１インバータ４１０と、ディジタルデータＡＤ２が入力
され、反転ディジタルデータ／ＡＤ２を出力する第２イ
ンバータ４１１と、一方の入力端子にディジタルデータ
ＡＤ１が入力され、他方の入力端子にディジタルデータ
ＡＤ２が入力され、第１クロック選択信号を出力する第
１ＡＮＤ回路４１２と、一方の入力端子にディジタルデ
ータＡＤ１が入力され、他方の入力端子に反転ディジタ
ルデータ／ＡＤ２が入力され、第２クロック選択信号を
出力する第２ＡＮＤ回路４１３と、一方入力端子に反転
ディジタルデータ／ＡＤ１が入力され、他方の入力端子
にディジタルデータＡＤ２が入力され、第３クロック選
択信号を出力する第３ＡＮＤ回路４１４と、一方の入力
端子に反転ディジタルデータ／ＡＤ１が入力され、他方
の入力端子に反転ディジタルデータ／ＡＤ２が入力さ
れ、第４クロック選択信号を出力する第４ＡＮＤ回路４
１５と、一方の入力端子にパルス合成回路２２が生成し
たクロック信号ＣＬ１が入力され、他方の入力端子に入
力された第１クロック選択信号が“Ｈ”レベルの場合
に、クロック信号ＣＬ１をクロック信号ＣＫとして出力
する第５ＡＮＤ回路４１６と、一方の入力端子にパルス
合成回路２２が生成したクロック信号ＣＬ２が入力さ
れ、他方の入力端子に入力された第２クロック選択信号
が“Ｈ”レベルの場合に、クロック信号ＣＬ２をクロッ
ク信号ＣＫとして出力する第６ＡＮＤ回路４１７と、一
方の入力端子にパルス合成回路２２が生成したクロック
信号ＣＬ３が入力され、他方の入力端子に入力された第
３クロック選択信号が“Ｈ”レベルの場合に、クロック
信号ＣＬ３をクロック信号ＣＫとして出力する第７ＡＮ
Ｄ回路４１８と、一方の入力端子にパルス合成回路２２
が生成したクロック信号ＣＬ４が入力され、他方の入力
端子に入力された第４クロック選択信号が“Ｈ”レベル
の場合に、クロック信号ＣＬ４をクロック信号ＣＫとし
て出力する第８ＡＮＤ回路４１９と、第５ＡＮＤ回路〜
第８ＡＮＤ回路の出力の論理和をとって、クロック信号
ＣＬ１〜ＣＬ４のいずれか一のクロック信号をクロック
信号ＣＫとして出力するＯＲ回路４２０と、を備えて構
成されている。

次に図２０を参照して基準クロック出力回路の動作を
説明する。

消費電流検出部４０１のＡ／Ｄ変換器４０５は、モー
タ駆動回路を含む被駆動部Ｌ１〜Ｌｎの消費電力を抵抗
Ｒに発生する電圧を各１ビッのディジタルデータＡＤ
１、ＡＤ２で表される２ビットのデータに変換してクロ
ック選択部４０２に出力する。

より具体的には、図２１に示すように、Ａ／Ｄ変換器
４０５は、抵抗Ｒの両端に発生する電圧を４段階に分
け、最も抵抗Ｒの両端の電圧が低い第１段階の場合に
は、 ＡＤ１＝０、ＡＤ２＝０ とし、同様に、 第２段階： ＡＤ１＝０、ＡＤ２＝１ 第３段階： ＡＤ１＝１、ＡＤ２＝０ とし、最も抵抗Ｒの両端の電圧が高い第４段階の場合に
は、 ＡＤ１＝１、ＡＤ２＝１ とする。この場合において、抵抗Ｒの両端の電圧が第１
段階から第４段階に向かうに従って、被駆動部Ｌ１〜Ｌ
ｎにおける消費電力が増大していることになる。

一方、クロック選択部４０２の第１インバータ４１０
は、ディジタルデータＡＤ１が入力され、反転ディジタ
ルデータ／ＡＤ１を第３ＡＮＤ回路４１４および第４Ａ
ＮＤ回路４１５に出力する。また第２インバータ４１１
は、ディジタルデータＡＤ２が入力され、反転ディジタ
ルデータ／ＡＤ２を第２ＡＮＤ回路４１３および第４Ａ
ＮＤ回路４１５に出力する。

これらの結果、抵抗Ｒの両端の電圧が第１段階の場
合、すなわち、被駆動部Ｌ１〜Ｌｎの消費電力が最も低
い場合には、第４ＡＮＤ回路４１５の出力のみが“Ｈ”
レベルとなり、他の第１〜第３ＡＮＤ回路４１２〜４１
４の出力は“Ｌ”レベルとなる。

従って、第５〜第８ＡＮＤ回路４１６〜４１９のう
ち、第８ＡＮＤ回路４１９のみが、クロック信号ＣＬ４
をＯＲ回路に出力し、第５〜第７ＡＮＤ回路の出力４１
６〜４１８は常に“Ｌ”レベルとなり、ＯＲ回路４２０
はクロック信号ＣＬ４をクロック信号ＣＫとして出力す
ることとなる。

また、抵抗Ｒの両端の電圧が第２段階の場合には、第
３ＡＮＤ回路４１４の出力のみが“Ｈ”レベルとなり、
他の第１、第２、第４ＡＮＤ回路４１２、４１４、４１
５の出力は“Ｌ”レベルとなる。

従って、第７ＡＮＤ回路４１４が、クロック信号ＣＬ
３をＯＲ回路４２０に出力し、第５、第６、第８ＡＮＤ
回路４１６、４１７、４１９の出力は常に“Ｌ”レベル
となり、ＯＲ回路４２０はクロック信号ＣＬ３をクロッ
ク信号ＣＫとして出力することとなる。

さらに、抵抗Ｒの両端の電圧が第３段階の場合には、
第２ＡＮＤ回路４１３の出力のみが“Ｈ”レベルとな
り、他の第１、第３、第４ＡＮＤ回路４１２、４１４、
４１５の出力は“Ｌ”レベルとなる。

従って、第６ＡＮＤ回路４１７が、クロック信号ＣＬ
２をＯＲ回路４２０に出力し、第５、第７、第８ＡＮＤ
回路４１６、４１８、４１９の出力は常に“Ｌ”レベル
となり、ＯＲ回路４２０はクロック信号ＣＬ２をクロッ
ク信号ＣＫとして出力することとなる。

さらにまた、抵抗Ｒの両端の電圧が第４段階の場合、
すなわち、被駆動部Ｌ１〜Ｌｎの消費電力が最も高い場
合には、第１ＡＮＤ回路４１２の出力のみが“Ｈ”レベ
ルとなり、他の第２〜第４ＡＮＤ回路４１３〜４１５の
出力は“Ｌ”レベルとなる。

従って、第５ＡＮＤ回路４１６が、クロック信号ＣＬ
３をＯＲ回路４２０に出力し、第６〜第８ＡＮＤ回路４
１７〜４１９の出力は常に“Ｌ”レベルとなり、ＯＲ回
路４２０はクロック信号ＣＬ１をクロック信号ＣＫとし
て出力することとなる。

これらの結果、抵抗Ｒの両端電圧が大きい、すなわ
ち、消費電力が大きいほど高周波のクロック信号が選択
され、単位時間当たりの電荷転送回数を多くすることが
でき、消費電力が大きな負荷の駆動に耐えることが可能
となる。

［１．３］ 第１実施形態の動作 ［１．３．１］ ［１．３．２］ 第１実施形態の動作 次に図２２を参照して第１実施形態の動作を説明す
る。

初期状態において、発電状態検出回路９１は動作状
態、リミッタ回路ＬＭは非動作状態、昇降圧回路４９は
非動作状態、リミッタオン電圧検出回路９２Ａは非動作
状態、プレ電圧検出回路９２Ｂは非動作状態、電源電圧
検出回路９２Ｃは動作状態にあるものとする。

また、初期状態においては、大容量２次電源４８の電
圧は、０．４５［Ｖ］未満であるものとする。

さらに運針機構ＣS、ＣHMを駆動するための最低電圧
は、１．２［Ｖ］未満に設定されているものとする。

［１．３．２．１］ 大容量２次電源電圧上昇時 ［１．３．２．１．１］ ０．０〜０．６２［Ｖ］時 大容量２次電源の電圧が０．４５［Ｖ］未満の場合に
は、昇降圧回路４９は、非動作状態にあり、電源電圧検
出回路９２Ｃにより検出される電源電圧も０．４５
［Ｖ］未満となるため、運針機構ＣS、ＣHMは非駆動状
態のままである。

その後、発電状態検出回路９１により発電装置４０の
発電が検出されると、プレ電圧検出回路９２Ｂは、動作
状態となる。

そして、大容量２次電源の電圧が０．４５［Ｖ］を越
えると、電源電圧検出回路９２Ｃの電源電圧検出信号Ｓ
PWに基づいて、リミッタ・昇降圧制御回路１０５が昇降
圧回路４９に３倍昇圧動作を行わせるべく制御を行う。

これにより昇降圧回路４９は、３倍昇圧動作を行い、
この３倍昇圧動作は、大容量２次電源の電圧が０．６２
［Ｖ］となるまで、リミッタ・昇降圧制御回路１０５に
より継続される。

この結果、補助コンデンサ８０の充電電圧は、１．３
５［Ｖ］以上となり、運針機構ＣS、ＣHMは駆動状態と
なる。

なお、この場合において、発電状態によっては、例え
ば、計時装置を急激に振った場合などには、急激に電圧
が上昇し、絶対定格電圧などを超過してしまう可能性が
あるため、３倍昇圧動作に移行させずに、２倍あるいは
１．５倍昇圧などのように昇降圧倍率を発電状態に応じ
て制御すれば、より安定した動作電圧の供給が可能とな
る。以下の場合においても同様である。

［１．３．２．１．２］ ０．６２［Ｖ］〜０．８３
［Ｖ］時 大容量２次電源の電圧が０．６２［Ｖ］を越えると、
電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づ
いて、リミッタ・昇降圧制御回路１０５が昇降圧回路４
９に２倍昇圧動作を行わせるべく制御を行う。

これにより昇降圧回路４９は、２倍昇圧動作を行い、
この２倍昇圧動作は、大容量２次電源の電圧が０．８３
［Ｖ］となるまで、リミッタ・昇降圧制御回路１０５に
より継続される。

この結果、補助コンデンサ８０の充電電圧は、１．２
４［Ｖ］以上となり、運針機構ＣS、ＣHMは相変わら
ず、駆動状態を継続することとなる。

［１．３．２．１．３］ ０．８３［Ｖ］〜１．２３
［Ｖ］時 大容量２次電源の電圧が０．８３［Ｖ］を越えると、
電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づ
いて、リミッタ・昇降圧制御回路１０５が昇降圧回路４
９に１．５倍昇圧動作を行わせるべく制御を行う。

これにより昇降圧回路４９は、１．５倍昇圧動作を行
い、この１．５倍昇圧動作は、大容量２次電源の電圧が
１．２３［Ｖ］となるまで、リミッタ・昇降圧制御回路
１０５により継続される。

この結果、補助コンデンサ８０の充電電圧は、１．２
４［Ｖ］以上となり、運針機構ＣS、ＣHMは相変わら
ず、駆動状態を継続することとなる。

［１．３．２．１．４］ １．２３［Ｖ］以上時 大容量２次電源の電圧が１．２３［Ｖ］を越えると、
電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づ
いて、リミッタ・昇降圧制御回路１０５が昇降圧回路４
９に最終的には１倍昇圧動作（ショートモード）、すな
わち、非昇圧動作を行わせるべく制御を行う。

より詳細には、まず、昇降圧回路４９は、クロック生
成回路１０４（図１１参照）からのクロック信号ＣＫか
らリミッタ・昇降圧制御回路１０５（図１１参照）が生
成した昇降圧クロックＣＫUDに基づいて電荷転送モード
における充電サイクルと、電荷転送サイクルとを交互に
繰り返す。

そして、充電サイクル時には、図３（ｂ）に示したよ
うに、第１の昇降圧クロックタイミング（パラレル接続
タイミング）においては、スイッチＳＷ１をオン、スイ
ッチＳＷ２をオフ、スイッチＳＷ３をオン、スイッチＳ
Ｗ４をオフ、スイッチＳＷ１１をオン、スイッチＳＷ１
２をオフ、スイッチＳＷ１３をオン、スイッチＳＷ１４
をオフ、スイッチＳＷ２１をオフとし、大容量２次電源
４８に対し、コンデンサ４９ａおよびコンデンサ４９ｂ
がパラレルに接続されて、大容量２次電源４８の電圧で
コンデンサ４９ａおよびコンデンサ４９ｂが充電され
る。

そして、電荷転送サイクル時には、図３（ｂ）に示す
ように、第２の昇降圧クロックタイミング（シリアル接
続タイミング）においては、スイッチＳＷ１をオン、ス
イッチＳＷ２をオフ、スイッチＳＷ３をオフ、スイッチ
ＳＷ４をオン、スイッチＳＷ１１をオン、スイッチＳＷ
１２をオフ、スイッチＳＷ１３をオフ、スイッチＳＷ１
４をオン、スイッチＳＷ２１をオフとし、補助コンデン
サ８０に対し、コンデンサ４９ａおよびコンデンサ４９
がパラレルに接続されて、コンデンサ４９ａおよびコン
デンサ４９ｂの電圧、すなわち、大容量２次電源４８の
電圧で補助コンデンサ８０が充電され、電荷転送がなさ
れることとなる。

そして、補助コンデンサの充電状態が進んで、ショー
トモードに移行させても電源電圧変動が少ないと認めら
れる電圧になると、ショートモードに移行させる。

これにより昇降圧回路４９は、１倍昇圧動作（ショー
トモード）を行い、この１倍昇圧動作は、大容量２次電
源４８の電圧が１．２３［Ｖ］未満となるまで、リミッ
タ・昇降圧制御回路１０５により継続される。

この結果、補助コンデンサ８０の充電電圧は、１．２
３［Ｖ］以上となり、運針機構ＣS、ＣHMは相変わら
ず、駆動状態を継続することとなる。

そして、プレ電圧検出回路９２Ｂにより大容量２次電
源４８の電圧がプレ電圧ＶPRE（図１２では、２．３
［Ｖ］）を超過すると、プレ電圧検出回路９２Ｂはリミ
ッタ動作許可信号ＳLMENをリミッタオン電圧検出回路９
２Ａに出力し、リミッタオン電圧検出回路９２Ａは、動
作状態に移行し、大容量２次電源４８の充電電圧ＶC
と、予め定めたリミッタオン基準電圧ＶLMONと、所定サ
ンプリング間隔で比較することによりリミッタ回路ＬＭ
を動作状態とするか否かを検出する。

この場合において、発電部Ａは断続的に発電を行うも
のであり、その発電周期が第１周期以上の間隔であると
した場合に、リミッタオン電圧検出回路９２Ａは、第１
周期以下の周期である第２周期を有するサンプリング間
隔で検出を行っている。

そして、大容量２次電源４８の充電電圧ＶCが２．５
［Ｖ］を超過すると、リミッタ回路ＬＭをオン状態とす
べく、リミッタオン信号ＳLMONをリミッタ回路ＬＭに出
力する。

この結果、リミッタ回路ＬＭは、発電部Ａを大容量２
次電源４８から電気的に切り離されることとなる。

これにより、過大な発電電圧ＶGENが大容量２次電源
４８に印加されることがなくなり、大容量２次電源の耐
圧を越えた電圧が印加されることによる大容量２次電源
４８の破損、ひいては、計時装置１の破損を防止するこ
とが可能となっている。

その後、発電検出部９１において、発電が検出されな
くなり、発電状態検出部９１から発電状態検出信号ＳPD
ETが出力されなくなると、大容量２次電源４８の充電電
圧ＶCに拘わらず、リミッタ回路ＬＭはオフ状態とな
り、リミッタオン電圧検出回路９２Ａ、プレ電圧検出回
路９２Ｂおよび電源電圧検出回路９２Ｃは、非動作状態
となる。

［１．３．２．１．５］ 昇圧倍率増加時の処理 リミッタ回路ＬＭのオン状態において、大容量２次電
源４８の電圧を昇降圧回路４９により昇圧している最中
である場合には、安全確保のため、昇圧倍率を低下さ
せ、あるいは、昇圧動作を停止する必要がある。

より一般的には、リミッタオン電圧検出回路９２Ａに
おける検出結果に基づいて発電装置４０における発電電
圧が予め定めたリミッタオン電圧以上となり、かつ、電
源昇降圧回路４９が昇圧を行っている場合に昇圧倍率Ｎ
を昇圧倍率Ｎ’（Ｎ’は、実数、かつ、１≦Ｎ’＜Ｎ）
に設定すれば良い。

これは、非発電状態から発電状態に移行した場合のよ
うに、急激な電圧上昇が想定される場合に、昇圧してい
ることに起因する絶対定格電圧超過などによる破損を確
実に防止するためである。

［１．３．２．２］ 大容量２次電源電圧下降時 ［１．３．２．２．１］ １．２０［Ｖ］以上時 大容量２次電源４８の充電電圧ＶCが２．５［Ｖ］を
超過した状態では、リミッタオン信号ＳLMONをリミッタ
回路ＬＭに出力されており、リミッタ回路ＬＭをオン状
態となって、リミッタ回路ＬＭは、発電部Ａを大容量２
次電源４８から電気的に切り離された状態となってい
る。

この状態においては、リミッタオン電圧検出回路９２
Ａ、プレ電圧検出回路９２Ｂおよび電源電圧検出回路９
２Ｃは、全て動作状態となっている。

その後、大容量２次電源４８充電電圧ＶCが２．５
［Ｖ］未満となると、リミッタオン電圧検出回路９２Ａ
は、リミッタ動作許可信号ＳLMENをリミッタ回路ＬＭに
出力するのを停止し、リミッタ回路ＬＭはオフ状態とな
る。

さらに大容量２次電源４８の充電電圧ＶCが低下し、
２．３［Ｖ］未満となると、プレ電圧検出回路９２Ｂは
リミッタ動作許可信号ＳLMENをリミッタオン電圧検出回
路９２Ａに出力しなくなり、リミッタオン電圧検出回路
９２Ａは、非動作状態に移行し、リミッタ回路ＬＭは、
オフ状態となる。

なお、上記常態化においては、電源電圧検出回路９２
Ｃの電源電圧検出信号ＳPWに基づいて、リミッタ・昇降
圧制御回路１０５が昇降圧回路４９に１倍昇圧動作、す
なわち、非昇圧動作を行わせるべく制御を行っており、
運針機構ＣS、ＣHMは相変わらず、駆動状態を継続する
こととなる。

［１．３．２．２．２］ １．２０［Ｖ］〜０．８０
［Ｖ］時 大容量２次電源の電圧が１．２３［Ｖ］未満となる
と、電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに
基づいて、リミッタ・昇降圧制御回路１０５が昇降圧回
路４９に１．５倍昇圧動作を行わせるべく制御を行う。

これにより昇降圧回路４９は、１．５倍昇圧動作を行
い、この１．５倍昇圧動作は、大容量２次電源の電圧が
０．８０［Ｖ］となるまで、リミッタ・昇降圧制御回路
１０５により継続される。

この結果、補助コンデンサ８０の充電電圧は、１．２
［Ｖ］以上１．８［Ｖ］未満となり、運針機構ＣS、ＣH
Mは相変わらず、駆動状態を継続することとなる。

［１．３．２．２．３］ ０．８０［Ｖ］〜０．６０
［Ｖ］時 大容量２次電源の電圧が０．８０［Ｖ］未満となる
と、電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに
基づいて、リミッタ・昇降圧制御回路１０５が昇降圧回
路４９に２倍昇圧動作を行わせるべく制御を行う。

これにより昇降圧回路４９は、２倍昇圧動作を行い、
この２倍昇圧動作は、大容量２次電源の電圧が０．６０
［Ｖ］となるまで、リミッタ・昇降圧制御回路１０５に
より継続される。

この結果、補助コンデンサ８０の充電電圧は、１．２
０［Ｖ］以上１．６［Ｖ］未満となり、運針機構ＣS、
ＣHMは相変わらず、駆動状態を継続することとなる。

［１．３．２．２．４］ ０．６［Ｖ］〜０．４５
［Ｖ］時 大容量２次電源の電圧が０．６［Ｖ］未満となると、
電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づ
いて、リミッタ・昇降圧制御回路１０５が昇降圧回路４
９に３倍昇圧動作を行わせるべく制御を行う。

これにより昇降圧回路４９は、３倍昇圧動作を行い、
この３倍昇圧動作は、大容量２次電源の電圧が０．４５
［Ｖ］となるまで、リミッタ・昇降圧制御回路１０５に
より継続される。

この結果、補助コンデンサ８０の充電電圧は、１．３
５［Ｖ］以上１．８［Ｖ］未満となり、運針機構ＣS、
ＣHMは駆動状態となる。

［１．３．２．２．５］ ０．４５［Ｖ］未満 大容量２次電源４８の電圧が０．４５［Ｖ］未満とな
った場合には、昇降圧回路４９を非動作状態とし、運針
機構ＣS、ＣHMは非駆動状態として、大容量２次電源４
８の充電のみを行う。

これにより昇圧にともなう無駄な電力消費を低減し、
運針機構ＣS、ＣHMの再駆動までの時間を短縮すること
ができる。

［１．３．２．２．６］ 昇圧倍率低下時の処理 前回の昇圧倍率を低下させた（例えば、２倍→１．５
倍）タイミングから実際の充電電圧Ｖcが安定するのに
十分な期間が経過するまでは、昇圧倍率の再度の低下は
行わないようにする必要がある。

これは、昇圧倍率を低下させたとしても、実際の昇圧
後の電圧は一瞬にして変化するわけではなく、徐々に昇
圧倍率低下後の電圧に近づいて行くこととなるため、昇
圧倍率が低くなりすぎてしまうからである。

より一般的には、昇圧倍率Ｎ（Ｎは実数）を昇圧倍率
Ｎ’（Ｎ’は、実数、かつ、１≦Ｎ’＜Ｎ）に変更した
タイミングから予め定めた所定の倍率変更禁止時間が経
過したか否かを判別し、前回の前記昇圧倍率Ｎを前記昇
圧倍率Ｎ’に変更したタイミングから予め定めた所定の
倍率変更禁止時間が経過するまでは、昇圧倍率の変更を
禁止すればよい。

［１．４］ 第１実施形態の効果 以上の説明のように、本第１実施形態によれば、大容
量２次電源４８から昇降圧回路を介して昇降圧倍率Ｍ’
（Ｍ’は１以外の正の実数）で補助コンデンサ８０への
電荷の転送を行っている状態から大容量２次電源４８と
補助コンデンサ８０とを電気的に直結する状態に移行さ
せるに際し、大容量２次電源４８から前記昇降圧回路を
介して昇降圧倍率Ｍ＝１の非昇降圧状態で補助コンデン
サ８０への前記電気エネルギーの転送を行わせ、大容量
２次電源４８と補助コンデンサ８０の電位差を所定電位
差未満とするので、昇圧倍率の変更による急激な電源電
圧変動を招くことがないので、電源電圧の急激な電圧変
動に伴う電子機器、特に携帯用電子機器（計時装置）の
誤動作を防止することができる。

［２］ 第２実施形態 上記第１実施形態において説明したように、図２０お
よび図２１においては、消費電力を検出し、検出した消
費電力に基づいて、単位時間当たりの電荷転送回数を設
定していたが、本第２実施形態は、転送回数を記憶する
ＲＯＭ（転送回数記憶手段として機能）を備え、被駆動
部Ｌ１〜Ｌｎに対応する状態制御信号Ｌ１ON〜ＬｎONに
基づいてＲＯＭの記憶内容を呼び出し、パルス合成回路
２２が生成したクロック信号に基づいて負荷の大小に対
応するクロック信号ＣＫをクロック選択部（転送回数判
別手段として機能）により出力するものである。以下の
説明においては、説明の簡略化のため、被駆動部が３つ
の場合、すなわち、被駆動部Ｌ１〜Ｌ３を備える場合に
ついて説明し、負荷の大きさは、 （負荷 大） Ｌ１＞Ｌ２＞Ｌ３ （負荷 小） であるものとする。

まず、図２３を参照して本第２実施形態の構成につい
て説明する。

基準クロック信号出力回路４５０は、大別すると、被
駆動部Ｌ１〜Ｌ３の駆動状態／被駆動状態に対応する状
態制御信号Ｌ１ON〜Ｌ３ONの信号状態に基づいて出力端
子Ｄ１〜Ｄ８のうちのいずれか一の出力端子を“Ｈ”レ
ベルとするＲＯＭ４５１と、ＲＯＭの出力端子Ｄ１〜Ｄ
８の信号状態に基づいて、パルス合成回路２２が生成し
たクロック信号ＣＬ１〜ＣＬ８を選択して昇降圧制御ク
ロックの基準となるクロック信号ＣＫとして昇降圧倍率
制御用クロック生成回路２０２に出力するクロック選択
部４５２と、を備えて構成されている。

クロック選択部４５２は、一方の入力端子に出力端子
Ｄ１が接続され、他方の入力端子にパルス合成回路２２
が生成したクロック信号ＣＬ８が入力され、出力端子Ｄ
１が“Ｈ”レベルの場合に、クロック信号ＣＬ８をクロ
ック信号ＣＫとして出力する第１ＡＮＤ回路４５２-１
と、一方の入力端子に出力端子Ｄ２が接続され、他方の
入力端子にパルス合成回路２２が形成したクロック信号
ＣＬ７が入力され、出力端子Ｄ２が“Ｈ”レベルの場合
に、クロック信号ＣＬ７をクロック信号ＣＫとして出力
する第２ＡＮＤ回路４５２-2と、一方の入力端子に出力
端子Ｄ３が接続され、他方の入力端子にパルス合成回路
２２が生成したクロック信号ＣＬ６が入力され、出力端
子Ｄ３が“Ｈ”レベルの場合に、クロック信号ＣＬ６を
クロック信号ＣＫとして出力する第３ＡＮＤ回路４５２
-3（図示せず）と、一方の入力端子に出力端子Ｄ４が接
続され、他方の入力端子にパルス合成回路２２が生成し
たクロック信号ＣＬ５が入力され、出力端子Ｄ４が
“Ｈ”レベルの場合に、クロック信号ＣＬ５をクロック
信号ＣＫとして出力する第４ＡＮＤ回路４５２-4（図示
せず）と、一方の入力端子に出力端子Ｄ５が接続され、
他方の入力端子にパルス合成回路２２が生成したクロッ
ク信号ＣＬ４が入力され、出力端子Ｄ５が“Ｈ”レベル
の場合に、クロック信号ＣＬ４をクロック信号ＣＫとし
て出力する第５ＡＮＤ回路４５２-5（図示せず）と、一
方の入力端子に出力端子Ｄ６が接続され、他方の入力端
子にパルス合成回路２２が生成したクロック信号ＣＬ３
が入力され、出力端子Ｄ６が“Ｈ”レベルの場合に、ク
ロック信号ＣＬ３をクロック信号ＣＫとして出力する第
６ＡＮＤ回路４５２-6（図示せず）と、一方の入力端子
に出力端子Ｄ７が接続され、他方の入力端子にパルス合
成回路２２が生成したクロック信号ＣＬ２が入力され、
出力端子Ｄ７が“Ｈ”レベルの場合に、クロック信号Ｃ
Ｌ２をクロック信号ＣＫとして出力する第７ＡＮＤ回路
４５２-7（図示せず）と、一方の入力端子に出力端子Ｄ
８が接続され、他方の入力端子にパルス合成回路２２が
生成したクロック信号ＣＬ１が入力され、出力端子Ｄ８
が“Ｈ”レベルの場合に、クロック信号ＣＬ１をクロッ
ク信号ＣＫとして出力する第８ＡＮＤ回路４５２-8と、
第１ＡＮＤ回路〜第８ＡＮＤ回路の出力の論理和をとっ
て、クロック信号ＣＬ１〜ＣＬ８のいずれか一のクロッ
ク信号をクロック信号ＣＫとして出力するＯＲ回路４５
３と、を備えて構成されている。

ここで、図２３および図２４を参照して動作を説明す
る。

図２４に示すように、被駆動部Ｌ１〜Ｌ３に対応する
状態制御信号Ｌ１ON〜Ｌ３ONの状態に応じて、ＲＯＭの
出力端子Ｄ１〜Ｄ８のいずれかが排他的に“Ｈ”レベル
となる。

より具体的に、一例を挙げて説明する。

例えば、被駆動部Ｌ１〜Ｌ３の全てが非駆動状態にあ
る場合には、状態制御信号Ｌ１ON〜Ｌ３ONは全て“Ｈ”
レベル、すなわち、“０”であるため、ＲＯＭ４５１の
出力端子Ｄ１のみが“Ｈ”レベルとなる。

この結果、クロック選択部４５２の第１ＡＮＤ回路４
５２-1の一方の端子が“Ｈ”レベルとなり、第１ＡＮＤ
回路４５２-1の出力端子からクロック信号ＣＬ８がＯＲ
回路に出力される。

また、第２〜第８ＡＮＤ回路４５２-2〜４５２-8の出
力は全て“Ｈ”レベルとなる。

従って、ＯＲ回路４５３からはクロック信号ＣＬ８が
クロック信号ＣＫとして出力されることとなる。

同様に、被駆動部Ｌ２のみが駆動状態にある場合に
は、状態制御信号Ｌ２ONが“Ｈ”レベル、すなわち、
“１”、状態制御信号Ｌ１ON、Ｌ３ONは“Ｌ”レベル、
すなわち、“０”であるため、ＲＯＭ４５１の出力端子
Ｄ３のみが“Ｈ”レベルとなる。

この結果、第３ＡＮＤ回路４５２-3の一方の端子が
“Ｈ”レベルとなり、第３ＡＮＤ回路の出力端子からク
ロック信号ＣＬ６がＯＲ回路に出力される。

また、第１、第２、第４〜第８ＡＮＤ回路４５２-1、
４５２-2〜４５２-8の出力は全て“Ｈ”レベルとなる。

従って、ＯＲ回路４５３からはクロック信号ＣＬ６が
クロック信号ＣＫとして出力されることとなる。

さらに被駆動部Ｌ１〜Ｌ３の全てが駆動状態にある場
合には、状態制御信号Ｌ１ON〜Ｌ３ONは全て“Ｈ”レベ
ル、すなわち、“１”であるため、ＲＯＭ４５１の出力
端子Ｄ８のみが“Ｈ”レベルとなる。

この結果、第８ＡＮＤ回路４５２-8の一方の端子が
“Ｈ”レベルとなり、第８ＡＮＤ回路４５２-8の出力端
子からクロック信号ＣＬ１がＯＲ回路４５３に出力され
る。

また、第１〜第７ＡＮＤ回路４５２-1〜４５２-7の出
力は全て“Ｈ”レベルとなる。

従って、ＯＲ回路４５３からはクロック信号ＣＬ１が
クロック信号ＣＫとして出力されることとなる。

他の動作および効果については、第１実施形態と同様
である。

［３］ 第３実施形態 次に昇降圧用のコンデンサの容量値に基づいて転送回
数を決定する場合に用いられるパルス合成回路を有する
第３実施形態の構成について説明する。

本第３実施形態のパルス合成回路２２Ａは、第２実施
形態のパルス合成回路２２に代えて用いることが可能と
なっている。

図２５に第３実施形態のパルス合成回路の概要構成ブ
ロック図を示す。

パルス合成回路２２Ａは、図２５に示すように、発振
器２１の基準パルス信号を分周して第１分周信号Ｓ１を
出力する第１分周回路５０１と、第１分周信号Ｓ１がク
ロック端子に入力され、１／２分周して第２分周信号Ｓ
２として出力する１／２分周回路５０２と、昇降圧用の
コンデンサの容量が所定の基準容量より大きい場合に
“Ｈ”レベルとなるコンデンサ容量信号ＳCNDに基づい
て第１分周信号Ｓ１あるいは第２分周信号Ｓ２のいずれ
かを選択的に出力する選択回路５０３と、選択回路５０
３の出力信号を分修してクロック信号ＣＬ１〜ＣＬ８を
生成する第２分周回路５０４と、を備えて構成されてい
る。

選択回路５０３は、一方の入力端子に第２分周信号Ｓ
２が入力され、他方の入力端子にコンデンサ容量信号Ｓ
CNDが入力される第１ＡＮＤ回路５０５と、コンデンサ
容量信号ＳCNDを反転して反転コンデンサ容量信号／ＳC
NDを出力するインバータ５０６と、一方の入力端子に第
１分周信号Ｓ１が入力され、他方の入力端子に反転コン
デンサ容量信号が入力される第２ＡＮＤ回路５０７と、
一方の入力端子に第１ＡＮＤ回路５０５が接続され、他
方の入力端子に第２ＡＮＤ回路５０７が接続されたＯＲ
回路５０８と、を備えて構成されている。

次に動作を説明する。

パルス合成回路２２Ａの第１分周回路５０１は、発振
器２１の基準パルス信号を分周して第１分周信号Ｓ１を
１／２分周回路５０２および選択回路５０３の第２ＡＮ
Ｄ回路５０７に出力する。

１／２分周回路５０２は、第１分周信号Ｓ１を１／２
分周して第２分周信号Ｓ２として第１ＡＮＤ回路５０５
に出力する。

一方、インバータ５０６は、コンデンサ容量信号ＳCN
Dを反転して反転コンデンサ容量信号／ＳCNDを第２ＡＮ
Ｄ回路５０７に出力する。

これらの結果、昇降圧用のコンデンサ容量信号ＳCND
が“Ｈ”レベルの場合、すなわち、コンデンサの容量が
所定の基準容量より大きい場合には、第２分周信号Ｓ２
がＯＲ回路５０８に出力され、コンデンサ容量信号ＳCN
Dが“Ｌ”レベルの場合、すなわち、昇降圧用のコンデ
ンサの容量が所定の基準容量より小さい場合には、第１
分周信号Ｓ１がＯＲ回路５０８に出力されることとな
る。

これにより第２分周回路５０４は、選択回路５０３の
出力信号を分周してクロック信号ＣＬ１〜ＣＬ８を生成
するので、コンデンサの容量が基準容量より大きい場合
には、分周することにより生成されるクロック信号ＣＬ
１〜ＣＬ８の周波数は、コンデンサの基準容量が小さい
場合に生成されるクロック信号ＣＬ１〜ＣＬ８の周波数
よりもそれぞれ１／２倍の値を有していることとなる。

このことは、昇降圧用のコンデンサの容量が小さい場
合には、１回あたりの電荷転送量が小さいので、転送回
数、すなわち、転送クロックを大きくし、昇降圧用のコ
ンデンサの容量が大きい場合には、１回あたりの電荷転
送量が大きいので、転送回数を低減させるべく、転送ク
ロックを小さくするのである。

本第３実施形態によれば、昇降圧用のコンデンサの容
量に応じて最適な転送クロックを得ることが可能とな
り、より効率的な電荷転送を行うことができる。

［４］ 第４実施形態 上記各実施形態においては、電荷転送時においても、
強制的に負荷の駆動を停止することはなかったが、本第
４実施形態においては、電荷転送時に高負荷の被駆動部
の駆動を強制的に禁止している。

図２６に第４実施形態の計時装置の要部の概要構成図
を示す。

計時装置１Ａは、４つの被駆動部Ｌ１〜Ｌ４を備えて
おり、被駆動部Ｌ１および被駆動部Ｌ２は、被駆動部Ｌ
３および被駆動部Ｌ４に比較して、高負荷となっている
ものとする。

さらに計時装置１Ａは、昇降圧倍率が１．５倍昇圧か
ら１倍昇圧（＝非昇降圧）に移行した場合、あるいは、
昇降圧倍率が１／２倍昇降から１倍昇圧に移行した場合
に、クロック信号ＣＬの１〜２周期（この範囲で不定）
の期間、すなわち、電荷転送時に、“Ｈ”レベルとなる
電荷転送モード信号ＳTRNを反転して反転電荷転送モー
ド信号／ＳTRNを出力するインバータ５２１と、一方の
入力端子に被駆動部Ｌ１を駆動状態とする際に“Ｈ”レ
ベル、被駆動部Ｌ１を非駆動状態とする際に“Ｈ”レベ
ルとなる状態制御信号Ｌ１ONが入力され、他方の入力端
子に反転電荷転送モード信号／ＳTRNが入力され、非電
荷転送モード時には状態制御信号Ｌ１ONに基づいて駆動
状態／非駆動状態を切り換え、電荷転送モード時には状
態制御信号Ｌ１ONの信号レベルに拘わらず被駆動部Ｌ１
を強制的に非駆動状態とするためのＡＮＤ回路５２２
と、一方の入力端子に被駆動部Ｌ２を駆動状態とする際
に“Ｈ”レベル、被駆動部Ｌ１を非駆動状態とする際に
“Ｌ”レベルとなる状態制御信号Ｌ２ONが入力され、他
方の入力端子に反転電荷転送モード信号／ＳTRNが入力
され、非電荷転送モード時には状態制御信号Ｌ２ONに基
づいて駆動状態／非駆動状態を切り換え、電荷転送モー
ド時には状態制御信号Ｌ２ONの信号レベルに拘わらず被
駆動部Ｌ２を強制的に非駆動状態とするＡＮＤ回路５２
３と、を備えて構成されている。

この場合において、インバータ５２１、ＡＮＤ回路５
２２およびＡＮＤ回路５２３は、転送時高負荷駆動禁止
手段として機能している。

次に動作を説明する。

まず、非転送モード時の動作について説明する。

非転送モード時にはおいては、電荷転送モード信号Ｓ
TRNは“Ｌ”レベルであるので、インバータ５２１から
出力される反転電荷転送モード信号／ＳTRNは“Ｈ”レ
ベルとなる。

従って、ＡＮＤ回路５２２は、状態制御信号Ｌ１ONに
基づいて駆動状態／非駆動状態を切り換え、ＡＮＤ回路
５２３は、状態制御信号Ｌ２ONに基づいて駆動状態／非
駆動状態を切り換えることとなる。

このとき、被駆動部Ｌ３は、状態制御信号Ｌ３ONに基
づいて駆動状態／非駆動状態を切り換え、被駆動部Ｌ４
は、状態制御信号Ｌ４ONに基づいて駆動状態／非駆動状
態を切り換えることとなる。

一方、転送モード時においては、電荷転送モード信号
ＳTRNは“Ｈ”レベルであるので、インバータ５２１か
ら出力される反転電荷転送モード信号／ＳTRNは“Ｌ”
レベルとなる。

従って、ＡＮＤ回路５２２は、状態制御信号Ｌ１ONの
信号レベルに拘わらずに“Ｌ”レベルを出力することと
なり、被駆動部Ｌ１は非駆動状態となる。

同様にＡＮＤ回路５２２は、状態制御信号Ｌ２ONの信
号レベルに拘わらずに“Ｌ”レベルを出力することとな
り、被駆動部Ｌ２は非駆動状態となる。

この場合においても、被駆動部Ｌ３は、状態制御信号
Ｌ３ONに基づいて駆動状態／非駆動状態を切り換え、被
駆動部Ｌ４は、状態制御信号Ｌ４ONに基づいて駆動状態
／非駆動状態を切り換えることとなる。

従って、本第４実施形態によれば、電荷転送モード時
には、高負荷の被駆動部Ｌ１、Ｌ２は、常に非駆動状態
となって、計時装置の安定駆動を行うことが可能とな
る。

すなわち、電荷転送サイクルを上げても電荷転送モー
ドにおける電力供給能力では、後段の回路を安定して駆
動できず、１倍昇圧時（ショートモード）でのみ駆動可
能な高消費電力の後段回路（例えば、モータ駆動回路、
アラーム駆動回路、センサ駆動回路、照明装置駆動回路
等）を駆動する場合には、電荷転送モードでの高消費電
力の後段回路の動作を禁止し、電源電圧の安定化を図る
ことができるので、高消費電力の後段回路を動作させる
ことにより電源電圧が低下し、中央制御回路９３やパル
ス合成回路２２などが誤動作することを防止でき、しか
も、これらの高消費電力の後段回路の動作を安定させる
ことができる。

［５．］ 実施形態の変形例 ［５．１］ 第１変形例 以上の説明においては、１．５倍昇圧から１倍昇圧
（非昇降圧）に移行させる際に電荷転送モードを介して
昇圧倍率を変更する場合について説明したが、Ｌ（Ｌは
１未満の正の実数）倍降圧から１倍昇圧（非昇降圧）に
移行させる際にも電荷転送モードを介して昇圧倍率を変
更する場合にも適用することが可能である。

この場合においても、補助コンデンサ８０と大容量２
時電源４８との間で急激に電荷が移動することがなくな
り、安定した電源供給を行うことができる。

［５．２］ 第２変形例 以上の説明における各種電圧値は、一例であり、対応
する電子機器（携帯用電子機器）に応じて適宜変更され
ることは当然である。

［５．３］ 第３変形例 上記実施形態においては、２つのモードで時分および
秒を表示する計時装置を例に説明しているが、時分およ
び秒を一つのモータを用いて時刻表示する計時装置につ
いても本発明の適用が可能である。

逆に３個以上のモータ（秒針、分針、時針、カレン
ダ、クロノグラフなどを個別に制御するモータ）を有す
る計時装置についても本発明の適用が可能である。

［５．４］ 第４変形例 上記実施形態では、発電装置４０として、回転錘４５
の回転運動をロータ４３に伝達し、該ロータ４３の回転
により出力用コイル４４に起電力Ｖｇｅｎを発生させる
電磁発電装置を採用しているが、本発明はこれに限定さ
れることなく、例えば、ゼンマイの復元力（第１のエネ
ルギーに相当）により回転運動を生じさせ、該回転運動
で起電力を発生させる発電装置や、外部あるいは自励に
よる振動または変位（第１のエネルギーに相当）を圧電
体に加えることにより、圧電効果によって電力を発生さ
せる発電装置であってもよい。

さらに太陽光等の光エネルギー（第１のエネルギーに
相当）を利用した光電変換により電力を発生させる発電
装置であっても良い。

さらにまた、ある部位と他の部位との温度差（熱エネ
ルギー;第１のエネルギーに相当）による熱発電により
電力を発生させる発電装置であっても良い。

また、放送、通信電波などの浮遊電磁波を受信し、そ
のエネルギー（第１のエネルギーに相当）を利用した電
磁誘導型発電装置を用いるように構成することも可能で
ある。

また、異なる発電装置を複数用いた構成を採ることも
可能である。

［５．５］ 第５変形例 上記実施形態では、腕時計型の計時装置１を一例とし
て説明したが、本発明はこれに限定されるものではな
く、腕時計以外にも、懐中時計などであってもよい。ま
た、電卓、携帯電話、携帯用パーソナルコンピュータ、
電子手帳、携帯ラジオ、携帯型ＶＴＲなどの各種電子機
器、特に携帯用電子機器に適用することもできる。

［５．６］ 第６変形例 上記実施形態においては、基準電位（ＧＮＤ）をＶｄ
ｄ（高電位側）に設定したが、基準電位（ＧＮＤ）をＶ
ｓｓ（低電位側）に設定してもよいことは勿論である。
この場合には、設定電圧値ＶｏおよびＶｂａｓは、Ｖｓ
ｓを基準として、高電圧側に設定される検出レベルとの
電位差を示すものとなる。

［６］ 実施形態の効果 上記各実施形態によれば、第１の電源から電源昇降圧
回路を介して昇降圧倍率Ｍ’（Ｍ’は１以外の正の実
数）で第２の電源への電気エネルギーの転送を行ってい
る状態から第１の電源と第２の電源とを電気的に直結す
る状態に移動させるに際し、第１の電源から電源昇降圧
回路を介して昇降圧倍率Ｍ＝１の非昇降圧状態で第２の
電源への電気エネルギーの転送を行わせ、第１の電源と
第２の電源の電位差を所定電位差未満とするので、昇圧
倍率の変更による急激な電源電圧変動を招くことがな
く、電源電圧の急激な電圧変動に伴う電子機器（携帯用
電子機器）の誤動作を防止することができる。

フロントページの続き (56)参考文献 特開 平７−72271（ＪＰ，Ａ) 特開 平10−26675（ＪＰ，Ａ) 特開 平９−171086（ＪＰ，Ａ) 特開 平10−31081（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G04C 10/00 - 10/04 G04G 19/00 H03M 3/00 - 3/44

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 第１のエネルギーを第２のエネルギーで
   ある電気エネルギーに変換することにより発電を行う発
   電手段と、 前記発電により得られた電気エネルギーを蓄える第１電
   源手段と、 前記第１電源手段から供給される電気エネルギーの電圧
   を電圧変換倍率Ｍ（Ｍは正の実数）で変換する電源電圧
   変換手段と、 前記電源電圧変換手段を介して前記第１電源手段に蓄え
   られた電気エネルギーが転送され、転送された電気エネ
   ルギーを蓄える第２電源手段と、 前記第１電源手段または前記第２電源手段から供給され
   る電気エネルギーにより駆動される被駆動手段と、 前記第１電源手段から前記電源電圧変換手段を介して電
   圧変換倍率Ｍ’（Ｍ’は１以外の正の実数）で前記第２
   電源手段への前記電気エネルギーの転送を行っている状
   態から前記第１電源手段と前記第２電源手段とを電気的
   に直結する状態に移行させるに際し、前記第１電源手段
   から前記電源電圧変換手段を介して電圧変換倍率Ｍ＝１
   の非電圧変換状態で前記第２電源手段への前記電気エネ
   ルギーの転送を行わせ、前記第１電源手段と前記第２電
   源手段の電位差を所定電位差未満とする非電圧変換転送
   制御手段と、 を備えたことを特徴とする電子機器。
2. 【請求項２】 請求の範囲第１項記載の電子機器におい
   て、 前記第２電源手段への前記電気エネルギーの転送は、前
   記電源電圧変換手段に前記第１電源手段からの電気エネ
   ルギーを蓄える蓄電サイクルと、前記電源電圧変換手段
   に蓄えた前記電気エネルギーを前記第２電源手段に転送
   する転送サイクルと、により実現され、 前記非電圧変換転送制御手段は、前記蓄電サイクルと前
   記転送サイクルとを繰り返すに際し、前記転送サイクル
   の単位時間当たりの回数である転送回数を要求される電
   気エネルギー転送能力に基づいて変化させる転送回数制
   御手段を備えたことを特徴とする電子機器。
3. 【請求項３】 請求の範囲第２項記載の電子機器におい
   て、 前記転送回数制御手段は、前記被駆動手段の消費電力に
   基づいて前記転送回数を定めることを特徴とする電子機
   器。
4. 【請求項４】 請求の範囲第３項記載の電子機器におい
   て、 前記被駆動手段の消費電力を検出する消費電力検出手段
   を備えたことを特徴とする電子機器。
5. 【請求項５】 請求の範囲第２項記載の電子機器におい
   て、 前記転送回数制御手段は、複数の被駆動手段に対応する
   前記転送回数を予め記憶する転送回数記憶手段と、 前記複数の被駆動手段のうち実際に駆動しようとする被
   駆動手段に対応させて前記転送回数記憶手段から読み出
   すべき前記転送回数を判別する転送回数判別手段と、 を備えたことを特徴とする電子機器。
6. 【請求項６】 請求の範囲第２項記載の電子機器におい
   て、 前記電源電圧変換手段は、電圧変換を行うための昇降圧
   用コンデンサを有し、 前記転送回数制御手段は、前記昇降圧用コンデンサの容
   量に基づいて前記転送回数を定めることを特徴とする電
   子機器。
7. 【請求項７】 請求の範囲第２項記載の電子機器におい
   て、 前記転送回数制御手段は、１回の前記転送サイクルにお
   いて、転送可能な電気エネルギー量をＱ0とし、前記単
   位時間当たりの転送回数をＮとし、前記被駆動手段の前
   記単位時間当たりの消費電力をＱDRVとした場合に、次
   式を満たすように前記単位時間当たりの転送回数Ｎを定
   めることを特徴とする電子機器。 ＱDRV≦Ｑ0×Ｎ
8. 【請求項８】 請求の範囲第１項記載の電子機器におい
   て、 前記非電圧変換転送制御手段は、前記非電圧変換状態で
   前記第２電源手段への前記電気エネルギーの転送を行わ
   せている状態においては、前記転送で供給可能な電気エ
   ネルギーに相当する電力を越える電力を消費する前記被
   駆動手段の駆動を禁止する転送時高負荷駆動禁止手段を
   備えたことを特徴とする電子機器。
9. 【請求項９】 請求の範囲第１項記載の電子機器におい
   て、 前記被駆動手段は、時刻表示を行う計時手段を備えたこ
   とを特徴とする電子機器。
10. 【請求項１０】 第１のエネルギーを第２のエネルギー
    である電気エネルギーに変換することにより発電を行う
    発電装置と、前記発電により得られた電気エネルギーを
    蓄える第１電源装置と、前記第１電源装置から供給され
    る電気エネルギーの電圧を電圧変換倍率Ｍ（Ｍは正の実
    数）で電圧変換する電源電圧変換装置と、前記電源電圧
    変換装置を介して前記第１電源装置に蓄えられた電気エ
    ネルギーが転送され、転送された電気エネルギーを蓄え
    る第２電源装置と、前記第１電源装置または前記第２電
    源装置から供給される電気エネルギーにより駆動される
    被駆動装置と、を備えた電子機器の制御方法において、 前記第１電源装置から前記電源電圧変換装置を介して電
    圧変換倍率Ｍ’（Ｍ’は１以外の正の実数）で前記第２
    電源装置への前記電気エネルギーの転送を行っている状
    態から前記第１電源装置と前記第２電源装置とを電気的
    に直結する状態に移行させるに際し、前記第１電源装置
    から前記電源電圧変換装置を介して電圧変換倍率Ｍ＝１
    の非電圧変換状態で前記第２電源装置への前記電気エネ
    ルギーの転送を行わせ、前記第１電源装置と前記第２電
    源装置の電位差を所定電位差未満とする非電圧変換転送
    制御工程を備えたことを特徴とする電子機器の制御方
    法。
11. 【請求項１１】 請求の範囲第１０項記載の電子機器の
    制御方法において、 前記第２電源装置への前記電気エネルギーの転送は、前
    記電源電圧変換装置に前記前記第１電源装置からの電気
    エネルギーを蓄える蓄電サイクルと、前記電源電圧変換
    装置に蓄えた前記電気エネルギーを前記第２電源装置に
    転送する転送サイクルと、により実現され、 前記非電圧変換転送制御工程は、前記蓄電サイクルと前
    記転送サイクルとを繰り返すに際し、前記転送サイクル
    の単位時間当たりの回数である転送回数を要求される電
    気エネルギー転送能力に基づいて変化させる転送回数制
    御工程を備えたことを特徴とする電子機器の制御方法。
12. 【請求項１２】 請求の範囲第１１項記載の電子機器の
    制御方法において、 前記転送回数制御工程は、前記被駆動装置の消費電力に
    基づいて前記転送回数を定めることを特徴とする電子機
    器の制御方法。
13. 【請求項１３】 請求の範囲第１２項記載の電子機器の
    制御方法において、 前記被駆動装置の消費電力を検出する消費電力検出工程
    を備えたことを特徴とする電子機器の制御方法。
14. 【請求項１４】 請求の範囲第１１項記載の電子機器の
    制御方法において、 前記転送回数制御工程は、予め記憶した複数の被駆動装
    置に対応する前記転送回数のうち実際に駆動しようとす
    る被駆動装置に対応させて前記転送回数を判別する転送
    回数判別工程を備えたことを特徴とする電子機器の制御
    方法。
15. 【請求項１５】 請求の範囲第１１項記載の電子機器の
    制御方法において、 前記電源電圧変換装置は、電圧変換を行うための昇降圧
    用コンデンサを有し、 前記転送回数制御工程は、前記昇降圧用コンデンサの容
    量に基づいて前記転送回数を定めることを特徴とする電
    子機器の制御方法。
16. 【請求項１６】 請求の範囲第１１項記載の電子機器の
    制御方法において、 前記転送回数制御工程は、１回の前記転送サイクルにお
    いて、転送可能な電気エネルギー量をＱ0とし、前記単
    位時間当たりの転送回数をＮとし、前記被駆動装置の前
    記単位時間当たりの消費電力をＱDRVとした場合に、次
    式を満たすように前記単位時間当たりの転送回数Ｎを定
    めることを特徴とする電子機器の制御方法。 ＱDRV≦Ｑ0×Ｎ
17. 【請求項１７】 請求の範囲第１０項記載の電子機器の
    制御方法において、 前記非電圧変換転送制御工程は、前記非電圧変換状態で
    前記第２電源装置への前記電気エネルギーの転送を行わ
    せている状態においては、前記転送で供給可能な電気エ
    ネルギーに相当する電力を越える電力を消費する前記駆
    動装置の駆動を禁止する転送時高負荷駆動禁止工程を備
    えたことを特徴とする電子機器の制御方法。