JP2003294872A - 電子機器及び電子機器の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 昇降圧回路を有する電子機器において、昇降
圧倍率の変更に伴う電源電圧の急激な変動による電子機
器の誤動作を防止する。 【解決手段】 大容量２次電源４８から昇降圧回路を介
して昇降圧倍率Ｍ’（Ｍ’は１以外の正の実数）で補助
コンデンサ８０への電荷の転送を行っている状態から大
容量２次電源４８と補助コンデンサ８０とを電気的に直
結する状態に移行させるに際し、大容量２次電源４８か
ら前記昇降圧回路を介して昇降圧倍率Ｍ＝１の非昇降圧
状態で補助コンデンサ８０への前記電気エネルギーの転
送を行わせ、大容量２次電源４８と補助コンデンサ８０
の電位差を所定電位差未満とするので、昇圧倍率の変更
による急激な電源電圧変動を招くことがないので、電源
電圧の急激な電圧変動に伴う電子機器の誤動作を防止す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器及び電子
機器の制御方法に係り、特に発電機構を内蔵する携帯型
電子制御時計の電源制御技術に関する。

【０００２】

【従来の技術】近年、腕時計タイプなどの小型の電子時
計に太陽電池などの発電装置を内蔵し、電池交換なしに
動作するものが実現されている。これらの電子時計にお
いては、発電装置で発生した電力をいったん大容量コン
デンサなどに充電する機能を備えており、発電が行われ
ないときはコンデンサから放電される電力で時刻表示が
行われるようになっている。このため、電池なしでも長
時間安定した動作が可能であり、電池の交換の手間ある
いは電池の廃棄上の問題などを考慮すると、今後、多く
の電子時計に発電装置が内蔵されるものと期待されてい
る。

【０００３】このような発電装置を内蔵した電子時計に
おいては、電子時計の駆動回路に安定して電源を供給す
べく、発電装置で発電した電気エネルギーを大容量の電
源装置（例えば、２次電池）に蓄え、この２次電源装置
の電圧を昇降圧するための昇降圧コンデンサを有する昇
降圧回路を介して小容量の電源装置（例えば、コンデン
サ）に蓄えて駆動回路に供給するように構成することが
考えられる。

【０００４】

【発明が解決しようとする課題】ところが、前述した電
子時計における電源部では、昇降圧コンデンサを介して
昇降圧を行っている昇降圧状態から、昇降圧なしに電気
的に大容量電源装置と小容量電源装置とを直結した直結
状態に移行する際には、大容量電源装置と小容量電源装
置との相対的な電圧関係に応じて、大容量電源装置側か
ら小容量電源装置側へあるいは小容量電源装置側から大
容量電源装置側へと急激に電荷（電気エネルギー）が移
動する可能性がある。

【０００５】このような場合には、小容量電源装置の駆
動回路への供給電圧に急激な変動が生じ、駆動回路や制
御回路が誤動作する恐れがあるという問題点があった。

【０００６】そこで、本発明の目的は、昇降圧状態から
直結状態に移行する際にも駆動回路や制御回路などが誤
動作を防止することが可能な電子機器および電子機器の
制御方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明の第１の態様は、
第１のエネルギーを第２のエネルギーである電気エネル
ギーに変換することにより発電を行う発電ユニットと、
前記発電により得られた電気エネルギーを蓄える第１電
源ユニットと、前記第１電源ユニットから供給される電
気エネルギーの電圧を電圧変換倍率Ｍ（Ｍは正の実数）
で変換する電源電圧変換ユニットと、前記電源電圧変換
ユニットを介して前記第１電源ユニットに蓄えられた電
気エネルギーが転送され、転送された電気エネルギーを
蓄える第２電源ユニットと、前記第１電源ユニットまた
は前記第２電源ユニットから供給される電気エネルギー
により駆動される被駆動ユニットと、前記第１電源ユニ
ットから前記電源電圧変換ユニットを介して電圧変換倍
率Ｍ’（Ｍ’は１以外の正の実数）で前記第２電源ユニ
ットへの前記電気エネルギーの転送を行っている状態か
ら前記第１電源ユニットと前記第２電源ユニットとを電
気的に直結する状態に移行させるに際し、前記第１電源
ユニットから前記電源電圧変換ユニットを介して電圧変
換倍率Ｍ＝１の非電圧変換状態で前記第２電源ユニット
への前記電気エネルギーの転送を行わせ、前記第１電源
ユニットと前記第２電源ユニットの電位差を所定電位差
未満とする非電圧変換転送制御ユニットと、を備えたこ
とを特徴としている。

【０００８】本発明の第２の態様は、第１の態様におい
て、さらに前記第２電源ユニットへの前記電気エネルギ
ーの転送は、前記電源電圧変換ユニットに前記第１電源
ユニットからの電気エネルギーを蓄える蓄電サイクル
と、前記電源電圧変換ユニットに蓄えた前記電気エネル
ギーを前記第２電源ユニットに転送する転送サイクル
と、により実現され、前記非電圧変換転送制御ユニット
は、前記蓄電サイクルと前記転送サイクルとを繰り返す
に際し、前記転送サイクルの単位時間当たりの回数であ
る転送回数を要求される電気エネルギー転送能力に基づ
いて変化させる転送回数制御ユニットを備えたことを特
徴としている。

【０００９】本発明の第３の態様は、第２の態様におい
て、さらに前記転送回数制御ユニットは、前記被駆動ユ
ニットの消費電力に基づいて前記転送回数を定めること
を特徴としている。

【００１０】本発明の第４の態様は、第３の態様におい
て、さらに前記被駆動ユニットの消費電力を検出する消
費電力検出ユニットを備えたことを特徴としている。本
発明の第５の態様は、第２の態様において、さらに前記
転送回数制御ユニットは、複数の被駆動ユニットに対応
する前記転送回数を予め記憶する転送回数記憶ユニット
と、前記複数の被駆動ユニットのうち実際に駆動しよう
とする被駆動ユニットに対応させて前記転送回数記憶ユ
ニットから読み出すべき前記転送回数を判別する転送回
数判別ユニットと、を備えたことを特徴としている。

【００１１】本発明の第６の態様は、第２の態様におい
て、前記電源電圧変換ユニットは、電圧変換を行うため
の昇降圧用コンデンサを有し、前記転送回数制御ユニッ
トは、前記昇降圧用コンデンサの容量に基づいて前記転
送回数を定めることを特徴としている。

【００１２】本発明の第７の態様は、第２の態様におい
て、前記転送回数制御ユニットは、１回の前記転送サイ
クルにおいて、転送可能な電気エネルギー量をＱ0と
し、前記単位時間当たりの転送回数をＮとし、前記被駆
動ユニットの前記単位時間当たりの消費電力をＱDRVと
した場合に、次式を満たすように前記単位時間当たりの
転送回数Ｎを定めることを特徴としている。 ＱDRV≦Ｑ0×Ｎ

【００１３】本発明の第８の態様は、第１の態様におい
て、さらに前記非電圧変換転送制御ユニットは、前記非
電圧変換状態で前記第２電源ユニットへの前記電気エネ
ルギーの転送を行わせている状態においては、前記転送
で供給可能な電気エネルギーに相当する電力を越える電
力を消費する前記被駆動ユニットの駆動を禁止する転送
時高負荷駆動禁止ユニットを備えたことを特徴としてい
る。

【００１４】本発明の第９の態様は、第１の態様におい
て、さらに前記被駆動ユニットは、時刻表示を行う計時
ユニットを備えたことを特徴としている。

【００１５】本発明の第１０の態様は、第１のエネルギ
ーを第２のエネルギーである電気エネルギーに変換する
ことにより発電を行う発電装置と、前記発電により得ら
れた電気エネルギーを蓄える第１電源装置と、前記第１
電源装置から供給される電気エネルギーの電圧を電圧変
換倍率Ｍ（Ｍは正の実数）で電圧変換する電源電圧変換
装置と、前記電源電圧変換装置を介して前記第１電源装
置に蓄えられた電気エネルギーが転送され、転送された
電気エネルギーを蓄える第２電源装置と、前記第１電源
装置または前記第２電源装置から供給される電気エネル
ギーにより駆動される被駆動装置と、を備えた電子機器
の制御方法において、前記第１電源装置から前記電源電
圧変換装置を介して電圧変換倍率Ｍ’（Ｍ’は１以外の
正の実数）で前記第２電源装置への前記電気エネルギー
の転送を行っている状態から前記第１電源装置と前記第
２電源装置とを電気的に直結する状態に移行させるに際
し、前記第１電源装置から前記電源電圧変換装置を介し
て電圧変換倍率Ｍ＝１の非電圧変換状態で前記第２電源
装置への前記電気エネルギーの転送を行わせ、前記第１
電源装置と前記第２電源装置の電位差を所定電位差未満
とする非電圧変換転送制御工程を備えたことを特徴とし
ている。

【００１６】本発明の第１１の態様は、第１０の態様に
おいて、さらに前記第２電源装置への前記電気エネルギ
ーの転送は、前記電源電圧変換装置に前記前記第１電源
装置からの電気エネルギーを蓄える蓄電サイクルと、前
記電源電圧変換装置に蓄えた前記電気エネルギーを前記
第２電源装置に転送する転送サイクルと、により実現さ
れ、前記非電圧変換転送制御工程は、前記蓄電サイクル
と前記転送サイクルとを繰り返すに際し、前記転送サイ
クルの単位時間当たりの回数である転送回数を要求され
る電気エネルギー転送能力に基づいて変化させる転送回
数制御工程を備えたことを特徴としている。

【００１７】本発明の第１２の態様は、第１１の態様に
おいて、さらに前記転送回数制御工程は、前記被駆動装
置の消費電力に基づいて前記転送回数を定めることを特
徴としている。

【００１８】本発明の第１３の態様は、第１２の態様に
おいて、さらに前記被駆動装置の消費電力を検出する消
費電力検出工程を備えたことを特徴としている。

【００１９】本発明の第１４の態様は、第１１の態様に
おいて、さらに前記転送回数制御工程は、予め記憶した
複数の被駆動装置に対応する前記転送回数のうち実際に
駆動しようとする被駆動装置に対応させて前記転送回数
を判別する転送回数判別工程を備えたことを特徴として
いる。

【００２０】本発明の第１５の態様は、第１１の態様に
おいて、さらに前記電源電圧変換装置は、電圧変換を行
うための昇降圧用コンデンサを有し、前記転送回数制御
工程は、前記昇降圧用コンデンサの容量に基づいて前記
転送回数を定めることを特徴としている。

【００２１】本発明の第１６の態様は、第１１の態様に
おいて、さらに前記転送回数制御工程は、１回の前記転
送サイクルにおいて、転送可能な電気エネルギー量をＱ
0とし、前記単位時間当たりの転送回数をＮとし、前記
被駆動装置の前記単位時間当たりの消費電力をＱDRVと
した場合に、次式を満たすように前記単位時間当たりの
転送回数Ｎを定めることを特徴としている。 ＱDRV≦Ｑ0×Ｎ

【００２２】本発明の第１７の態様は、第１０の態様に
おいて、さらに前記非電圧変換転送制御工程は、前記非
電圧変換状態で前記第２電源装置への前記電気エネルギ
ーの転送を行わせている状態においては、前記転送で供
給可能な電気エネルギーに相当する電力を越える電力を
消費する前記被駆動装置の駆動を禁止する転送時高負荷
駆動禁止工程を備えたことを特徴としている。

【００２３】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。

【００２４】［１］ 第１実施形態 ［１．１］ 概要構成 図１に、本発明の第１実施形態に係る計時装置１の概略
構成を示す。計時装置１は、腕時計であって、使用者は
装置本体に連結されたベルトを手首に巻き付けて使用す
るようになっている。

【００２５】本実施形態の計時装置１は、大別すると、
交流電力を発電する発電部Ａと、発電部Ａからの交流電
圧を整流するとともに昇圧した電圧を蓄電し、各構成部
分へ電力を給電する電源部Ｂと、発電部Ａの発電状態を
検出する発電状態検出部９１（図１０参照）を備えその
検出結果に基づいて装置全体を制御する制御部２３と、
秒針５３をステッピングモータ１０を用いて駆動する秒
針運針機構ＣSと、分針７６及び時針７７をステッピン
グモータ６０を用いて駆動する時分針運針機構ＣHMと、
制御部２３からの制御信号に基づいて秒針運針機構ＣS
を駆動する秒針駆動部３０Sと、制御部２３からの制御
信号に基づいて時分針運針機構ＣHMを駆動する時分針駆
動部３０HMと、計時装置１の動作モードを時刻表示モー
ドからカレンダ修正モード、時刻修正モードあるいは強
制的に後述する節電モードに移行させるための指示操作
を行う外部入力装置１００（図１０参照）とを備えて構
成されている。

【００２６】ここで、制御部２３は、発電部Ａの発電状
態に応じて、運指機構ＣS、ＣHMを駆動して時刻表示を
行う表示モード（通常動作モード）と、秒針運針機構Ｃ
S及び時分針運針機構ＣHMへの給電を停止して電力を節
電を行う節電モードとを切り換えるようになっている。
また、節電モードから表示モードへの移行は、ユーザが
計時装置１を手に持ってこれを振ることによって、発電
を強制的に行うことにより、所定の発電電圧が検出され
たことにより強制的に移行されるようになっている。

【００２７】［１．２］ 詳細構成 以下、計時装置１の各構成部分について説明する。な
お、制御部２３については後述する。

【００２８】［１．２．１］ 発電部 まず発電部Ａについて説明する。発電部Ａは、発電装置
４０、回転錘４５および増速用ギア４６を備えて構成さ
れている。発電装置４０としては、発電用ロータ４３が
発電用ステータ４２の内部で回転し発電用ステータ４２
に接続された発電コイル４４に誘起された電力を外部に
出力できる電磁誘導型の交流発電装置が採用されてい
る。

【００２９】また、回転錘４５は、発電用ロータ４３に
運動エネルギーを伝達する手段として機能する。そし
て、この回転錘４５の動きが増速用ギア４６を介して発
電用ロータ４３に伝達されるようになっている。

【００３０】この回転錘４５は、腕時計型の計時装置１
では、ユーザの腕の動きなどを捉えて装置内で旋回でき
るようになっている。したがって、使用者の生活に関連
したエネルギーを利用して発電を行い、その電力を用い
て計時装置１を駆動できるようになっている。

【００３１】［１．２．２］ 電源部 次に、電源部Ｂについて説明する。電源部Ｂは、過大電
圧が後段の回路に印加されるのを防止するためのリミッ
タ回路ＬＭと、整流回路として作用するダイオード４７
と、大容量２次電源４８と、昇降圧回路４９と、補助コ
ンデンサ８０と、を備えて構成されている。

【００３２】昇降圧回路４９は、複数のコンデンサ４９
ａおよび４９ｂを用いて多段階の昇圧および降圧ができ
るようになっている。昇降圧回路４９の詳細については
後述する。

【００３３】そして、昇降圧回路４９により昇降圧され
た電源は、補助コンデンサ８０に蓄えられる。この場合
において、昇降圧回路４９は、制御部２３からの制御信
号φ１１によって補助コンデンサ８０に供給する電圧、
ひいては、秒針駆動部３０S及び時分針駆動部３０HMに
供給する電圧を調整することができる。

【００３４】ここで、電源部Ｂは、Ｖｄｄ（高電圧側）
を基準電位（ＧＮＤ）に取り、Ｖｓｓ（低電圧側）を電
源電圧として生成している。ここで、リミッタ回路ＬＭ
について説明する。リミッタ回路ＬＭは、等価的には発
電部Ａを短絡させるためのスイッチとして機能してお
り、発電部Ａの発電電圧ＶGENが予め定めた所定のリミ
ット基準電圧ＶLMを越えた場合に、オン（閉）状態とな
る。この結果、発電部Ａは、大容量２次電源４８から電
気的に切り離されることとなる。

【００３５】あるいは、リミッタ回路ＬＭは、大容量２
次電源４８あるいは補助コンデンサ８０の電圧が予め定
めた所定の電圧を超えた場合に、発電部Ａを大容量２次
電源４８との間の結線をスイッチで切断する構成を採
る。これにより、いずれの場合においても、過大な発電
電圧ＶGENが大容量２次電源４８に印加されることがな
くなり、大容量２次電源の耐圧を越えた発電電圧ＶGEN
が印加されることによる大容量２次電源４８の破損、ひ
いては、計時装置１の破損を防止することが可能となっ
ている。

【００３６】次に昇降圧回路４９について図２ないし図
９を参照して説明する。昇降圧回路４９は、図２に示す
ように、高容量２次電源４８の高電位側端子に一方の端
子が接続されたスイッチＳＷ１と、スイッチＳＷ１の他
方の端子に一方の端子が接続され、他方の端子が高容量
２次電源４８の低電位側端子に接続されたスイッチＳＷ
２と、スイッチＳＷ１とスイッチＳＷ２との接続点に一
方の端子が接続されたコンデンサ４９ａと、コンデンサ
４９ａの他方の端子に一方の端子が接続され、他方の端
子が高容量２次電源４８の低電位側端子に接続されたス
イッチＳＷ３と、一方の端子が補助コンデンサ８０の低
電位側端子に接続され、他方の端子がコンデンサ４９ａ
とスイッチＳＷ３との接続点に接続されたスイッチＳＷ
４と、高容量２次電源４８の高電位側端子と補助コンデ
ンサ８０の高電位側端子との接続点に一方の端子が接続
されたスイッチＳＷ１１と、スイッチＳＷ１１の他方の
端子に一方の端子が接続され、他方の端子が高容量２次
電源４８の低電位側端子に接続されたスイッチＳＷ１２
と、スイッチＳＷ１１とスイッチＳＷ１２との接続点に
一方の端子が接続されたコンデンサ４９ｂと、コンデン
サ４９ｂの他方の端子に一方の端子が接続され、スイッ
チＳＷ１２と高容量２次電源４８の低電位側端子との接
続点に他方の端子が接続されたスイッチＳＷ１３と、一
方の端子がコンデンサ４９ｂとスイッチＳＷ１３との接
続点に接続され、他方の端子が補助コンデンサの低電位
側端子に接続されたスイッチＳＷ１４と、スイッチＳＷ
１１とスイッチＳＷ１２との接続点に一方の端子が接続
され、コンデンサ４９ａとスイッチＳＷ３との接続点に
他方の端子が接続されたスイッチＳＷ２１と、を備えて
構成されている。

【００３７】［１．２．２．１］ 昇降圧回路の動作 ここで、昇降圧回路の動作の概要を図３ないし図９を参
照して、３倍昇圧時、２倍昇圧時、１．５倍昇圧時、１
倍昇圧時（ショートモード）、１／２降圧時および１倍
昇圧時（電荷転送モード）を例として説明する。

【００３８】［１．２．２．１．１］ ３倍昇圧時 昇降圧回路４９は、クロック生成回路１０４（図１１参
照）からのクロック信号ＣＫからリミッタ・昇降圧制御
回路１０５（図１１参照）が生成した昇降圧クロックＣ
ＫUDに基づいて動作しており、３倍昇圧時には、図３
（ａ）に示すように、第１の昇降圧クロックタイミング
（パラレル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
ン、スイッチＳＷ４をオフ、スイッチＳＷ１１をオン、
スイッチＳＷ１２をオフ、スイッチＳＷ１３をオン、ス
イッチＳＷ１４をオフ、スイッチＳＷ２１をオフとす
る。

【００３９】この場合における昇降圧回路４９の等価回
路は、図４（ａ）に示すようなものとなり、コンデンサ
４９ａおよびコンデンサ４９ｂに大容量２次電源４８か
ら電源が供給され、コンデンサ４９ａおよびコンデンサ
４９ｂの電圧が大容量２次電源４８の電圧とほぼ等しく
なるまで充電がなされる。

【００４０】次に第２の昇降圧クロックタイミング（シ
リアル接続タイミング）においては、スイッチＳＷ１を
オフ、スイッチＳＷ２をオン、スイッチＳＷ３をオフ、
スイッチＳＷ４をオフ、スイッチＳＷ１１をオフ、スイ
ッチＳＷ１２をオフ、スイッチＳＷ１３をオフ、スイッ
チＳＷ１４をオン、スイッチＳＷ２１をオンとする。

【００４１】この場合における昇降圧回路４９の等価回
路は、図４（ｂ）に示すようなものとなり、大容量２次
電源４８、コンデンサ４９ａおよびコンデンサ４９ｂは
シリアルに接続されて、大容量２次電源４８の電圧の３
倍の電圧で補助コンデンサ８０が充電され、３倍昇圧が
実現されることとなる。

【００４２】［１．２．２．１．２］ ２倍昇圧時 昇降圧回路４９は、クロック生成回路１０４（図１１参
照）からのクロック信号ＣＫからリミッタ・昇降圧制御
回路１０５（図１１参照）が生成した昇降圧クロックＣ
ＫUDに基づいて動作しており、２倍昇圧時には、図３
（ａ）に示すように、第１の昇降圧クロックタイミング
（パラレル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
ン、スイッチＳＷ４をオフ、スイッチＳＷ１１をオン、
スイッチＳＷ１２をオフ、スイッチＳＷ１３をオン、ス
イッチＳＷ１４をオフ、スイッチＳＷ２１をオフとす
る。

【００４３】この場合における昇降圧回路４９の等価回
路は、図５（ａ）に示すようなものとなり、コンデンサ
４９ａおよびコンデンサ４９ｂに大容量２次電源４８か
ら電源が供給され、コンデンサ４９ａおよびコンデンサ
４９ｂの電圧が大容量２次電源４８の電圧とほぼ等しく
なるまで充電がなされる。

【００４４】次に第２の昇降圧クロックタイミング（シ
リアル接続タイミング）においては、スイッチＳＷ１を
オフ、スイッチＳＷ２をオン、スイッチＳＷ３をオフ、
スイッチＳＷ４をオン、スイッチＳＷ１１をオフ、スイ
ッチＳＷ１２をオン、スイッチＳＷ１３をオフ、スイッ
チＳＷ１４をオン、スイッチＳＷ２１をオフとする。

【００４５】この場合における昇降圧回路４９の等価回
路は、図５（ｂ）に示すようなものとなり、並列に接続
されたコンデンサ４９ａおよびコンデンサ４９ｂに対
し、大容量２次電源４８がシリアルに接続されて、大容
量２次電源４８の電圧の２倍の電圧で補助コンデンサ８
０が充電され、２倍昇圧が実現されることとなる。

【００４６】［１．２．２．１．３］ １．５倍昇圧時 昇降圧回路４９は、クロック生成回路１０４（図１１参
照）からのクロック信号ＣＫからリミッタ・昇降圧制御
回路１０５（図１１参照）が生成した昇降圧クロックＣ
ＫUDに基づいて動作しており、１．５倍昇圧時には、図
３（ａ）に示すように、第１の昇降圧クロックタイミン
グ（パラレル接続タイミング）においては、スイッチＳ
Ｗ１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３を
オフ、スイッチＳＷ４をオフ、スイッチＳＷ１１をオ
フ、スイッチＳＷ１２をオフ、スイッチＳＷ１３をオ
ン、スイッチＳＷ１４をオフ、スイッチＳＷ２１をオン
とする。

【００４７】この場合における昇降圧回路４９の等価回
路は、図６（ａ）に示すようなものとなり、コンデンサ
４９ａおよびコンデンサ４９ｂに大容量２次電源４８か
ら電源が供給され、コンデンサ４９ａおよびコンデンサ
４９ｂの電圧が大容量２次電源４８の電圧の１／２の電
圧とほぼ等しくなるまで充電がなされる。

【００４８】次に第２の昇降圧クロックタイミング（シ
リアル接続タイミング）においては、スイッチＳＷ１を
オフ、スイッチＳＷ２をオン、スイッチＳＷ３をオフ、
スイッチＳＷ４をオン、スイッチＳＷ１１をオフ、スイ
ッチＳＷ１２をオン、スイッチＳＷ１３をオフ、スイッ
チＳＷ１４をオン、スイッチＳＷ２１をオフとする。

【００４９】この場合における昇降圧回路４９の等価回
路は、図６（ｂ）に示すようなものとなり、並列に接続
されたコンデンサ４９ａおよびコンデンサ４９ｂに対
し、大容量２次電源４８がシリアルに接続されて、大容
量２次電源４８の電圧の１．５倍の電圧で補助コンデン
サ８０が充電され、１．５倍昇圧が実現されることとな
る。

【００５０】［１．２．２．１．４］ １倍昇圧時（非
昇降圧時；ショートモード） 昇降圧回路４９は、１倍昇圧時には、図３（ａ）に示す
ように、常に、スイッチＳＷ１をオフ、スイッチＳＷ２
をオン、スイッチＳＷ３をオン、スイッチＳＷ４をオ
ン、スイッチＳＷ１１をオフ、スイッチＳＷ１２をオ
ン、スイッチＳＷ１３をオン、スイッチＳＷ１４をオ
ン、スイッチＳＷ２１をオフとする。

【００５１】この場合における昇降圧回路４９の接続状
態は、図７（ａ）に示すようなものとなり、その等価回
路は図７（ｂ）に示すようなものとなって、大容量２次
電源４８が補助コンデンサ８０に直結された状態とな
る。

【００５２】［１．２．２．１．５］ １／２降圧時 昇降圧回路４９は、クロック生成回路１０４（図１１参
照）からのクロック信号ＣＫからリミッタ・昇降圧制御
回路１０５（図１１参照）が生成した昇降圧クロックＣ
ＫUDに基づいて動作しており、１／２倍降圧時には、図
３に示すように、第１の昇降圧クロックタイミング（パ
ラレル接続タイミング）においては、スイッチＳＷ１を
オン、スイッチＳＷ２をオフ、スイッチＳＷ３をオフ、
スイッチＳＷ４をオフ、スイッチＳＷ１１をオフ、スイ
ッチＳＷ１２をオフ、スイッチＳＷ１３をオン、スイッ
チＳＷ１４をオフ、スイッチＳＷ２１をオンとする。

【００５３】この場合における昇降圧回路４９の等価回
路は、図８（ａ）に示すようなものとなり、コンデンサ
４９ａおよびコンデンサ４９ｂは直列に接続された状態
で、大容量２次電源４８から電源が供給され、コンデン
サ４９ａおよびコンデンサ４９ｂの電圧が大容量２次電
源４８の電圧の１／２の電圧とほぼ等しくなるまで充電
がなされる。

【００５４】次に第２の昇降圧クロックタイミング（シ
リアル接続タイミング）においては、スイッチＳＷ１を
オン、スイッチＳＷ２をオフ、スイッチＳＷ３をオフ、
スイッチＳＷ４をオン、スイッチＳＷ１１をオン、スイ
ッチＳＷ１２をオフ、スイッチＳＷ１３をオフ、スイッ
チＳＷ１４をオン、スイッチＳＷ２１をオフとする。

【００５５】この場合における昇降圧回路４９の等価回
路は、図８（ｂ）に示すようなものとなり、コンデンサ
４９ａおよびコンデンサ４９ｂがパラレルに接続され
て、大容量２次電源４８の電圧の１／２倍の電圧で補助
コンデンサ８０が充電され、１／２倍降圧が実現される
こととなる。

【００５６】［１．２．２．１．６］ １倍昇圧時（非
昇降圧時；電荷転送モード） 次に本発明の特徴である電荷転送モードについて説明す
る。電荷転送モードとは、中央制御回路９３（図１０参
照；非昇降圧転送制御手段に相当）が大容量２次電源４
８（第１電源手段に相当）から昇降圧回路４９（電源昇
降圧手段に相当）を介して昇降圧倍率Ｍ’（Ｍ’は１以
外の正の実数；上記例においては、Ｍ’＝３，２，１．
５，１／２））で補助コンデンサ８０（第２電源手段に
相当）への電荷（＝電気エネルギー）の転送を行ってい
る状態から大容量２次電源４８と補助コンデンサ８０を
電気的に直結する状態、すなわち、上述の１倍昇圧時
（非昇降圧時；ショートモード）に移行させるに際し、
大容量２次電源４８から昇降圧回路４９を介して昇降圧
倍率Ｍ＝１の非昇降圧状態で補助コンデンサ８０に電荷
転送を行わせるモードである。

【００５７】この電荷転送モードを設ける理由は、発電
装置で発電した電気エネルギーを大容量２次電源４８に
蓄え、この大容量２次電源４８の電圧を昇降圧するため
の昇降圧コンデンサ４９ａ、４９ｂを有する昇降圧回路
１８を介して補助コンデンサ８０蓄えて供給しているた
め、昇降圧コンデンサ４９ａ、４９ｂを介して昇降圧を
行っている昇降圧状態から、昇降圧なしに電気的に大容
量電源装置と小容量電源装置とを直結した直結状態（上
述のショートモード）に移行する際には、大容量２次電
源４８と補助コンデンサ８０との相対的な電圧関係に応
じて、大容量２次電源側から補助コンデンサ８０へある
いは補助コンデンサ８０側から大容量２次電源側へと急
激に電荷（電気エネルギー）が移動する可能性があり、
小容量電源装置の駆動回路への供給電圧に急激な変動が
生じ、秒針駆動部３０Sおよび時分針駆動部３０HM（被
駆動手段に相当）、さらには、制御回路２３が誤動作す
る恐れがあるからである。

【００５８】そこで、電荷転送モードにおいては、昇降
圧倍率Ｍ’で補助コンデンサ８０への電荷の転送を行っ
ている状態から大容量２次電源４８と補助コンデンサ８
０を電気的に直結するショートモードへ移行するに際
し、昇降圧コンデンサ４９ａ、４９ｂを介した昇降圧を
行わずに、電荷の転送を行うように構成することにより
徐々にショートモード時の電圧に移行させることによ
り、電源電圧の急激な変動を抑制し、秒針駆動部３０S
および時分針駆動部３０HM、さらには、制御回路２３の
誤動作を防止しているのである。

【００５９】より具体的には、昇降圧回路４９は、クロ
ック生成回路１０４（図１１参照）からのクロック信号
ＣＫからリミッタ・昇降圧制御回路１０５（図１１参
照）が生成した昇降圧クロックＣＫUDに基づいて動作し
ており、電荷転送モードは充電サイクルと、電荷転送サ
イクルとにより構成されている。

【００６０】充電サイクル時には、図３（ｂ）に示すよ
うに、第１の昇降圧クロックタイミング（パラレル接続
タイミング）においては、スイッチＳＷ１をオン、スイ
ッチＳＷ２をオフ、スイッチＳＷ３をオン、スイッチＳ
Ｗ４をオフ、スイッチＳＷ１１をオン、スイッチＳＷ１
２をオフ、スイッチＳＷ１３をオン、スイッチＳＷ１４
をオフ、スイッチＳＷ２１をオフとする。

【００６１】この場合における昇降圧回路４９の等価回
路は図９（ａ）に示すようなものとなって、大容量２次
電源４８に対し、コンデンサ４９ａおよびコンデンサ４
９ｂがパラレルに接続されて、大容量２次電源４８の電
圧でコンデンサ４９ａおよびコンデンサ４９ｂが充電さ
れる。

【００６２】そして、電荷転送サイクル時には、図３
（ｂ）に示すように、第２の昇降圧クロックタイミング
（シリアル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
フ、スイッチＳＷ４をオン、スイッチＳＷ１１をオン、
スイッチＳＷ１２をオフ、スイッチＳＷ１３をオフ、ス
イッチＳＷ１４をオン、スイッチＳＷ２１をオフとす
る。

【００６３】この場合における昇降圧回路４９の等価回
路は図９（ｂ）に示すようなものとなって、補助コンデ
ンサ８０に対し、コンデンサ４９ａおよびコンデンサ４
９ｂがパラレルに接続されて、コンデンサ４９ａおよび
コンデンサ４９ｂの電圧、すなわち、大容量２次電源４
８の電圧で補助コンデンサ８０が充電され、電荷転送が
なされることとなる。

【００６４】そして、補助コンデンサの充電状態が進ん
で、ショートモードに移行させても電源電圧変動が少な
いと認められる電圧になると、ショートモードに移行さ
せる。これにより電源電圧の急激な変動を抑制し、秒針
駆動部３０Sおよび時分針駆動部３０HM、さらには、制
御回路２３の誤動作を防止できることとなる。

【００６５】上記電荷転送モードにおいて、パラレル接
続とシリアル接続との状態遷移周期を消費電力の大きさ
に反比例して設定する、例えば、消費電力が２倍になれ
ば状態遷移周期を１／２とし、消費電力が３倍になれば
状態遷移周期を１／３とすることにより、消費電力の大
きさによらず、電圧安定状態にいたるまでの時間を一定
に制御することが可能となる。

【００６６】さらに消費電力が大きい場合はさらに状態
遷移周期を短くして電荷（電気エネルギー）供給能力を
増加させることができ、電源電圧の安定化を図ることが
できる。

【００６７】より具体的には、１回の電荷転送サイクル
において、転送可能な電気エネルギー量をＱ0とし、単
位時間当たりの転送回数をＮとし、必要とされる単位時
間当たりの消費電力をＱDRVとした場合に、次式を満た
すように単位時間当たりの転送回数Ｎ、ひいては、状態
遷移周期を定めるようにすればよい。 ＱDRV≦Ｑ0×Ｎ 同様にコンデンサ４９ａおよびコンデンサ４９ｂの容量
に応じてパラレル接続とシリアル接続との状態遷移周期
を変更するようにしても良い。

【００６８】すなわち、制御回路２３が秒針駆動部３０
Sおよび時分針駆動部３０HM等の全被駆動ユニットのう
ち実際に駆動している被駆動ユニットの消費電力を検出
する消費電力検出ユニット１０６により検出した消費電
力およびパルス合成回路２２の出力パルス信号からクロ
ック生成回路１０４（図１１参照）により生成されるク
ロック信号ＣＫに基づいて、リミッタ・昇降圧制御回路
１０５（図１１参照）により転送回数に相当する昇降圧
クロックＣＫUDを生成させ、昇降圧回路４９に出力させ
るように構成すればよい。

【００６９】また、上記構成に代えて、消費電力検出ユ
ニット１０６により検出された消費電力に基づいてクロ
ック生成回路１０４（図１１参照）が内蔵するデコーダ
にパルス合成回路２２から出力される複数の出力パルス
信号のうちから必要な出力パルス信号を選択させ、クロ
ック生成回路１０４がこの選択された出力パルス信号に
基づいてクロック信号ＣＫを生成し、このクロック信号
ＣＫに基づいて、リミッタ・昇降圧制御回路１０５（図
１１参照）により転送回数に相当する昇降圧クロックＣ
ＫUDを生成させて、昇降圧回路４９に出力させるように
構成することも可能である。なお、デコーダは必ずしも
クロック生成回路１０４が内蔵する必要はなく、クロッ
ク生成回路１０４とは独立した回路として、消費電力検
出ユニット１０６との間に別個に設けたり、消費電力検
出ユニット１０６に内蔵したりするように構成すること
も可能である。

【００７０】さらに消費電力検出ユニット１０６に代え
て、消費電力記憶判別ユニット１０６を設け、電力を消
費しているユニットを特定し、予め記憶しておいた当該
ユニットの消費電力、コンデンサ４９ａおよびコンデン
サ４９ｂの容量に応じた転送回数との関係についてデー
タテーブルなどの形式により記憶しておき、この記憶デ
ータに基づいて対応する転送回数を読み出し、読み出し
た転送回数およびクロック生成回路１０４（図１１参
照）により生成されるクロック信号ＣＫに基づいて、リ
ミッタ・昇降圧制御回路１０５（図１１参照）により転
送回数に相当する昇降圧クロックＣＫUDを生成させ、昇
降圧回路４９に出力させるように構成することも可能で
ある。これらの結果、コンデンサ４９ａおよびコンデン
サ４９ｂの容量に応じて電荷（電気エネルギー）供給能
力を増加させることができ、電源電圧の安定化を図るこ
とができる。

【００７１】［１．２．３］ 運針機構 次に運針機構ＣS、ＣHMについて説明する。

【００７２】［１．２．３．１］ 秒針運針機構 まず秒針運針機構ＣSについて説明する。秒針運針機構
ＣSに用いられているステッピングモータ１０は、パル
スモータ、ステッピングモータ、階動モータあるいはデ
ジタルモータなどとも称され、デジタル制御装置のアク
チュエータとして多用されている、パルス信号によって
駆動されるモータである。近年、携帯に適した小型の電
子装置あるいは情報機器用のアクチュエータとして小
型、軽量化されたステッピングモータが多く採用されて
いる。このような電子装置の代表的なものが電子時計、
時間スイッチ、クロノグラフといった計時装置である。

【００７３】本実施形態のステッピングモータ１０は、
秒針駆動部３０Sから供給される駆動パルスによって磁
力を発生する駆動コイル１１と、この駆動コイル１１に
よって励磁されるステータ１２と、さらに、ステータ１
２の内部において励磁される磁界により回転するロータ
１３を備えている。

【００７４】また、ステッピングモータ１０は、ロータ
１３がディスク状の２極の永久磁石によって構成された
ＰＭ型（永久磁石回転型）で構成されている。ステータ
１２には、駆動コイル１１で発生した磁力によって異な
った磁極がロータ１３の回りのそれぞれの相（極）１５
および１６に発生するように磁気飽和部１７が設けられ
ている。

【００７５】また、ロータ１３の回転方向を規定するた
めに、ステータ１２の内周の適当な位置には内ノッチ１
８が設けられており、コギングトルクを発生させてロー
タ１３が適当な位置に停止するようにしている。

【００７６】ステッピングモータ１０のロータ１３の回
転は、かなを介してロータ１３に噛合された秒中間車５
１及び秒車（秒指示車）５２からなる輪列５０によって
秒針５３に伝達され、秒表示がなされることとなる。

【００７７】［１．２．３．２］ 時分運針機構 次に時分針運針機構ＣHMについて説明する。時分運針機
構ＣHMに用いられているステッピングモータ６０は、ス
テッピングモータ１０と同様の構成となっている。

【００７８】本実施形態のステッピングモータ６０は、
時分駆動部３０HMから供給される駆動パルスによって磁
力を発生する駆動コイル６１と、この駆動コイル６１に
よって励磁されるステータ６２と、さらに、ステータ６
２の内部において励磁される磁界により回転するロータ
６３を備えている。

【００７９】また、ステッピングモータ６０は、ロータ
６３がディスク状の２極の永久磁石によって構成された
ＰＭ型（永久磁石回転型）で構成されている。ステータ
６２には、駆動コイル６１で発生した磁力によって異な
った磁極がロータ６３の回りのそれぞれの相（極）６５
および６６に発生するように磁気飽和部６７が設けられ
ている。また、ロータ６３の回転方向を規定するため
に、ステータ６２の内周の適当な位置には内ノッチ６８
が設けられており、コギングトルクを発生させてロータ
６３が適当な位置に停止するようにしている。

【００８０】ステッピングモータ６０のロータ６３の回
転は、かなを介してロータ６３に噛合された四番車７
１、三番車７２、二番車（分指示車）７３、日の裏車７
４および筒車（時指示車）７５からなる輪列７０によっ
て各針に伝達される。二番車７３には分針７６が接続さ
れ、さらに、筒車７５には時針７７が接続されている。
ロータ６３の回転に連動してこれらの各針によって時分
が表示される。

【００８１】さらに輪列７０には、図示してはいない
が、年月日（カレンダ）などの表示を行うための伝達系
（例えば、日付表示を行う場合には、筒中間車、日回し
中間車、日回し車、日車等）を接続することももちろん
可能である。この場合においては、さらにカレンダ修正
系輪列（例えば、第１カレンダ修正伝え車、第２カレン
ダ修正伝え車、カレンダ修正車、日車等）を設けること
が可能である。

【００８２】［１．２．４］ 秒針駆動部及び時分針駆
動部 次に、秒針駆動部３０S及び時分針駆動部３０HMについ
て説明する。この場合において、秒針駆動部３０S及び
時分針駆動部３０HMは同様の構成であるので、秒針駆動
部３０Sについてのみ説明する。秒針駆動部３０Sは、制
御部２３の制御下でステッピングモータ１０に様々な駆
動パルスを供給する。

【００８３】秒針駆動部３０Sは、直列に接続されたｐ
チャンネルＭＯＳ３３ａとｎチャンネルＭＯＳ３２ａ、
およびｐチャンネルＭＯＳ３３ｂとｎチャンネルＭＯＳ
３２ｂによって構成されたブリッジ回路を備えている。

【００８４】また、秒針駆動部３０Sは、ｐチャンネル
ＭＯＳ３３ａおよび３３ｂとそれぞれ並列に接続された
回転検出用抵抗３５ａおよび３５ｂと、これらの抵抗３
５ａおよび３５ｂにチョッパパルスを供給するためのサ
ンプリング用のｐチャンネルＭＯＳ３４ａおよび３４ｂ
を備えている。したがって、これらのＭＯＳ３２ａ、３
２ｂ、３３ａ、３３ｂ、３４ａおよび３４ｂの各ゲート
電極に制御部２３からそれぞれのタイミングで極性およ
びパルス幅の異なる制御パルスを印加することにより、
駆動コイル１１に極性の異なる駆動パルスを供給した
り、あるいは、ロータ１３の回転検出用および磁界検出
用の誘起電圧を励起する検出用のパルスを供給したりす
ることができるようになっている。

【００８５】［１．２．５］ 制御回路 次に、制御回路２３の構成について図１０および図１１
を参照しつつ説明する。図１０に、制御回路２３とその
周辺構成（電源部を含む）の概要構成ブロック図を、図
１１にその要部構成ブロック図を示す。

【００８６】制御回路２３は、大別すると、パルス合成
回路２２と、モード設定部９０と、時刻情報記憶部９６
と、駆動制御回路２４と、を備えている。まず、パルス
合成回路２２は、水晶振動子などの基準発振源２１を用
いて安定した周波数の基準パルスを発振する発振回路
と、基準パルスを分周して得た分周パルスと基準パルス
とを合成してパルス幅やタイミングの異なるパルス信号
を発生する合成回路と、を備えて構成されている。

【００８７】次に、モード設定部９０は、発電状態検出
部９１、発電状態の検出のために用いる設定値を切り換
える設定値切換部９５、大容量２次電源４８の充電電圧
Ｖcおよび昇降圧回路４９の出力電圧を検出する電圧検
出回路９２と、発電状態に応じて時刻表示のモードを制
御するとともに充電電圧に基づいて昇圧倍率を制御する
中央制御回路９３と、モードを記憶するモード記憶部９
４と、を備えて構成されている。

【００８８】この発電状態検出部９１は、発電装置４０
の起電圧Ｖｇｅｎを設定電圧値Ｖｏと比較して発電が検
出されたか否かを判断する第１の検出回路９７と、設定
電圧値Ｖｏよりもかなり小さな設定電圧値Ｖｂａｓ以上
の起電圧Ｖｇｅｎが得られた発電継続時間Ｔｇｅｎを設
定時間値Ｔｏと比較して発電が検出されたか否かを判断
する第２の検出回路９８とを備えており、第１の検出回
路９７あるいは第２の検出回路９８のいずれか一方の条
件が満足すると、発電状態であると判断し、発電状態検
出信号ＳPDETを出力するようになっている。ここで、設
定電圧値ＶｏおよびＶｂａｓは、いずれもＶｄｄ（＝Ｇ
ＮＤ）を基準としたときの負電圧であり、Ｖｄｄからの
電位差を示している。

【００８９】［１．２．５．１］ 第１および第２の検
出回路 ここで、第１の検出回路９７および第２の検出回路９８
の構成について図１２を参照して説明する。図１２にお
いて、まず、第１の検出回路９７は、コンパレータ９７
１、定電圧Ｖａを発生する基準電圧源９７２、定電圧Ｖ
ｂを発生する基準電圧源９７３、スイッチＳＷ１、リト
リガブルモノマルチ９７４から大略構成されている。

【００９０】基準電圧源９７２の発生電圧値は、表示モ
ードにおける設定電圧値Ｖａとなっており、一方、基準
電圧源９７３の発生電圧値は、節電モードの設定電圧値
Ｖｂとなっている。基準電圧源９７２,９７３は、スイ
ッチＳＷ１を介してコンパレータ９７１の正入力端子に
接続されている。このスイッチＳＷ１は、設定値切換部
９５によって制御され、表示モードにおいて基準電圧源
９７２を、節電モードにおいて基準電圧源９７３をコン
パレータ９７１の正入力端子に接続する。また、コンパ
レータ９７１の負入力端子には、発電部Ａの起電圧Ｖｇ
ｅｎが供給されている。したがって、コンパレータ９７
１は、起電圧Ｖｇｅｎを設定電圧値Ｖａまたは設定電圧
値Ｖｂと比較し、起電圧Ｖｇｅｎがこれらを下回る場合
（大振幅の場合）には“Ｈ”レベルとなり、起電圧Ｖｇ
ｅｎがこれらを上回る場合（小振幅の場合）には“Ｌ”
レベルとなる比較結果信号を生成する。

【００９１】次に、リトリガブルモノマルチ９７４は、
比較結果信号が“Ｌ”レベルから“Ｈ”レベルに立ち上
がる際に発生する立上エッジでトリガされ、“Ｌ”レベ
ルから“Ｈ”レベルに立ち上がり、所定時間が経過した
後に“Ｌ”レベルから“Ｈ”レベルに立ち上がる信号を
生成する。また、リトリガブルモノマルチ９７４は、所
定時間が経過する前に再度トリガされると、計測時間を
リセットして新たに時間計測を開始するように構成され
ている。

【００９２】次に、第１の検出回路９７の動作を説明す
る。現在のモードが表示モードであるとすれば、スイッ
チＳＷ１は基準電圧源９７２を選択し、設定電圧値Ｖａ
をコンパレータ９７１に供給する。すると、コンパレー
タ９７１は設定電圧値Ｖａと起電圧Ｖｇｅｎとを比較し
て、比較結果信号を生成する。この場合、リトリガブル
モノマルチ９７４は、比較結果信号の立ち上がりエッジ
に同期して、“Ｌ”レベルから“Ｈ”レベルに立ち上が
る。

【００９３】一方、現在のモードが表示モードであると
すれば、スイッチＳＷ１は基準電圧源９７３を選択し、
設定電圧値Ｖｂをコンパレータ９７１に供給する。この
例では、起電圧Ｖｇｅｎは設定電圧値Ｖｂを越えないの
で、リトリガブルモノマルチ９７４にトリガが入力され
ない。したがって、電圧検出信号Ｓｖはローレベルを維
持することになる。

【００９４】このように第１の検出回路９７では、モー
ドに応じた設定電圧値ＶａまたはＶｂと起電圧Ｖｇｅｎ
とを比較することによって、電圧検出信号Ｓを生成して
いる。図１２において、第２の検出回路９８は、積分回
路９８１、ゲート９８２、カウンタ９８３、デジタルコ
ンパレータ９８４およびスイッチＳＷ２から構成されて
いる。

【００９５】まず、積分回路９８１はＭＯＳトランジス
タ２、コンデンサ３、プルアップ抵抗４、インバータ回
路５及びインバータ回路５’から構成されている。起電
圧ＶｇｅｎがＭＯＳトランジスタ２のゲートに接続され
ており、起電圧ＶｇｅｎによってＭＯＳトランジスタ２
はオン、オフ動作を繰り返し、コンデンサ３の充電を制
御する。スイッチング手段を、ＭＯＳトランジスタで構
成すればインバータ回路５も含めて、積分回路９８１は
安価なＣＭＯＳ−ＩＣで構成できるが、これらのスイッ
チング素子、電圧検出手段はバイポーラトランジスタで
構成しても構わない。プルアップ抵抗４は、コンデンサ
３の電圧値Ｖ３を非発電時にＶｓｓ電位に固定するとと
もに、非発電時のリーク電流を発生させる役割がある。
これは数十から数百ＭΩ程度の高抵抗値であり、オン抵
抗が大きなＭＯＳトランジスタでも構成可能である。コ
ンデンサ３に接続されたインバータ回路５によりコンデ
ンサ３の電圧値Ｖ３を判定し、さらにインバータ回路５
の出力を反転することにより検出信号Ｖｏｕｔを出力す
る。ここで、インバータ回路５の閾値は、第１の検出回
路９７で用いられる設定電圧値Ｖｏよりもかなり小さな
設定電圧値Ｖｂａｓとなるように設定されている。

【００９６】ゲート９８２には、パルス合成回路２２か
ら供給される基準信号ＳREFと検出信号Ｖｏｕｔが供給
されている。したがって、カウンタ９８３は検出信号Ｖ
ｏｕｔがハイレベルの期間、基準信号ＳREFをカウント
する。このカウント値はデジタルコンパレータ９８３の
一方の入力に供給される。また、デジタルコンパレータ
９８３の他方の入力には、設定時間に対応する設定時間
値Ｔｏが供給されるようになっている。ここで、現在の
モードが表示モードである場合にはスイッチＳＷ２を介
して設定時間値Ｔａが供給され、現在のモードが節電モ
ードである場合にはスイッチＳＷ２を介して設定時間値
Ｔｂが供給されるようになっている。なお、スイッチＳ
Ｗ２は、設定値切換部９５によって制御される。

【００９７】デジタルコンパレータ９８４は、検出信号
Ｖｏｕｔの立ち下がりエッジに同期して、その比較結果
を発電継続時間検出信号Ｓｔとして出力する。発電継続
時間検出信号Ｓｔは、設定時間を越えた場合に“Ｈ”レ
ベルとなり、一方、設定時間を下回った場合に“Ｌ”レ
ベルとなる。

【００９８】次に、第２の検出回路９８の動作を説明す
る。発電部Ａによって交流電力の発電が始まると、発電
装置４０は、ダイオード４７を介して起電圧Ｖｇｅｎを
生成する。

【００９９】発電が始まり起電圧Ｖｇｅｎの電圧値がＶ
ｄｄからＶｓｓへ立ち下がるとＭＯＳトランジスタ２が
オンして、コンデンサ３の充電が始まる。Ｖ３の電位
は、非発電時はプルアップ抵抗４によってＶｓｓ側に固
定されているが、発電が起こり、コンデンサ３の充電が
始まるとＶｄｄ側に上がり始める。次に起電圧Ｖｇｅｎ
の電圧がＶｓｓへ増加に転じ、ＭＯＳトランジスタ２が
オフすると、コンデンサ３への充電は止まるが、Ｖ３の
電位はコンデンサ３によってそのまま保持される。 以
上の動作は、発電が持続されている間、繰り返され、Ｖ
３の電位はＶｄｄまで上がっていき安定する。Ｖ３の電
位がインバータ回路５の閾値より上がると、インバータ
回路５’の出力である検出信号Ｖｏｕｔが“Ｌ”レベル
から“Ｈ”レベルに切り替わり、発電の検出ができる。
発電検出までの応答時間は、電流制限抵抗を接続した
り、ＭＯＳトランジスタの能力を変えてコンデンサ３へ
の充電電流の値を調整したり、またコンデンサ３の容量
値を変えることによって任意に設定できる。

【０１００】発電が停止すると起電圧ＶｇｅｎはＶｄｄ
レベルで安定するため、ＭＯＳトランジスタ２はオフし
た状態のままとなる。Ｖ３の電圧はコンデンサ３によっ
てしばらくは保持され続けるが、プルアップ抵抗４によ
るわずかなリーク電流によってコンデンサ３の電荷が抜
けるため、Ｖ３はＶｄｄからＶｓｓへ徐々に下がり始め
る。そしてＶ３がインバータ回路５の閾値を越えるとイ
ンバータ回路５’の出力である検出信号Ｖｏｕｔは
“Ｈ”レベルから“Ｌ”レベルに切り替わり、発電がさ
れていないことの検出ができる。この応答時間はプルア
ップ抵抗４の抵抗値を変え、コンデンサ３のリーク電流
を調整することで任意に設定可能である。

【０１０１】この検出信号Ｖｏｕｔがゲート９８２によ
って基準信号でゲートされると、これをカウンタ９８３
がカウントする。このカウント値は、デジタルコンパレ
ータ９８４によって、設定時間に対応する値とタイミン
グＴ１で比較される。ここで、検出信号Ｖｏｕｔのハイ
レベル期間Ｔxが設定時間値Ｔｏよりも長いならば、発
電継続時間検出信号Ｓｔは、“Ｌ”レベルから“Ｈ”レ
ベルに変化する。

【０１０２】さてここで、発電用ロータ４３の回転速度
の違いによる起電圧Ｖｇｅｎおよび該起電圧Ｖｇｅｎに
対する検出信号Ｖｏｕｔを説明する。起電圧Ｖｇｅｎの
電圧レベルおよび周期（周波数）は、発電用ロータ４３
の回転速度に応じて変化する。すなわち、回転速度が大
きいほど、起電圧Ｖｇｅｎの振幅は大となり、かつ周期
が短くなる。このため、発電用ロータ４３の回転速度、
すなわち発電装置４０の発電の強さに応じて、検出信号
Ｖｏｕｔの出力保持時間（発電継続時間）の長さが変化
することになる。すなわち、発電用ロータ４３の回転速
度が小さい場合、すなわち、発電が弱い場合には、出力
保持時間はｔａとなり、発電用ロータ４３の回転速度が
大きい場合、すなわち、発電が強い場合には、出力保持
時間はｔｂとなる。両者の大小関係は、ｔａ＜ｔｂであ
る。このように、検出信号Ｖｏｕｔの出力保持時間の長
さによって、発電装置４０の発電の強さを知ることがで
きる。

【０１０３】この場合において、設定電圧値Ｖｏおよび
設定時間値Ｔｏは、設定値切換部９５によって切換制御
できるになっている。設定値切換部９５は、時刻表示を
行う表示モードから秒針駆動部３０S及び時分針駆動部
３０HMの駆動を停止し、時刻表示を行わない節電モード
（但し、制御回路などは動作している。）に切り換わる
と、発電検出回路９１の第１および第２の検出回路９７
および９８の設定値ＶｏおよびＴｏの値を変更する。

【０１０４】本例においては、表示モードの設定値Ｖａ
およびＴａとして、節電モードの設定値ＶｂおよびＴｂ
よりも低い値がセットされるようになっている。したが
って、節電モードから表示モードへ切り換えるために
は、大きな発電が必要とされる。ここで、その発電の程
度は、計時装置１を通常携帯して得られる程度では足ら
ず、ユーザが手振りによって強制的に充電する際に生じ
る大きなものである必要がある。換言すれば、節電モー
ドの設定値ＶｂおよびＴｂは手振りによる強制充電を検
出できるように設定されている。

【０１０５】また、中央制御回路９３は、第１および第
２の検出回路９７および９８で発電が検出されない非発
電時間Ｔｎを計測する非発電時間計測回路９９を備えて
おり、非発電時間Ｔｎが所定の設定時間以上継続すると
表示モードから節電モードに移行するようになってい
る。

【０１０６】一方、節電モードから表示モードへの移行
は、発電状態検出部９１によって、発電部Ａが発電状態
にあることが検出され、かつ、大容量２次電源４８の充
電電圧ＶCが十分であるという条件が整うと実行され
る。

【０１０７】この場合において、節電モードへ移行して
いる状態で、リミッタ回路ＬＭが動作し、オン（閉）状
態となっていると、発電部Ａは短絡状態となり、発電部
Ａの電気的情報が全く後段に伝わらないため、発電状態
検出部９１は、発電部Ａが発電状態にあってもそれを検
出することができなくなってしまい、節電モードから表
示モードへ移行することができなくなってしまうことと
なる。

【０１０８】そこで、本実施形態においては、動作モー
ドが節電モードにある場合には、発電部Ａの発電状態に
拘わらず、リミッタ回路ＬＭをオフ（開）状態として、
発電状態検出部９１は、発電部Ａの発電状態を確実に検
出することができるようにしている。

【０１０９】また、電圧検出回路９２は、リミッタ回路
ＬＭを動作状態とするか否かを大容量２次電源４８の充
電電圧ＶCあるいは補助コンデンサ８０の充電電圧ＶC1
と、予め定めたリミッタオン基準電圧ＶLMONと、を比較
することにより検出し、リミッタオン信号ＳLMONを出力
するリミッタオン電圧検出回路９２Ａと、リミッタオン
電圧検出回路９２Ａを動作させるか否かを大容量２次電
源４８の充電電圧ＶCあるいは補助コンデンサ８０の充
電電圧ＶC1と、予め定めたリミッタ回路動作基準電圧
（以下、プレ電圧という）ＶPREと比較することにより
検出し、リミッタ動作許可信号ＳLMENを出力するプレ電
圧検出回路９２Ｂと、大容量２次電源４８の充電電圧Ｖ
Cあるいは補助コンデンサ８０の充電電圧ＶC1を検出
し、電源電圧検出信号ＳPWを出力する電源電圧検出回路
９２Ｃと、備えて構成されている。

【０１１０】この場合において、リミッタオン電圧検出
回路９２Ａは、プレ電圧検出回路９２Ｂに比較して高精
度で電圧検出が可能な回路構成を採用しており、プレ電
圧検出回路９２Ｂと比較して回路規模が大きくなり、そ
の消費電力も大きなものとなっている。

【０１１１】ここで、リミッタオン電圧検出回路９２
Ａ、プレ電圧検出回路９２Ｂ及びリミッタ回路ＬＭの詳
細構成および動作について図１３及び図１４を参照して
説明する。プレ電圧検出回路９２Ｂは、図１３に示すよ
うに、Ｖｄｄ（高電圧側）にドレインが接続され、発電
検出回路９１の出力する発電状態検出信号ＳPDETに基づ
いて発電状態においてオン状態となるＰチャネルトラン
ジスタＴＰ１と、ドレインがＰチャネルトランジスタＴ
Ｐ１のソースに接続され、ゲートに所定の一定電圧ＶCO
NSTが印加されたＰチャネルトランジスタＴＰ２と、ド
レインがＰチャネルトランジスタＴＰ１のソースに接続
され、ゲートに所定の一定電圧ＶCONSTが印加され、Ｐ
チャネルトランジスタＴＰ２に並列に接続されたＰチャ
ネルトランジスタＴＰ３と、ソースがＰチャネルトラン
ジスタＴＰ２のソースに接続され、ゲートおよびドレイ
ンが共通接続されたＮチャネルトランジスタＴＮ１と、
ソースがＮチャネルトランジスタＴＮ１のドレインに接
続され、ゲートおよびドレインが共通接続されたＮチャ
ネルトランジスタＴＮ２と、ソースがＮチャネルトラン
ジスタＴＮ２のドレインに接続され、ゲートおよびソー
スが共通接続され、ドレインがＶｓｓ（低電圧側）に接
続されたＮチャネルトランジスタＴＮ３と、ソースがＰ
チャネルトランジスタＴＰ３のソースに接続され、ゲー
トがＮチャネルトランジスタＴＮ３のゲートに共通接続
され、ドレインがＶｓｓ（低電圧側）に接続されたＮチ
ャネルトランジスタＴＮ４と、を備えて構成されてい
る。

【０１１２】この場合において、Ｎチャネルトランジス
タＴＮ３およびＮチャネルトランジスタＴＮ４とは、カ
レントミラー回路を構成している。

【０１１３】プレ電圧検出回路９２Ｂは、発電検出回路
９１により発電が検出されたことを示す発電状態検出信
号ＳPDETを受けて、動作を開始する。基本的な動作とし
ては、作動対のトランジスタの能力のアンバランスによ
り発生する電位差を検出電圧とする回路構成となってい
る。

【０１１４】すなわち、ＰチャネルトランジスタＴＰ
２、ＮチャネルトランジスタＴＮ１、Ｎチャネルトラン
ジスタＴＮ２およびＮチャネルトランジスタＴＮ３の第
１のトランジスタ群と、ＰチャネルトランジスタＴＰ３
及びＮチャネルトランジスタＴＮ４の第２のトランジス
タ群との間の能力のアンバランスにより発生する電位差
を検出することにより、リミッタオン電圧検出回路９２
Ａにリミッタ動作許可信号ＳLMENを出力するか否かを決
定している。

【０１１５】図１３に示すプレ電圧検出回路９２Ｂにお
いては、Ｎチャネルトランジスタのしきい値のおよそ３
倍の電圧が検出電圧となっている。本回路構成において
は、トランジスタの動作電流で全体回路の消費電流が決
定されているため、非常に小さな消費電流（１０［ｎ
Ａ］程度）での電圧検出動作が可能となる。しかしなが
ら、トランジスタのしきい値は様々な要因でばらつくた
め、精度の高い電圧検出は困難となっている。

【０１１６】これに対し、リミッタオン電圧検出回路９
２Ａは、消費電流は大きいが高精度で電圧検出が可能と
なる回路構成を採用している。すなわち、図１３に示す
ように、リミッタオン電圧検出回路９２Ａは、一方の入
力端子に、リミッタオン電圧検出タイミングに相当する
サンプリング信号ＳSPが入力され、他方の入力端子にリ
ミッタ動作許可信号ＳLMENが入力され、リミッタ動作許
可信号ＳLMENが“Ｈ”レベルかつサンプリング信号ＳSP
が“Ｈ”レベルの場合に、“Ｌ”レベルの動作制御信号
を出力するＮＡＮＤ回路ＮＡと、“Ｌ”レベルの動作制
御信号が出力された場合にオン状態となるＰチャネルト
ランジスタＴＰ１１、ＴＰ１２と、Ｐチャネルトランジ
スタＴＰ１２がオン状態である場合に動作電源が供給さ
れ、基準電圧ＶREFと発電電圧あるいは蓄電電圧である
被検出電圧をスイッチＳＷａ、ＳＷｂ、ＳＷｃを排他的
にオン状態として抵抗分割した電圧を順次比較する電圧
コンパレータＣＭＰと、を備えて構成されている。

【０１１７】ＮＡＮＤ回路ＮＡは、リミッタ動作許可信
号ＳLMENが“Ｈ”レベルかつサンプリング信号ＳSPが
“Ｈ”レベルの場合に、“Ｌ”レベルの動作制御信号を
ＰチャネルトランジスタＴＰ１１及びＰチャネルトラン
ジスタＴＰ１２に出力する。これにより、Ｐチャネルト
ランジスタＴＰ１１、ＴＰ１２は双方ともオン状態とな
る。この結果、電圧コンパレータＣＭＰは、動作電源が
供給され、基準電圧ＶREFと発電電圧あるいは蓄電電圧
である被検出電圧をスイッチＳＷａ、ＳＷｂ、ＳＷｃを
排他的にオン状態として抵抗分割した電圧を順次比較す
ることとなり、検出結果をリミッタ回路ＬＭあるいは昇
降圧回路４９に出力することとなる。

【０１１８】［１．２．５．２］ リミッタ回路 図１４にリミッタ回路ＬＭの一例を示す。図１４（ａ）
は、スイッチングトランジスタＳＷLMにより発電装置４
０の出力を短絡して発電電圧が外部出力されないように
した場合の構成例である。また、図１４（ｂ）は、スイ
ッチングトランジスタＳＷLM’により発電装置４０を開
放状態として、発電電圧が外部出力されないようにした
場合の構成例である。

【０１１９】また、本実施形態の電源部Ｂは昇降圧回路
４９を備えているため、充電電圧ＶCがある程度低い状
態でも昇降圧回路４９を用いて電源電圧を昇圧すること
により、運針機構ＣS、ＣHMを駆動することが可能であ
る。

【０１２０】また、逆に充電電圧ＶCがある程度高く、
運針機構ＣS、ＣHMの駆動電圧よりも高い状態でも昇降
圧回路４９を用いて電源電圧を降圧することにより、運
針機構ＣS、ＣHMを駆動することが可能である。

【０１２１】そこで、中央制御回路９３は、充電電圧Ｖ
Cに基づいて昇降圧倍率を決定し、昇降圧回路４９を制
御している。しかし、充電電圧ＶCがあまりに低いと、
昇圧しても運針機構ＣS、ＣHMを動作させることができ
る電源電圧を得ることができない。そのような場合に、
節電モードから表示モードに移行すると、正確な時刻表
示を行うことができず、また、無駄な電力を消費してし
まうことになる。

【０１２２】そこで、本実施形態においては、充電電圧
ＶCを予め定められた設定電圧値Ｖcと比較することによ
り、充電電圧ＶCが十分であるか否かを判断し、これを
節電モードから表示モードへ移行するための一条件とし
ている。

【０１２３】さらに中央制御回路９３は、ユーザにより
外部入力装置１００が操作された場合に、予め定めた強
制的な節電モードへの移行の指示動作が所定時間内に行
われたか否かを監視するための節電モードカウンタ１０
１と、常時サイクリックにカウントを継続するととも
に、カウント値＝０の秒針位置が予め定めた所定の節電
モード表示位置（例えば、１時の位置）に相当する秒針
位置カウンタ１０２と、パルス合成回路２２における発
振が停止したか否かを検出し、発振停止検出信号ＳOSC
を出力する発振停止検出回路１０３と、パルス合成回路
２２の出力に基づいてクロック信号CKを生成し、出力す
るクロック生成回路１０４と、リミッタオン信号ＳLMO
N、電源電圧検出信号ＳPW、クロック信号CKおよび発電
状態検出信号ＳPDETに基づいて、リミッタ回路ＬＭのオ
ン／オフ制御および昇降圧クロック信号ＣＫUDによる昇
降圧回路４９の昇降圧倍率制御を行うリミッタ・昇降圧
制御回路１０５と、を備えて構成されている。

【０１２４】このように設定されたモードは、モード記
憶部９４に記憶され、その情報が駆動制御回路２４、時
刻情報記憶部９６および設定値切換部９５に供給されて
いる。駆動制御回路２４においては、表示モードから節
電モードに切り換わると、秒針駆動部３０S及び時分針
駆動部３０HMに対しパルス信号を供給するのを停止し、
秒針駆動部３０S及び時分針駆動部３０HMの動作を停止
させる。これにより、モータ１０は回転しなくなり、時
刻表示は停止する。

【０１２５】次に、時刻情報記憶部９６は、より具体的
にはアップダウンカウンタで構成されており（図示せ
ず）、表示モードから節電モードに切り換わると、パル
ス合成回路２２によって生成された基準信号を受けて時
間計測を開始してカウント値をアップし（アップカウン
ト）、節電モードの継続時間がカウント値として計測さ
れることになる。

【０１２６】また、節電モードから表示モードに切り換
わると、前記アップダウンカウンタのカウント値をダウ
ンし（ダウンカウント）、ダウンカウント中は、駆動制
御回路２４から秒針駆動部３０S及び時分針駆動部３０H
Mに供給される早送りパルスを出力する。

【０１２７】そして、アップダウンカウンタのカウント
値が零、すなわち、節電モードの継続時間および早送り
運針中の経過時間に相当する早送り運針時間が経過する
と、早送りパルスの送出を停止するための制御信号を生
成し、これを秒針駆動部３０S及び時分針駆動部３０HM
に供給している。

【０１２８】この結果、時刻表示は現在時刻に復帰され
ることとなる。このように時刻情報記憶部９６は、再表
示された時刻表示を現在時刻に復帰させる機能も備えて
いる。

【０１２９】次に、駆動制御回路２４は、パルス合成回
路２２から出力される各種のパルスに基づいて、モード
に応じた駆動パルスを生成する。まず、節電モードにあ
っては、駆動パルスの供給を停止する。次に、節電モー
ドから表示モードへの切換が行われた直後には、再表示
された時刻表示を現時刻に復帰させるために、パルス間
隔が短い早送りパルスを駆動パルスとして秒針駆動部３
０S及び時分針駆動部３０HMに供給する。

【０１３０】次に、早送りパルスの供給が終了した後に
は、通常のパルス間隔の駆動パルスを秒針駆動部３０S
及び時分針駆動部３０HMに供給する。

【０１３１】［１．２．５．３］ リミッタ・昇降圧制
御回路 ここで図１５ないし図１７を参照してリミッタ・昇降圧
制御回路１０５の構成について詳細に説明する。リミッ
タ・昇降圧制御回路１０５は、大別すると、図１５に示
すリミッタ・昇降圧倍率制御回路２０１と、図１６に示
す昇降圧倍率制御用クロック生成回路２０２と、図１７
に示す昇降圧制御回路２０３と、を備えて構成されてい
る。

【０１３２】［１．２．５．３．１］ リミッタ・昇降
圧倍率制御回路 リミッタ・昇降圧倍率制御回路２０１は、図１５に示す
ように、一方の入力端子にリミッタ回路ＬＭを動作状態
とする場合に“Ｈ”レベルとなるリミッタオン信号ＳLM
ONが入力され、他方の入力端子に発電装置４０が発電状
態にある場合に出力される発電状態検出信号ＳPDETが入
力されるＡＮＤ回路２１１と、入力端子に１／２降圧時
に“Ｈ”レベルとなる１／２倍信号Ｓ1/2が入力され、
１／２倍信号Ｓ1/2を反転して反転１／２倍信号／Ｓ1/2
を出力するインバータ２１２と、一方の入力端子にイン
バータ２１２の出力端子が接続され、他方の入力端子に
信号ＳPW1が入力されたＡＮＤ回路２１３と、一方の入
力端子にＡＮＤ回路２１１の出力端子が接続され、他方
の入力端子にＡＮＤ回路２１３の出力端子が接続され、
昇降圧倍率を設定するためのカウント値をアップするた
めのアップクロック信号ＵＰCLを出力するＯＲ回路２１
４と、入力端子に３倍昇圧時に“Ｈ”レベルとなる３倍
信号ＳX3が入力され、３倍信号ＳX3を反転して反転３倍
信号／ＳX3を出力するインバータ２１５と、一方の入力
端子にインバータ２１５の出力端子が接続され、他方の
入力端子に信号ＳPW2が入力され、昇降圧倍率を設定す
るためのカウント値をダウンするためのダウンクロック
信号ＤＮCLを出力するたＡＮＤ回路２１６と、入力端子
に昇降圧倍率変更を禁止する際に“Ｈ”レベルとなる昇
降圧倍率変更禁止信号ＩＮＨが入力され、昇降圧倍率変
更禁止信号ＩＮＨを反転して反転昇降圧倍率変更禁止信
号／ＩＮＨを出力するインバータ２１７と、を備えて構
成されている。

【０１３３】さらにリミッタ・昇降圧倍率制御回路２０
１は、一方の入力端子にアップクロック信号ＵＰCLが入
力され、他方の入力端子に反転昇降圧倍率変更禁止信号
／ＩＮＨが入力され、反転昇降圧倍率変更禁止信号／Ｉ
ＮＨが“Ｌ”レベル、すなわち、昇降圧倍率変更禁止時
にアップクロック信号ＵＰCLの入力を無効とするＡＮＤ
回路２２１と、一方の入力端子にダウンクロック信号Ｄ
ＮCLが入力され、他方の入力端子に反転昇降圧倍率変更
禁止信号／ＩＮＨが入力され、反転昇降圧倍率変更禁止
信号／ＩＮＨが“Ｌ”レベル、すなわち、昇降圧倍率変
更禁止時にダウンクロック信号ＤＮCLの入力を無効とす
るＡＮＤ回路２２２と、を備えて構成されている。な
お、ＡＮＤ回路２２１及びＡＮＤ回路２２２は、昇降圧
倍率変更禁止ユニット２２３として機能している。

【０１３４】またリミッタ・昇降圧倍率制御回路２０１
は、一方の入力端子にＡＮＤ回路２２１の出力端子が接
続され、他方の入力端子にＡＮＤ回路２２２の出力端子
が接続されたＮＯＲ回路２２５と、ＮＯＲ回路２２５の
出力信号を反転して出力するインバータ２２６と、クロ
ック端子ＣＬ1にインバータ２２６の出力信号が入力さ
れ、反転クロック端子／ＣＬ1にＮＯＲ回路２２５の出
力信号が入力され、リセット端子Ｒ1に倍率設定信号ＳS
ETが入力され、第１カウントデータＱ1及び反転第１カ
ウントデータ／Ｑ1を出力する第１カウンタ２２７と、
一方の入力端子にＡＮＤ回路２２１の出力端子が接続さ
れ、他方の入力端子に第１カウントデータＱ1が入力さ
れるＡＮＤ回路２２８と、一方の入力端子にＡＮＤ回路
２２２の出力端子が接続され、他方の入力端子に反転第
１カウントデータ／Ｑ1が入力されるＡＮＤ回路２２９
と、一方の入力端子にＡＮＤ回路２２８の出力端子が接
続され、他方の入力端子にＡＮＤ回路２２９の出力端子
が接続されたＮＯＲ回路２３０と、を備えて構成されて
いる。

【０１３５】またさらにリミッタ・昇降圧倍率制御回路
２０１は、ＮＯＲ回路２３０の出力信号を反転して出力
するインバータ２３６と、クロック端子ＣＬ2にインバ
ータ２３６の出力信号が入力され、反転クロック端子／
ＣＬ2にＮＯＲ回路２３０の出力信号が入力され、リセ
ット端子Ｒ2に倍率設定信号ＳSETが入力され、第２カウ
ントデータＱ2及び反転第２カウントデータ／Ｑ2を出力
する第２カウンタ２３７と、一方の入力端子にＡＮＤ回
路２２１の出力端子が接続され、他方の入力端子に第２
カウントデータＱ2が入力されるＡＮＤ回路２３８と、
一方の入力端子にＡＮＤ回路２２２の出力端子が接続さ
れ、他方の入力端子に反転第２カウントデータ／Ｑ2が
入力されるＡＮＤ回路２３９と、一方の入力端子にＡＮ
Ｄ回路２３８の出力端子が接続され、他方の入力端子に
ＡＮＤ回路２３９の出力端子が接続されたＮＯＲ回路２
４０と、を備えて構成されている。

【０１３６】またリミッタ・昇降圧倍率制御回路２０１
は、ＮＯＲ回路２４０の出力信号を反転して出力するイ
ンバータ２４６と、クロック端子ＣＬ3にインバータ２
４６の出力信号が入力され、反転クロック端子／ＣＬ3
にＮＯＲ回路２４０の出力信号が入力され、リセット端
子Ｒ3に倍率設定信号ＳSETが入力され、第３カウントデ
ータＱ3（＝１／２倍信号Ｓ1/2として機能）及び反転第
３カウントデータ／Ｑ3を出力する第３カウンタ２４７
と、第１の入力端子に反転第３カウントデータ／Ｑ3が
入力され、第２の入力端子に第２カウントデータＱ2が
入力され、第３の入力端子に第１カウントデータＱ1が
入力され、これらのデータの論理積の否定をとって出力
するＮＡＮＤ回路２５１と、第１の入力端子に反転第３
カウントデータ／Ｑ3が入力され、第２の入力端子に第
２カウントデータＱ2が入力され、第３の入力端子に反
転第１カウントデータ／Ｑ1が入力され、これらのデー
タの論理積をとって昇降圧倍率１．５倍昇圧の際に
“Ｈ”レベルとなる１．５倍信号ＳX1.5として出力する
ＮＡＮＤ回路２５２と、第１の入力端子に反転第３カウ
ントデータ／Ｑ3が入力され、第２の入力端子に第１カ
ウントデータＱ1が入力され、第３の入力端子に反転第
２カウントデータ／Ｑ2が入力され、これらのデータの
論理積をとって昇降圧倍率２倍昇圧の際に“Ｈ”レベル
となる２倍信号ＳX2として出力するＮＡＮＤ回路２５３
と、第１の入力端子に反転第３カウントデータ／Ｑ3が
入力され、第２の入力端子に反転第１カウントデータ／
Ｑ1が入力され、第３の入力端子に反転第２カウントデ
ータ／Ｑ2が入力され、これらのデータの論理積をとっ
て昇降圧倍率３倍昇圧の際に“Ｈ”レベルとなる３倍信
号ＳX3として出力するＮＡＮＤ回路２５４と、を備えて
構成されている。

【０１３７】さらにリミッタ・昇降圧倍率制御回路２０
１は、昇降圧倍率が１．５倍昇圧から１倍昇圧（＝非昇
降圧）に移行した場合、あるいは、昇降圧倍率が１／２
倍降圧から１倍昇圧に移行した場合に、クロック信号Ｃ
Ｌの１〜２周期（この範囲で不定）の期間、電荷転送モ
ード信号ＳTRNを“Ｈ”レベルとするための移行期間信
号を出力するタイマ２６０と、ＮＡＮＤ回路２５１の出
力信号を反転して出力するインバータ２６１と、一方の
入力端子に移行期間信号が入力され、他方の入力端子に
インバータ２６１の出力信号が入力され、これらの信号
の論理積をとって昇降圧倍率１倍昇圧（非昇降圧）の際
に“Ｈ”レベルとなる１倍信号ＳX1として出力するＡＮ
Ｄ回路２６２と、一方の入力端子に移行期間信号が入力
され、他方の入力端子にＮＡＮＤ回路２５１の出力信号
が入力され、これらの信号の論理和の否定をとって電荷
転送モード時に“Ｈ”レベルとなる電荷転送モード信号
ＳTRNとして出力するＮＯＲ回路２６３と、を備えて構
成されている。

【０１３８】タイマ２６０は、クロック信号ＣＬを反転
して反転クロック信号／ＣＬとして出力するインバータ
２６５と、クロック端子ＣＬに反転クロック信号／ＣＬ
が入力され、反転クロック端子／ＣＬ1にクロック信号
ＣＬが入力され、リセット端子ＲにＮＡＮＤ回路２５１
の出力信号が入力される第１カウンタ２６６と、クロッ
ク端子ＣＬに第１カウンタ２６６の出力端子Ｑが接続さ
れ、反転クロック端子／ＣＬに第１カウンタ２６６の出
力端子／Ｑが接続され、リセット端子ＲにＮＡＮＤ回路
２５１の出力信号が入力され、出力端子Ｑから移行期間
信号が出力される第２カウンタ２６７と、を備えて構成
されている。

【０１３９】図１８にリミッタ・昇降圧倍率制御回路の
動作説明図を示す。上記構成において、第１カウントデ
ータＱ1、第２カウントデータＱ2及び第３カウントデー
タＱ3の関係は、図１８に示すようになっており、例え
ば、 Ｑ1＝０（＝“Ｌ”）、Ｑ2＝０（＝“Ｌ”）、Ｑ3＝０
（＝“Ｌ”） であるならば、昇降圧倍率は、３倍であり、３倍信号Ｓ
x3が“Ｈ”レベルとなる。 また、Ｑ1＝０（＝
“Ｌ”）、Ｑ2＝１（＝“Ｈ”）、Ｑ3＝０（＝“Ｌ”）
であるならば、昇降圧倍率は、１．５倍であり、１．５
倍信号Ｓx1.5が“Ｈ”レベルとなる。さらに、Ｑ3＝１
（＝“Ｈ”）であるならば、昇降圧倍率は、１／２であ
り、１／２倍信号Ｓ1/2が“Ｈ”レベルとなる。

【０１４０】［１．２．５．３．２］ 昇降圧倍率制御
用クロック生成回路 昇降圧倍率制御用クロック生成回路２０２は、図１６に
示すように、クロック信号ＣＫを反転するインバータ２
７１と、インバータ２７１の出力の高域成分を除去して
出力するロウパスフィルタ部２７２と、ロウパスフィル
タ部２７２の出力信号を反転して出力するインバータ２
７３と、一方の入力端子にクロック信号ＣＫが入力さ
れ、他方の入力端子にインバータ２７３の出力信号が入
力され、両入力信号の論理積をとってパラレル信号Para
llelとして出力するＡＮＤ回路２７４と、一方の入力端
子にクロック信号ＣＫが入力され、他方の入力端子にイ
ンバータ２７３の出力信号が入力され、両入力信号の論
理和の否定をとってシリアル信号Serialとして出力する
ＮＯＲ回路２７５と、を備えて構成されている。

【０１４１】図１９にパラレル信号及びシリアル信号の
波形説明図を示す。上記構成において、パラレル信号Pa
rallel及びシリアル信号Serialの波形は、例えば、図１
９に示すようなものとなっている。

【０１４２】［１．２．５．３．３］ 昇降圧制御回路 昇降圧制御回路２０３は、図１７に示すように、パラレ
ル信号Parallelを反転して反転パラレル信号／Parallel
として出力するインバータ２８１と、シリアル信号Seri
alを反転して反転シリアル信号／Serialとして出力する
インバータ２８２と、１倍信号ＳX1を反転し反転１倍信
号／ＳX1として出力するインバータ２８３と、反転１倍
信号／ＳX1を再び反転して１倍信号ＳX1として出力する
インバータ２８４と、１／２倍信号Ｓ1/2を反転し反転
１／２倍信号／Ｓ1/2として出力するインバータ２８５
と、反転１／２倍信号／Ｓ1/2を再び反転し１／２倍信
号Ｓ1/2として出力するインバータ２８６と、一方の入
力端子に１／２倍信号Ｓ1/2が入力され、他方の入力端
子に転送モード信号ＳTRNが入力され、１／２倍信号Ｓ1
/2と転送モード信号ＳTRNとの論理和の否定をとって出
力するＮＯＲ回路２８７と、を備えて構成されている。

【０１４３】また昇降圧制御回路２０３は、一方の入力
端子に反転パラレル信号／Parallelが入力され、他方の
入力端子に１倍信号ＳX1が入力される第１ＯＲ回路２９
１と、一方の入力端子に反転シリアル信号／Serialが入
力され、他方の端子にはＮＯＲ回路２８７の出力信号が
入力される第２ＯＲ回路２９２と、一方の入力端子には
第１ＯＲ回路２９１の出力端子が接続され、他方の入力
端子には第２ＯＲ回路２９２の出力端子が接続され、両
ＯＲ回路の出力の論理積をとって、スイッチＳＷ１を制
御すべく、スイッチＳＷ１をオン状態とする場合に
“Ｈ”レベルとなるスイッチ制御信号ＳSW1を出力する
ＮＡＮＤ回路２９３と、一方の入力端子に反転パラレル
信号／Parallelが入力され、他方の入力端子に反転１倍
信号／ＳX1が入力される第３ＯＲ回路２９４と、ＮＯＲ
回路２８７の出力信号を反転して出力するインバータ２
９５と、一方の入力端子に反転シリアル信号／Serialが
入力され、他方の端子にはインバータ２９５の出力信号
が入力される第４ＯＲ回路２９６と、一方の入力端子に
は第３ＯＲ回路２９４の出力端子が接続され、他方の入
力端子には第４ＯＲ回路２９６の出力端子が接続され、
両ＯＲ回路の出力の論理積をとって、スイッチＳＷ２を
制御すべく、スイッチＳＷ２をオン状態とする場合に
“Ｈ”レベルとなるスイッチ制御信号ＳSW2を出力する
ＮＡＮＤ回路２９７と、を備えて構成されている。

【０１４４】さらに昇降圧制御回路２０３は、一方の入
力端子に１／２倍信号Ｓ1/2が入力され、他方の入力端
子に１．５倍信号ＳX1.5が入力され、両信号の論理和を
とって出力するＯＲ回路２９８と、一方の入力端子に反
転パラレル信号／Parallelが入力され、他方の入力端子
にＯＲ回路２９８の出力信号が入力される第５ＯＲ回路
２９９と、一方の入力端子に反転シリアル信号／Serial
が入力され、他方の入力端子には、反転１倍信号／ＳX1
が入力される第６ＯＲ回路３０１と、一方の入力端子に
は第５ＯＲ回路２９９の出力端子が接続され、他方の入
力端子には第６ＯＲ回路３０１の出力端子が接続され、
両ＯＲ回路の出力の論理積をとって、スイッチＳＷ３を
制御すべく、スイッチＳＷ３をオン状態とする場合に
“Ｈ”レベルとなるスイッチ制御信号ＳSW3を出力する
ＮＡＮＤ回路３０２と、一方の入力端子に反転パラレル
信号／Parallelが入力され、他方の入力端子に反転１倍
信号／ＳX1が入力される第７ＯＲ回路３０３と、一方の
入力端子に反転シリアル信号／Serialが入力され、他方
の端子には３倍信号ＳX3が入力される第８ＯＲ回路３０
４と、一方の入力端子には第７ＯＲ回路３０３の出力端
子が接続され、他方の入力端子には第８ＯＲ回路３０４
の出力端子が接続され、両ＯＲ回路の出力の論理積をと
って、スイッチＳＷ４を制御すべく、スイッチＳＷ４を
オン状態とする場合に“Ｈ”レベルとなるスイッチ制御
信号ＳSW4を出力するＮＡＮＤ回路３０５と、を備えて
構成されている。

【０１４５】さらにまた昇降圧制御回路２０３は、第１
の入力端子に３倍信号ＳX3が入力され、第２の入力端子
に２倍信号ＳX2が入力され、第３の入力端子に転送モー
ド信号ＳTRNが入力され、これらの入力信号の論理和の
否定をとって出力するＮＯＲ回路３０６と、一方の入力
端子にＮＯＲ回路３０６の出力信号が入力され、他方の
入力端子に反転パラレル信号／Parallelが入力される第
９ＯＲ回路３０７と、一方の入力端子に転送モード信号
ＳTRNが入力され、他方の入力端子に１／２倍信号Ｓ1/2
が入力されるＮＯＲ回路３０８と、一方の入力端子に反
転シリアル信号／Serialが入力され、他方の入力端子に
ＮＯＲ回路３０８の出力端子が接続された第１０ＯＲ回
路３０９と、一方の入力端子には第９ＯＲ回路３０７の
出力端子が接続され、他方の入力端子には第１０ＯＲ回
路３０９の出力端子が接続され、両ＯＲ回路の出力の論
理積をとって、スイッチＳＷ１１を制御すべく、スイッ
チＳＷ１１をオン状態とする場合に“Ｈ”レベルとなる
スイッチ制御信号ＳSW11を出力するＮＡＮＤ回路３１０
と、第１の入力端子に２倍信号ＳX2が入力され、第２の
入力端子に１．５倍信号ＳX1.5が入力され、第３の入力
端子に１倍信号ＳX1が入力され、これらの入力信号の論
理和の否定をとって出力するＮＯＲ回路３１１と、一方
の入力端子にＮＯＲ回路３１１の出力信号が入力され、
他方の入力端子に反転シリアル信号／Serialが入力され
る第１１ＯＲ回路３１２と、一方の入力端子に反転パラ
レル信号／Parallelが入力され、他方の入力端子に反転
１倍信号／ＳX1が入力された第１２ＯＲ回路３１３と、
一方の入力端子には第１１ＯＲ回路３１２の出力端子が
接続され、他方の入力端子には第１２ＯＲ回路３１３の
出力端子が接続され、両ＯＲ回路の出力の論理積をとっ
て、スイッチＳＷ１２を制御すべく、スイッチＳＷ１２
をオン状態とする場合に“Ｈ”レベルとなるスイッチ制
御信号ＳSW12を出力するＮＡＮＤ回路３１４と、を備え
て構成されている。

【０１４６】また昇降圧制御回路２０３は、一方の入力
端子に反転シリアル信号／Serialが入力され、他方の入
力端子に反転１倍信号／ＳX1が入力される第１３ＯＲ回
路３１５と、一方の入力端子に反転パラレル信号／Para
llelが入力され、他方の入力端子に第１３ＯＲ回路３１
５の出力信号が入力され、反転パラレル信号／Parallel
と第１３ＯＲ回路３１５の出力信号の論理積をとって、
スイッチＳＷ１３を制御すべく、スイッチＳＷ１３をオ
ン状態とする場合に“Ｈ”レベルとなるスイッチ制御信
号ＳSW13を出力するＮＡＮＤ回路３１６と、一方の入力
端子に反転パラレル信号／Parallelが入力され、他方の
入力端子に反転１倍信号／ＳX1が入力される第１４ＯＲ
回路３１７と、一方の入力端子に反転シリアル信号／Se
rialが入力され、他方の端子に第１４ＯＲ回路３１７の
出力信号が入力され、反転シリアル信号／Serialと第１
４ＯＲ回路３１７の出力信号の論理積をとって、スイッ
チＳＷ１４を制御すべく、スイッチＳＷ１４をオン状態
とする場合に“Ｈ”レベルとなるスイッチ制御信号ＳSW
14を出力するＮＡＮＤ回路３１８と、を備えて構成され
ている。

【０１４７】さらに昇降圧制御回路２０３は、一方の入
力端子に１／２倍信号Ｓ1/2が入力され、他方の入力端
子に１．５倍信号ＳX1.5が入力されるＮＯＲ回路３１９
と、一方の入力端子に反転パラレル信号／Parallelが入
力され、他方の入力端子にＮＯＲ回路３１９の出力信号
が入力される第１５ＯＲ回路３２０と、入力端子に３倍
信号ＳX3が入力され、３倍信号ＳX3を反転して反転３倍
信号／ＳX3として出力するインバータ３２１と、一方の
入力端子に反転シリアル信号／Serialが入力され、他方
の入力端子に反転３倍信号／ＳX3が入力され、反転シリ
アル信号／Serialと反転３倍信号／ＳX3の論理和をとっ
て出力する第１６ＯＲ回路３２２と、一方の入力端子に
は第１５ＯＲ回路３２０の出力端子が接続され、他方の
入力端子には第１６ＯＲ回路３２２の出力端子が接続さ
れ、両ＯＲ回路の出力の論理積をとって、スイッチＳＷ
２１を制御すべく、スイッチＳＷ２１をオン状態とする
場合に“Ｈ”レベルとなるスイッチ制御信号ＳSW21を出
力するＮＡＮＤ回路３２３と、を備えて構成されてい
る。

【０１４８】これらの構成の結果、昇降圧制御回路２０
３は、図３に示した昇降圧回路の動作説明図に対応する
スイッチ制御信号ＳSW1、ＳSW2、ＳSW3、ＳSW4、ＳSW1
1、ＳSW12、ＳSW13、ＳSW14、ＳSW21をパラレル信号Par
allel及びシリアル信号／Serialに基づくタイミングで
出力することとなる。

【０１４９】［１．２．５．３．４］ 基準クロック信
号出力回路 ここで、昇降圧倍率制御用クロック生成回路２０２にお
いてパラレル信号Parallel及びシリアル信号Serialを生
成する際に用いられるクロック信号ＣＫを被駆動部Ｌ１
〜Ｌｎの消費電流（＝消費電力）に応じて出力する基準
クロック信号出力回路について図２０を参照して説明す
る。

【０１５０】基準クロック信号出力回路４００は、大別
すると、被駆動部Ｌ１〜Ｌｎの総消費電力を総消費電流
として検出する消費電流検出部４０１と、消費電流検出
部４０１の検出結果に基づいてパルス合成回路２２が生
成したクロック信号ＣＬ１〜ＣＬ４を選択して昇降圧制
御クロックの基準となるクロック信号ＣＫとして昇降圧
倍率制御用クロック生成回路２０２に出力するクロック
選択部４０２と、を備えて構成されている。

【０１５１】この場合において、クロック信号ＣＬ１〜
ＣＬ４の周波数は、以下の関係にあるものとする。 （周波数 高） ＣＬ１＞ＣＬ２＞ＣＬ３＞ＣＬ４ （周波数 低） これにより、クロック信号ＣＬとしてクロック信号ＣＬ
１が出力される場合が最も電力供給能力が高く、高消費
電力に対応するものとなり、クロック信号ＣＬとしてク
ロック信号ＣＬ４が出力される場合が最も電力供給能力
が低く、低消費電力に対応するものとなるように設定さ
れている。

【０１５２】また、図２０中、被駆動部Ｌ１〜Ｌｎは、
状態制御信号Ｌ１ON〜ＬｎONにより駆動状態／非駆動状
態が切り換えられるものとする。消費電流検出部４０１
は、電源ラインに挿入した小抵抗値を有する抵抗Ｒと、
モータ駆動回路を含む被駆動部Ｌ１〜Ｌｎの消費電力を
抵抗Ｒに発生する電圧に変換し、各１ビッのディジタル
データＡＤ１、ＡＤ２で表される２ビットのデータに変
換するＡ／Ｄ変換器４０５と、を備えて構成されてい
る。

【０１５３】クロック選択部４０２は、ディジタルデー
タＡＤ１が入力され、反転ディジタルデータ／ＡＤ１を
出力する第１インバータ４１０と、ディジタルデータＡ
Ｄ２が入力され、反転ディジタルデータ／ＡＤ２を出力
する第２インバータ４１１と、一方の入力端子にディジ
タルデータＡＤ１が入力され、他方の入力端子にディジ
タルデータＡＤ２が入力され、第１クロック選択信号を
出力する第１ＡＮＤ回路４１２と、一方の入力端子にデ
ィジタルデータＡＤ１が入力され、他方の入力端子に反
転ディジタルデータ／ＡＤ２が入力され、第２クロック
選択信号を出力する第２ＡＮＤ回路４１３と、一方の入
力端子に反転ディジタルデータ／ＡＤ１が入力され、他
方の入力端子にディジタルデータＡＤ２が入力され、第
３クロック選択信号を出力する第３ＡＮＤ回路４１４
と、一方の入力端子に反転ディジタルデータ／ＡＤ１が
入力され、他方の入力端子に反転ディジタルデータ／Ａ
Ｄ２が入力され、第４クロック選択信号を出力する第４
ＡＮＤ回路４１５と、一方の入力端子にパルス合成回路
２２が生成したクロック信号ＣＬ１が入力され、他方の
入力端子に入力された第１クロック選択信号が“Ｈ”レ
ベルの場合に、クロック信号ＣＬ１をクロック信号ＣＫ
として出力する第５ＡＮＤ回路４１６と、一方の入力端
子にパルス合成回路２２が生成したクロック信号ＣＬ２
が入力され、他方の入力端子に入力された第２クロック
選択信号が“Ｈ”レベルの場合に、クロック信号ＣＬ２
をクロック信号ＣＫとして出力する第６ＡＮＤ回路４１
７と、一方の入力端子にパルス合成回路２２が生成した
クロック信号ＣＬ３が入力され、他方の入力端子に入力
された第３クロック選択信号が“Ｈ”レベルの場合に、
クロック信号ＣＬ３をクロック信号ＣＫとして出力する
第７ＡＮＤ回路４１８と、一方の入力端子にパルス合成
回路２２が生成したクロック信号ＣＬ４が入力され、他
方の入力端子に入力された第４クロック選択信号が
“Ｈ”レベルの場合に、クロック信号ＣＬ４をクロック
信号ＣＫとして出力する第８ＡＮＤ回路４１９と、第５
ＡＮＤ回路〜第８ＡＮＤ回路の出力の論理和をとって、
クロック信号ＣＬ１〜ＣＬ４のいずれか一のクロック信
号をクロック信号ＣＫとして出力するＯＲ回路４２０
と、を備えて構成されている。

【０１５４】次に図２０を参照して基準クロック出力回
路の動作を説明する。消費電流検出部４０１のＡ／Ｄ変
換器４０５は、モータ駆動回路を含む被駆動部Ｌ１〜Ｌ
ｎの消費電力を抵抗Ｒに発生する電圧を各１ビッのディ
ジタルデータＡＤ１、ＡＤ２で表される２ビットのデー
タに変換してクロック選択部４０２に出力する。

【０１５５】より具体的には、図２１に示すように、Ａ
／Ｄ変換器４０５は、抵抗Ｒの両端に発生する電圧を４
段階に分け、最も抵抗Ｒの両端の電圧が低い第１段階の
場合には、 ＡＤ１＝０、ＡＤ２＝０ とし、同様に、 第２段階： ＡＤ１＝０、ＡＤ２＝１ 第３段階： ＡＤ１＝１、ＡＤ２＝０ とし、最も抵抗Ｒの両端の電圧が高い第４段階の場合に
は、 ＡＤ１＝１、ＡＤ２＝１ とする。この場合において、抵抗Ｒの両端の電圧が第１
段階から第４段階に向かうに従って、被駆動部Ｌ１〜Ｌ
ｎにおける消費電力が増大していることになる。

【０１５６】一方、クロック選択部４０２の第１インバ
ータ４１０は、ディジタルデータＡＤ１が入力され、反
転ディジタルデータ／ＡＤ１を第３ＡＮＤ回路４１４お
よび第４ＡＮＤ回路４１５に出力する。また第２インバ
ータ４１１は、ディジタルデータＡＤ２が入力され、反
転ディジタルデータ／ＡＤ２を第２ＡＮＤ回路４１３お
よび第４ＡＮＤ回路４１５に出力する。これらの結果、
抵抗Ｒの両端の電圧が第１段階の場合、すなわち、被駆
動部Ｌ１〜Ｌｎの消費電力が最も低い場合には、第４Ａ
ＮＤ回路４１５の出力のみが“Ｈ”レベルとなり、他の
第１〜第３ＡＮＤ回路４１２〜４１４の出力は“Ｌ”レ
ベルとなる。

【０１５７】従って、第５〜第８ＡＮＤ回路４１６〜４
１９のうち、第８ＡＮＤ回路４１９のみが、クロック信
号ＣＬ４をＯＲ回路に出力し、第５〜第７ＡＮＤ回路の
出力４１６〜４１８は常に“Ｌ”レベルとなり、ＯＲ回
路４２０はクロック信号ＣＬ４をクロック信号ＣＫとし
て出力することとなる。

【０１５８】また、抵抗Ｒの両端の電圧が第２段階の場
合には、第３ＡＮＤ回路４１４の出力のみが“Ｈ”レベ
ルとなり、他の第１、第２、第４ＡＮＤ回路４１２、４
１４、４１５の出力は“Ｌ”レベルとなる。従って、第
７ＡＮＤ回路４１４が、クロック信号ＣＬ３をＯＲ回路
４２０に出力し、第５、第６、第８ＡＮＤ回路４１６、
４１７、４１９の出力は常に“Ｌ”レベルとなり、ＯＲ
回路４２０はクロック信号ＣＬ３をクロック信号ＣＫと
して出力することとなる。

【０１５９】さらに、抵抗Ｒの両端の電圧が第３段階の
場合には、第２ＡＮＤ回路４１３の出力のみが“Ｈ”レ
ベルとなり、他の第１、第３、第４ＡＮＤ回路４１２、
４１４、４１５の出力は“Ｌ”レベルとなる。従って、
第６ＡＮＤ回路４１７が、クロック信号ＣＬ２をＯＲ回
路４２０に出力し、第５、第７、第８ＡＮＤ回路４１
６、４１８、４１９の出力は常に“Ｌ”レベルとなり、
ＯＲ回路４２０はクロック信号ＣＬ２をクロック信号Ｃ
Ｋとして出力することとなる。

【０１６０】さらにまた、抵抗Ｒの両端の電圧が第４段
階の場合、すなわち、被駆動部Ｌ１〜Ｌｎの消費電力が
最も高い場合には、第１ＡＮＤ回路４１２の出力のみが
“Ｈ”レベルとなり、他の第２〜第４ＡＮＤ回路４１３
〜４１５の出力は“Ｌ”レベルとなる。従って、第５Ａ
ＮＤ回路４１６が、クロック信号ＣＬ３をＯＲ回路４２
０に出力し、第６〜第８ＡＮＤ回路４１７〜４１９の出
力は常に“Ｌ”レベルとなり、ＯＲ回路４２０はクロッ
ク信号ＣＬ１をクロック信号ＣＫとして出力することと
なる。

【０１６１】これらの結果、抵抗Ｒの両端電圧が大き
い、すなわち、消費電力が大きいほど高周波のクロック
信号が選択され、単位時間当たりの電荷転送回数を多く
することができ、消費電力が大きな負荷の駆動に耐える
ことが可能となる。 ［１．３］ 第１実施形態の動作 次に図２２を参照して第１実施形態の動作を説明する。
初期状態において、発電状態検出回路９１は動作状態、
リミッタ回路ＬＭは非動作状態、昇降圧回路４９は非動
作状態、リミッタオン電圧検出回路９２Ａは非動作状
態、プレ電圧検出回路９２Ｂは非動作状態、電源電圧検
出回路９２Ｃは動作状態にあるものとする。また、初期
状態においては、大容量２次電源４８の電圧は、０．４
５［Ｖ］未満であるものとする。さらに運針機構ＣS、
ＣHMを駆動するための最低電圧は、１．２［Ｖ］未満に
設定されているものとする。

【０１６２】［１．３．１］ 大容量２次電源電圧上昇
時 ［１．３．１．１］ ０．０〜０．６２［Ｖ］時 大容量２次電源の電圧が０．４５［Ｖ］未満の場合に
は、昇降圧回路４９は、非動作状態にあり、電源電圧検
出回路９２Ｃにより検出される電源電圧も０．４５
［Ｖ］未満となるため、運針機構ＣS、ＣHMは非駆動状
態のままである。その後、発電状態検出回路９１により
発電装置４０の発電が検出されると、プレ電圧検出回路
９２Ｂは、動作状態となる。

【０１６３】そして、大容量２次電源の電圧が０．４５
［Ｖ］を越えると、電源電圧検出回路９２Ｃの電源電圧
検出信号ＳPWに基づいて、リミッタ・昇降圧制御回路１
０５が昇降圧回路４９に３倍昇圧動作を行わせるべく制
御を行う。これにより昇降圧回路４９は、３倍昇圧動作
を行い、この３倍昇圧動作は、大容量２次電源の電圧が
０．６２［Ｖ］となるまで、リミッタ・昇降圧制御回路
１０５により継続される。この結果、補助コンデンサ８
０の充電電圧は、１．３５［Ｖ］以上となり、運針機構
ＣS、ＣHMは駆動状態となる。

【０１６４】なお、この場合において、発電状態によっ
ては、例えば、計時装置を急激に振った場合などには、
急激に電圧が上昇し、絶対定格電圧などを超過してしま
う可能性があるため、３倍昇圧動作に移行させずに、２
倍あるいは１．５倍昇圧などのように昇降圧倍率を発電
状態に応じて制御すれば、より安定した動作電圧の供給
が可能となる。以下の場合においても同様である。

【０１６５】［１．３．１．２］ ０．６２［Ｖ］〜
０．８３［Ｖ］時 大容量２次電源の電圧が０．６２［Ｖ］を越えると、電
源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づい
て、リミッタ・昇降圧制御回路１０５が昇降圧回路４９
に２倍昇圧動作を行わせるべく制御を行う。

【０１６６】これにより昇降圧回路４９は、２倍昇圧動
作を行い、この２倍昇圧動作は、大容量２次電源の電圧
が０．８３［Ｖ］となるまで、リミッタ・昇降圧制御回
路１０５により継続される。この結果、補助コンデンサ
８０の充電電圧は、１．２４［Ｖ］以上となり、運針機
構ＣS、ＣHMは相変わらず、駆動状態を継続することと
なる。

【０１６７】［１．３．１．３］ ０．８３［Ｖ］〜
１．２３［Ｖ］時 大容量２次電源の電圧が０．８３［Ｖ］を越えると、電
源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づい
て、リミッタ・昇降圧制御回路１０５が昇降圧回路４９
に１．５倍昇圧動作を行わせるべく制御を行う。

【０１６８】これにより昇降圧回路４９は、１．５倍昇
圧動作を行い、この１．５倍昇圧動作は、大容量２次電
源の電圧が１．２３［Ｖ］となるまで、リミッタ・昇降
圧制御回路１０５により継続される。この結果、補助コ
ンデンサ８０の充電電圧は、１．２４［Ｖ］以上とな
り、運針機構ＣS、ＣHMは相変わらず、駆動状態を継続
することとなる。

【０１６９】［１．３．１．４］ １．２３［Ｖ］以上
時 大容量２次電源の電圧が１．２３［Ｖ］を越えると、電
源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づい
て、リミッタ・昇降圧制御回路１０５が昇降圧回路４９
に最終的には１倍昇圧動作（ショートモード）、すなわ
ち、非昇圧動作を行わせるべく制御を行う。

【０１７０】より詳細には、まず、昇降圧回路４９は、
クロック生成回路１０４（図１１参照）からのクロック
信号ＣＫからリミッタ・昇降圧制御回路１０５（図１１
参照）が生成した昇降圧クロックＣＫUDに基づいて電荷
転送モードにおける充電サイクルと、電荷転送サイクル
とを交互に繰り返す。

【０１７１】そして、充電サイクル時には、図３（ｂ）
に示したように、第１の昇降圧クロックタイミング（パ
ラレル接続タイミング）においては、スイッチＳＷ１を
オン、スイッチＳＷ２をオフ、スイッチＳＷ３をオン、
スイッチＳＷ４をオフ、スイッチＳＷ１１をオン、スイ
ッチＳＷ１２をオフ、スイッチＳＷ１３をオン、スイッ
チＳＷ１４をオフ、スイッチＳＷ２１をオフとし、大容
量２次電源４８に対し、コンデンサ４９ａおよびコンデ
ンサ４９ｂがパラレルに接続されて、大容量２次電源４
８の電圧でコンデンサ４９ａおよびコンデンサ４９ｂが
充電される。

【０１７２】そして、電荷転送サイクル時には、図３
（ｂ）に示すように、第２の昇降圧クロックタイミング
（シリアル接続タイミング）においては、スイッチＳＷ
１をオン、スイッチＳＷ２をオフ、スイッチＳＷ３をオ
フ、スイッチＳＷ４をオン、スイッチＳＷ１１をオン、
スイッチＳＷ１２をオフ、スイッチＳＷ１３をオフ、ス
イッチＳＷ１４をオン、スイッチＳＷ２１をオフとし、
補助コンデンサ８０に対し、コンデンサ４９ａおよびコ
ンデンサ４９ｂがパラレルに接続されて、コンデンサ４
９ａおよびコンデンサ４９ｂの電圧、すなわち、大容量
２次電源４８の電圧で補助コンデンサ８０が充電され、
電荷転送がなされることとなる。

【０１７３】そして、補助コンデンサの充電状態が進ん
で、ショートモードに移行させても電源電圧変動が少な
いと認められる電圧になると、ショートモードに移行さ
せる。これにより昇降圧回路４９は、１倍昇圧動作（シ
ョートモード）を行い、この１倍昇圧動作は、大容量２
次電源４８の電圧が１．２３［Ｖ］未満となるまで、リ
ミッタ・昇降圧制御回路１０５により継続される。この
結果、補助コンデンサ８０の充電電圧は、１．２３
［Ｖ］以上となり、運針機構ＣS、ＣHMは相変わらず、
駆動状態を継続することとなる。

【０１７４】そして、プレ電圧検出回路９２Ｂにより大
容量２次電源４８の電圧がプレ電圧ＶPRE（図１２で
は、２．３［Ｖ］）を超過すると、プレ電圧検出回路９
２Ｂはリミッタ動作許可信号ＳLMENをリミッタオン電圧
検出回路９２Ａに出力し、リミッタオン電圧検出回路９
２Ａは、動作状態に移行し、大容量２次電源４８の充電
電圧ＶCと、予め定めたリミッタオン基準電圧ＶLMON
と、所定サンプリング間隔で比較することによりリミッ
タ回路ＬＭを動作状態とするか否かを検出する。この場
合において、発電部Ａは断続的に発電を行うものであ
り、その発電周期が第１周期以上の間隔であるとした場
合に、リミッタオン電圧検出回路９２Ａは、第１周期以
下の周期である第２周期を有するサンプリング間隔で検
出を行っている。そして、大容量２次電源４８の充電電
圧ＶCが２．５［Ｖ］を超過すると、リミッタ回路ＬＭ
をオン状態とすべく、リミッタオン信号ＳLMONをリミッ
タ回路ＬＭに出力する。

【０１７５】この結果、リミッタ回路ＬＭは、発電部Ａ
を大容量２次電源４８から電気的に切り離されることと
なる。これにより、過大な発電電圧ＶGENが大容量２次
電源４８に印加されることがなくなり、大容量２次電源
の耐圧を越えた電圧が印加されることによる大容量２次
電源４８の破損、ひいては、計時装置１の破損を防止す
ることが可能となっている。その後、発電検出部９１に
おいて、発電が検出されなくなり、発電状態検出部９１
から発電状態検出信号ＳPDETが出力されなくなると、大
容量２次電源４８の充電電圧ＶCに拘わらず、リミッタ
回路ＬＭはオフ状態となり、リミッタオン電圧検出回路
９２Ａ、プレ電圧検出回路９２Ｂおよび電源電圧検出回
路９２Ｃは、非動作状態となる。

【０１７６】［１．３．１．５］ 昇圧倍率増加時の処
理 リミッタ回路ＬＭのオン状態において、大容量２次電源
４８の電圧を昇降圧回路４９により昇圧している最中で
ある場合には、安全確保のため、昇圧倍率を低下させ、
あるいは、昇圧動作を停止する必要がある。

【０１７７】より一般的には、リミッタオン電圧検出回
路９２Ａにおける検出結果に基づいて発電装置４０にお
ける発電電圧が予め定めたリミッタオン電圧以上とな
り、かつ、電源昇降圧回路４９が昇圧を行っている場合
に昇圧倍率Ｎを昇圧倍率Ｎ’（Ｎ’は、実数、かつ、１
≦Ｎ’＜Ｎ）に設定すれば良い。これは、非発電状態か
ら発電状態に移行した場合のように、急激な電圧上昇が
想定される場合に、昇圧していることに起因する絶対定
格電圧超過などによる破損を確実に防止するためであ
る。

【０１７８】［１．３．２］ 大容量２次電源電圧下降
時 ［１．３．２．１］ １．２０［Ｖ］以上時 大容量２次電源４８の充電電圧ＶCが２．５［Ｖ］を超
過した状態では、リミッタオン信号ＳLMONをリミッタ回
路ＬＭに出力されており、リミッタ回路ＬＭをオン状態
となって、リミッタ回路ＬＭは、発電部Ａを大容量２次
電源４８から電気的に切り離された状態となっている。
この状態においては、リミッタオン電圧検出回路９２
Ａ、プレ電圧検出回路９２Ｂおよび電源電圧検出回路９
２Ｃは、全て動作状態となっている。

【０１７９】その後、大容量２次電源４８充電電圧ＶC
が２．５［Ｖ］未満となると、リミッタオン電圧検出回
路９２Ａは、リミッタ動作許可信号ＳLMENをリミッタ回
路ＬＭに出力するのを停止し、リミッタ回路ＬＭはオフ
状態となる。さらに大容量２次電源４８の充電電圧ＶC
が低下し、２．３［Ｖ］未満となると、プレ電圧検出回
路９２Ｂはリミッタ動作許可信号ＳLMENをリミッタオン
電圧検出回路９２Ａに出力しなくなり、リミッタオン電
圧検出回路９２Ａは、非動作状態に移行し、リミッタ回
路ＬＭは、オフ状態となる。

【０１８０】なお、上記常態化においては、電源電圧検
出回路９２Ｃの電源電圧検出信号ＳPWに基づいて、リミ
ッタ・昇降圧制御回路１０５が昇降圧回路４９に１倍昇
圧動作、すなわち、非昇圧動作を行わせるべく制御を行
っており、運針機構ＣS、ＣHMは相変わらず、駆動状態
を継続することとなる。

【０１８１】［１．３．２．２］ １．２０［Ｖ］〜
０．８０［Ｖ］時 大容量２次電源の電圧が１．２３［Ｖ］未満となると、
電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づ
いて、リミッタ・昇降圧制御回路１０５が昇降圧回路４
９に１．５倍昇圧動作を行わせるべく制御を行う。これ
により昇降圧回路４９は、１．５倍昇圧動作を行い、こ
の１．５倍昇圧動作は、大容量２次電源の電圧が０．８
０［Ｖ］となるまで、リミッタ・昇降圧制御回路１０５
により継続される。

【０１８２】この結果、補助コンデンサ８０の充電電圧
は、１．２［Ｖ］以上１．８［Ｖ］未満となり、運針機
構ＣS、ＣHMは相変わらず、駆動状態を継続することと
なる。

【０１８３】［１．３．２．３］ ０．８０［Ｖ］〜
０．６０［Ｖ］時 大容量２次電源の電圧が０．８０［Ｖ］未満となると、
電源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づ
いて、リミッタ・昇降圧制御回路１０５が昇降圧回路４
９に２倍昇圧動作を行わせるべく制御を行う。

【０１８４】これにより昇降圧回路４９は、２倍昇圧動
作を行い、この２倍昇圧動作は、大容量２次電源の電圧
が０．６０［Ｖ］となるまで、リミッタ・昇降圧制御回
路１０５により継続される。この結果、補助コンデンサ
８０の充電電圧は、１．２０［Ｖ］以上１．６［Ｖ］未
満となり、運針機構ＣS、ＣHMは相変わらず、駆動状態
を継続することとなる。

【０１８５】［１．３．２．４］ ０．６［Ｖ］〜０．
４５［Ｖ］時 大容量２次電源の電圧が０．６［Ｖ］未満となると、電
源電圧検出回路９２Ｃの電源電圧検出信号ＳPWに基づい
て、リミッタ・昇降圧制御回路１０５が昇降圧回路４９
に３倍昇圧動作を行わせるべく制御を行う。

【０１８６】これにより昇降圧回路４９は、３倍昇圧動
作を行い、この３倍昇圧動作は、大容量２次電源の電圧
が０．４５［Ｖ］となるまで、リミッタ・昇降圧制御回
路１０５により継続される。この結果、補助コンデンサ
８０の充電電圧は、１．３５［Ｖ］以上１．８［Ｖ］未
満となり、運針機構ＣS、ＣHMは駆動状態となる。

【０１８７】［１．３．２．５］ ０．４５［Ｖ］未満 大容量２次電源４８の電圧が０．４５［Ｖ］未満となっ
た場合には、昇降圧回路４９を非動作状態とし、運針機
構ＣS、ＣHMは非駆動状態として、大容量２次電源４８
の充電のみを行う。これにより昇圧にともなう無駄な電
力消費を低減し、運針機構ＣS、ＣHMの再駆動までの時
間を短縮することができる。

【０１８８】［１．３．２．６］ 昇圧倍率低下時の処
理 前回の昇圧倍率を低下させた（例えば、２倍→１．５
倍）タイミングから実際の充電電圧Ｖcが安定するのに
十分な期間が経過するまでは、昇圧倍率の再度の低下は
行わないようにする必要がある。

【０１８９】これは、昇圧倍率を低下させたとしても、
実際の昇圧後の電圧は一瞬にして変化するわけではな
く、徐々に昇圧倍率低下後の電圧に近づいて行くことと
なるため、昇圧倍率が低くなりすぎてしまうからであ
る。より一般的には、昇圧倍率Ｎ（Ｎは実数）を昇圧倍
率Ｎ’（Ｎ’は、実数、かつ、１≦Ｎ’＜Ｎ）に変更し
たタイミングから予め定めた所定の倍率変更禁止時間が
経過したか否かを判別し、前回の前記昇圧倍率Ｎを前記
昇圧倍率Ｎ’に変更したタイミングから予め定めた所定
の倍率変更禁止時間が経過するまでは、昇圧倍率の変更
を禁止すればよい。

【０１９０】［１．４］ 第１実施形態の効果 以上の説明のように、本第１実施形態によれば、大容量
２次電源４８から昇降圧回路を介して昇降圧倍率Ｍ’
（Ｍ’は１以外の正の実数）で補助コンデンサ８０への
電荷の転送を行っている状態から大容量２次電源４８と
補助コンデンサ８０とを電気的に直結する状態に移行さ
せるに際し、大容量２次電源４８から前記昇降圧回路を
介して昇降圧倍率Ｍ＝１の非昇降圧状態で補助コンデン
サ８０への前記電気エネルギーの転送を行わせ、大容量
２次電源４８と補助コンデンサ８０の電位差を所定電位
差未満とするので、昇圧倍率の変更による急激な電源電
圧変動を招くことがないので、電源電圧の急激な電圧変
動に伴う電子機器、特に携帯用電子機器（計時装置）の
誤動作を防止することができる。

【０１９１】［２］ 第２実施形態 上記第１実施形態において説明したように、図２０およ
び図２１においては、消費電力を検出し、検出した消費
電力に基づいて、単位時間当たりの電荷転送回数を設定
していたが、本第２実施形態は、転送回数を記憶するＲ
ＯＭ（転送回数記憶手段として機能）を備え、被駆動部
Ｌ１〜Ｌｎに対応する状態制御信号Ｌ１ON〜ＬｎONに基
づいてＲＯＭの記憶内容を呼び出し、パルス合成回路２
２が生成したクロック信号に基づいて負荷の大小に対応
するクロック信号ＣＫをクロック選択部（転送回数判別
手段として機能）により出力するものである。以下の説
明においては、説明の簡略化のため、被駆動部が３つの
場合、すなわち、被駆動部Ｌ１〜Ｌ３を備える場合につ
いて説明し、負荷の大きさは、 （負荷 大） Ｌ１＞Ｌ２＞Ｌ３ （負荷 小） であるものとする。

【０１９２】まず、図２３を参照して本第２実施形態の
構成について説明する。基準クロック信号出力回路４５
０は、大別すると、被駆動部Ｌ１〜Ｌ３の駆動状態／被
駆動状態に対応する状態制御信号Ｌ１ON〜Ｌ３ONの信号
状態に基づいて出力端子Ｄ１〜Ｄ８のうちいずれか一の
出力端子を“Ｈ”レベルとするＲＯＭ４５１と、ＲＯＭ
の出力端子Ｄ１〜Ｄ８の信号状態に基づいて、パルス合
成回路２２が生成したクロック信号ＣＬ１〜ＣＬ８を選
択して昇降圧制御クロックの基準となるクロック信号Ｃ
Ｋとして昇降圧倍率制御用クロック生成回路２０２に出
力するクロック選択部４５２と、を備えて構成されてい
る。

【０１９３】クロック選択部４５２は、一方の入力端子
に出力端子Ｄ１が接続され、他方の入力端子にパルス合
成回路２２が生成したクロック信号ＣＬ８が入力され、
出力端子Ｄ１が“Ｈ”レベルの場合に、クロック信号Ｃ
Ｌ８をクロック信号ＣＫとして出力する第１ＡＮＤ回路
４５２-１と、一方の入力端子に出力端子Ｄ２が接続さ
れ、他方の入力端子にパルス合成回路２２が生成したク
ロック信号ＣＬ７が入力され、出力端子Ｄ２が“Ｈ”レ
ベルの場合に、クロック信号ＣＬ７をクロック信号ＣＫ
として出力する第２ＡＮＤ回路４５２-2と、一方の入力
端子に出力端子Ｄ３が接続され、他方の入力端子にパル
ス合成回路２２が生成したクロック信号ＣＬ６が入力さ
れ、出力端子Ｄ３が“Ｈ”レベルの場合に、クロック信
号ＣＬ６をクロック信号ＣＫとして出力する第３ＡＮＤ
回路４５２-3（図示せず）と、一方の入力端子に出力端
子Ｄ４が接続され、他方の入力端子にパルス合成回路２
２が生成したクロック信号ＣＬ５が入力され、出力端子
Ｄ４が“Ｈ”レベルの場合に、クロック信号ＣＬ５をク
ロック信号ＣＫとして出力する第４ＡＮＤ回路４５２-4
（図示せず）と、一方の入力端子に出力端子Ｄ５が接続
され、他方の入力端子にパルス合成回路２２が生成した
クロック信号ＣＬ４が入力され、出力端子Ｄ５が“Ｈ”
レベルの場合に、クロック信号ＣＬ４をクロック信号Ｃ
Ｋとして出力する第５ＡＮＤ回路４５２-5（図示せず）
と、一方の入力端子に出力端子Ｄ６が接続され、他方の
入力端子にパルス合成回路２２が生成したクロック信号
ＣＬ３が入力され、出力端子Ｄ６が“Ｈ”レベルの場合
に、クロック信号ＣＬ３をクロック信号ＣＫとして出力
する第６ＡＮＤ回路４５２-6（図示せず）と、一方の入
力端子に出力端子Ｄ７が接続され、他方の入力端子にパ
ルス合成回路２２が生成したクロック信号ＣＬ２が入力
され、出力端子Ｄ７が“Ｈ”レベルの場合に、クロック
信号ＣＬ２をクロック信号ＣＫとして出力する第７ＡＮ
Ｄ回路４５２-7（図示せず）と、一方の入力端子に出力
端子Ｄ８が接続され、他方の入力端子にパルス合成回路
２２が生成したクロック信号ＣＬ１が入力され、出力端
子Ｄ８が“Ｈ”レベルの場合に、クロック信号ＣＬ１を
クロック信号ＣＫとして出力する第８ＡＮＤ回路４５２
-8と、第１ＡＮＤ回路〜第８ＡＮＤ回路の出力の論理和
をとって、クロック信号ＣＬ１〜ＣＬ８のいずれか一の
クロック信号をクロック信号ＣＫとして出力するＯＲ回
路４５３と、を備えて構成されている。

【０１９４】ここで、図２３および図２４を参照して動
作を説明する。図２４に示すように、被駆動部Ｌ１〜Ｌ
３に対応する状態制御信号Ｌ１ON〜Ｌ３ONの状態に応じ
て、ＲＯＭの出力端子Ｄ１〜Ｄ８のいずれかが排他的に
“Ｈ”レベルとなる。

【０１９５】より具体的に、一例を挙げて説明する。例
えば、被駆動部Ｌ１〜Ｌ３の全てが非駆動状態にある場
合には、状態制御信号Ｌ１ON〜Ｌ３ONは全て“Ｌ”レベ
ル、すなわち、“０”であるため、ＲＯＭ４５１の出力
端子Ｄ１のみが“Ｈ”レベルとなる。この結果、クロッ
ク選択部４５２の第１ＡＮＤ回路４５２-1の一方の端子
が“Ｈ”レベルとなり、第１ＡＮＤ回路４５２-1の出力
端子からクロック信号ＣＬ８がＯＲ回路に出力される。
また、第２〜第８ＡＮＤ回路４５２-2〜４５２-8の出力
は全て“Ｌ”レベルとなる。従って、ＯＲ回路４５３か
らはクロック信号ＣＬ８がクロック信号ＣＫとして出力
されることとなる。

【０１９６】同様に、被駆動部Ｌ２のみが駆動状態にあ
る場合には、状態制御信号Ｌ２ONが“Ｈ”レベル、すな
わち、“１”、状態制御信号Ｌ１ON、Ｌ３ONは“Ｌ”レ
ベル、すなわち、“０”であるため、ＲＯＭ４５１の出
力端子Ｄ３のみが“Ｈ”レベルとなる。この結果、第３
ＡＮＤ回路４５２-3の一方の端子が“Ｈ”レベルとな
り、第３ＡＮＤ回路の出力端子からクロック信号ＣＬ６
がＯＲ回路に出力される。また、第１、第２、第４〜第
８ＡＮＤ回路４５２-1、４５２-2〜４５２-8の出力は全
て“Ｌ”レベルとなる。従って、ＯＲ回路４５３からは
クロック信号ＣＬ６がクロック信号ＣＫとして出力され
ることとなる。

【０１９７】さらに被駆動部Ｌ１〜Ｌ３の全てが駆動状
態にある場合には、状態制御信号Ｌ１ON〜Ｌ３ONは全て
“Ｈ”レベル、すなわち、“１”であるため、ＲＯＭ４
５１の出力端子Ｄ８のみが“Ｈ”レベルとなる。この結
果、第８ＡＮＤ回路４５２-8の一方の端子が“Ｈ”レベ
ルとなり、第８ＡＮＤ回路４５２-8の出力端子からクロ
ック信号ＣＬ１がＯＲ回路４５３に出力される。また、
第１〜第７ＡＮＤ回路４５２-1〜４５２-7の出力は全て
“Ｌ”レベルとなる。従って、ＯＲ回路４５３からはク
ロック信号ＣＬ１がクロック信号ＣＫとして出力される
こととなる。他の動作および効果については、第１実施
形態と同様である。

【０１９８】［３］ 第３実施形態 次に昇降圧用のコンデンサの容量値に基づいて転送回数
を決定する場合に用いられるパルス合成回路を有する第
３実施形態の構成ついて説明する。本第３実施形態のパ
ルス合成回路２２Ａは、第２実施形態のパルス合成回路
２２に代えて用いることが可能となっている。

【０１９９】図２５に第３実施形態のパルス合成回路の
概要構成ブロック図を示す。パルス合成回路２２Ａは、
図２５に示すように、発振器２１の基準パルス信号を分
周して第１分周信号Ｓ１を出力する第１分周回路５０１
と、第１分周信号Ｓ１がクロック端子に入力され、１／
２分周して第２分周信号Ｓ２として出力する１／２分周
回路５０２と、昇降圧用のコンデンサの容量が所定の基
準容量より大きい場合に“Ｈ”レベルとなるコンデンサ
容量信号ＳCNDに基づいて第１分周信号Ｓ１あるいは第
２分周信号Ｓ２のいずれかを選択的に出力する選択回路
５０３と、選択回路５０３の出力信号を分周してクロッ
ク信号ＣＬ１〜ＣＬ８を生成する第２分周回路５０４
と、を備えて構成されている。

【０２００】選択回路５０３は、一方の入力端子に第２
分周信号Ｓ２が入力され、他方の入力端子にコンデンサ
容量信号ＳCNDが入力される第１ＡＮＤ回路５０５と、
コンデンサ容量信号ＳCNDを反転して反転コンデンサ容
量信号／ＳCNDを出力するインバータ５０６と、一方の
入力端子に第１分周信号Ｓ１が入力され、他方の入力端
子に反転コンデンサ容量信号が入力される第２ＡＮＤ回
路５０７と、一方の入力端子に第１ＡＮＤ回路５０５が
接続され、他方の入力端子に第２ＡＮＤ回路５０７が接
続されたＯＲ回路５０８と、を備えて構成されている。

【０２０１】次に動作を説明する。パルス合成回路２２
Ａの第１分周回路５０１は、発振器２１の基準パルス信
号を分周して第１分周信号Ｓ１を１／２分周回路５０２
および選択回路５０３の第２ＡＮＤ回路５０７に出力す
る。

【０２０２】１／２分周回路５０２は、第１分周信号Ｓ
１を１／２分周して第２分周信号Ｓ２として第１ＡＮＤ
回路５０５に出力する。一方、インバータ５０６は、コ
ンデンサ容量信号ＳCNDを反転して反転コンデンサ容量
信号／ＳCNDを第２ＡＮＤ回路５０７に出力する。

【０２０３】これらの結果、昇降圧用のコンデンサ容量
信号ＳCNDが“Ｈ”レベルの場合、すなわち、コンデン
サの容量が所定の基準容量より大きい場合には、第２分
周信号Ｓ２がＯＲ回路５０８に出力され、コンデンサ容
量信号ＳCNDが“Ｌ”レベルの場合、すなわち、昇降圧
用のコンデンサの容量が所定の基準容量より小さい場合
には、第１分周信号Ｓ１がＯＲ回路５０８に出力される
こととなる。

【０２０４】これにより第２分周回路５０４は、選択回
路５０３の出力信号を分周してクロック信号ＣＬ１〜Ｃ
Ｌ８を生成するので、コンデンサの容量が基準容量より
大きい場合には、分周することにより生成されるクロッ
ク信号ＣＬ１〜ＣＬ８の周波数は、コンデンサの基準容
量が小さい場合に生成されるクロック信号ＣＬ１〜ＣＬ
８の周波数よりもそれぞれ１／２倍の値を有しているこ
ととなる。このことは、昇降圧用のコンデンサの容量が
小さい場合には、１回あたりの電荷転送量が小さいの
で、転送回数、すなわち、転送クロックを大きくし、昇
降圧用のコンデンサの容量が大きい場合には、１回あた
りの電荷転送量が大きいので、転送回数を低減させるべ
く、転送クロックを小さくするのである。

【０２０５】本第３実施形態によれば、昇降圧用のコン
デンサの容量に応じて最適な転送クロックを得ることが
可能となり、より効率的な電荷転送を行うことができ
る。

【０２０６】［４］ 第４実施形態 上記各実施形態においては、電荷転送時においても、強
制的に負荷の駆動を停止することはなかったが、本第４
実施形態においては、電荷転送時に高負荷の被駆動部の
駆動を強制的に禁止している。

【０２０７】図２６に第４実施形態の計時装置の要部の
概要構成図を示す。計時装置１Ａは、４つの被駆動部Ｌ
１〜Ｌ４を備えており、被駆動部Ｌ１および被駆動部Ｌ
２は、被駆動部Ｌ３および被駆動部Ｌ４に比較して、高
負荷となっているものとする。

【０２０８】さらに計時装置１Ａは、昇降圧倍率が１．
５倍昇圧から１倍昇圧（＝非昇降圧）に移行した場合、
あるいは、昇降圧倍率が１／２倍降圧から１倍昇圧に移
行した場合に、クロック信号ＣＬの１〜２周期（この範
囲で不定）の期間、すなわち、電荷転送時に“Ｈ”レベ
ルとなる電荷転送モード信号ＳTRNを反転して反転電荷
転送モード信号／ＳTRNを出力するインバータ５２１
と、一方の入力端子に被駆動部Ｌ１を駆動状態とする際
に“Ｈ”レベル、被駆動部Ｌ１を非駆動状態とする際に
“Ｌ”レベルとなる状態制御信号Ｌ１ONが入力され、他
方の入力端子に反転電荷転送モード信号／ＳTRNが入力
され、非電荷転送モード時には状態制御信号Ｌ１ONに基
づいて駆動状態／非駆動状態を切り換え、電荷転送モー
ド時には状態制御信号Ｌ１ONの信号レベルに拘わらず被
駆動部Ｌ１を強制的に非駆動状態とするためのＡＮＤ回
路５２２と、一方の入力端子に被駆動部Ｌ２を駆動状態
とする際に“Ｈ”レベル、被駆動部Ｌ１を非駆動状態と
する際に“Ｌ”レベルとなる状態制御信号Ｌ２ONが入力
され、他方の入力端子に反転電荷転送モード信号／ＳTR
Nが入力され、非電荷転送モード時には状態制御信号Ｌ
２ONに基づいて駆動状態／非駆動状態を切り換え、電荷
転送モード時には状態制御信号Ｌ２ONの信号レベルに拘
わらず被駆動部Ｌ２を強制的に非駆動状態とするＡＮＤ
回路５２３と、を備えて構成されている。この場合にお
いて、インバータ５２１、ＡＮＤ回路５２２およびＡＮ
Ｄ回路５２３は、転送時高負荷駆動禁止手段として機能
している。

【０２０９】次に動作を説明する。まず、非転送モード
時の動作について説明する。非転送モード時において
は、電荷転送モード信号ＳTRNは“Ｌ”レベルであるの
で、インバータ５２１から出力される反転電荷転送モー
ド信号／ＳTRNは“Ｈ”レベルとなる。

【０２１０】従って、ＡＮＤ回路５２２は、状態制御信
号Ｌ１ONに基づいて駆動状態／非駆動状態を切り換え、
ＡＮＤ回路５２３は、状態制御信号Ｌ２ONに基づいて駆
動状態／非駆動状態を切り換えることとなる。このと
き、被駆動部Ｌ３は、状態制御信号Ｌ３ONに基づいて駆
動状態／非駆動状態を切り換え、被駆動部Ｌ４は、状態
制御信号Ｌ４ONに基づいて駆動状態／非駆動状態を切り
換えることとなる。

【０２１１】一方、転送モード時においては、電荷転送
モード信号ＳTRNは“Ｈ”レベルであるので、インバー
タ５２１から出力される反転電荷転送モード信号／ＳTR
Nは“Ｌ”レベルとなる。従って、ＡＮＤ回路５２２
は、状態制御信号Ｌ１ONの信号レベルに拘わらずに
“Ｌ”レベルを出力することとなり、被駆動部Ｌ１は非
駆動状態となる。同様にＡＮＤ回路５２２は、状態制御
信号Ｌ２ONの信号レベルに拘わらずに“Ｌ”レベルを出
力することとなり、被駆動部Ｌ２は非駆動状態となる。
この場合においても、被駆動部Ｌ３は、状態制御信号Ｌ
３ONに基づいて駆動状態／非駆動状態を切り換え、被駆
動部Ｌ４は、状態制御信号Ｌ４ONに基づいて駆動状態／
非駆動状態を切り換えることとなる。

【０２１２】従って、本第４実施形態によれば、電荷転
送モード時には、高負荷の被駆動部Ｌ１、Ｌ２は、常に
非駆動状態となって、計時装置の安定駆動を行うことが
可能となる。すなわち、電荷転送サイクルを上げても電
荷転送モードにおける電力供給能力では、後段の回路を
安定して駆動できず、１倍昇圧時（ショートモード）で
のみ駆動可能な高消費電力の後段回路（例えば、モータ
駆動回路、アラーム駆動回路、センサ駆動回路、照明装
置駆動回路等）を駆動する場合には、電荷転送モードで
の高消費電力の後段回路の動作を禁止し、電源電圧の安
定化を図ることができるので、高消費電力の後段回路を
動作させることにより電源電圧が低下し、中央制御回路
９３やパルス合成回路２２などが誤動作することを防止
でき、しかも、これらの高消費電力の後段回路の動作を
安定させることができる。

【０２１３】［５］ 実施形態の変形例 ［５．１］ 第１変形例 以上の説明においては、１．５倍昇圧から１倍昇圧（非
昇降圧）に移行させる際に電荷転送モードを介して昇圧
倍率を変更する場合について説明したが、Ｌ（Ｌは１未
満の正の実数）倍降圧から１倍昇圧（非昇降圧）に移行
させる際にも電荷転送モードを介して昇圧倍率を変更す
る場合にも適用することが可能である。この場合におい
ても、補助コンデンサ８０と大容量２時電源４８との間
で急激に電荷が移動することがなくなり、安定した電源
供給を行うことができる。

【０２１４】［５．２］ 第２変形例 以上の説明における各種電圧値は、一例であり、対応す
る電子機器（携帯用電子機器）に応じて適宜変更される
ことは当然である。

【０２１５】［５．３］ 第３変形例 上記実施形態においては、２つのモータで時分および秒
を表示する計時装置を例に説明しているが、時分および
秒を一つのモータを用いて時刻表示する計時装置につい
ても本発明の適用が可能である。逆に３個以上のモータ
（秒針、分針、時針、カレンダ、クロノグラフなどを個
別に制御するモータ）を有する計時装置についても本発
明の適用が可能である。

【０２１６】［５．４］ 第４変形例 上記実施形態では、発電装置４０として、回転錘４５の
回転運動を発電用ロータ４３に伝達し、該ロータ４３の
回転により発電コイル４４に起電力Ｖｇｅｎを発生させ
る電磁発電装置を採用しているが、本発明はこれに限定
されることなく、例えば、ゼンマイの復元力（第１のエ
ネルギーに相当）により回転運動を生じさせ、該回転運
動で起電力を発生させる発電装置や、外部あるいは自励
による振動または変位（第１のエネルギーに相当）を圧
電体に加えることにより、圧電効果によって電力を発生
させる発電装置であってもよい。

【０２１７】さらに太陽光等の光エネルギー（第１のエ
ネルギーに相当）を利用した光電変換により電力を発生
させる発電装置であっても良い。さらにまた、ある部位
と他の部位との温度差（熱エネルギー；第１のエネルギ
ーに相当）による熱発電により電力を発生させる発電装
置であっても良い。また、放送、通信電波などの浮遊電
磁波を受信し、そのエネルギー（第１のエネルギーに相
当）を利用した電磁誘導型発電装置を用いるように構成
することも可能である。また、異なる発電装置を複数用
いた構成を採ることも可能である。

【０２１８】［５．５］ 第５変形例 上記実施形態では、腕時計型の計時装置１を一例として
説明したが、本発明はこれに限定されるものではなく、
腕時計以外にも、懐中時計などであってもよい。また、
電卓、携帯電話、携帯用パーソナルコンピュータ、電子
手帳、携帯ラジオ、携帯型ＶＴＲなどの各種電子機器、
特に携帯用電子機器に適用することもできる。

【０２１９】［５．６］ 第６変形例 上記実施形態においては、基準電位（ＧＮＤ）をＶｄｄ
（高電位側）に設定したが、基準電位（ＧＮＤ）をＶｓ
ｓ（低電位側）に設定してもよいことは勿論である。こ
の場合には、設定電圧値ＶｏおよびＶｂａｓは、Ｖｓｓ
を基準として、高電圧側に設定される検出レベルとの電
位差を示すものとなる。

【０２２０】［６］ 実施形態の効果 上記各実施形態によれば、第１の電源から電源昇降圧回
路を介して昇降圧倍率Ｍ’（Ｍ’は１以外の正の実数）
で第２の電源への電気エネルギーの転送を行っている状
態から第１の電源と第２の電源とを電気的に直結する状
態に移行させるに際し、第１の電源から電源昇降圧回路
を介して昇降圧倍率Ｍ＝１の非昇降圧状態で第２の電源
への電気エネルギーの転送を行わせ、第１の電源と第２
の電源の電位差を所定電位差未満とするので、昇圧倍率
の変更による急激な電源電圧変動を招くことがなく、電
源電圧の急激な電圧変動に伴う電子機器（携帯用電子機
器）の誤動作を防止することができる。

【図面の簡単な説明】

図面の簡単な説明

【図１】 本発明の第１実施形態に係る計時装置の概略
構成を示す図である。

【図２】 昇降圧回路の概要構成図である。

【図３】 昇降圧回路の動作説明図である。

【図４】 ３倍昇圧時の等価回路である。

【図５】 ２倍昇圧時の等価回路である。

【図６】 １．５倍昇圧時の等価回路である。

【図７】 １倍昇圧時（ショートモード時）の回路構成
および等価回路である。

【図８】 １／２降圧時の等価回路である。

【図９】 １倍昇圧時（電荷転送モード時）の等価回路
である。

【図１０】 第１実施形態に係る制御部とその周辺構成
の概要構成ブロック図である。

【図１１】 第１実施形態に係る制御部とその周辺構成
の要部詳細構成ブロック図である。

【図１２】 発電状態検出部の詳細構成ブロック図であ
る。

【図１３】 リミッタオン電圧検出回路およびプレ電圧
検出回路の詳細構成ブロック図である。

【図１４】 リミッタ回路の詳細構成図である。

【図１５】 リミッタ・昇降圧倍率制御回路の詳細構成
ブロック図である。

【図１６】 昇降圧倍率制御用クロック生成回路の詳細
構成ブロック図である。

【図１７】 昇降圧制御回路の詳細構成ブロック図であ
る。

【図１８】 リミッタ・昇降圧倍率制御回路の動作説明
図である。

【図１９】 パラレル信号及びシリアル信号の波形説明
図である。

【図２０】 基準クロック信号出力回路の詳細構成ブロ
ック図である。

【図２１】 基準クロック信号出力回路の動作説明図で
ある。

【図２２】 第１実施形態の動作を説明する図である。

【図２３】 第２実施形態の基準クロック信号出力回路
の概要構成ブロック図である。

【図２４】 第２実施形態の基準クロック信号出力回路
の動作説明図である。

【図２５】 第３実施形態のパルス合成回路の概要構成
ブロック図である。

【図２６】 第４実施形態の要部概要構成ブロック図で
ある。

【符号の説明】

１・・・計時装置 ２３・・・制御回路 ２４・・・駆動制御回路 ３０S・・・秒針駆動部 ３０MH・・・時分駆動部 ４０・・・発電装置 ４５・・・回転錘 ４８・・・高容量２時電源（大容量コンデンサ） ４９・・・昇降圧回路 ８０・・・補助コンデンサ ９０・・・モード選択部 ９１・・・発電状態検出部 ９２・・・電圧検出部 ９２Ａ・・・リミッタオン電圧検出回路 ９２Ｂ・・・プレ電圧検出回路 ９２Ｃ・・・電源電圧検出回路 ９３・・・中央制御回路 ９４・・・モード記憶部 ９５・・・設定値切換器 ９７・・・第１の検出回路 ９８・・・第２の検出回路 １００・・・外部入力装置 １０１・・・節電モードカウンタ Ａ・・・発電部 Ｂ・・・電源部 ＬＭ・・・リミッタ回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F002 AA12 AE01 2F084 AA01 BB09 CC03 GG01 GG02 JJ01 JJ07

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１のエネルギーを第２のエネルギーで
   ある電気エネルギーに変換することにより発電を行う発
   電手段と、 前記発電により得られた電気エネルギーを蓄える第１電
   源手段と、 前記第１電源手段から供給される電気エネルギーの電圧
   を電圧変換倍率Ｍ（Ｍは正の実数）で変換する電源電圧
   変換手段と、 前記電源電圧変換手段を介して前記第１電源手段に蓄え
   られた電気エネルギーが転送され、転送された電気エネ
   ルギーを蓄える第２電源手段と、 前記第１電源手段または前記第２電源手段から供給され
   る電気エネルギーにより駆動される被駆動手段と、 前記第１電源手段から前記電源電圧変換手段を介して電
   圧変換倍率Ｍ’（Ｍ’は１以外の正の実数）で前記第２
   電源手段への前記電気エネルギーの転送を行っている状
   態から前記第１電源手段と前記第２電源手段とを電気的
   に直結する状態に移行させるに際し、前記第１電源手段
   から前記電源電圧変換手段を介して電圧変換倍率Ｍ＝１
   の非電圧変換状態で前記第２電源手段への前記電気エネ
   ルギーの転送を行わせ、前記第１電源手段と前記第２電
   源手段の電位差を所定電位差未満とする非電圧変換転送
   制御手段と、を備え、 前記第２電源手段への前記電気エネルギーの転送は、前
   記電源電圧変換手段に前記第１電源手段からの電気エネ
   ルギーを蓄える蓄電サイクルと、前記電源電圧変換手段
   に蓄えた前記電気エネルギーを前記第２電源手段に転送
   する転送サイクルと、により実現され、 前記非電圧変換転送制御手段は、前記蓄電サイクルと前
   記転送サイクルとを繰り返すに際し、前記転送サイクル
   の単位時間当たりの回数である転送回数を要求される電
   気エネルギー転送能力に基づいて変化させる転送回数制
   御手段をさらに備えたことを特徴とする電子機器。
2. 【請求項２】 第１のエネルギーを第２のエネルギーで
   ある電気エネルギーに変換することにより発電を行う発
   電装置と、前記発電により得られた電気エネルギーを蓄
   える第１電源装置と、前記第１電源装置から供給される
   電気エネルギーの電圧を電圧変換倍率Ｍ（Ｍは正の実
   数）で電圧変換する電源電圧変換装置と、前記電源電圧
   変換装置を介して前記第１電源装置に蓄えられた電気エ
   ネルギーが転送され、転送された電気エネルギーを蓄え
   る第２電源装置と、前記第１電源装置または前記第２電
   源装置から供給される電気エネルギーにより駆動される
   被駆動装置と、を備えた電子機器の制御方法において、 前記第１電源装置から前記電源電圧変換装置を介して電
   圧変換倍率Ｍ’（Ｍ’は１以外の正の実数）で前記第２
   電源装置への前記電気エネルギーの転送を行っている状
   態から前記第１電源装置と前記第２電源装置とを電気的
   に直結する状態に移行させるに際し、前記第１電源装置
   から前記電源電圧変換装置を介して電圧変換倍率Ｍ＝１
   の非電圧変換状態で前記第２電源装置への前記電気エネ
   ルギーの転送を行わせ、前記第１電源装置と前記第２電
   源装置の電位差を所定電位差未満とする非電圧変換転送
   制御工程と、を備え、 前記第２電源装置への前記電気エネルギーの転送は、前
   記電源電圧変換装置に前記前記第１電源装置からの電気
   エネルギーを蓄える蓄電サイクルと、前記電源電圧変換
   装置に蓄えた前記電気エネルギーを前記第２電源装置に
   転送する転送サイクルと、により実現され、 前記非電圧変換転送制御工程は、前記蓄電サイクルと前
   記転送サイクルとを繰り返すに際し、前記転送サイクル
   の単位時間当たりの回数である転送回数を要求される電
   気エネルギー転送能力に基づいて変化させる転送回数制
   御工程をさらに備えたことを特徴とする電子機器の制御
   方法。