JP3426879B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3426879B2 JP3426879B2 JP30817996A JP30817996A JP3426879B2 JP 3426879 B2 JP3426879 B2 JP 3426879B2 JP 30817996 A JP30817996 A JP 30817996A JP 30817996 A JP30817996 A JP 30817996A JP 3426879 B2 JP3426879 B2 JP 3426879B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- opening
- film
- insulating film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、容量素子の引き出
し電極の段切れを防止すると共に、容量値の設計を容易
にできる半導体集積回路に関する。
し電極の段切れを防止すると共に、容量値の設計を容易
にできる半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路（ＩＣ、ＬＳＩ等）では
必要に応じて容量素子が組み込まれる。容量素子として
は、その高い誘電率を利用するためにシリコン窒化膜を
利用した物が多用されており、その構成によってＭＩＳ
型（metalーinsulaterーsemicondustor）、ＭＩＭ型（m
etalーinsulaterーmetal）等が用いられている。
必要に応じて容量素子が組み込まれる。容量素子として
は、その高い誘電率を利用するためにシリコン窒化膜を
利用した物が多用されており、その構成によってＭＩＳ
型（metalーinsulaterーsemicondustor）、ＭＩＭ型（m
etalーinsulaterーmetal）等が用いられている。
【０００３】ＭＩＳ型、ＭＯＳ型いずれにおいても、シ
リコン窒化膜の上を電極が被覆するという基本的な構成
に変わりはなく、その電極は複数の絶縁膜を被覆するこ
とになる。複数の絶縁膜を被覆するとき、場合によって
はその段差が大きくなり、電極のステップカバレージが
悪化する。そこで特開平０２ー１３５７７０号に提案し
たように、絶縁膜の開口部に凹部を設けることにより、
ステップカバレイジの悪化を防止する構造が用いられて
いた。
リコン窒化膜の上を電極が被覆するという基本的な構成
に変わりはなく、その電極は複数の絶縁膜を被覆するこ
とになる。複数の絶縁膜を被覆するとき、場合によって
はその段差が大きくなり、電極のステップカバレージが
悪化する。そこで特開平０２ー１３５７７０号に提案し
たように、絶縁膜の開口部に凹部を設けることにより、
ステップカバレイジの悪化を防止する構造が用いられて
いた。
【０００４】その構造を図２に示す。図２（Ａ）は平面
図、図２（Ｂ）は図２（Ａ）のＢＢ先断面図を示す。こ
れらの図において、１は下部電極となるＮ＋型の拡散
層、２はエピタキシャル層３表面を被覆する第１のシリ
コン酸化膜、４は第１のシリコン酸化膜３の開口部、５
はシリコン窒化膜、６は第２の絶縁膜、７は第２の絶縁
膜６の開口部、８は上部電極、９は上部電極から連続す
る接続電極である。
図、図２（Ｂ）は図２（Ａ）のＢＢ先断面図を示す。こ
れらの図において、１は下部電極となるＮ＋型の拡散
層、２はエピタキシャル層３表面を被覆する第１のシリ
コン酸化膜、４は第１のシリコン酸化膜３の開口部、５
はシリコン窒化膜、６は第２の絶縁膜、７は第２の絶縁
膜６の開口部、８は上部電極、９は上部電極から連続す
る接続電極である。
【０００５】シリコン窒化膜４の膜厚が数百Åであるの
に対し、第１と第２の絶縁膜３、６は数千Å〜数μにも
達する。そこで上部電極８と接続電極９との連結部分１
０に部分的に第２の絶縁膜６を突出させた凹部１１を形
成している。この構造では、強度的に最も弱い連結部分
１０で、上部電極８が被覆する絶縁膜の膜厚が、誘電体
薄膜５のみ、誘電体薄膜５と第２の絶縁膜６との和、誘
電体薄膜と第１の絶縁膜３と第２の絶縁膜６との和、と
いうように徐々に増大するような構造になるので、連結
部分１０の断線事故を防止できる。
に対し、第１と第２の絶縁膜３、６は数千Å〜数μにも
達する。そこで上部電極８と接続電極９との連結部分１
０に部分的に第２の絶縁膜６を突出させた凹部１１を形
成している。この構造では、強度的に最も弱い連結部分
１０で、上部電極８が被覆する絶縁膜の膜厚が、誘電体
薄膜５のみ、誘電体薄膜５と第２の絶縁膜６との和、誘
電体薄膜と第１の絶縁膜３と第２の絶縁膜６との和、と
いうように徐々に増大するような構造になるので、連結
部分１０の断線事故を防止できる。
【０００６】
【発明が解決しようとする課題】斯かる構成は容量素子
の信頼性を向上する意味で優れたものではあるが、容量
値を決定するエリア、即ち第１の開口部４に第２の絶縁
膜６の凹部１１が位置するので、占有面積の一部が無駄
になり容量値が小さくなるほか、容量値を求めるときに
単純に縦×横の面積で算出することができず、パターン
設計に余計な負荷をかけるという欠点があった。
の信頼性を向上する意味で優れたものではあるが、容量
値を決定するエリア、即ち第１の開口部４に第２の絶縁
膜６の凹部１１が位置するので、占有面積の一部が無駄
になり容量値が小さくなるほか、容量値を求めるときに
単純に縦×横の面積で算出することができず、パターン
設計に余計な負荷をかけるという欠点があった。
【０００７】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、接続電極との連結部分で、誘
電体薄膜と第２の絶縁膜とを部分的に外側に後退させ、
上部電極が被覆する絶縁膜の膜厚が徐々に厚くなる構造
を維持しながら、容量値を決定するエリアの形状が正方
形または長方形に設計できる容量素子の構造を提案する
ものである。
題に鑑みなされたもので、接続電極との連結部分で、誘
電体薄膜と第２の絶縁膜とを部分的に外側に後退させ、
上部電極が被覆する絶縁膜の膜厚が徐々に厚くなる構造
を維持しながら、容量値を決定するエリアの形状が正方
形または長方形に設計できる容量素子の構造を提案する
ものである。
【０００８】
【発明の実施の形態】以下に本発明を図面を参照しなが
ら詳細に説明する。図１は本発明による半導体集積回路
の容量素子を示し、図１（Ａ）は平面図、図１（Ｂ）は
図１（Ａ）のＡＡ線断面図を各々示す。図１において、
２１はＰ型の単結晶シリコン半導体基板、２２は基板２
１の上に気相成長して形成したＮ型のエピタキシャル
層、２３は基板２１とエピタキシャル層２２との間に埋
め込んで形成したＮ＋型の埋め込み層、２４は埋め込み
層２３を囲みエピタキシャル層２２を貫通して島領域２
５を形成するＰ＋型の分離領域、２６は島領域の表面に
設けたＮ＋型の下部電極であり、拡散領域としてはＰ型
でもかまわない。２７はエピタキシャル層２２表面に形
成したＣＶＤまたは熱酸化膜からなる第１の絶縁膜、２
８は第１の絶縁膜２７に形成した第１の開口部、２９は
第１の開口部２８を覆うように下部電極２６表面を被覆
するシリコン窒化膜、３０はシリコン窒化膜２９の上を
被覆するＣＶＤ酸化膜からなる第２の絶縁膜、３１は第
２の絶縁膜３０に形成した第２の開口部、３２は第２の
開口部を覆うようにしてシリコン窒化膜２９の表面を被
覆する上部電極、３３は上部電極３２から連続し第２の
絶縁膜３０の上を延在して他の素子などに接続する接続
電極である。３４は下部電極２６を電気的に取り出すた
めの取り出し電極で、３５は取り出し電極３４が下部電
極２６表面にオーミックコンタクトするコンタクトホー
ルである。
ら詳細に説明する。図１は本発明による半導体集積回路
の容量素子を示し、図１（Ａ）は平面図、図１（Ｂ）は
図１（Ａ）のＡＡ線断面図を各々示す。図１において、
２１はＰ型の単結晶シリコン半導体基板、２２は基板２
１の上に気相成長して形成したＮ型のエピタキシャル
層、２３は基板２１とエピタキシャル層２２との間に埋
め込んで形成したＮ＋型の埋め込み層、２４は埋め込み
層２３を囲みエピタキシャル層２２を貫通して島領域２
５を形成するＰ＋型の分離領域、２６は島領域の表面に
設けたＮ＋型の下部電極であり、拡散領域としてはＰ型
でもかまわない。２７はエピタキシャル層２２表面に形
成したＣＶＤまたは熱酸化膜からなる第１の絶縁膜、２
８は第１の絶縁膜２７に形成した第１の開口部、２９は
第１の開口部２８を覆うように下部電極２６表面を被覆
するシリコン窒化膜、３０はシリコン窒化膜２９の上を
被覆するＣＶＤ酸化膜からなる第２の絶縁膜、３１は第
２の絶縁膜３０に形成した第２の開口部、３２は第２の
開口部を覆うようにしてシリコン窒化膜２９の表面を被
覆する上部電極、３３は上部電極３２から連続し第２の
絶縁膜３０の上を延在して他の素子などに接続する接続
電極である。３４は下部電極２６を電気的に取り出すた
めの取り出し電極で、３５は取り出し電極３４が下部電
極２６表面にオーミックコンタクトするコンタクトホー
ルである。
【０００９】第１の開口部２８は正方形あるいは長方形
の形状で加工されている。シリコン窒化膜２９は第１の
開口部より大きく形成されて第１の絶縁膜２７上を延在
し、更には上部電極３２と接続電極３３との連結部分３
６近傍で部分的に外側に拡張されている（図示２９
ａ）。第２の開口部３１は第１の開口部２８のやや外側
に位置し、更には上部電極３２と接続電極３３との連結
部分３６近傍で部分的に外側に拡張されている（図示３
１ａ）。接続電極３３が例えば１０μの線幅で導出され
るならば、シリコン窒化膜の拡張部分２９ａは１５μ程
度の線幅で１０μ程度突出させ、同じく第２の開口部の
拡張部分３１ａは５μ程度の線幅で１０μ程度突出させ
る。他の部分での第１と第２の開口部２８、３１の間隔
は２〜４μである。シリコン窒化膜２９は数百Åの膜厚
を有し、第１と第２の絶縁膜２７、３０は各々が数千Å
〜数μの膜厚を有する。
の形状で加工されている。シリコン窒化膜２９は第１の
開口部より大きく形成されて第１の絶縁膜２７上を延在
し、更には上部電極３２と接続電極３３との連結部分３
６近傍で部分的に外側に拡張されている（図示２９
ａ）。第２の開口部３１は第１の開口部２８のやや外側
に位置し、更には上部電極３２と接続電極３３との連結
部分３６近傍で部分的に外側に拡張されている（図示３
１ａ）。接続電極３３が例えば１０μの線幅で導出され
るならば、シリコン窒化膜の拡張部分２９ａは１５μ程
度の線幅で１０μ程度突出させ、同じく第２の開口部の
拡張部分３１ａは５μ程度の線幅で１０μ程度突出させ
る。他の部分での第１と第２の開口部２８、３１の間隔
は２〜４μである。シリコン窒化膜２９は数百Åの膜厚
を有し、第１と第２の絶縁膜２７、３０は各々が数千Å
〜数μの膜厚を有する。
【００１０】斯かる構成であると、上部電極３２の機械
的に最も脆弱な部分、即ち連結部分３６では、その下に
位置する絶縁膜の膜厚が、誘電体薄膜５のみ、誘電体薄
膜５と第２の絶縁膜６との和、誘電体薄膜と第１の絶縁
膜３と第２の絶縁膜６との和、と徐々に増大するように
でき、しかも第１と第２の開口部２８、３１の間隔を部
分的に他の周辺部分より大きくできる。具体的には、周
辺部分が２〜４μの間隔であるのに対し、連結部分３６
では１２〜１４μの間隔を開けることができる。従って
図２の従来構造と同様に、連結部分３６でのステップ段
差を緩和し、上部電極３２の連結部分３６での断線事故
を防止できる。
的に最も脆弱な部分、即ち連結部分３６では、その下に
位置する絶縁膜の膜厚が、誘電体薄膜５のみ、誘電体薄
膜５と第２の絶縁膜６との和、誘電体薄膜と第１の絶縁
膜３と第２の絶縁膜６との和、と徐々に増大するように
でき、しかも第１と第２の開口部２８、３１の間隔を部
分的に他の周辺部分より大きくできる。具体的には、周
辺部分が２〜４μの間隔であるのに対し、連結部分３６
では１２〜１４μの間隔を開けることができる。従って
図２の従来構造と同様に、連結部分３６でのステップ段
差を緩和し、上部電極３２の連結部分３６での断線事故
を防止できる。
【００１１】加えて、第２の開口部３１を外側に拡張す
ることにより、容量素子の容量値を決定するエリア、つ
まり第１の開口部２８の面積を消費しないので、占有面
積にたいする容量値を無駄にすることが無く、更には第
１の開口部２８形状を正方形、長方形など、容量値を算
出するのに適した形状に設計することができる。さら
に、連結部分３６で拡張した第１の開口部３１ａとシリ
コン窒化膜２９ａは、分離領域２４上に延在させること
も可能であるから、島領域２５の面積を拡張することが
無い。従って無駄な部分を形成しないので、従来より集
積度の点で有利である。
ることにより、容量素子の容量値を決定するエリア、つ
まり第１の開口部２８の面積を消費しないので、占有面
積にたいする容量値を無駄にすることが無く、更には第
１の開口部２８形状を正方形、長方形など、容量値を算
出するのに適した形状に設計することができる。さら
に、連結部分３６で拡張した第１の開口部３１ａとシリ
コン窒化膜２９ａは、分離領域２４上に延在させること
も可能であるから、島領域２５の面積を拡張することが
無い。従って無駄な部分を形成しないので、従来より集
積度の点で有利である。
【００１２】なお、上記実施の形態はＭＩＳ型の素子で
説明したが、下部電極２６を電極配線で形成した場合で
も同様に実施できる。
説明したが、下部電極２６を電極配線で形成した場合で
も同様に実施できる。
【００１３】
【発明の効果】以上に説明したとおり、本発明によれ
ば、上部電極３２の連結部分３６でのステップ段差を緩
和して断線事故を未然に防止できるほか、第１の開口部
２８の形状を正方形、長方形に設計できるので、占有面
積の大部分を容量形成に用いることができ、面積に無駄
が生じない他、容量値の算出が容易であり故にパターン
設計が容易な容量素子にできるものである。
ば、上部電極３２の連結部分３６でのステップ段差を緩
和して断線事故を未然に防止できるほか、第１の開口部
２８の形状を正方形、長方形に設計できるので、占有面
積の大部分を容量形成に用いることができ、面積に無駄
が生じない他、容量値の算出が容易であり故にパターン
設計が容易な容量素子にできるものである。
【図１】本発明の半導体集積回路装置を説明するための
断面図である。
断面図である。
【図２】従来例を説明するための断面図である。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 27/04
Claims (3)
- 【請求項１】 誘電体薄膜を挟むことで容量素子を形成
した集積回路であって、 前記容量素子の下部電極と、 前記下部電極の表面を被覆する第１の絶縁膜と、 前記下部電極の表面を露出する前記第１の絶縁膜の第１
の開口部と、 前記第１の開口部を覆うように前記下部電極の表面を被
覆し且つ前記第１の絶縁膜の上間で延在する誘電体薄膜
と、 前記誘電体薄膜の上を被覆する第２の絶縁膜と、 前記誘電体薄膜の表面を露出する前記第２の絶縁膜の第
２の開口部と、 前記第２の開口部を被覆するように前記誘電体薄膜の上
を被覆する前記容量素子の上部電極と、 前記上部電極から連続し前記第２の絶縁膜の上を延在す
る導出電極と、を具備し、 前記導出電極と前記上部電極との接続部分において、前
記誘電体薄膜と前記第２の絶縁膜とが部分的に後退して
おり、前記上部電極から前記接続電極にかけて、その下
に位置する絶縁膜の膜厚が徐々に増大するようにしたこ
とを特徴とする半導体集積回路。 - 【請求項２】 前記第１の開口部が正方形または長方形
であることを特徴とする請求項１記載の半導体集積回
路。 - 【請求項３】 前記誘電体薄膜がシリコン窒化膜である
ことを特徴とする請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30817996A JP3426879B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30817996A JP3426879B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150147A JPH10150147A (ja) | 1998-06-02 |
| JP3426879B2 true JP3426879B2 (ja) | 2003-07-14 |
Family
ID=17977869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30817996A Expired - Fee Related JP3426879B2 (ja) | 1996-11-19 | 1996-11-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426879B2 (ja) |
-
1996
- 1996-11-19 JP JP30817996A patent/JP3426879B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150147A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874719A (en) | Method for manufacturing an electrical connection between conductor levels | |
| JP2628494B2 (ja) | トランジスタバラクタ装置及びその製造方法 | |
| US5365095A (en) | Semiconductor memory device and process | |
| US6300682B2 (en) | High performance MIM (MIP) IC capacitor process | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| US6818498B2 (en) | Capacitance element and method of manufacturing the same | |
| JP3520114B2 (ja) | 半導体装置の製造方法 | |
| JP3248608B2 (ja) | 導電トレンチを有する集積回路コンデンサ | |
| JPH05304262A (ja) | 半導体装置およびその製造方法 | |
| JP3426879B2 (ja) | 半導体集積回路 | |
| JPH0430465A (ja) | 半導体装置 | |
| US5148249A (en) | Semiconductor protection device | |
| JPH05243517A (ja) | 半導体装置 | |
| JPH11111921A (ja) | 半導体装置 | |
| US5046160A (en) | Masterslice integrated circuit device having an improved wiring structure | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| US6642582B1 (en) | Circuit structure with a parasitic transistor having high threshold voltage | |
| JP2723724B2 (ja) | 半導体装置 | |
| JP2725577B2 (ja) | 半導体装置及びダイナミック形ランダムアクセスメモリ | |
| JPH05267474A (ja) | 半導体装置 | |
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JP3138288B2 (ja) | 半導体装置 | |
| JPH09167796A (ja) | 強誘電体記憶装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS62145864A (ja) | ダイナミツク型半導体記憶装置の記憶素子構造および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |