JPH07122629A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07122629A JPH07122629A JP28771793A JP28771793A JPH07122629A JP H07122629 A JPH07122629 A JP H07122629A JP 28771793 A JP28771793 A JP 28771793A JP 28771793 A JP28771793 A JP 28771793A JP H07122629 A JPH07122629 A JP H07122629A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- potential
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 半導体装置内の基準電位を安定化する。
【構成】 接地電位配線１０を、シリコン基板１のフィ
ールド領域に形成されたフィールド・シールド分離構造
の接地電位の導電性薄膜６に、多数のコンタクト孔１１
ａ又はコンタクト用の溝を介して電気的に接続する。
ールド領域に形成されたフィールド・シールド分離構造
の接地電位の導電性薄膜６に、多数のコンタクト孔１１
ａ又はコンタクト用の溝を介して電気的に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるフィールド・
シールド分離構造によって素子分離がなされた半導体装
置に関する。
シールド分離構造によって素子分離がなされた半導体装
置に関する。
【０００２】
【従来の技術】半導体装置の素子分離構造として、バー
ズビークの問題があり、また、チャネルストッパーが必
要なＬＯＣＯＳ分離に代わり、フィールド・シールド分
離構造が注目されている。このフィールド・シールド分
離構造は、半導体基板のフィールド領域に絶縁膜を介し
て導電性薄膜を形成し、この導電性薄膜の電位を例えば
接地電位に固定して、この導電性薄膜からの電界によ
り、フィールド領域における基板表面の電位変動を抑制
するものである。
ズビークの問題があり、また、チャネルストッパーが必
要なＬＯＣＯＳ分離に代わり、フィールド・シールド分
離構造が注目されている。このフィールド・シールド分
離構造は、半導体基板のフィールド領域に絶縁膜を介し
て導電性薄膜を形成し、この導電性薄膜の電位を例えば
接地電位に固定して、この導電性薄膜からの電界によ
り、フィールド領域における基板表面の電位変動を抑制
するものである。
【０００３】図３に、従来のフィールド・シールド分離
構造を有する半導体装置を示す。この半導体装置は、シ
リコン基板２１上に、素子の形成される素子領域２２と
フィールド領域（本明細書では、素子分離領域と素子の
形成されない周辺領域とを含めた意味に用いる。）２３
とを有しており、素子領域２２にはＭＯＳトランジスタ
２４等の素子が形成されている。
構造を有する半導体装置を示す。この半導体装置は、シ
リコン基板２１上に、素子の形成される素子領域２２と
フィールド領域（本明細書では、素子分離領域と素子の
形成されない周辺領域とを含めた意味に用いる。）２３
とを有しており、素子領域２２にはＭＯＳトランジスタ
２４等の素子が形成されている。
【０００４】フィールド領域２３には、シリコン基板２
１上に、厚さ１００〜１０００Åのシリコン酸化膜２
５、導電性薄膜である多結晶シリコン薄膜２６及び絶縁
膜２７が順次堆積したフィールド・シールド分離構造が
形成されている。
１上に、厚さ１００〜１０００Åのシリコン酸化膜２
５、導電性薄膜である多結晶シリコン薄膜２６及び絶縁
膜２７が順次堆積したフィールド・シールド分離構造が
形成されている。
【０００５】フィールド・シールド分離構造では、素子
間のフィールド領域を通過する高電位配線（例えば、図
中の配線３１）からの電界によりフィールド領域のシリ
コン基板２１の表面電位が上昇し、素子間のフィールド
領域に形成される寄生ＭＯＳＦＥＴが動作することを、
多結晶シリコン薄膜２６を、通常、接地電位に固定し、
この多結晶シリコン薄膜２６によって高電位配線３１か
らの電界をシールドすることにより防止する。この構造
により、バーズビークによる寸法シフトの問題がなく、
また、狭チャネル効果の影響が殆どなく、更に、特別の
チャネルストッパーが必要ない素子分離構造を実現する
ことができる。
間のフィールド領域を通過する高電位配線（例えば、図
中の配線３１）からの電界によりフィールド領域のシリ
コン基板２１の表面電位が上昇し、素子間のフィールド
領域に形成される寄生ＭＯＳＦＥＴが動作することを、
多結晶シリコン薄膜２６を、通常、接地電位に固定し、
この多結晶シリコン薄膜２６によって高電位配線３１か
らの電界をシールドすることにより防止する。この構造
により、バーズビークによる寸法シフトの問題がなく、
また、狭チャネル効果の影響が殆どなく、更に、特別の
チャネルストッパーが必要ない素子分離構造を実現する
ことができる。
【０００６】
【発明が解決しようとする課題】一方、近年の高集積化
の要求に応えて多層配線化が進められており、電位の大
きく異なる配線層を上下方向若しくは横方向で近接して
形成することが多くなってきた。この結果、配線層相互
の影響が大きくなり、特に、基準電位である接地電位の
配線（例えば、図中の接地配線３０）が電位変動を生じ
ると、装置の誤動作を引き起こし、装置の信頼性を低下
させるという問題があった。
の要求に応えて多層配線化が進められており、電位の大
きく異なる配線層を上下方向若しくは横方向で近接して
形成することが多くなってきた。この結果、配線層相互
の影響が大きくなり、特に、基準電位である接地電位の
配線（例えば、図中の接地配線３０）が電位変動を生じ
ると、装置の誤動作を引き起こし、装置の信頼性を低下
させるという問題があった。
【０００７】そこで、本発明の目的は、特に、装置内の
接地電位の固定強化を実現することにより、信頼性の高
い半導体装置を提供することである。
接地電位の固定強化を実現することにより、信頼性の高
い半導体装置を提供することである。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では、素子分離領域における半導体基板
の表面に絶縁膜を介して導電性薄膜が設けられ、この導
電性薄膜の電位を固定することによって前記素子分離領
域における前記半導体基板の表面の電位を制御するよう
にした半導体装置において、前記導電性薄膜とこの導電
性薄膜と同電位の配線層とが、その配線層の長手方向に
沿って設けられたコンタクト部において互いに電気的に
接続されている。
ために、本発明では、素子分離領域における半導体基板
の表面に絶縁膜を介して導電性薄膜が設けられ、この導
電性薄膜の電位を固定することによって前記素子分離領
域における前記半導体基板の表面の電位を制御するよう
にした半導体装置において、前記導電性薄膜とこの導電
性薄膜と同電位の配線層とが、その配線層の長手方向に
沿って設けられたコンタクト部において互いに電気的に
接続されている。
【０００９】本発明の一態様においては、前記導電性薄
膜及び前記配線層の電位が接地電位である。
膜及び前記配線層の電位が接地電位である。
【００１０】本発明の一態様においては、前記コンタク
ト部が前記配線層に沿って複数個設けられている。
ト部が前記配線層に沿って複数個設けられている。
【００１１】本発明の一態様においては、前記コンタク
ト部が前記配線層に沿って溝状に設けられている。
ト部が前記配線層に沿って溝状に設けられている。
【００１２】本発明の一態様においては、前記コンタク
ト部が半導体装置の周辺部に沿って設けられている。
ト部が半導体装置の周辺部に沿って設けられている。
【００１３】本発明の一態様においては、前記絶縁膜
が、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜
を積層した３層構造の複合膜で構成されている。
が、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜
を積層した３層構造の複合膜で構成されている。
【００１４】
【作用】本発明の半導体装置では、フィールド・シール
ド分離構造を構成する比較的電位の安定した導電性薄膜
と配線層とをできるだけ大きな接触面積で互いに電気的
に接続している。従って、接地配線等の電位を安定化す
ることができる。
ド分離構造を構成する比較的電位の安定した導電性薄膜
と配線層とをできるだけ大きな接触面積で互いに電気的
に接続している。従って、接地配線等の電位を安定化す
ることができる。
【００１５】
【実施例】以下、本発明を実施例につき図１及び図２を
参照して説明する。
参照して説明する。
【００１６】図１に、本発明の第１の実施例を示す。図
１（ａ）に示すように、半導体装置は、シリコン基板１
上に素子領域２とフィールド領域３とを有しており、素
子領域２にはＭＯＳトランジスタ４等の素子が形成され
ている。一方、フィールド領域３には、シリコン基板１
上に、厚さ１００〜１０００Åのシリコン酸化膜５、導
電性薄膜である多結晶シリコン薄膜６及び絶縁膜７が順
次堆積したフィールド・シールド分離構造が形成されて
いる。更に、層間絶縁膜８を介して、接地電位のアルミ
配線１０が形成されている。なお、図中、参照符号９
は、ＭＯＳトランジスタ４のソース／ドレインとコンタ
クトするアルミ配線である。
１（ａ）に示すように、半導体装置は、シリコン基板１
上に素子領域２とフィールド領域３とを有しており、素
子領域２にはＭＯＳトランジスタ４等の素子が形成され
ている。一方、フィールド領域３には、シリコン基板１
上に、厚さ１００〜１０００Åのシリコン酸化膜５、導
電性薄膜である多結晶シリコン薄膜６及び絶縁膜７が順
次堆積したフィールド・シールド分離構造が形成されて
いる。更に、層間絶縁膜８を介して、接地電位のアルミ
配線１０が形成されている。なお、図中、参照符号９
は、ＭＯＳトランジスタ４のソース／ドレインとコンタ
クトするアルミ配線である。
【００１７】本実施例においては、アルミ配線１０の長
手方向に沿って複数設けられたコンタクト孔１１ａによ
り、アルミ配線１０と多結晶シリコン薄膜６とが互いに
電気的に接続されている。図１（ｂ）に平面的な位置関
係を模式図で示すが、コンタクト孔１１ａは、装置の周
辺部分において、好ましくは、ＩＣチップの任意の一辺
に沿って設けられる。
手方向に沿って複数設けられたコンタクト孔１１ａによ
り、アルミ配線１０と多結晶シリコン薄膜６とが互いに
電気的に接続されている。図１（ｂ）に平面的な位置関
係を模式図で示すが、コンタクト孔１１ａは、装置の周
辺部分において、好ましくは、ＩＣチップの任意の一辺
に沿って設けられる。
【００１８】上述の如く、本実施例においては、接地電
位のアルミ配線１０を、フィールド領域の全体に設けら
れたフィールド・シールド分離構造の比較的安定した接
地電位の多結晶シリコン薄膜６にできるだけ大きな接触
面積で電気的に接続して、アルミ配線１０の接地電位の
安定化を達成している。これにより、装置動作時の接地
電位（基準電位）の変動を防止することができ、動作の
安定化が達成できて、信頼性の高い半導体装置を提供す
ることができる。
位のアルミ配線１０を、フィールド領域の全体に設けら
れたフィールド・シールド分離構造の比較的安定した接
地電位の多結晶シリコン薄膜６にできるだけ大きな接触
面積で電気的に接続して、アルミ配線１０の接地電位の
安定化を達成している。これにより、装置動作時の接地
電位（基準電位）の変動を防止することができ、動作の
安定化が達成できて、信頼性の高い半導体装置を提供す
ることができる。
【００１９】図２に、本発明の第２の実施例を示す。本
実施例においては、アルミ配線１０の長手方向に沿って
設けられたコンタクト用の溝１１ｂにより、アルミ配線
１０と多結晶シリコン薄膜６とが互いに電気的に接続さ
れている。図２（ｂ）に平面的な位置関係を模式図で示
すが、コンタクト用の溝１１ｂは、装置の周辺部分にお
いて、好ましくは、ＩＣチップの任意の二辺に沿って設
けられる。他の構成は、第１実施例と実質的に同様であ
る。
実施例においては、アルミ配線１０の長手方向に沿って
設けられたコンタクト用の溝１１ｂにより、アルミ配線
１０と多結晶シリコン薄膜６とが互いに電気的に接続さ
れている。図２（ｂ）に平面的な位置関係を模式図で示
すが、コンタクト用の溝１１ｂは、装置の周辺部分にお
いて、好ましくは、ＩＣチップの任意の二辺に沿って設
けられる。他の構成は、第１実施例と実質的に同様であ
る。
【００２０】本実施例の構成によれば、第１実施例と比
較してより大きな接触面積でアルミ配線１０と多結晶シ
リコン薄膜６とを接続することができ、アルミ配線１０
の接地電位の安定化をより確実に達成することができ
る。
較してより大きな接触面積でアルミ配線１０と多結晶シ
リコン薄膜６とを接続することができ、アルミ配線１０
の接地電位の安定化をより確実に達成することができ
る。
【００２１】以上に説明した実施例では、アルミ配線１
０と多結晶シリコン薄膜６とを接続するコンタクト部
を、ＩＣチップの任意の一辺又は二辺に沿って設けた
が、コンタクト部は、ＩＣチップの任意の三辺、更に
は、ＩＣチップの全周に設けてもよい。
０と多結晶シリコン薄膜６とを接続するコンタクト部
を、ＩＣチップの任意の一辺又は二辺に沿って設けた
が、コンタクト部は、ＩＣチップの任意の三辺、更に
は、ＩＣチップの全周に設けてもよい。
【００２２】また、上述した実施例のフィールド・シー
ルド分離構造において、シリコン酸化膜５の代わりに、
シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３
層構造の複合膜（ＯＮＯ膜）を用いてもよい。更に、導
電性薄膜は、多結晶シリコン薄膜６に限られず、アルミ
ニウム薄膜やタングステン薄膜等の他の導電性薄膜を用
いることもできる。
ルド分離構造において、シリコン酸化膜５の代わりに、
シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３
層構造の複合膜（ＯＮＯ膜）を用いてもよい。更に、導
電性薄膜は、多結晶シリコン薄膜６に限られず、アルミ
ニウム薄膜やタングステン薄膜等の他の導電性薄膜を用
いることもできる。
【００２３】
【発明の効果】本発明によれば、フィールド・シールド
分離構造の比較的電位の安定した導電性薄膜にそれと同
電位の配線を電気的に接続することによりその配線の電
位を安定化させている。従って、特に、装置内の接地配
線の電位を安定化することができ、装置の誤動作を防止
することができて、信頼性の高い半導体装置を提供する
ことができる。
分離構造の比較的電位の安定した導電性薄膜にそれと同
電位の配線を電気的に接続することによりその配線の電
位を安定化させている。従って、特に、装置内の接地配
線の電位を安定化することができ、装置の誤動作を防止
することができて、信頼性の高い半導体装置を提供する
ことができる。
【図１】本発明の第１実施例による半導体装置の断面図
及び平面図である。
及び平面図である。
【図２】本発明の第２実施例による半導体装置の断面図
及び平面図である。
及び平面図である。
【図３】従来の半導体装置の断面図である。
１ シリコン基板 ２ 素子領域 ３ フィールド領域 ５ シリコン酸化膜 ６ 多結晶シリコン薄膜 ７ 絶縁膜 ８ 層間絶縁膜 １０ アルミ配線 １１ａ コンタクト孔 １１ｂ コンタクト用の溝
Claims (6)
- 【請求項１】 素子分離領域における半導体基板の表面
に絶縁膜を介して導電性薄膜が設けられ、この導電性薄
膜の電位を固定することによって前記素子分離領域にお
ける前記半導体基板の表面の電位を制御するようにした
半導体装置において、 前記導電性薄膜とこの導電性薄膜と同電位の配線層と
が、その配線層の長手方向に沿って設けられたコンタク
ト部において互いに電気的に接続されていることを特徴
とする半導体装置。 - 【請求項２】 前記導電性薄膜及び前記配線層の電位が
接地電位であることを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】 前記コンタクト部が前記配線層に沿って
複数個設けられていることを特徴とする請求項１又は２
に記載の半導体装置。 - 【請求項４】 前記コンタクト部が前記配線層に沿って
溝状に設けられていることを特徴とする請求項１又は２
に記載の半導体装置。 - 【請求項５】 前記コンタクト部が半導体装置の周辺部
に沿って設けられていることを特徴とする請求項１〜４
のいずれか１項に記載の半導体装置。 - 【請求項６】 前記絶縁膜が、シリコン酸化膜とシリコ
ン窒化膜とシリコン酸化膜を積層した３層構造の複合膜
で構成されていることを特徴とする請求項１〜５のいず
れか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28771793A JPH07122629A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28771793A JPH07122629A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122629A true JPH07122629A (ja) | 1995-05-12 |
Family
ID=17720835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28771793A Withdrawn JPH07122629A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122629A (ja) |
-
1993
- 1993-10-22 JP JP28771793A patent/JPH07122629A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266046B1 (ko) | 반도체장치 | |
| US20110147890A1 (en) | Mim capacitor structure having penetrating vias | |
| US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR960009182A (ko) | 반도체 메모리장치 및 그의 제조방법 | |
| JPH0799286A (ja) | 半導体装置 | |
| JP3049733B2 (ja) | 半導体装置 | |
| KR20180105080A (ko) | 반도체 장치 | |
| US6175156B1 (en) | Semiconductor device with improved interconnection | |
| KR100630651B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH07122629A (ja) | 半導体装置 | |
| JP3013628B2 (ja) | 半導体装置 | |
| US5355023A (en) | Semiconductor device having conducting layers connected through contact holes | |
| US5148249A (en) | Semiconductor protection device | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| US6677676B1 (en) | Semiconductor device having steady substrate potential | |
| US5814887A (en) | Semiconductor device and production method thereof | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JPH0286160A (ja) | 半導体装置 | |
| KR950011982B1 (ko) | 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법 | |
| JPH05206472A (ja) | 不揮発性半導体装置とその製造方法 | |
| JP2000232103A (ja) | 半導体装置 | |
| JP3426879B2 (ja) | 半導体集積回路 | |
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01173741A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |