JP3425175B2 - ランダムパルス生成装置及びランダムパルス生成方法 - Google Patents
ランダムパルス生成装置及びランダムパルス生成方法Info
- Publication number
- JP3425175B2 JP3425175B2 JP01161093A JP1161093A JP3425175B2 JP 3425175 B2 JP3425175 B2 JP 3425175B2 JP 01161093 A JP01161093 A JP 01161093A JP 1161093 A JP1161093 A JP 1161093A JP 3425175 B2 JP3425175 B2 JP 3425175B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- random
- random pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、パルス密度型のニュー
ラルネットワークなどに利用されるランダムパルス生成
装置及びランダムパルス生成方法に関するものである。
ラルネットワークなどに利用されるランダムパルス生成
装置及びランダムパルス生成方法に関するものである。
【０００２】
【従来の技術】従来、乱数発生器等に利用されるランダ
ムパルス生成装置は、電磁ノイズなどを利用してランダ
ムパルスを生成することが行なわれていたが、これは再
現性が無い等の課題を有するため、現在ではリニアフィ
ードバックシフトレジスタであるＬＦＳＲ(Linear Feed
back Shift Register)が出力する長周期のビット列を疑
似的なランダムパルスとして利用することが一般的とな
っている。ここで、このようなランダムパルス生成装置
を形成するＬＦＳＲは、リニアに順次接続された複数個
のレジスタの所定の複数の出力部が排他的論理和回路を
介して先頭の入力部にフィードバック接続された構造と
なっており、レジスタに設定されたビットを複数個所か
らフィードバックする際に排他的論理和回路で合成する
ことで、極めて長周期のビット列で疑似的なランダムパ
ルスを生成するようになっている。そして、このような
ＬＦＳＲからなるランダムパルス生成装置は、そのレジ
スタの個数やフィードバック接続の位置及び設定された
初期値が同一ならば出力するビット列も同一となるの
で、再現性を有するランダムパルスを生成することがで
き、例えば、このランダムパルスを二進数として十進数
に変換することで乱数列を得ることもできる。
ムパルス生成装置は、電磁ノイズなどを利用してランダ
ムパルスを生成することが行なわれていたが、これは再
現性が無い等の課題を有するため、現在ではリニアフィ
ードバックシフトレジスタであるＬＦＳＲ(Linear Feed
back Shift Register)が出力する長周期のビット列を疑
似的なランダムパルスとして利用することが一般的とな
っている。ここで、このようなランダムパルス生成装置
を形成するＬＦＳＲは、リニアに順次接続された複数個
のレジスタの所定の複数の出力部が排他的論理和回路を
介して先頭の入力部にフィードバック接続された構造と
なっており、レジスタに設定されたビットを複数個所か
らフィードバックする際に排他的論理和回路で合成する
ことで、極めて長周期のビット列で疑似的なランダムパ
ルスを生成するようになっている。そして、このような
ＬＦＳＲからなるランダムパルス生成装置は、そのレジ
スタの個数やフィードバック接続の位置及び設定された
初期値が同一ならば出力するビット列も同一となるの
で、再現性を有するランダムパルスを生成することがで
き、例えば、このランダムパルスを二進数として十進数
に変換することで乱数列を得ることもできる。
【０００３】例えば、図９に例示するように、七段のＬ
ＦＳＲでランダムパルス生成装置１1 〜１4 を形成する
場合、これはリニアに順次接続された七個のレジスタ２
1 〜２7 の所定の中間の出力部３と末端の出力部４とを
排他的論理和回路５を介して先頭の入力部６にフィード
バック接続し、各レジスタ２に同一の基準クロック７を
並列に接続した構造として実施される。
ＦＳＲでランダムパルス生成装置１1 〜１4 を形成する
場合、これはリニアに順次接続された七個のレジスタ２
1 〜２7 の所定の中間の出力部３と末端の出力部４とを
排他的論理和回路５を介して先頭の入力部６にフィード
バック接続し、各レジスタ２に同一の基準クロック７を
並列に接続した構造として実施される。
【０００４】このような構成において、このランダムパ
ルス生成装置１では、時刻ｔにおけるレジスタ２1 内に
格納されたビットをＡt と表現するならば、時刻（ｔ＋
ｊ）におけるレジスタ２(1+i) 内には、ｉ時間以前にレ
ジスタ２1 内に格納されていたビットＡ(t-i+j) が移動
していることになり、時刻（ｔ−１）におけるレジスタ
２(1+i) 内に格納されたビットはＡ(t-i-1)となる。
ルス生成装置１では、時刻ｔにおけるレジスタ２1 内に
格納されたビットをＡt と表現するならば、時刻（ｔ＋
ｊ）におけるレジスタ２(1+i) 内には、ｉ時間以前にレ
ジスタ２1 内に格納されていたビットＡ(t-i+j) が移動
していることになり、時刻（ｔ−１）におけるレジスタ
２(1+i) 内に格納されたビットはＡ(t-i-1)となる。
【０００５】例えば、同図（ｃ）に例示したように、中
間の出力部３を四段目のレジスタ２4 に設けたランダム
パルス生成装置１3 では、一段目のレジスタ２1 内のビ
ットＡt は、時刻（ｔ−１）における四段目と七段目と
のレジスタ２4 ，２7 内のビットを排他的論理和回路５
で合成した値となっている。ここで、排他的論理和回路
５によるビットの合成は“modulo２”での加算に等しい
ので、一段目のレジスタ２1 内のビットＡt は、 Ａt＝Ａ(t-4) ＋Ａ(t-7) （mod２） …（１) となる。
間の出力部３を四段目のレジスタ２4 に設けたランダム
パルス生成装置１3 では、一段目のレジスタ２1 内のビ
ットＡt は、時刻（ｔ−１）における四段目と七段目と
のレジスタ２4 ，２7 内のビットを排他的論理和回路５
で合成した値となっている。ここで、排他的論理和回路
５によるビットの合成は“modulo２”での加算に等しい
ので、一段目のレジスタ２1 内のビットＡt は、 Ａt＝Ａ(t-4) ＋Ａ(t-7) （mod２） …（１) となる。
【０００６】ここで、上述のような七段のＬＦＳＲから
なるランダムパルス生成装置１の各レジスタ２に所定の
ビットが入力された状態である設定値は、各レジスタ２
内のビットが“０”か“１”の一方となるので２7 ＝12
8通りとなるが、七つの設定値が全て“０”の場合は、
ビットの回送を繰返しても設定値の全てが“０”のまま
であり、七つの設定値に一つでも“１”が内包される場
合は、ビットの回送を繰返すと設定値は上記組合わせの
一つに所定周期で変化する。そして、ランダムパルス生
成装置１の所定のレジスタ２内のビットＡtが上記数式
（１）で規定される場合、Ａtのビット列は周期（２7
−１）の疑似的なランダム系列となることが判明してい
る。つまり、図示したＬＦＳＲからなるランダムパルス
生成装置１は、一周期中に（２7 −１）のビット列を生
成することができるので、このビット列を七桁の二進数
として読取ることでランダムパルス生成装置１は１〜12
7の整数値を出力することになる。
なるランダムパルス生成装置１の各レジスタ２に所定の
ビットが入力された状態である設定値は、各レジスタ２
内のビットが“０”か“１”の一方となるので２7 ＝12
8通りとなるが、七つの設定値が全て“０”の場合は、
ビットの回送を繰返しても設定値の全てが“０”のまま
であり、七つの設定値に一つでも“１”が内包される場
合は、ビットの回送を繰返すと設定値は上記組合わせの
一つに所定周期で変化する。そして、ランダムパルス生
成装置１の所定のレジスタ２内のビットＡtが上記数式
（１）で規定される場合、Ａtのビット列は周期（２7
−１）の疑似的なランダム系列となることが判明してい
る。つまり、図示したＬＦＳＲからなるランダムパルス
生成装置１は、一周期中に（２7 −１）のビット列を生
成することができるので、このビット列を七桁の二進数
として読取ることでランダムパルス生成装置１は１〜12
7の整数値を出力することになる。
【０００７】なお、このようなＬＦＳＲからなるランダ
ムパルス生成装置１の設定値を二進数の数値として読取
る場合、先頭を最下位とする方法と末端を最下位とする
方法との両方が実施されているが、ここでは先頭を最下
位として説明を行なうものとする。ただし、本発明はラ
ンダムパルス生成装置の先頭と末端との何れを最下位と
する方法でも成り立つようになっている。
ムパルス生成装置１の設定値を二進数の数値として読取
る場合、先頭を最下位とする方法と末端を最下位とする
方法との両方が実施されているが、ここでは先頭を最下
位として説明を行なうものとする。ただし、本発明はラ
ンダムパルス生成装置の先頭と末端との何れを最下位と
する方法でも成り立つようになっている。
【０００８】ここで、ｃi(ｉ＝１，２，…ｐ）を“０”
か“１”の整数（ただしｃp ＝１）とすると、このｃi
によってＡtを示す漸化式は、 Ａt＝ｃ1 Ａ(t-1) ＋ｃ2 Ａ(t-2) …＋ｃp Ａ(t-p) (mod２) …（２） となり、この漸化式の特性多項式は、
か“１”の整数（ただしｃp ＝１）とすると、このｃi
によってＡtを示す漸化式は、 Ａt＝ｃ1 Ａ(t-1) ＋ｃ2 Ａ(t-2) …＋ｃp Ａ(t-p) (mod２) …（２） となり、この漸化式の特性多項式は、
【０００９】
【数１】
となる。ここで、上述のような漸化式（２）によって生
成されるランダムパルスからなる乱数列は、長さ“２の
ｐ乗−１”以下の周期を有するが、この範囲内で最大周
期を生じる特性多項式を特に原始多項式と呼称してい
る。そして、このような原始多項式によって生成される
“２のｐ乗−１”の周期のＡt のビット列を、ｐ次の線
形最大周期列(Maximum-Length Linearly Recurring Seq
uence)としてＭ系列と呼称している。例えば、数式
（１）から生成されるＡtのビット列は、原始多項式 ｆ（ｘ）＝１＋ｘ4 ＋ｘ7 に対応する七次のＭ系列である。なお、七段のＬＦＳＲ
からなるランダムパルス生成装置１の場合、七次のＭ系
列のビット列を生成するものは図９に例示した四種類に
限定されているので、これらのランダムパルス生成装置
１の原始多項式や漸化式等を以下に例示する。
成されるランダムパルスからなる乱数列は、長さ“２の
ｐ乗−１”以下の周期を有するが、この範囲内で最大周
期を生じる特性多項式を特に原始多項式と呼称してい
る。そして、このような原始多項式によって生成される
“２のｐ乗−１”の周期のＡt のビット列を、ｐ次の線
形最大周期列(Maximum-Length Linearly Recurring Seq
uence)としてＭ系列と呼称している。例えば、数式
（１）から生成されるＡtのビット列は、原始多項式 ｆ（ｘ）＝１＋ｘ4 ＋ｘ7 に対応する七次のＭ系列である。なお、七段のＬＦＳＲ
からなるランダムパルス生成装置１の場合、七次のＭ系
列のビット列を生成するものは図９に例示した四種類に
限定されているので、これらのランダムパルス生成装置
１の原始多項式や漸化式等を以下に例示する。
【００１０】
．同図（ａ）に例示したランダムパルス生成装置１1
原始多項式 ｆ(ｘ)＝１＋ｘ＋ｘ7
漸化式 Ａt＝Ａ(t-1) ＋Ａ(t-7) (mod２)
Ｍ系列のビット列 図１０（ａ）に例示
生成される乱数列 図１１（ａ）に例示
．同図（ｂ）に例示したランダムパルス生成装置１2
原始多項式 ｆ（ｘ）＝１＋ｘ3 ＋ｘ7
漸化式 Ａt＝Ａ(t-3) ＋Ａ(t-7) (mod２)
Ｍ系列のビット列 図１０（ｂ）に例示
生成される乱数列 図１１（ｂ）に例示
．同図（ｃ）に例示したランダムパルス生成装置１3
原始多項式 ｆ（ｘ）＝１＋ｘ4 ＋ｘ7
漸化式 Ａt＝Ａ(t-4) ＋Ａ(t-7) (mod２)
Ｍ系列のビット列 図１０（ｃ）に例示
生成される乱数列 図１１（ｃ）に例示
．同図（ｄ）に例示したランダムパルス生成装置１4
原始多項式 ｆ（ｘ）＝１＋ｘ6 ＋ｘ7
漸化式 Ａt＝Ａ(t-6) ＋Ａ(t-7) (mod２)
Ｍ系列のビット列 図１０（ｄ）に例示
生成される乱数列 図１１（ｄ）に例示
つまり、このようなＬＦＳＲからなるランダムパルス生
成装置１は、Ｍ系列のビット列で生成するランダムパル
スの周期が最大であるので、発生するランダムパルスの
不規則性が極めて良好である。ここで、このようなＭ系
列のランダムパルス生成装置１では、出力するビット列
の周期が最大であることが予め判明しているので、これ
をパルス密度やパルス数で変調することでパルス位置が
不規則な信号を生成することも可能である。
成装置１は、Ｍ系列のビット列で生成するランダムパル
スの周期が最大であるので、発生するランダムパルスの
不規則性が極めて良好である。ここで、このようなＭ系
列のランダムパルス生成装置１では、出力するビット列
の周期が最大であることが予め判明しているので、これ
をパルス密度やパルス数で変調することでパルス位置が
不規則な信号を生成することも可能である。
【００１１】例えば、上述のような127通りのランダム
パルスを発生する七次のランダムパルス生成装置１にお
いてパルス密度が10／127 の信号を要望した場合、生成
されたランダムパルスが１〜10ならばパルスを出力して
ランダムパルスが11〜127 ならばパルスを出力しないよ
うにすれば、この信号はパルスの位置が不規則で密度が
10／127 となる。
パルスを発生する七次のランダムパルス生成装置１にお
いてパルス密度が10／127 の信号を要望した場合、生成
されたランダムパルスが１〜10ならばパルスを出力して
ランダムパルスが11〜127 ならばパルスを出力しないよ
うにすれば、この信号はパルスの位置が不規則で密度が
10／127 となる。
【００１２】なお、上述のようなＭ系列のランダムパル
ス生成装置を形成するＬＦＳＲは七段に限定されるもの
ではなく、図１２に例示するように、五個のレジスタ２
からなる五段のＬＦＳＲでランダムパルス生成装置８な
ども実施可能である。そして、このようなランダムパル
ス生成装置８の原始多項式は、 ｆ（ｘ）＝１＋ｘ3 ＋ｘ5 となり、その漸化式は、 Ａt＝Ａ(t-3) ＋Ａ(t-5) (mod２) となる。また、このランダムパルス生成装置８のＭ系列
のビット列は、図１３に例示するような内容となり、こ
のようなビット列であるランダムパルスから生成される
乱数列は、図１４に例示するような内容となる。
ス生成装置を形成するＬＦＳＲは七段に限定されるもの
ではなく、図１２に例示するように、五個のレジスタ２
からなる五段のＬＦＳＲでランダムパルス生成装置８な
ども実施可能である。そして、このようなランダムパル
ス生成装置８の原始多項式は、 ｆ（ｘ）＝１＋ｘ3 ＋ｘ5 となり、その漸化式は、 Ａt＝Ａ(t-3) ＋Ａ(t-5) (mod２) となる。また、このランダムパルス生成装置８のＭ系列
のビット列は、図１３に例示するような内容となり、こ
のようなビット列であるランダムパルスから生成される
乱数列は、図１４に例示するような内容となる。
【００１３】
【発明が解決しようとする課題】上述のようなランダム
パルス生成装置１，８では、Ｍ系列のビット列を生成す
るので疑似的なランダムパルスや乱数の発生周期を最大
にすることができる。
パルス生成装置１，８では、Ｍ系列のビット列を生成す
るので疑似的なランダムパルスや乱数の発生周期を最大
にすることができる。
【００１４】ここで、上述のようなランダムパルス生成
装置１，８は、生成するランダムパルスは周期を有する
疑似的なもので再現性を有している。このため、ランダ
ムパルス生成装置１，８を連続的に駆動する場合、出力
するランダムパルスが一周期に到達すると同一のランダ
ムパルスが再度出力されるので、結果的にランダムパル
スの不規則性が低下することになって好ましくない。
装置１，８は、生成するランダムパルスは周期を有する
疑似的なもので再現性を有している。このため、ランダ
ムパルス生成装置１，８を連続的に駆動する場合、出力
するランダムパルスが一周期に到達すると同一のランダ
ムパルスが再度出力されるので、結果的にランダムパル
スの不規則性が低下することになって好ましくない。
【００１５】
【課題を解決するための手段】請求項１記載の発明は、
リニアに順次接続されたｎ個のレジスタの所定の複数の
出力部が排他的論理和回路を介して先頭の入力部にフィ
ードバック接続されたｎ段のリニアフィードバックシフ
トレジスタを設け、このリニアフィードバックシフトレ
ジスタの前記レジスタの各々に基準クロックを並列に接
続し、この基準クロックが出力するクロックパルスに従
って前記リニアフィードバックシフトレジスタがランダ
ムパルスを生成するようにしたランダムパルス生成装置
において、前記リニアフィードバックシフトレジスタが
最大周期列信号の一周期の生成に要するクロックパルス
のパルス数Ｍと前記パルス数Ｍより少ない所定のパルス
数Ｎとが予め設定されたパルス数メモリを設け、前記基
準クロックが前記リニアフィードバックシフトレジスタ
に出力するパルス数をカウントするクロックパルスカウ
ンタを設け、このクロックパルスカウンタがカウントす
るパルス数が前記パルス数メモリに設定されたパルス数
Ｍに到達すると前記基準クロックがパルス数Ｎのクロッ
クパルスを出力するまで前記リニアフィードバックシフ
トレジスタが生成するランダムパルスの出力を中断する
出力制御手段を設けた。
リニアに順次接続されたｎ個のレジスタの所定の複数の
出力部が排他的論理和回路を介して先頭の入力部にフィ
ードバック接続されたｎ段のリニアフィードバックシフ
トレジスタを設け、このリニアフィードバックシフトレ
ジスタの前記レジスタの各々に基準クロックを並列に接
続し、この基準クロックが出力するクロックパルスに従
って前記リニアフィードバックシフトレジスタがランダ
ムパルスを生成するようにしたランダムパルス生成装置
において、前記リニアフィードバックシフトレジスタが
最大周期列信号の一周期の生成に要するクロックパルス
のパルス数Ｍと前記パルス数Ｍより少ない所定のパルス
数Ｎとが予め設定されたパルス数メモリを設け、前記基
準クロックが前記リニアフィードバックシフトレジスタ
に出力するパルス数をカウントするクロックパルスカウ
ンタを設け、このクロックパルスカウンタがカウントす
るパルス数が前記パルス数メモリに設定されたパルス数
Ｍに到達すると前記基準クロックがパルス数Ｎのクロッ
クパルスを出力するまで前記リニアフィードバックシフ
トレジスタが生成するランダムパルスの出力を中断する
出力制御手段を設けた。
【００１６】請求項２記載の発明は、請求項１記載の発
明において、出力制御手段が作動する毎にパルス数Ｎを
変更する設定値変更手段を設けた。
明において、出力制御手段が作動する毎にパルス数Ｎを
変更する設定値変更手段を設けた。
【００１７】請求項３記載の発明は、請求項２記載の発
明において、クロックパルスの変調でパルス数Ｎを変更
する設定値変更手段を設けた。
明において、クロックパルスの変調でパルス数Ｎを変更
する設定値変更手段を設けた。
【００１８】請求項４記載の発明は、リニアに順次接続
されたｎ個のレジスタの所定の複数の出力部が排他的論
理和回路を介して先頭の入力部にフィードバック接続さ
れたｎ段のリニアフィードバックシフトレジスタを設
け、このリニアフィードバックシフトレジスタの前記レ
ジスタの各々に基準クロックを並列に接続し、この基準
クロックが出力するクロックパルスに従って前記リニア
フィードバックシフトレジスタがランダムパルスを生成
するようにしたランダムパルス生成装置において、前記
リニアフィードバックシフトレジスタが最大周期列信号
の一周期の生成に要するクロックパルスのパルス数Ｍと
前記パルス数Ｍより少ない所定のパルス数Ｎとをパルス
数メモリに予め設定し、前記基準クロックが前記リニア
フィードバックシフトレジスタに出力するパルス数をク
ロックパルスカウンタがカウントし、このパルス数が前
記パルス数メモリに設定されたパルス数Ｍに到達すると
前記基準クロックがパルス数Ｎのクロックパルスを出力
するまで前記リニアフィードバックシフトレジスタが生
成するランダムパルスの出力を出力制御手段が中断する
ようにした。
されたｎ個のレジスタの所定の複数の出力部が排他的論
理和回路を介して先頭の入力部にフィードバック接続さ
れたｎ段のリニアフィードバックシフトレジスタを設
け、このリニアフィードバックシフトレジスタの前記レ
ジスタの各々に基準クロックを並列に接続し、この基準
クロックが出力するクロックパルスに従って前記リニア
フィードバックシフトレジスタがランダムパルスを生成
するようにしたランダムパルス生成装置において、前記
リニアフィードバックシフトレジスタが最大周期列信号
の一周期の生成に要するクロックパルスのパルス数Ｍと
前記パルス数Ｍより少ない所定のパルス数Ｎとをパルス
数メモリに予め設定し、前記基準クロックが前記リニア
フィードバックシフトレジスタに出力するパルス数をク
ロックパルスカウンタがカウントし、このパルス数が前
記パルス数メモリに設定されたパルス数Ｍに到達すると
前記基準クロックがパルス数Ｎのクロックパルスを出力
するまで前記リニアフィードバックシフトレジスタが生
成するランダムパルスの出力を出力制御手段が中断する
ようにした。
【００１９】請求項５記載の発明は、請求項４記載の発
明において、出力制御手段が作動する毎に設定値変更手
段がパルス数Ｎを変更するようにした。
明において、出力制御手段が作動する毎に設定値変更手
段がパルス数Ｎを変更するようにした。
【００２０】請求項６記載の発明は、請求項５記載の発
明において、設定値変更手段がクロックパルスの変調で
パルス数Ｎを変更するようにした。
明において、設定値変更手段がクロックパルスの変調で
パルス数Ｎを変更するようにした。
【００２１】
【作用】請求項１及び４記載の発明は、リニアフィード
バックシフトレジスタが出力するランダムパルスが一周
期に到達すると、このリニアフィードバックシフトレジ
スタに所定のクロックパルスが入力されてからランダム
パルスの出力が再開されるので、このランダムパルスは
同一内容が繰返されることが防止されて不規則性が向上
することになる。
バックシフトレジスタが出力するランダムパルスが一周
期に到達すると、このリニアフィードバックシフトレジ
スタに所定のクロックパルスが入力されてからランダム
パルスの出力が再開されるので、このランダムパルスは
同一内容が繰返されることが防止されて不規則性が向上
することになる。
【００２２】請求項２及び５記載の発明は、リニアフィ
ードバックシフトレジスタが出力するランダムパルスが
一周期に到達すると、このリニアフィードバックシフト
レジスタに毎回相違するパルス数のクロックパルスが入
力されてからランダムパルスの出力が再開されるので、
このランダムパルスは同一内容が繰返されることが防止
されて不規則性が極めて良好に向上することになる。
ードバックシフトレジスタが出力するランダムパルスが
一周期に到達すると、このリニアフィードバックシフト
レジスタに毎回相違するパルス数のクロックパルスが入
力されてからランダムパルスの出力が再開されるので、
このランダムパルスは同一内容が繰返されることが防止
されて不規則性が極めて良好に向上することになる。
【００２３】請求項３及び６記載の発明は、リニアフィ
ードバックシフトレジスタが出力するランダムパルスが
一周期に到達すると、このリニアフィードバックシフト
レジスタに毎回パルス数が不規則に変更されるクロック
パルスが入力されてからランダムパルスの出力が再開さ
れるので、このランダムパルスは同一内容が繰返される
ことが防止されて不規則性が極めて良好に向上すること
になる。
ードバックシフトレジスタが出力するランダムパルスが
一周期に到達すると、このリニアフィードバックシフト
レジスタに毎回パルス数が不規則に変更されるクロック
パルスが入力されてからランダムパルスの出力が再開さ
れるので、このランダムパルスは同一内容が繰返される
ことが防止されて不規則性が極めて良好に向上すること
になる。
【００２４】
【実施例】請求項１及び４記載の発明の一実施例を図１
に基づいて説明する。まず、本実施例のランダムパルス
生成装置９は、基準クロック７にＬＦＳＲ１０と出力制
御回路１１とを並列に接続し、これらの出力部を論理積
回路１２で合成した構造となっている。そして、前記出
力制御回路１１は、入力部に並列接続された二個の論理
積回路１３，１４の出力部を一方は直接で他方は１／Ｎ
分周カウンタ１５を介して１／Ｍ分周カウンタ１６に接
続し、この１／Ｍ分周カウンタ１６の出力部を前記論理
積回路１３，１４に一方は否定回路１７を介して他方は
直接にフィードバック接続した構造となっている。な
お、前記ＬＦＳＲ１０は、リニアに順次接続されたｎ個
のレジスタ（図示せず）の各々に基準クロック７からク
ロックパルスが入力されるようになっており、その最大
周期列信号の一周期の生成に要するクロックパルスのパ
ルス数はＮとなっている。そこで、このランダムパルス
生成装置９では、上述のようなパルス数Ｍと所定のパル
ス数Ｎ（＜Ｍ）とが予め設定されたパルス数メモリや、
基準クロック７から前記ＬＦＳＲ１０に出力されるクロ
ックパルスのパルス数をカウントするクロックパルスカ
ウンタが、前記分周カウンタ１５，１６で形成されてお
り、このような分周カウンタ１５，１６の出力値に従っ
て前記ＬＦＳＲ１０が生成するランダムパルスの出力を
中断する出力制御手段が、前記出力制御回路１１や前記
論理積回路１２で形成されている。
に基づいて説明する。まず、本実施例のランダムパルス
生成装置９は、基準クロック７にＬＦＳＲ１０と出力制
御回路１１とを並列に接続し、これらの出力部を論理積
回路１２で合成した構造となっている。そして、前記出
力制御回路１１は、入力部に並列接続された二個の論理
積回路１３，１４の出力部を一方は直接で他方は１／Ｎ
分周カウンタ１５を介して１／Ｍ分周カウンタ１６に接
続し、この１／Ｍ分周カウンタ１６の出力部を前記論理
積回路１３，１４に一方は否定回路１７を介して他方は
直接にフィードバック接続した構造となっている。な
お、前記ＬＦＳＲ１０は、リニアに順次接続されたｎ個
のレジスタ（図示せず）の各々に基準クロック７からク
ロックパルスが入力されるようになっており、その最大
周期列信号の一周期の生成に要するクロックパルスのパ
ルス数はＮとなっている。そこで、このランダムパルス
生成装置９では、上述のようなパルス数Ｍと所定のパル
ス数Ｎ（＜Ｍ）とが予め設定されたパルス数メモリや、
基準クロック７から前記ＬＦＳＲ１０に出力されるクロ
ックパルスのパルス数をカウントするクロックパルスカ
ウンタが、前記分周カウンタ１５，１６で形成されてお
り、このような分周カウンタ１５，１６の出力値に従っ
て前記ＬＦＳＲ１０が生成するランダムパルスの出力を
中断する出力制御手段が、前記出力制御回路１１や前記
論理積回路１２で形成されている。
【００２５】このような構成において、このランダムパ
ルス生成装置９では、例えば、予め所定のビットが初期
値として入力されたＬＦＳＲ１０に基準クロック７がク
ロックパルスを入力すると、このクロックパルスに従っ
てＬＦＳＲ１０が生成するランダムパルスが論理積回路
１２を介して出力されることになる。このようにするこ
とで、例えば、論理積回路１２から出力されたランダム
パルスからなる二値信号を二進数で読取って十進数に変
換することで乱数列を得ることができる。
ルス生成装置９では、例えば、予め所定のビットが初期
値として入力されたＬＦＳＲ１０に基準クロック７がク
ロックパルスを入力すると、このクロックパルスに従っ
てＬＦＳＲ１０が生成するランダムパルスが論理積回路
１２を介して出力されることになる。このようにするこ
とで、例えば、論理積回路１２から出力されたランダム
パルスからなる二値信号を二進数で読取って十進数に変
換することで乱数列を得ることができる。
【００２６】ここで、上述のようなランダムパルス生成
装置９に利用されているＬＦＳＲ１０は、入力されるク
ロック信号に従ってランダムパルスを順次出力するが、
このランダムパルスは疑似的なので一周期に到達すると
同一内容が繰返されることになる。そこで、本発明のラ
ンダムパルス生成装置９では、パルス数Ｍのクロックパ
ルスでＬＦＳＲ１０が一周期のランダムパルスを生成す
ると、パルス数Ｍより少ないパルス数Ｎのクロックパル
スをＬＦＳＲ１０に入力してからランダムパルスの出力
を再開するようになっている。
装置９に利用されているＬＦＳＲ１０は、入力されるク
ロック信号に従ってランダムパルスを順次出力するが、
このランダムパルスは疑似的なので一周期に到達すると
同一内容が繰返されることになる。そこで、本発明のラ
ンダムパルス生成装置９では、パルス数Ｍのクロックパ
ルスでＬＦＳＲ１０が一周期のランダムパルスを生成す
ると、パルス数Ｍより少ないパルス数Ｎのクロックパル
スをＬＦＳＲ１０に入力してからランダムパルスの出力
を再開するようになっている。
【００２７】そこで、このようなランダムパルス生成装
置９の処理動作を以下に詳述する。まず、このランダム
パルス生成装置９では、ＬＦＳＲ１０と共に基準クロッ
ク７のクロックパルスが入力される出力制御回路１１
は、初期状態としてクロックパルスが論理積回路１３，
１４から１／Ｍ分周カウンタ１６のみに入力されるよう
になっており、この１／Ｍ分周カウンタ１６は初期状態
として出力が“０”となるように設定されている。する
と、この“０”は否定回路１７で反転して“１”となる
ので、この“１”が一端に入力される論理積回路１２は
ＬＦＳＲ１０が生成するランダムパルスを出力すること
になる。
置９の処理動作を以下に詳述する。まず、このランダム
パルス生成装置９では、ＬＦＳＲ１０と共に基準クロッ
ク７のクロックパルスが入力される出力制御回路１１
は、初期状態としてクロックパルスが論理積回路１３，
１４から１／Ｍ分周カウンタ１６のみに入力されるよう
になっており、この１／Ｍ分周カウンタ１６は初期状態
として出力が“０”となるように設定されている。する
と、この“０”は否定回路１７で反転して“１”となる
ので、この“１”が一端に入力される論理積回路１２は
ＬＦＳＲ１０が生成するランダムパルスを出力すること
になる。
【００２８】そして、このランダムパルス生成装置９で
は、上述のような状態で基準クロック７が出力するクロ
ックパルスがパルス数Ｍに到達すると、１／Ｍカウンタ
の出力が“１”となって否定回路１７が“０”を論理積
回路１２に出力するので、この論理積回路１２はＬＦＳ
Ｒ１０が生成するランダムパルスを中断することにな
る。この時、クロックパルスは論理積回路１３，１４か
ら１／Ｎ分周カウンタ１５のみに入力されることにな
り、この１／Ｎ分周カウンタ１５は入力されるクロック
パルスがパルス数Ｎになるまで“０”を継続的に出力す
ることになる。そして、上述のようにＬＦＳＲ１０が生
成するランダムパルスの出力を論理積回路１２が中断し
た状態で基準クロック７がパルス数Ｎのクロックパルス
を出力すると、１／Ｎ分周カウンタ１５の出力は“１”
となって出力制御回路１１は初期状態に復帰し、ＬＦＳ
Ｒ１０が生成するランダムパルスの出力を論理積回路１
２が再開することになる。
は、上述のような状態で基準クロック７が出力するクロ
ックパルスがパルス数Ｍに到達すると、１／Ｍカウンタ
の出力が“１”となって否定回路１７が“０”を論理積
回路１２に出力するので、この論理積回路１２はＬＦＳ
Ｒ１０が生成するランダムパルスを中断することにな
る。この時、クロックパルスは論理積回路１３，１４か
ら１／Ｎ分周カウンタ１５のみに入力されることにな
り、この１／Ｎ分周カウンタ１５は入力されるクロック
パルスがパルス数Ｎになるまで“０”を継続的に出力す
ることになる。そして、上述のようにＬＦＳＲ１０が生
成するランダムパルスの出力を論理積回路１２が中断し
た状態で基準クロック７がパルス数Ｎのクロックパルス
を出力すると、１／Ｎ分周カウンタ１５の出力は“１”
となって出力制御回路１１は初期状態に復帰し、ＬＦＳ
Ｒ１０が生成するランダムパルスの出力を論理積回路１
２が再開することになる。
【００２９】このようにすることで、このランダムパル
ス生成装置９では、ＬＦＳＲ１０が出力するランダムパ
ルスが一周期に到達すると、このＬＦＳＲ１０にＮパル
スのクロックパルスが入力されてからランダムパルスの
出力が再開されるので、同一内容のランダムパルスが繰
返されることが防止されて不規則性が向上することにな
る。
ス生成装置９では、ＬＦＳＲ１０が出力するランダムパ
ルスが一周期に到達すると、このＬＦＳＲ１０にＮパル
スのクロックパルスが入力されてからランダムパルスの
出力が再開されるので、同一内容のランダムパルスが繰
返されることが防止されて不規則性が向上することにな
る。
【００３０】つぎに、請求項１ないし６記載の発明の一
実施例を図２に基づいて説明する。なお、請求項１記載
の発明の一実施例として図１に例示したランダムパルス
生成装置９と同一の部分は、同一の名称及び符号を用い
て説明も省略する。まず、このランダムパルス生成装置
１８は、基準クロック７に出力制御回路１１と共に並列
に接続された二個の論理積回路１９，２０の出力部を、
一方は直接で他方はＬＦＳＲ２１を介してＬＦＳＲ１０
に接続し、このＬＦＳＲ１０の出力部と共に論理積回路
１２に入力した出力制御回路１１の出力部を、前記論理
積回路１９，２０の一方には直接で他方には否定回路２
２を介してフィードバック接続した構造となっている。
ここで、このランダムパルス生成装置９では、クロック
パルスに従ったランダムパルスの生成はｎ次のＬＦＳＲ
１０が行なうようになっており、このＬＦＳＲ１０より
レジスタの個数が少ないｍ次のＬＦＳＲ２１は、出力制
御回路１１が作動する毎にクロックパルスの変調でパル
ス数Ｎを変更する設定値変更手段として機能するように
なっている。
実施例を図２に基づいて説明する。なお、請求項１記載
の発明の一実施例として図１に例示したランダムパルス
生成装置９と同一の部分は、同一の名称及び符号を用い
て説明も省略する。まず、このランダムパルス生成装置
１８は、基準クロック７に出力制御回路１１と共に並列
に接続された二個の論理積回路１９，２０の出力部を、
一方は直接で他方はＬＦＳＲ２１を介してＬＦＳＲ１０
に接続し、このＬＦＳＲ１０の出力部と共に論理積回路
１２に入力した出力制御回路１１の出力部を、前記論理
積回路１９，２０の一方には直接で他方には否定回路２
２を介してフィードバック接続した構造となっている。
ここで、このランダムパルス生成装置９では、クロック
パルスに従ったランダムパルスの生成はｎ次のＬＦＳＲ
１０が行なうようになっており、このＬＦＳＲ１０より
レジスタの個数が少ないｍ次のＬＦＳＲ２１は、出力制
御回路１１が作動する毎にクロックパルスの変調でパル
ス数Ｎを変更する設定値変更手段として機能するように
なっている。
【００３１】このような構成において、このランダムパ
ルス生成装置１８は、前述したランダムパルス生成装置
１と同様に、パルス数ＭのクロックパルスでＬＦＳＲ１
０が一周期のランダムパルスを出力すると、このＬＦＳ
Ｒ１０にＮパルスのクロックパルスを入力してからラン
ダムパルスの出力を再開するようになっている。この
時、このランダムパルス生成装置１８では、ＬＦＳＲ１
０が生成するランダムパルスを中断するために出力制御
回路１１の出力が“０”となると、基準クロック７が出
力するクロックパルスは出力制御回路１１に直接に出力
されると共にＬＦＳＲ２１を介してＬＦＳＲ１０に入力
されることになる。このようにすることで、このランダ
ムパルス生成装置１８では、出力制御回路１１にパルス
数ｎのクロックパルスが入力されてランダムパルスの出
力が再開されるまでにＬＦＳＲ１０に入力されるクロッ
クパルスのパルス数がＬＦＳＲ２１で不規則に変調され
るので、このＬＦＳＲ２１に入力されるパルス数Ｎは出
力制御回路１１が作動する毎に変更されることになる。
つまり、このランダムパルス生成装置１８では、ＬＦＳ
Ｒ１０が出力するランダムパルスが一周期に到達する
と、このＬＦＳＲ１０に毎回相違するパルス数のクロッ
クパルスが入力されてからランダムパルスの出力が再開
されるので、ランダムパルスの不規則性が極めて良好に
向上することになる。
ルス生成装置１８は、前述したランダムパルス生成装置
１と同様に、パルス数ＭのクロックパルスでＬＦＳＲ１
０が一周期のランダムパルスを出力すると、このＬＦＳ
Ｒ１０にＮパルスのクロックパルスを入力してからラン
ダムパルスの出力を再開するようになっている。この
時、このランダムパルス生成装置１８では、ＬＦＳＲ１
０が生成するランダムパルスを中断するために出力制御
回路１１の出力が“０”となると、基準クロック７が出
力するクロックパルスは出力制御回路１１に直接に出力
されると共にＬＦＳＲ２１を介してＬＦＳＲ１０に入力
されることになる。このようにすることで、このランダ
ムパルス生成装置１８では、出力制御回路１１にパルス
数ｎのクロックパルスが入力されてランダムパルスの出
力が再開されるまでにＬＦＳＲ１０に入力されるクロッ
クパルスのパルス数がＬＦＳＲ２１で不規則に変調され
るので、このＬＦＳＲ２１に入力されるパルス数Ｎは出
力制御回路１１が作動する毎に変更されることになる。
つまり、このランダムパルス生成装置１８では、ＬＦＳ
Ｒ１０が出力するランダムパルスが一周期に到達する
と、このＬＦＳＲ１０に毎回相違するパルス数のクロッ
クパルスが入力されてからランダムパルスの出力が再開
されるので、ランダムパルスの不規則性が極めて良好に
向上することになる。
【００３２】なお、本実施例のランダムパルス生成装置
１８では、請求項３及び６記載の発明の一実施例とし
て、ＬＦＳＲ２１によるクロックパルスの変調でパルス
数Ｎを変更する設定値変更手段を例示したが、本発明は
上記形式に限定されるものではなく、請求項２及び５記
載の発明のように、他の設定値変更手段でパルス数Ｎを
変更することも実施可能である。
１８では、請求項３及び６記載の発明の一実施例とし
て、ＬＦＳＲ２１によるクロックパルスの変調でパルス
数Ｎを変更する設定値変更手段を例示したが、本発明は
上記形式に限定されるものではなく、請求項２及び５記
載の発明のように、他の設定値変更手段でパルス数Ｎを
変更することも実施可能である。
【００３３】本発明の第一の参考例を図３ないし図５に
基づいて説明する。まず、本参考例のランダムパルス生
成装置２３は、図３に例示するように、七個のレジスタ
２1〜２7の先頭の出力部３と末端の出力部４とが排他的
論理和回路５に接続されており、この排他的論理和回路
５と末端の出力部４との一方が切替スイッチ２４で先頭
の入力部６に着脱自在にフィードバック接続されたＬＳ
ＦＲで形成されている。
基づいて説明する。まず、本参考例のランダムパルス生
成装置２３は、図３に例示するように、七個のレジスタ
２1〜２7の先頭の出力部３と末端の出力部４とが排他的
論理和回路５に接続されており、この排他的論理和回路
５と末端の出力部４との一方が切替スイッチ２４で先頭
の入力部６に着脱自在にフィードバック接続されたＬＳ
ＦＲで形成されている。
【００３４】ここで、シフト内容切替手段である前記切
替スイッチ２４としては、通常の機械的なスイッチも利
用可能であるが、図４に例示するように、ここでは先頭
の入力部６に出力端子が接続された一個の論理積回路２
５の入力端子に二個の論理和回路２６，２７の出力端子
を接続し、これらの論理和回路２６，２７の一方の入力
端子の各々に末端の前記出力部４と前記排他的論理和回
路５の出力端子とを接続した構造となっている。そし
て、このような切替スイッチ２４の論理和回路２６，２
７の他方の入力端子に一方は否定回路２８を介して制御
回路２９が共に接続されることで、この制御回路２９が
出力する二値信号で前記出力部４と前記排他的論理和回
路５との一方が前記入力部６に選択的に接続されるよう
になっている。
替スイッチ２４としては、通常の機械的なスイッチも利
用可能であるが、図４に例示するように、ここでは先頭
の入力部６に出力端子が接続された一個の論理積回路２
５の入力端子に二個の論理和回路２６，２７の出力端子
を接続し、これらの論理和回路２６，２７の一方の入力
端子の各々に末端の前記出力部４と前記排他的論理和回
路５の出力端子とを接続した構造となっている。そし
て、このような切替スイッチ２４の論理和回路２６，２
７の他方の入力端子に一方は否定回路２８を介して制御
回路２９が共に接続されることで、この制御回路２９が
出力する二値信号で前記出力部４と前記排他的論理和回
路５との一方が前記入力部６に選択的に接続されるよう
になっている。
【００３５】このような構成において、このランダムパ
ルス生成装置２３は、通常は切替スイッチ２４で排他的
論理和回路５が入力部６に接続されて従来のランダムパ
ルス生成装置１と同様な構造となっているので、この接
続形態で単純に二値信号をシフトしてランダムパルスを
出力すると同一内容が周期的に繰返されることになる。
そこで、このランダムパルス生成装置２３では、例え
ば、ランダムパルスの一周期を出力するような所定数の
二値信号をシフトすると切替スイッチ２４で入力部６に
出力部４をフィードバック接続して少数の二値信号をシ
フトし、このシフトで二値信号を循環させてから切替ス
イッチ２４で入力部６に排他的論理和回路５を接続する
ことで初期値を変更してランダムパルスの周期性を解消
するようになっている。
ルス生成装置２３は、通常は切替スイッチ２４で排他的
論理和回路５が入力部６に接続されて従来のランダムパ
ルス生成装置１と同様な構造となっているので、この接
続形態で単純に二値信号をシフトしてランダムパルスを
出力すると同一内容が周期的に繰返されることになる。
そこで、このランダムパルス生成装置２３では、例え
ば、ランダムパルスの一周期を出力するような所定数の
二値信号をシフトすると切替スイッチ２４で入力部６に
出力部４をフィードバック接続して少数の二値信号をシ
フトし、このシフトで二値信号を循環させてから切替ス
イッチ２４で入力部６に排他的論理和回路５を接続する
ことで初期値を変更してランダムパルスの周期性を解消
するようになっている。
【００３６】そこで、このようなランダムパルス生成装
置２３の処理動作を図５のフローチャートに基づいて以
下に詳述する。まず、このランダムパルス生成装置２３
では、最初に外部機器（図示せず）を入力部６に接続す
るなどして所定の二値信号からなる初期値を設定してか
ら、制御回路２９の切替信号に従って動作する切替スイ
ッチ２４で入力部６に排他的論理和回路５を接続してレ
ジスタ２の各々にクロック信号を入力する。このように
することで、このクロック信号に従って各レジスタ２が
二値信号を順次シフトすると、先頭と末端とのレジスタ
２が出力する二値信号が排他的論理和回路５で合成され
て先頭のレジスタ２にフィードバック入力されるので、
従来のランダムパルス生成装置１と同様にランダムパル
スが生成されることになる。そして、このようにしてラ
ンダムパルス生成装置１が生成するランダムパルスは二
値信号で形成されているので、例えば、これを二進数の
数値として十進数に変換することで１〜127 の乱数を得
ることができる。
置２３の処理動作を図５のフローチャートに基づいて以
下に詳述する。まず、このランダムパルス生成装置２３
では、最初に外部機器（図示せず）を入力部６に接続す
るなどして所定の二値信号からなる初期値を設定してか
ら、制御回路２９の切替信号に従って動作する切替スイ
ッチ２４で入力部６に排他的論理和回路５を接続してレ
ジスタ２の各々にクロック信号を入力する。このように
することで、このクロック信号に従って各レジスタ２が
二値信号を順次シフトすると、先頭と末端とのレジスタ
２が出力する二値信号が排他的論理和回路５で合成され
て先頭のレジスタ２にフィードバック入力されるので、
従来のランダムパルス生成装置１と同様にランダムパル
スが生成されることになる。そして、このようにしてラ
ンダムパルス生成装置１が生成するランダムパルスは二
値信号で形成されているので、例えば、これを二進数の
数値として十進数に変換することで１〜127 の乱数を得
ることができる。
【００３７】そして、このランダムパルス生成装置２３
では、上述のようにして従来のランダムパルス生成装置
１と同様に生成するランダムパルスが一周期に到達する
と、制御回路２９の切替信号に従って動作する切替スイ
ッチ２４が排他的論理和回路５と入力部６との接続を解
除すると共に入力部６に末端の出力部４を接続し、例え
ば、この接続形態でレジスタ２の各々に一つのクロック
信号を入力するようになっている。そこで、このクロッ
ク信号に従って各レジスタ２が１ビットの二値信号をシ
フトすることで、このランダムパルス生成装置２３には
前述した初期値とは無関係の初期値が設定されるので、
この設定後に切替スイッチ２４が入力部６に排他的論理
和回路５を再度接続して接続形態を初期状態に復元する
ことで、良好な不規則性でランダムパルスの生成を再開
することができる。
では、上述のようにして従来のランダムパルス生成装置
１と同様に生成するランダムパルスが一周期に到達する
と、制御回路２９の切替信号に従って動作する切替スイ
ッチ２４が排他的論理和回路５と入力部６との接続を解
除すると共に入力部６に末端の出力部４を接続し、例え
ば、この接続形態でレジスタ２の各々に一つのクロック
信号を入力するようになっている。そこで、このクロッ
ク信号に従って各レジスタ２が１ビットの二値信号をシ
フトすることで、このランダムパルス生成装置２３には
前述した初期値とは無関係の初期値が設定されるので、
この設定後に切替スイッチ２４が入力部６に排他的論理
和回路５を再度接続して接続形態を初期状態に復元する
ことで、良好な不規則性でランダムパルスの生成を再開
することができる。
【００３８】なお、本参考例ではランダムパルス生成装
置２３として七個のレジスタ２の先頭と末端とをフィー
ドバック接続することを例示したが、このようなレジス
タ２の個数やフィードバック接続の位置は各種の実施が
可能である。さらに、本参考例のランダムパルス生成装
置２３では、末端の出力部４を排他的論理和回路５と先
頭の入力部６との一方に接続することを例示したが、例
えば、このような排他的論理和回路５と入力部６とに選
択的に接続する出力部を末端以外の位置に設けることも
実施可能である。さらに、切替スイッチ２４が作動する
タイミングをランダムパルスの一周期の前後に設定する
ことも実施可能であり、出力部４と入力部６とを直結し
ている後にシフトする二値信号の数量も１ビットに限定
されるものではない。
置２３として七個のレジスタ２の先頭と末端とをフィー
ドバック接続することを例示したが、このようなレジス
タ２の個数やフィードバック接続の位置は各種の実施が
可能である。さらに、本参考例のランダムパルス生成装
置２３では、末端の出力部４を排他的論理和回路５と先
頭の入力部６との一方に接続することを例示したが、例
えば、このような排他的論理和回路５と入力部６とに選
択的に接続する出力部を末端以外の位置に設けることも
実施可能である。さらに、切替スイッチ２４が作動する
タイミングをランダムパルスの一周期の前後に設定する
ことも実施可能であり、出力部４と入力部６とを直結し
ている後にシフトする二値信号の数量も１ビットに限定
されるものではない。
【００３９】ここで、本出願人が乱数発生装置として特
願平4-11217 号に開示したランダムパルス生成装置で
は、ＬＦＳＲの先頭の入力部に排他的論理和回路との接
続を解除して他機器を接続自在とする切替スイッチを設
け、このようなＬＦＳＲを順次接続して形成した長大な
シフトレジスタの先頭の入力部に初期値入力装置を接続
して複数のランダムパルス生成装置に相違する初期値を
設定するようになっている。そこで、図６に例示するよ
うに、上述のような切替スイッチ３０を備えた複数のラ
ンダムパルス生成装置３１を順次接続し、この先頭部に
前述したランダムパルス生成装置２３を初期値入力装置
として接続することも実施可能である。
願平4-11217 号に開示したランダムパルス生成装置で
は、ＬＦＳＲの先頭の入力部に排他的論理和回路との接
続を解除して他機器を接続自在とする切替スイッチを設
け、このようなＬＦＳＲを順次接続して形成した長大な
シフトレジスタの先頭の入力部に初期値入力装置を接続
して複数のランダムパルス生成装置に相違する初期値を
設定するようになっている。そこで、図６に例示するよ
うに、上述のような切替スイッチ３０を備えた複数のラ
ンダムパルス生成装置３１を順次接続し、この先頭部に
前述したランダムパルス生成装置２３を初期値入力装置
として接続することも実施可能である。
【００４０】つぎに、本発明の第二の参考例を図７に基
づいて説明する。このランダムパルス生成装置３２で
は、七個のレジスタ２1〜２7の末端の出力部４が排他的
論理和回路５の一方の入力端子に接続されており、この
排他的論理和回路５の他方の入力端子には先頭の出力部
３1と二番目の出力部３2との一方がレジスタ切替手段で
ある切替スイッチ３３で選択的に接続されるようになっ
ている。
づいて説明する。このランダムパルス生成装置３２で
は、七個のレジスタ２1〜２7の末端の出力部４が排他的
論理和回路５の一方の入力端子に接続されており、この
排他的論理和回路５の他方の入力端子には先頭の出力部
３1と二番目の出力部３2との一方がレジスタ切替手段で
ある切替スイッチ３３で選択的に接続されるようになっ
ている。
【００４１】このような構成において、このランダムパ
ルス生成装置３２では、例えば、切替スイッチ３３で排
他的論理和回路５に先頭と末端の出力部３1，４を接続
し、この従来のランダムパルス生成装置１と同様な接続
形態でランダムパルスを生成する。そして、このランダ
ムパルス生成装置３２では、上述のようにして従来のラ
ンダムパルス生成装置１と同様に生成するランダムパル
スが一周期に到達すると、切替スイッチ３３が排他的論
理和回路５の接続を先頭の出力部３1から二番目の出力
部３2に切替え、この接続形態で一周期のランダムパル
スを生成することになる。このようにすることで、この
ランダムパルス生成装置３２では、排他的論理和回路５
に接続する出力部３1，３2を切替えることで生成するラ
ンダムパルスの内容を変更するので、極めて簡易な構造
で生成するランダムパルスの周期を略二倍にすることが
できる。
ルス生成装置３２では、例えば、切替スイッチ３３で排
他的論理和回路５に先頭と末端の出力部３1，４を接続
し、この従来のランダムパルス生成装置１と同様な接続
形態でランダムパルスを生成する。そして、このランダ
ムパルス生成装置３２では、上述のようにして従来のラ
ンダムパルス生成装置１と同様に生成するランダムパル
スが一周期に到達すると、切替スイッチ３３が排他的論
理和回路５の接続を先頭の出力部３1から二番目の出力
部３2に切替え、この接続形態で一周期のランダムパル
スを生成することになる。このようにすることで、この
ランダムパルス生成装置３２では、排他的論理和回路５
に接続する出力部３1，３2を切替えることで生成するラ
ンダムパルスの内容を変更するので、極めて簡易な構造
で生成するランダムパルスの周期を略二倍にすることが
できる。
【００４２】なお、本参考例のランダムパルス生成装置
３２では、排他的論理和回路５の一方の入力端子に二つ
の出力部３1，３2の一方を選択的に接続することを例示
したが、このような出力部の位置や個数は各種が実施可
能であり、さらに、排他的論理和回路５の二つの入力端
子に接続する出力部の両方を変更することも実施可能で
ある。また、このようなランダムパルス生成装置３２を
初期値入力装置として図６に例示したようなランダムパ
ルス生成装置３１の先頭部に接続することも実施可能で
ある。
３２では、排他的論理和回路５の一方の入力端子に二つ
の出力部３1，３2の一方を選択的に接続することを例示
したが、このような出力部の位置や個数は各種が実施可
能であり、さらに、排他的論理和回路５の二つの入力端
子に接続する出力部の両方を変更することも実施可能で
ある。また、このようなランダムパルス生成装置３２を
初期値入力装置として図６に例示したようなランダムパ
ルス生成装置３１の先頭部に接続することも実施可能で
ある。
【００４３】つぎに、本発明の第三の参考例を図８に基
づいて説明する。まず、本参考例のランダムパルス生成
装置３４は、本発明の第一の参考例として例示したラン
ダムパルス生成装置２３の七個のレジスタ２1〜２7の出
力部３1〜３6，４と数値設定装置３５の出力部３６1〜
３６7とをランダムパルス出力手段である比較器３７の
二系統の入力端子３８，３９に接続した構造となってい
る。ここで、この比較器３７は、入力端子３８，３９か
ら入力される二値信号を二進数の数値として比較し、こ
こでは入力端子３８の数値が入力端子３９の数値より大
きい場合に“１”を出力して逆の場合には“０”を出力
するようになっている。そして、このような比較器３７
の入力端子３９に接続された前記数値設定装置３５は、
例えば、キーボード（図示せず）の手動操作で設定され
た十進数の数値を二進数に変換して二値信号で固定的に
出力するようになっており、ここではランダムパルス生
成装置２３が出力する乱数に対応して０〜127 が設定可
能となっている。
づいて説明する。まず、本参考例のランダムパルス生成
装置３４は、本発明の第一の参考例として例示したラン
ダムパルス生成装置２３の七個のレジスタ２1〜２7の出
力部３1〜３6，４と数値設定装置３５の出力部３６1〜
３６7とをランダムパルス出力手段である比較器３７の
二系統の入力端子３８，３９に接続した構造となってい
る。ここで、この比較器３７は、入力端子３８，３９か
ら入力される二値信号を二進数の数値として比較し、こ
こでは入力端子３８の数値が入力端子３９の数値より大
きい場合に“１”を出力して逆の場合には“０”を出力
するようになっている。そして、このような比較器３７
の入力端子３９に接続された前記数値設定装置３５は、
例えば、キーボード（図示せず）の手動操作で設定され
た十進数の数値を二進数に変換して二値信号で固定的に
出力するようになっており、ここではランダムパルス生
成装置２３が出力する乱数に対応して０〜127 が設定可
能となっている。
【００４４】このような構成において、このランダムパ
ルス生成装置３４では、内包するランダムパルス生成装
置２３がランダムに出力する二値信号と数値設定装置３
５が固定的に出力する二値信号とが比較器３７で比較さ
れ、この比較器３７は比較結果の大小関係に従って二値
信号を出力することになる。この時、ランダムパルス生
成装置２３は１〜127 に相当する二値信号をランダムに
順次出力するので、例えば、数値設定装置３５に“10”
を設定しておくと、比較器３７が出力するランダムパル
スには10／127 の割合で“１”が内包されることにな
る。つまり、このランダムパルス生成装置３４では、数
値設定装置３５に設定する数値を変更することで、生成
するランダムパルスのパルス密度を可変自在に設定する
ことができる。
ルス生成装置３４では、内包するランダムパルス生成装
置２３がランダムに出力する二値信号と数値設定装置３
５が固定的に出力する二値信号とが比較器３７で比較さ
れ、この比較器３７は比較結果の大小関係に従って二値
信号を出力することになる。この時、ランダムパルス生
成装置２３は１〜127 に相当する二値信号をランダムに
順次出力するので、例えば、数値設定装置３５に“10”
を設定しておくと、比較器３７が出力するランダムパル
スには10／127 の割合で“１”が内包されることにな
る。つまり、このランダムパルス生成装置３４では、数
値設定装置３５に設定する数値を変更することで、生成
するランダムパルスのパルス密度を可変自在に設定する
ことができる。
【００４５】なお、このようなランダムパルス生成装置
３４を初期値入力装置として図６に例示したようなラン
ダムパルス生成装置３１の先頭部に接続することも実施
可能である。
３４を初期値入力装置として図６に例示したようなラン
ダムパルス生成装置３１の先頭部に接続することも実施
可能である。
【００４６】
【発明の効果】請求項１記載の発明は、リニアに順次接
続されたｎ個のレジスタの所定の複数の出力部が排他的
論理和回路を介して先頭の入力部にフィードバック接続
されたｎ段のリニアフィードバックシフトレジスタを設
け、このリニアフィードバックシフトレジスタのレジス
タの各々に基準クロックを並列に接続し、この基準クロ
ックが出力するクロックパルスに従ってリニアフィード
バックシフトレジスタがランダムパルスを生成するよう
にしたランダムパルス生成装置において、リニアフィー
ドバックシフトレジスタが最大周期列信号の一周期の生
成に要するクロックパルスのパルス数Ｍとパルス数Ｍよ
り少ない所定のパルス数Ｎとが予め設定されたパルス数
メモリを設け、基準クロックがリニアフィードバックシ
フトレジスタに出力するパルス数をカウントするクロッ
クパルスカウンタを設け、このクロックパルスカウンタ
がカウントするパルス数がパルス数メモリに設定された
パルス数Ｍに到達すると基準クロックがパルス数Ｎのク
ロックパルスを出力するまでリニアフィードバックシフ
トレジスタが生成するランダムパルスの出力を中断する
出力制御手段を設けたことにより、リニアフィードバッ
クシフトレジスタが出力するランダムパルスが一周期に
到達すると、このリニアフィードバックシフトレジスタ
に所定のクロックパルスが入力されてからランダムパル
スの出力が再開されるので、このランダムパルスは同一
内容が繰返されることが防止されて不規則性が向上する
ことになる等の効果を有するものである。
続されたｎ個のレジスタの所定の複数の出力部が排他的
論理和回路を介して先頭の入力部にフィードバック接続
されたｎ段のリニアフィードバックシフトレジスタを設
け、このリニアフィードバックシフトレジスタのレジス
タの各々に基準クロックを並列に接続し、この基準クロ
ックが出力するクロックパルスに従ってリニアフィード
バックシフトレジスタがランダムパルスを生成するよう
にしたランダムパルス生成装置において、リニアフィー
ドバックシフトレジスタが最大周期列信号の一周期の生
成に要するクロックパルスのパルス数Ｍとパルス数Ｍよ
り少ない所定のパルス数Ｎとが予め設定されたパルス数
メモリを設け、基準クロックがリニアフィードバックシ
フトレジスタに出力するパルス数をカウントするクロッ
クパルスカウンタを設け、このクロックパルスカウンタ
がカウントするパルス数がパルス数メモリに設定された
パルス数Ｍに到達すると基準クロックがパルス数Ｎのク
ロックパルスを出力するまでリニアフィードバックシフ
トレジスタが生成するランダムパルスの出力を中断する
出力制御手段を設けたことにより、リニアフィードバッ
クシフトレジスタが出力するランダムパルスが一周期に
到達すると、このリニアフィードバックシフトレジスタ
に所定のクロックパルスが入力されてからランダムパル
スの出力が再開されるので、このランダムパルスは同一
内容が繰返されることが防止されて不規則性が向上する
ことになる等の効果を有するものである。
【００４７】請求項２記載の発明は、請求項１記載の発
明において、出力制御手段が作動する毎にパルス数Ｎを
変更する設定値変更手段を設けたことにより、リニアフ
ィードバックシフトレジスタが出力するランダムパルス
が一周期に到達すると、このリニアフィードバックシフ
トレジスタに毎回相違するパルス数のクロックパルスが
入力されてからランダムパルスの出力が再開されるの
で、このランダムパルスは同一内容が繰返されることが
防止されて不規則性が極めて良好に向上することになる
等の効果を有するものである。
明において、出力制御手段が作動する毎にパルス数Ｎを
変更する設定値変更手段を設けたことにより、リニアフ
ィードバックシフトレジスタが出力するランダムパルス
が一周期に到達すると、このリニアフィードバックシフ
トレジスタに毎回相違するパルス数のクロックパルスが
入力されてからランダムパルスの出力が再開されるの
で、このランダムパルスは同一内容が繰返されることが
防止されて不規則性が極めて良好に向上することになる
等の効果を有するものである。
【００４８】請求項３記載の発明は、請求項２記載の発
明において、クロックパルスの変調でパルス数Ｎを変更
する設定値変更手段を設けたことにより、リニアフィー
ドバックシフトレジスタが出力するランダムパルスが一
周期に到達すると、このリニアフィードバックシフトレ
ジスタに毎回パルス数が不規則に変更されるクロックパ
ルスが入力されてからランダムパルスの出力が再開され
るので、このランダムパルスは同一内容が繰返されるこ
とが防止されて不規則性が極めて良好に向上することに
なる等の効果を有するものである。
明において、クロックパルスの変調でパルス数Ｎを変更
する設定値変更手段を設けたことにより、リニアフィー
ドバックシフトレジスタが出力するランダムパルスが一
周期に到達すると、このリニアフィードバックシフトレ
ジスタに毎回パルス数が不規則に変更されるクロックパ
ルスが入力されてからランダムパルスの出力が再開され
るので、このランダムパルスは同一内容が繰返されるこ
とが防止されて不規則性が極めて良好に向上することに
なる等の効果を有するものである。
【００４９】請求項４記載の発明は、リニアに順次接続
されたｎ個のレジスタの所定の複数の出力部が排他的論
理和回路を介して先頭の入力部にフィードバック接続さ
れたｎ段のリニアフィードバックシフトレジスタを設
け、このリニアフィードバックシフトレジスタのレジス
タの各々に基準クロックを並列に接続し、この基準クロ
ックが出力するクロックパルスに従ってリニアフィード
バックシフトレジスタがランダムパルスを生成するよう
にしたランダムパルス生成装置において、リニアフィー
ドバックシフトレジスタが最大周期列信号の一周期の生
成に要するクロックパルスのパルス数Ｍとパルス数Ｍよ
り少ない所定のパルス数Ｎとをパルス数メモリに予め設
定し、基準クロックがリニアフィードバックシフトレジ
スタに出力するパルス数をクロックパルスカウンタがカ
ウントし、このパルス数がパルス数メモリに設定された
パルス数Ｍに到達すると基準クロックがパルス数Ｎのク
ロックパルスを出力するまでリニアフィードバックシフ
トレジスタが生成するランダムパルスの出力を出力制御
手段が中断するようにしたことにより、リニアフィード
バックシフトレジスタが出力するランダムパルスが一周
期に到達すると、このリニアフィードバックシフトレジ
スタに所定のクロックパルスが入力されてからランダム
パルスの出力が再開されるので、このランダムパルスは
同一内容が繰返されることが防止されて不規則性が向上
することになる等の効果を有するものである。
されたｎ個のレジスタの所定の複数の出力部が排他的論
理和回路を介して先頭の入力部にフィードバック接続さ
れたｎ段のリニアフィードバックシフトレジスタを設
け、このリニアフィードバックシフトレジスタのレジス
タの各々に基準クロックを並列に接続し、この基準クロ
ックが出力するクロックパルスに従ってリニアフィード
バックシフトレジスタがランダムパルスを生成するよう
にしたランダムパルス生成装置において、リニアフィー
ドバックシフトレジスタが最大周期列信号の一周期の生
成に要するクロックパルスのパルス数Ｍとパルス数Ｍよ
り少ない所定のパルス数Ｎとをパルス数メモリに予め設
定し、基準クロックがリニアフィードバックシフトレジ
スタに出力するパルス数をクロックパルスカウンタがカ
ウントし、このパルス数がパルス数メモリに設定された
パルス数Ｍに到達すると基準クロックがパルス数Ｎのク
ロックパルスを出力するまでリニアフィードバックシフ
トレジスタが生成するランダムパルスの出力を出力制御
手段が中断するようにしたことにより、リニアフィード
バックシフトレジスタが出力するランダムパルスが一周
期に到達すると、このリニアフィードバックシフトレジ
スタに所定のクロックパルスが入力されてからランダム
パルスの出力が再開されるので、このランダムパルスは
同一内容が繰返されることが防止されて不規則性が向上
することになる等の効果を有するものである。
【００５０】請求項５記載の発明は、請求項４記載の発
明において、出力制御手段が作動する毎に設定値変更手
段がパルス数Ｎを変更するようにしたことにより、リニ
アフィードバックシフトレジスタが出力するランダムパ
ルスが一周期に到達すると、このリニアフィードバック
シフトレジスタに毎回相違するパルス数のクロックパル
スが入力されてからランダムパルスの出力が再開される
ので、このランダムパルスは同一内容が繰返されること
が防止されて不規則性が極めて良好に向上することにな
る等の効果を有するものである。
明において、出力制御手段が作動する毎に設定値変更手
段がパルス数Ｎを変更するようにしたことにより、リニ
アフィードバックシフトレジスタが出力するランダムパ
ルスが一周期に到達すると、このリニアフィードバック
シフトレジスタに毎回相違するパルス数のクロックパル
スが入力されてからランダムパルスの出力が再開される
ので、このランダムパルスは同一内容が繰返されること
が防止されて不規則性が極めて良好に向上することにな
る等の効果を有するものである。
【００５１】請求項６記載の発明は、請求項５記載の発
明において、設定値変更手段がクロックパルスの変調で
パルス数Ｎを変更するようにしたことにより、リニアフ
ィードバックシフトレジスタが出力するランダムパルス
が一周期に到達すると、このリニアフィードバックシフ
トレジスタに毎回パルス数が不規則に変更されるクロッ
クパルスが入力されてからランダムパルスの出力が再開
されるので、このランダムパルスは同一内容が繰返され
ることが防止されて不規則性が極めて良好に向上するこ
とになる等の効果を有するものである。
明において、設定値変更手段がクロックパルスの変調で
パルス数Ｎを変更するようにしたことにより、リニアフ
ィードバックシフトレジスタが出力するランダムパルス
が一周期に到達すると、このリニアフィードバックシフ
トレジスタに毎回パルス数が不規則に変更されるクロッ
クパルスが入力されてからランダムパルスの出力が再開
されるので、このランダムパルスは同一内容が繰返され
ることが防止されて不規則性が極めて良好に向上するこ
とになる等の効果を有するものである。
【図１】請求項１及び４記載の発明の一実施例のランダ
ムパルス生成装置の回路構造を示すブロック図である。
ムパルス生成装置の回路構造を示すブロック図である。
【図２】請求項１ないし６記載の発明の一実施例のラン
ダムパルス生成装置の回路構造を示すブロック図であ
る。
ダムパルス生成装置の回路構造を示すブロック図であ
る。
【図３】本発明の第一の参考例のランダムパルス生成装
置の回路構造を示すブロック図である。
置の回路構造を示すブロック図である。
【図４】拡大した要部を示す回路図である。
【図５】ランダムパルスの生成時の処理動作を示すフロ
ーチャートである。
ーチャートである。
【図６】一変形例のランダムパルス生成装置の回路構造
を示すブロック図である。
を示すブロック図である。
【図７】本発明の第二の参考例のランダムパルス生成装
置の回路構造を示すブロック図である。
置の回路構造を示すブロック図である。
【図８】本発明の第三の参考例のランダムパルス生成装
置の回路構造を示すブロック図である。
置の回路構造を示すブロック図である。
【図９】一従来例のランダムパルス生成装置を示すブロ
ック図である。
ック図である。
【図１０】Ｍ系列のビット列を示す概念説明図である。
【図１１】ランダムパルス生成装置の初期値の設定状態
を示す概念説明図である。
を示す概念説明図である。
【図１２】他の従来例のランダムパルス生成装置を示す
ブロック図である。
ブロック図である。
【図１３】Ｍ系列のビット列を示す概念説明図である。
【図１４】ランダムパルス生成装置の初期値の設定状態
を示す概念説明図である。
を示す概念説明図である。
【符号の説明】
２ レジスタ
３，４ 出力部
５ 排他的論理和回路
６ 入力部
７ 基準クロック
９，１８，２３，３２，３４，４０，５０ ランダムパルス生成装置
１０，２１ リニアフィードバックシフトレジスタ
１１，１２ 出力制御手段
１５，１６ パルス数メモリ
１５，１６，５１ クロックパルスカウンタ
２１ 設定値変更手段
２４ シフト内容切替手段
３３ レジスタ切替手段
３７ ランダムパルス出力手段
４１ ランダムパルスカウンタ
４５ 二値信号出力手段
４８ クロックパルス制御手段
フロントページの続き
(56)参考文献 特開 平２−295215（ＪＰ，Ａ)
特開 昭63−250210（ＪＰ，Ａ)
特開 昭64−39111（ＪＰ，Ａ)
特開 昭59−13415（ＪＰ，Ａ)
特開 昭56−102116（ＪＰ，Ａ)
実開 平２−93835（ＪＰ，Ｕ)
実開 平３−120125（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 7/58
H03K 3/84
Claims (6)
- 【請求項１】 リニアに順次接続されたｎ個のレジスタ
の所定の複数の出力部が排他的論理和回路を介して先頭
の入力部にフィードバック接続されたｎ段のリニアフィ
ードバックシフトレジスタを設け、このリニアフィード
バックシフトレジスタの前記レジスタの各々に基準クロ
ックを並列に接続し、この基準クロックが出力するクロ
ックパルスに従って前記リニアフィードバックシフトレ
ジスタがランダムパルスを生成するようにしたランダム
パルス生成装置において、前記リニアフィードバックシ
フトレジスタが最大周期列信号の一周期の生成に要する
クロックパルスのパルス数Ｍと前記パルス数Ｍより少な
い所定のパルス数Ｎとが予め設定されたパルス数メモリ
を設け、前記基準クロックが前記リニアフィードバック
シフトレジスタに出力するパルス数をカウントするクロ
ックパルスカウンタを設け、このクロックパルスカウン
タがカウントするパルス数が前記パルス数メモリに設定
されたパルス数Ｍに到達すると前記基準クロックがパル
ス数Ｎのクロックパルスを出力するまで前記リニアフィ
ードバックシフトレジスタが生成するランダムパルスの
出力を中断する出力制御手段を設けたことを特徴とする
ランダムパルス生成装置。 - 【請求項２】 出力制御手段が作動する毎にパルス数Ｎ
を変更する設定値変更手段を設けたことを特徴とする請
求項１記載のランダムパルス生成装置。 - 【請求項３】 クロックパルスの変調でパルス数Ｎを変
更する設定値変更手段を設けたことを特徴とする請求項
２記載のランダムパルス生成装置。 - 【請求項４】 リニアに順次接続されたｎ個のレジスタ
の所定の複数の出力部が排他的論理和回路を介して先頭
の入力部にフィードバック接続されたｎ段のリニアフィ
ードバックシフトレジスタを設け、このリニアフィード
バックシフトレジスタの前記レジスタの各々に基準クロ
ックを並列に接続し、この基準クロックが出力するクロ
ックパルスに従って前記リニアフィードバックシフトレ
ジスタがランダムパルスを生成するようにしたランダム
パルス生成装置において、前記リニアフィードバックシ
フトレジスタが最大周期列信号の一周期の生成に要する
クロックパルスのパルス数Ｍと前記パルス数Ｍより少な
い所定のパルス数Ｎとをパルス数メモリに予め設定し、
前記基準クロックが前記リニアフィードバックシフトレ
ジスタに出力するパルス数をクロックパルスカウンタが
カウントし、このパルス数が前記パルス数メモリに設定
されたパルス数Ｍに到達すると前記基準クロックがパル
ス数Ｎのクロックパルスを出力するまで前記リニアフィ
ードバックシフトレジスタが生成するランダムパルスの
出力を出力制御手段が中断するようにしたことを特徴と
するランダムパルス生成方法。 - 【請求項５】 出力制御手段が作動する毎に設定値変更
手段がパルス数Ｎを変更するようにしたことを特徴とす
る請求項４記載のランダムパルス生成方法。 - 【請求項６】 設定値変更手段がクロックパルスの変調
でパルス数Ｎを変更するようにしたことを特徴とする請
求項５記載のランダムパルス生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01161093A JP3425175B2 (ja) | 1992-02-06 | 1993-01-27 | ランダムパルス生成装置及びランダムパルス生成方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-21284 | 1992-02-06 | ||
| JP2128492 | 1992-02-06 | ||
| JP4-53204 | 1992-03-12 | ||
| JP5320492 | 1992-03-12 | ||
| JP6563792 | 1992-03-24 | ||
| JP4-65637 | 1992-03-24 | ||
| JP01161093A JP3425175B2 (ja) | 1992-02-06 | 1993-01-27 | ランダムパルス生成装置及びランダムパルス生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327427A JPH05327427A (ja) | 1993-12-10 |
| JP3425175B2 true JP3425175B2 (ja) | 2003-07-07 |
Family
ID=27283365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01161093A Expired - Fee Related JP3425175B2 (ja) | 1992-02-06 | 1993-01-27 | ランダムパルス生成装置及びランダムパルス生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425175B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937919B2 (ja) | 1997-01-16 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | 疑似乱数発生回路 |
| JP4198677B2 (ja) | 2004-12-28 | 2008-12-17 | 株式会社デンソー | 電力スイッチング装置 |
-
1993
- 1993-01-27 JP JP01161093A patent/JP3425175B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327427A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9052975B2 (en) | Random number generator with ring oscillation circuit | |
| US6192385B1 (en) | Pseudorandom number generating method and pseudorandom number generator | |
| US5731728A (en) | Digital modulated clock circuit for reducing EMI spectral density | |
| EP0497618B1 (en) | Noise generating device | |
| JPS60235587A (ja) | ビデオ信号フエーデイング回路 | |
| JP3425175B2 (ja) | ランダムパルス生成装置及びランダムパルス生成方法 | |
| US5144571A (en) | Direct digital synthesizer with feedback shift register | |
| EP1387490A1 (en) | Method for generating random number and random number generator | |
| JP3425163B2 (ja) | 乱数生成装置 | |
| JPH0651957A (ja) | 乱数発生装置 | |
| JP2798004B2 (ja) | チャンネル指定方式 | |
| JP2803704B2 (ja) | 楽音信号発生装置 | |
| JP2792242B2 (ja) | 反転回路付きスクランブラ | |
| JPH07333324A (ja) | 最長線形符号系列発生回路 | |
| EP0486851A2 (en) | Direct digital synthesizer with feedback shift register | |
| JPS61189731A (ja) | 離散値計数回路 | |
| JPH10154068A (ja) | Ｍ系列符号発生器 | |
| JPH0637603A (ja) | 最大周期系列発生回路 | |
| SU1453402A1 (ru) | Датчик случайных двоичных сигналов | |
| JP2882158B2 (ja) | 非同期方式送信回路 | |
| JPH05206793A (ja) | 乱数発生器と乱数発生器の初期値設定装置及び初期値設定方法 | |
| BE1006678A3 (nl) | Schakeling voor het opwekken van m-sequentie pseudowillekeurig patroon. | |
| SU1388999A1 (ru) | Генератор тестовых последовательностей | |
| SU1644393A1 (ru) | Устройство дл кодировани двоичных сообщений | |
| SU1265994A1 (ru) | Устройство дл контрол |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |