JP3412609B2 - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP3412609B2 JP3412609B2 JP2000269823A JP2000269823A JP3412609B2 JP 3412609 B2 JP3412609 B2 JP 3412609B2 JP 2000269823 A JP2000269823 A JP 2000269823A JP 2000269823 A JP2000269823 A JP 2000269823A JP 3412609 B2 JP3412609 B2 JP 3412609B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- chip
- chip mounting
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、光情報処理、光計
測および光通信等の分野に利用される半導体レーザ装置
に関する。
測および光通信等の分野に利用される半導体レーザ装置
に関する。
【0002】
【従来の技術】以下に従来の半導体レーザ装置について
説明する。
説明する。
【0003】図15は従来の半導体レーザ装置の分解斜
視図である。図15において、1は半導体レーザチッ
プ、2はヒートシンク、3はレーザ出力光をモニタする
受光素子、4はステム、5はキャップ、6はキャップ5
に設けられた窓、7は電極端子、8は絶縁部材、9はチ
ップ搭載部である。図15に示すように、金属製のステ
ム4には絶縁部材8により絶縁された電極端子7とチッ
プ搭載部9が取り付けられている。ステム4の上のチッ
プ搭載部9には半導体レーザチップ1がヒートシンク2
を介して実装されており、またステム4の上にはレーザ
出力光をモニタする受光素子3が実装されている。窓6
を設けた金属製のキャップ5がステム4に取り付けられ
て半導体レーザ装置となる。
視図である。図15において、1は半導体レーザチッ
プ、2はヒートシンク、3はレーザ出力光をモニタする
受光素子、4はステム、5はキャップ、6はキャップ5
に設けられた窓、7は電極端子、8は絶縁部材、9はチ
ップ搭載部である。図15に示すように、金属製のステ
ム4には絶縁部材8により絶縁された電極端子7とチッ
プ搭載部9が取り付けられている。ステム4の上のチッ
プ搭載部9には半導体レーザチップ1がヒートシンク2
を介して実装されており、またステム4の上にはレーザ
出力光をモニタする受光素子3が実装されている。窓6
を設けた金属製のキャップ5がステム4に取り付けられ
て半導体レーザ装置となる。
【0004】このような構造の半導体レーザ装置では、
収納容器が高くなる上に製造工程が量産に向かないとい
う問題があり、この点を解決するためにリードフレーム
を用いた構造が開発されている。
収納容器が高くなる上に製造工程が量産に向かないとい
う問題があり、この点を解決するためにリードフレーム
を用いた構造が開発されている。
【0005】図16は半導体素子の組立に使用するリー
ドフレームの平面図である。図16において、10はフ
レーム、11はチップ搭載部、12は外部リードであ
る。このようなリードフレームを使用して組立し、透明
樹脂で封止した従来の半導体レーザ装置を図17に示し
た。チップ搭載部11の上に半導体レーザチップ14を
ヒートシンク13を介して搭載し、半導体レーザチップ
14の電極と外部リード12とを金属細線15で接続
し、透明樹脂16で全体を封止している(特開平3−3
4387号公報参照)。
ドフレームの平面図である。図16において、10はフ
レーム、11はチップ搭載部、12は外部リードであ
る。このようなリードフレームを使用して組立し、透明
樹脂で封止した従来の半導体レーザ装置を図17に示し
た。チップ搭載部11の上に半導体レーザチップ14を
ヒートシンク13を介して搭載し、半導体レーザチップ
14の電極と外部リード12とを金属細線15で接続
し、透明樹脂16で全体を封止している(特開平3−3
4387号公報参照)。
【0006】なお、リードフレームに代えて金属製のス
テムを使用して半導体レーザチップを組立て、ステムの
上部分を透明樹脂で封止した半導体レーザ装置も開発さ
れている。
テムを使用して半導体レーザチップを組立て、ステムの
上部分を透明樹脂で封止した半導体レーザ装置も開発さ
れている。
【0007】図18は同半導体レーザ装置の断面図であ
り、図15のステム4の上に組み立てられた後樹脂封止
された半導体レーザ装置をステム4の面に平行に切断し
た部分を示している。すなわち、半導体レーザチップ1
4はヒートシンク13を介してチップ搭載部11に取り
付けられており、半導体レーザチップ14の電極と電極
端子12とを金属細線15で接続したものを透明樹脂1
6で円柱状に封止している(特開平2−209786号
公報参照)。なお、17は半導体レーザチップ14を保
護するためのシリコーン樹脂である。
り、図15のステム4の上に組み立てられた後樹脂封止
された半導体レーザ装置をステム4の面に平行に切断し
た部分を示している。すなわち、半導体レーザチップ1
4はヒートシンク13を介してチップ搭載部11に取り
付けられており、半導体レーザチップ14の電極と電極
端子12とを金属細線15で接続したものを透明樹脂1
6で円柱状に封止している(特開平2−209786号
公報参照)。なお、17は半導体レーザチップ14を保
護するためのシリコーン樹脂である。
【0008】次に、上記の半導体レーザ装置を用いた従
来の光ピックアップ装置について説明する。
来の光ピックアップ装置について説明する。
【0009】図19は従来の光ピックアップ装置の概略
構成図である。図19において、21は光ディスク、2
2は対物レンズ、23は対物レンズ22を動かすアクチ
ュエータ、24は反射鏡、25はビームスプリッタ、2
6は3ビーム発生用グレーティング、27は半導体レー
ザ装置、28は受光素子、29はレーザ出射光、30は
光ディスク21により変調され反射されて戻ってきた信
号光である。図19に示すように、従来の光ピックアッ
プ装置では半導体レーザ27、3ビーム発生用グレーテ
ィング26、ビームスプリッタ25、受光素子28、反
射鏡24および対物レンズ22がそれぞれ個別の部品で
構成されている。
構成図である。図19において、21は光ディスク、2
2は対物レンズ、23は対物レンズ22を動かすアクチ
ュエータ、24は反射鏡、25はビームスプリッタ、2
6は3ビーム発生用グレーティング、27は半導体レー
ザ装置、28は受光素子、29はレーザ出射光、30は
光ディスク21により変調され反射されて戻ってきた信
号光である。図19に示すように、従来の光ピックアッ
プ装置では半導体レーザ27、3ビーム発生用グレーテ
ィング26、ビームスプリッタ25、受光素子28、反
射鏡24および対物レンズ22がそれぞれ個別の部品で
構成されている。
【0010】
【発明が解決しようとする課題】しかしながら、上述の
従来の構成において、金属製のステムに半導体レーザチ
ップを組み立てた構造では、1個ずつ独立しているため
に量産時の組立工程においてステムの取扱いがむずかし
く、工数がかかる上に金属製のステム自体の価格が高い
ために製造コストが非常に高くなってしまうという課題
を有していた。
従来の構成において、金属製のステムに半導体レーザチ
ップを組み立てた構造では、1個ずつ独立しているため
に量産時の組立工程においてステムの取扱いがむずかし
く、工数がかかる上に金属製のステム自体の価格が高い
ために製造コストが非常に高くなってしまうという課題
を有していた。
【0011】また、リードフレームを用いて10個〜2
0個の半導体レーザチップを一度に封止した後個々の半
導体レーザ装置に切り分ける構造では、封止に透明樹脂
を用いるために半導体レーザチップに透明樹脂が直接接
触しており、その量産性は向上するものの新たに次のよ
うな課題が発生する。
0個の半導体レーザチップを一度に封止した後個々の半
導体レーザ装置に切り分ける構造では、封止に透明樹脂
を用いるために半導体レーザチップに透明樹脂が直接接
触しており、その量産性は向上するものの新たに次のよ
うな課題が発生する。
【0012】まず第1に、半導体レーザチップの発光点
では直径約10μm以内の範囲に数mW以上の光出力が
閉じ込められているが、その熱や光密度の高さのために
透明樹脂自体が劣化し、黄変したり熱変形を起こしたり
して、光出射特性を劣化させてしまう。
では直径約10μm以内の範囲に数mW以上の光出力が
閉じ込められているが、その熱や光密度の高さのために
透明樹脂自体が劣化し、黄変したり熱変形を起こしたり
して、光出射特性を劣化させてしまう。
【0013】第2に、透明樹脂自体を成形するときに、
通常、高温状態で樹脂を流し込み、熱硬化または自然硬
化させるのであるが、そのときに樹脂自体に応力が発生
し、半導体レーザチップを劣化させたり、極端な場合に
は半導体レーザチップにクラックが入ったりする。これ
を解決するために、半導体レーザチップの周辺を耐熱性
で弾力性のある樹脂(たとえばシリコーン樹脂)で被覆
した上でモールドするような技術も提案されている。し
かしながら、このような構造ではシリコーン樹脂と封止
用の透明樹脂との界面がきれいな平面にならず、半導体
レーザからのレーザ出射光の波面が乱れてしまうという
問題があり、また、半導体レーザチップ自体に加わる応
力が減少してクラックが入ることはなくなるものの、引
っ張り応力が加わった場合にはすぐに剥離してしまうの
で、この剥離部分が半導体レーザの発光点に発生した場
合に光出射特性を乱してしまう。さらに、封止用の樹脂
が耐熱性樹脂であっても、ガラス転移点はたかだか20
0℃程度であり、完全に熱や光密度による光学特性劣化
の問題を解決しているとはいえない。
通常、高温状態で樹脂を流し込み、熱硬化または自然硬
化させるのであるが、そのときに樹脂自体に応力が発生
し、半導体レーザチップを劣化させたり、極端な場合に
は半導体レーザチップにクラックが入ったりする。これ
を解決するために、半導体レーザチップの周辺を耐熱性
で弾力性のある樹脂(たとえばシリコーン樹脂)で被覆
した上でモールドするような技術も提案されている。し
かしながら、このような構造ではシリコーン樹脂と封止
用の透明樹脂との界面がきれいな平面にならず、半導体
レーザからのレーザ出射光の波面が乱れてしまうという
問題があり、また、半導体レーザチップ自体に加わる応
力が減少してクラックが入ることはなくなるものの、引
っ張り応力が加わった場合にはすぐに剥離してしまうの
で、この剥離部分が半導体レーザの発光点に発生した場
合に光出射特性を乱してしまう。さらに、封止用の樹脂
が耐熱性樹脂であっても、ガラス転移点はたかだか20
0℃程度であり、完全に熱や光密度による光学特性劣化
の問題を解決しているとはいえない。
【0014】本発明は、上記の従来の課題を解決するも
ので、長期信頼性に優れ、量産性の高い構造の半導体レ
ーザ装置および光ピックアップ装置を提供することを目
的とする。
ので、長期信頼性に優れ、量産性の高い構造の半導体レ
ーザ装置および光ピックアップ装置を提供することを目
的とする。
【0015】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体レーザ装置は、チップ搭載部に半導
体レーザチップを実装し、このチップ搭載部を囲んで設
けた外部リード上の接続点と半導体レーザチップの電極
とを接続し、かつチップ搭載部および外部リード上の接
続点を囲んで絶縁材料からなる枠体を設けた構成を有し
ている。
に、本発明の半導体レーザ装置は、チップ搭載部に半導
体レーザチップを実装し、このチップ搭載部を囲んで設
けた外部リード上の接続点と半導体レーザチップの電極
とを接続し、かつチップ搭載部および外部リード上の接
続点を囲んで絶縁材料からなる枠体を設けた構成を有し
ている。
【0016】また本発明の光ピックアップ装置は、上記
の半導体レーザ装置と半導体レーザ装置から出射される
光ビームを光学式情報記録媒体上に集光する集光手段と
を備えた構成を有している。
の半導体レーザ装置と半導体レーザ装置から出射される
光ビームを光学式情報記録媒体上に集光する集光手段と
を備えた構成を有している。
【0017】上述の構成により、(1)樹脂モールドす
ることなくリードフレームに実装した半導体レーザチッ
プを保護することができ、(2)樹脂モールドすること
なく枠体によってリードフレームの各リードが固定され
ており、(3)樹脂モールドしないので、樹脂モールド
に起因する問題(たとえば、樹脂の黄変による半導体レ
ーザの光出力特性劣化や応力による半導体レーザチップ
の劣化の等)がない。
ることなくリードフレームに実装した半導体レーザチッ
プを保護することができ、(2)樹脂モールドすること
なく枠体によってリードフレームの各リードが固定され
ており、(3)樹脂モールドしないので、樹脂モールド
に起因する問題(たとえば、樹脂の黄変による半導体レ
ーザの光出力特性劣化や応力による半導体レーザチップ
の劣化の等)がない。
【0018】したがって、製造工程において取扱いが容
易で工数がかからず、パッケージングに必要な材料コス
トも安くなり、安価で信頼性の高い半導体レーザ装置を
得ることができる。
易で工数がかからず、パッケージングに必要な材料コス
トも安くなり、安価で信頼性の高い半導体レーザ装置を
得ることができる。
【0019】
【発明の実施の形態】以下本発明の一実施の形態におけ
る半導体レーザ装置について、図面を参照しながら説明
する。
る半導体レーザ装置について、図面を参照しながら説明
する。
【0020】〔実施の形態1〕図1(a)は本発明の第
1の実施の形態における半導体レーザ装置の上面図、図
1(b)は同半導体レーザ装置の断面図、図1(c)は
組立工程における同半導体レーザ装置の上面図である。
これらの図において、40は面発光型の半導体レーザチ
ップ、41はヒートシンク用シリコン基板、42は樹脂
製の枠体、43は外部リード、44はリードフレーム、
45はリードフレーム44のチップ搭載部、46は半導
体レーザチップ40からのレーザ出射光、47は金属細
線、48は保護板である。なお、本実施の形態では半導
体レーザチップ40として面発光型のものを用いている
が、レーザ出射光46が図面上方に出射される構造であ
れば、特に面発光型の半導体レーザに限定されるもので
はない。
1の実施の形態における半導体レーザ装置の上面図、図
1(b)は同半導体レーザ装置の断面図、図1(c)は
組立工程における同半導体レーザ装置の上面図である。
これらの図において、40は面発光型の半導体レーザチ
ップ、41はヒートシンク用シリコン基板、42は樹脂
製の枠体、43は外部リード、44はリードフレーム、
45はリードフレーム44のチップ搭載部、46は半導
体レーザチップ40からのレーザ出射光、47は金属細
線、48は保護板である。なお、本実施の形態では半導
体レーザチップ40として面発光型のものを用いている
が、レーザ出射光46が図面上方に出射される構造であ
れば、特に面発光型の半導体レーザに限定されるもので
はない。
【0021】図1(a)に示すように、本実施の形態の
半導体レーザ装置では、半導体レーザチップ40はヒー
トシンク用シリコン基板41の上に配置され、ヒートシ
ンク用シリコン基板41はチップ搭載部45の中央部に
配置されている。半導体レーザチップ40の電極と外部
リード43とは金属細線47で接続されており、半導体
レーザチップ40および外部リード43の一部は枠体4
2で囲まれている。枠体42の高さは、図1(b)に示
すように、金属細線47のループの最大点より高くなる
ように設計されている。またチップ搭載部45と外部リ
ード43の下部には保護板48が取り付けられている。
図1(c)に示すように、製造工程においてはリードフ
レーム44が用いられ、複数個の半導体レーザ装置を一
括して扱うことができる。
半導体レーザ装置では、半導体レーザチップ40はヒー
トシンク用シリコン基板41の上に配置され、ヒートシ
ンク用シリコン基板41はチップ搭載部45の中央部に
配置されている。半導体レーザチップ40の電極と外部
リード43とは金属細線47で接続されており、半導体
レーザチップ40および外部リード43の一部は枠体4
2で囲まれている。枠体42の高さは、図1(b)に示
すように、金属細線47のループの最大点より高くなる
ように設計されている。またチップ搭載部45と外部リ
ード43の下部には保護板48が取り付けられている。
図1(c)に示すように、製造工程においてはリードフ
レーム44が用いられ、複数個の半導体レーザ装置を一
括して扱うことができる。
【0022】以上のように構成された半導体レーザ装置
では、半導体レーザチップ40からのレーザ出射光46
が通過する方向を除く他の方向はすべて枠体42と保護
板48で保護されるため、保護パッケージとしての機能
を十分に果たしており、しかも、外部リード43は枠体
42と保護板48により固定されているため、リードフ
レーム44から個々の半導体レーザ装置を切り出した後
も、外部リード43が外れることがない。
では、半導体レーザチップ40からのレーザ出射光46
が通過する方向を除く他の方向はすべて枠体42と保護
板48で保護されるため、保護パッケージとしての機能
を十分に果たしており、しかも、外部リード43は枠体
42と保護板48により固定されているため、リードフ
レーム44から個々の半導体レーザ装置を切り出した後
も、外部リード43が外れることがない。
【0023】また、本実施の形態の構造では、図17,
18に示す従来例のように、レーザ出射光46が透明樹
脂中を通過することがないため、透明樹脂の黄変劣化等
によるレーザ出射光46の特性変化が生じることがな
い。しかも、半導体レーザチップ40が直接封止樹脂と
接することがないため、応力による半導体レーザチップ
40の劣化の問題も発生しない。
18に示す従来例のように、レーザ出射光46が透明樹
脂中を通過することがないため、透明樹脂の黄変劣化等
によるレーザ出射光46の特性変化が生じることがな
い。しかも、半導体レーザチップ40が直接封止樹脂と
接することがないため、応力による半導体レーザチップ
40の劣化の問題も発生しない。
【0024】なお、本実施の形態においては、枠体42
の材料として樹脂を用いているが、外部リード43間の
絶縁が確保できる材料であれば、セラミック材料、ガラ
ス材料等他の材料でもよく、セラミック材料であればさ
らに強度が向上する。
の材料として樹脂を用いているが、外部リード43間の
絶縁が確保できる材料であれば、セラミック材料、ガラ
ス材料等他の材料でもよく、セラミック材料であればさ
らに強度が向上する。
【0025】以上説明した本実施の形態の半導体レーザ
装置にレーザ出射光を透過する光学平板49を取り付け
た状態を図2に示す。図2に示すように、レーザ出射光
46が通過する方向の面にレーザ出射光46を透過する
ガラスや樹脂等からなる光学平板49を配置し、外部リ
ード43の裏面側に保護板48を配置することにより、
半導体レーザチップ40は完全に保護され、耐湿性等の
耐環境性が向上する。
装置にレーザ出射光を透過する光学平板49を取り付け
た状態を図2に示す。図2に示すように、レーザ出射光
46が通過する方向の面にレーザ出射光46を透過する
ガラスや樹脂等からなる光学平板49を配置し、外部リ
ード43の裏面側に保護板48を配置することにより、
半導体レーザチップ40は完全に保護され、耐湿性等の
耐環境性が向上する。
【0026】次に半導体レーザチップ40を取り付けた
ヒートシンク用シリコン基板41にデバイス、信号処理
回路等を形成した例について説明する。
ヒートシンク用シリコン基板41にデバイス、信号処理
回路等を形成した例について説明する。
【0027】図3(a)はヒートシンク用シリコン基板
にモニタ用受光素子が形成された半導体レーザ装置の断
面図、図3(b)はヒートシンク用シリコン基板に信号
処理回路が形成された半導体レーザ装置の断面図であ
る。
にモニタ用受光素子が形成された半導体レーザ装置の断
面図、図3(b)はヒートシンク用シリコン基板に信号
処理回路が形成された半導体レーザ装置の断面図であ
る。
【0028】図3(a)に示す半導体レーザ装置では、
ヒートシンク用シリコン基板41に半導体レーザチップ
40の後方から出射されるレーザ出射光を受光するモニ
タ用受光素子50が形成されている。また、図3(b)
に示す半導体レーザ装置では、ヒートシンク用シリコン
基板41に、モニタ用受光素子50以外に外部からの信
号光53を受光する光検出回路51と、この光検出回路
51からの信号を処理する信号処理回路52とが形成さ
れている。なお、信号処理回路としては、光検出回路か
らの信号電流を電圧変換する電流−電圧変換回路、電流
−電圧変換回路からの信号を増幅する増幅回路、増幅回
路からの信号を演算する演算回路、演算回路からの信号
をデジタル−アナログ変換するDA変換回路、および半
導体レーザを駆動する駆動回路等がある。なお、これら
信号処理回路の一部をヒートシンク用シリコン基板41
の上に形成し、残りの信号処理回路を他のシリコン基板
に形成してもよいし、全ての回路をヒートシンク用シリ
コン基板41の上に形成してもよい。
ヒートシンク用シリコン基板41に半導体レーザチップ
40の後方から出射されるレーザ出射光を受光するモニ
タ用受光素子50が形成されている。また、図3(b)
に示す半導体レーザ装置では、ヒートシンク用シリコン
基板41に、モニタ用受光素子50以外に外部からの信
号光53を受光する光検出回路51と、この光検出回路
51からの信号を処理する信号処理回路52とが形成さ
れている。なお、信号処理回路としては、光検出回路か
らの信号電流を電圧変換する電流−電圧変換回路、電流
−電圧変換回路からの信号を増幅する増幅回路、増幅回
路からの信号を演算する演算回路、演算回路からの信号
をデジタル−アナログ変換するDA変換回路、および半
導体レーザを駆動する駆動回路等がある。なお、これら
信号処理回路の一部をヒートシンク用シリコン基板41
の上に形成し、残りの信号処理回路を他のシリコン基板
に形成してもよいし、全ての回路をヒートシンク用シリ
コン基板41の上に形成してもよい。
【0029】このようにヒートシンク用シリコン基板4
1に多くの回路を形成すればするほど電極端子数が増加
するため、図15に示す従来の半導体レーザ装置では、
外部へ電極端子を取り出すことは困難であった。すなわ
ち、図15に示すように電極端子7は絶縁材料8を介し
てステム4に固定されているため、電極端子7を短いピ
ッチで多く配置することがむずかしく、パッケージの小
型化が困難であった。たとえば、現在の9mm径の半導
体レーザ装置用のステム4では絶縁材料8が約1mm径
を占めるため、少なくとも2mm間隔の電極配置しか実
現できず、逆に20本の電極端子を必要とする場合に
は、ステム4の径は13〜15mmになる。一方、本実
施の形態では、リードフレーム技術がそのまま使えるた
め、0.3〜0.4mm間隔で外部リード43を配置で
き、四角形のパッケージの対向する二方向から電極端子
を取り出すとすると、4〜5mm角のパッケージが可能
であり、非常に小型化できる。さらに、図15に示す従
来のパッケージでは、電極端子7の引き出し方向がステ
ム4の面に垂直であり三次元的に大きな容積を占めてい
たのに対して、本実施の形態の半導体レーザ装置では外
部リード43の引き出し方向を含めて全てが平面的に構
成されており、パッケージの薄型化という点でも効果が
ある。
1に多くの回路を形成すればするほど電極端子数が増加
するため、図15に示す従来の半導体レーザ装置では、
外部へ電極端子を取り出すことは困難であった。すなわ
ち、図15に示すように電極端子7は絶縁材料8を介し
てステム4に固定されているため、電極端子7を短いピ
ッチで多く配置することがむずかしく、パッケージの小
型化が困難であった。たとえば、現在の9mm径の半導
体レーザ装置用のステム4では絶縁材料8が約1mm径
を占めるため、少なくとも2mm間隔の電極配置しか実
現できず、逆に20本の電極端子を必要とする場合に
は、ステム4の径は13〜15mmになる。一方、本実
施の形態では、リードフレーム技術がそのまま使えるた
め、0.3〜0.4mm間隔で外部リード43を配置で
き、四角形のパッケージの対向する二方向から電極端子
を取り出すとすると、4〜5mm角のパッケージが可能
であり、非常に小型化できる。さらに、図15に示す従
来のパッケージでは、電極端子7の引き出し方向がステ
ム4の面に垂直であり三次元的に大きな容積を占めてい
たのに対して、本実施の形態の半導体レーザ装置では外
部リード43の引き出し方向を含めて全てが平面的に構
成されており、パッケージの薄型化という点でも効果が
ある。
【0030】なお、本実施の形態ではヒートシンクとし
てシリコン基板41を用いているが、チップ搭載部45
および外部リード43を通して放熱が十分行われ、信号
処理回路を他のシリコン基板に形成するのであれば、半
導体レーザチップ40を直接チップ搭載部45に実装し
てもよい。
てシリコン基板41を用いているが、チップ搭載部45
および外部リード43を通して放熱が十分行われ、信号
処理回路を他のシリコン基板に形成するのであれば、半
導体レーザチップ40を直接チップ搭載部45に実装し
てもよい。
【0031】また、モニタ用受光素子50および信号処
理回路52も、ヒートシンク用シリコン基板41とは別
のシリコン基板に形成してもよい。
理回路52も、ヒートシンク用シリコン基板41とは別
のシリコン基板に形成してもよい。
【0032】〔実施の形態2〕次に本発明の第2の実施
の形態における半導体レーザ装置について、図4の断面
図を参照しながら説明する。図において、40は半導体
レーザチップ、41はヒートシンク用シリコン基板、4
2は枠体、43は外部リード、46はレーザ出射光、4
8は保護板、51は光検出回路、53は入射する信号
光、54はホログラム光学素子、55はビームスプリッ
ト用ホログラムパターン、56は3ビーム発生用グレー
ティングパターン、57は回折光である。
の形態における半導体レーザ装置について、図4の断面
図を参照しながら説明する。図において、40は半導体
レーザチップ、41はヒートシンク用シリコン基板、4
2は枠体、43は外部リード、46はレーザ出射光、4
8は保護板、51は光検出回路、53は入射する信号
光、54はホログラム光学素子、55はビームスプリッ
ト用ホログラムパターン、56は3ビーム発生用グレー
ティングパターン、57は回折光である。
【0033】このように出射するレーザ出射光46およ
び入射する信号光53をホログラム光学素子54で制御
することにより、光ピックアップ装置に用いて優れた性
能を発揮する半導体レーザ装置を実現できる。
び入射する信号光53をホログラム光学素子54で制御
することにより、光ピックアップ装置に用いて優れた性
能を発揮する半導体レーザ装置を実現できる。
【0034】次に、本実施の形態の半導体レーザ装置を
光ピックアップ装置に適用した例について、図5を参照
しながら説明する。図において、58は図4に示す半導
体レーザ装置であり、図19に示す従来の光ピックアッ
プ装置と同じ構成要素には同じ符号を付した。
光ピックアップ装置に適用した例について、図5を参照
しながら説明する。図において、58は図4に示す半導
体レーザ装置であり、図19に示す従来の光ピックアッ
プ装置と同じ構成要素には同じ符号を付した。
【0035】本実施の形態の光ピックアップ装置が図1
9に示す従来例と異なる点は、図19に示すビームスプ
リッタ25、3ビーム発生用グレーティング26、半導
体レーザ装置27、および受光素子28が半導体レーザ
装置58に集積化されている点である。このようにして
光ピックアップ装置の光学部品点数を、半導体レーザ装
置58、反射鏡24、および対物レンズ22の三点に削
減でき、ピックアップの小型・薄型化が容易に実現でき
る。しかも、各光学部品間の位置合わせがすでに半導体
レーザ装置58でなされているため、半導体レーザ装置
58を光ピックアップ装置に組み込む際の精度許容範囲
が大幅に緩和されるだけでなく、組立工数が減り、低コ
スト化も実現できる。なお、従来の構造では、各光学部
品の組み込みに対して厳しい精度が要求されており、そ
のために調整工程において工数がかかる上に、光ピック
アップ装置全体の小型化が妨げられていた。
9に示す従来例と異なる点は、図19に示すビームスプ
リッタ25、3ビーム発生用グレーティング26、半導
体レーザ装置27、および受光素子28が半導体レーザ
装置58に集積化されている点である。このようにして
光ピックアップ装置の光学部品点数を、半導体レーザ装
置58、反射鏡24、および対物レンズ22の三点に削
減でき、ピックアップの小型・薄型化が容易に実現でき
る。しかも、各光学部品間の位置合わせがすでに半導体
レーザ装置58でなされているため、半導体レーザ装置
58を光ピックアップ装置に組み込む際の精度許容範囲
が大幅に緩和されるだけでなく、組立工数が減り、低コ
スト化も実現できる。なお、従来の構造では、各光学部
品の組み込みに対して厳しい精度が要求されており、そ
のために調整工程において工数がかかる上に、光ピック
アップ装置全体の小型化が妨げられていた。
【0036】次に、本実施の形態の半導体レーザ装置を
光磁気ディスク用の光ピックアップ装置に適用した例に
ついて、図6を参照しながら説明する。図において、5
8は図4に示す半導体レーザ装置、59は偏光ビームス
プリッタ、60はウオラストンプリズムや回折素子等を
用いた偏光分離手段、61は受光素子であり、図19に
示す従来の光ピックアップ装置と同じ構成要素には同じ
符号を付した。
光磁気ディスク用の光ピックアップ装置に適用した例に
ついて、図6を参照しながら説明する。図において、5
8は図4に示す半導体レーザ装置、59は偏光ビームス
プリッタ、60はウオラストンプリズムや回折素子等を
用いた偏光分離手段、61は受光素子であり、図19に
示す従来の光ピックアップ装置と同じ構成要素には同じ
符号を付した。
【0037】以上のように構成された光ピックアップ装
置においては、フォーカスサーボ、トラッキングサーボ
を光ビームの偏光方向によらず半導体レーザ装置58で
検出し、偏光方向の検出を偏光分離手段60と受光素子
61により行っている。
置においては、フォーカスサーボ、トラッキングサーボ
を光ビームの偏光方向によらず半導体レーザ装置58で
検出し、偏光方向の検出を偏光分離手段60と受光素子
61により行っている。
【0038】本実施の形態の光ピックアップ装置におい
ては、半導体レーザ装置58に集積される光学素子とし
てホログラム光学素子を用いたが、偏光ビームスプリッ
タ59や偏光分離手段60等を半導体レーザ装置58に
集積することにより、さらに機能の優れた光ピックアッ
プ装置を実現できる。
ては、半導体レーザ装置58に集積される光学素子とし
てホログラム光学素子を用いたが、偏光ビームスプリッ
タ59や偏光分離手段60等を半導体レーザ装置58に
集積することにより、さらに機能の優れた光ピックアッ
プ装置を実現できる。
【0039】なお、図4に示す半導体レーザ装置の枠体
42の高さを精度よく作製することにより、他の光学部
品を枠体42の上に置くだけで高さ方向の精度を出すこ
とができるので、光ピックアップ装置の組立やその調整
がきわめて容易となる。また、枠体42の形状および精
度は使用する金型および樹脂材料で決まるが、金型設計
の自由度が高いため、半導体レーザ装置を実装する相手
部材により形状を最適化することは容易である。
42の高さを精度よく作製することにより、他の光学部
品を枠体42の上に置くだけで高さ方向の精度を出すこ
とができるので、光ピックアップ装置の組立やその調整
がきわめて容易となる。また、枠体42の形状および精
度は使用する金型および樹脂材料で決まるが、金型設計
の自由度が高いため、半導体レーザ装置を実装する相手
部材により形状を最適化することは容易である。
【0040】〔実施の形態3〕次に、本発明の第3の実
施の形態における半導体レーザ装置について、図7を参
照しながら説明する。図7の(a)は第3の実施の形態
の上面図、(b)はその断面図、(c)は組立工程にお
ける上面図である。これらの図において、42は枠体、
43は外部リード、44はリードフレーム、45はチッ
プ搭載部、48は保護板、62は端面発光型の半導体レ
ーザチップ、63は45゜反射鏡付きのヒートシンク用
シリコン基板である。
施の形態における半導体レーザ装置について、図7を参
照しながら説明する。図7の(a)は第3の実施の形態
の上面図、(b)はその断面図、(c)は組立工程にお
ける上面図である。これらの図において、42は枠体、
43は外部リード、44はリードフレーム、45はチッ
プ搭載部、48は保護板、62は端面発光型の半導体レ
ーザチップ、63は45゜反射鏡付きのヒートシンク用
シリコン基板である。
【0041】このようなヒートシンク用シリコン基板6
3は、次のようにして作製される。まず、主面が(10
0)面であるシリコン基板の主面を選択的に異方性エッ
チングし、斜面が(111)面のV状溝を形成する。こ
の斜面は主面に対して45゜の角度をなすので、V状溝
の一方の側をエッチして半導体レーザチップ40を取り
付ける平坦部を形成することにより、45゜反射鏡付き
のヒートシンク用シリコン基板63が得られる(特開平
4−196189号公報参照)。
3は、次のようにして作製される。まず、主面が(10
0)面であるシリコン基板の主面を選択的に異方性エッ
チングし、斜面が(111)面のV状溝を形成する。こ
の斜面は主面に対して45゜の角度をなすので、V状溝
の一方の側をエッチして半導体レーザチップ40を取り
付ける平坦部を形成することにより、45゜反射鏡付き
のヒートシンク用シリコン基板63が得られる(特開平
4−196189号公報参照)。
【0042】これらの図に示すように、チップ搭載部4
5にヒートシンク用シリコン基板63が搭載されてお
り、その上に半導体レーザチップ62が搭載されてい
る。この半導体レーザチップ62は、端面発光型である
ため、レーザ光が出射する端面を45゜反射鏡の方へ向
けて実装する。このような構造にすることにより、レー
ザ出射光46の通過する方向を除く他の方向がすべて外
枠42および保護板48で保護されるため、保護パッケ
ージとしての機能は十分に果たしており、しかも外部リ
ード43は枠体42および保護板48により固定されて
いるため、リードフレーム44から個々の半導体レーザ
装置を切り出した後も外れることなく、パッケージとし
て安定である。
5にヒートシンク用シリコン基板63が搭載されてお
り、その上に半導体レーザチップ62が搭載されてい
る。この半導体レーザチップ62は、端面発光型である
ため、レーザ光が出射する端面を45゜反射鏡の方へ向
けて実装する。このような構造にすることにより、レー
ザ出射光46の通過する方向を除く他の方向がすべて外
枠42および保護板48で保護されるため、保護パッケ
ージとしての機能は十分に果たしており、しかも外部リ
ード43は枠体42および保護板48により固定されて
いるため、リードフレーム44から個々の半導体レーザ
装置を切り出した後も外れることなく、パッケージとし
て安定である。
【0043】また、図18に示す従来例では、レーザ出
射光46が透明樹脂16を通過することによる透明樹脂
16の黄変劣化等でレーザ出射光の特性が変化するとい
う問題があったが、本実施の形態の構造ではこのような
問題も解決できる。さらに、半導体レーザチップ40が
直接封止樹脂と接することがないため、応力による半導
体レーザチップ40自体の劣化の問題もなくすことがで
きる。
射光46が透明樹脂16を通過することによる透明樹脂
16の黄変劣化等でレーザ出射光の特性が変化するとい
う問題があったが、本実施の形態の構造ではこのような
問題も解決できる。さらに、半導体レーザチップ40が
直接封止樹脂と接することがないため、応力による半導
体レーザチップ40自体の劣化の問題もなくすことがで
きる。
【0044】なお、本実施の形態においては、枠体42
の材料として樹脂を用いているが、外部リード43間の
絶縁が確保できる材料であれば、たとえばガラス材料や
セラミック材料等でもよく、セラミック材料であればさ
らに強度を向上できる。
の材料として樹脂を用いているが、外部リード43間の
絶縁が確保できる材料であれば、たとえばガラス材料や
セラミック材料等でもよく、セラミック材料であればさ
らに強度を向上できる。
【0045】図8は本実施の形態の半導体レーザ装置の
上に光学平板49を取り付けた例を示している。図8に
示すように、レーザ出射光46が通過する方向の面にレ
ーザ出射光46を透過するガラスや樹脂等からなる光学
平板49を配置することにより、この方向も保護される
ことになり、耐環境特性が向上する。
上に光学平板49を取り付けた例を示している。図8に
示すように、レーザ出射光46が通過する方向の面にレ
ーザ出射光46を透過するガラスや樹脂等からなる光学
平板49を配置することにより、この方向も保護される
ことになり、耐環境特性が向上する。
【0046】図9(a),(b)は信号処理回路等を形
成したヒートシンク用シリコン基板を用いた半導体レー
ザ装置の断面図である。これらの図において、42は枠
体、43は外部リード、46はレーザ出射光、48は保
護板、53は信号光、62は半導体レーザチップ、64
はヒートシンク用シリコン基板、65は半導体レーザチ
ップ62の後方から出射されるレーザ光を検出するモニ
タ用受光素子、66はヒートシンク用シリコン基板、6
7は信号処理回路である。
成したヒートシンク用シリコン基板を用いた半導体レー
ザ装置の断面図である。これらの図において、42は枠
体、43は外部リード、46はレーザ出射光、48は保
護板、53は信号光、62は半導体レーザチップ、64
はヒートシンク用シリコン基板、65は半導体レーザチ
ップ62の後方から出射されるレーザ光を検出するモニ
タ用受光素子、66はヒートシンク用シリコン基板、6
7は信号処理回路である。
【0047】図9(a)は45゜反射鏡付きのヒートシ
ンク用シリコン基板64に半導体レーザチップ62の後
方から出射されるレーザ光を受光するモニタ用受光素子
65が形成されている例を示している。また、図9
(b)はヒートシンク用シリコン基板66にモニタ用受
光素子65および信号処理回路67が形成されている例
を示している。
ンク用シリコン基板64に半導体レーザチップ62の後
方から出射されるレーザ光を受光するモニタ用受光素子
65が形成されている例を示している。また、図9
(b)はヒートシンク用シリコン基板66にモニタ用受
光素子65および信号処理回路67が形成されている例
を示している。
【0048】なお図9(a),(b)に示す例では、ヒ
ートシンク用シリコン基板64、66に多くの信号処理
回路を形成すればするほど外部リード43の数が増大
し、図15に示す従来例の構造では処理できない。すな
わち、現在の9mm径の半導体レーザ装置用のステム4
では、絶縁材料8が約1mm径を占めるため、少なくと
も2mm間隔の電極配置しか実現できず、逆に20本の
電極端子を必要とする場合には、ステム4の径は13〜
15mmになる。一方、本実施の形態では、リードフレ
ーム技術がそのまま使えるため、0.3〜0.4mm間隔
で外部リード43を配置することができ、四角形のパッ
ケージの対向する2方向から外部リード43を取り出す
とすると4〜5mm角のパッケージでよく、非常に小型
化が実現できる。さらに図15に示す従来のパッケージ
では、電極端子7の引き出し方向がステム4の面に垂直
であり、三次元的に大きな容積を占めていたのに対し、
本実施の形態の半導体レーザ装置では外部リード43の
引き出し方向を含めて全てが平面的に構成されており、
パッケージの薄型化という点でも効果がある。
ートシンク用シリコン基板64、66に多くの信号処理
回路を形成すればするほど外部リード43の数が増大
し、図15に示す従来例の構造では処理できない。すな
わち、現在の9mm径の半導体レーザ装置用のステム4
では、絶縁材料8が約1mm径を占めるため、少なくと
も2mm間隔の電極配置しか実現できず、逆に20本の
電極端子を必要とする場合には、ステム4の径は13〜
15mmになる。一方、本実施の形態では、リードフレ
ーム技術がそのまま使えるため、0.3〜0.4mm間隔
で外部リード43を配置することができ、四角形のパッ
ケージの対向する2方向から外部リード43を取り出す
とすると4〜5mm角のパッケージでよく、非常に小型
化が実現できる。さらに図15に示す従来のパッケージ
では、電極端子7の引き出し方向がステム4の面に垂直
であり、三次元的に大きな容積を占めていたのに対し、
本実施の形態の半導体レーザ装置では外部リード43の
引き出し方向を含めて全てが平面的に構成されており、
パッケージの薄型化という点でも効果がある。
【0049】〔実施の形態4〕次に本発明の第4の実施
の形態における半導体レーザ装置について、図10の断
面図を参照しながら説明する。図において、42は枠
体、43は外部リード、48は外部リード43の下部に
配置された保護板、46はレーザ出射光、53は入射す
る信号光、54はホログラム光学素子、55はビームス
プリット用ホログラムパターン、56は3ビーム発生用
グレーティングパターン、57は回折光、62は端面発
光型の半導体レーザチップ、66は45゜反射鏡付きの
ヒートシンク用シリコン基板、67はヒートシンク用シ
リコン基板66に形成された信号処理回路である。
の形態における半導体レーザ装置について、図10の断
面図を参照しながら説明する。図において、42は枠
体、43は外部リード、48は外部リード43の下部に
配置された保護板、46はレーザ出射光、53は入射す
る信号光、54はホログラム光学素子、55はビームス
プリット用ホログラムパターン、56は3ビーム発生用
グレーティングパターン、57は回折光、62は端面発
光型の半導体レーザチップ、66は45゜反射鏡付きの
ヒートシンク用シリコン基板、67はヒートシンク用シ
リコン基板66に形成された信号処理回路である。
【0050】以上のように構成された半導体レーザ装置
においては、レーザ出射光46および信号光53をホロ
グラム光学素子54で制御することにより、優れた性能
を発揮する半導体レーザ装置を実現できる。このような
半導体レーザ装置を図5または図6に示す光ピックアッ
プ装置における半導体レーザ装置58の代わりに使用し
て、小型でより機能的に優れた光ピックアップ装置を実
現できる。
においては、レーザ出射光46および信号光53をホロ
グラム光学素子54で制御することにより、優れた性能
を発揮する半導体レーザ装置を実現できる。このような
半導体レーザ装置を図5または図6に示す光ピックアッ
プ装置における半導体レーザ装置58の代わりに使用し
て、小型でより機能的に優れた光ピックアップ装置を実
現できる。
【0051】〔実施の形態5〕次に本発明の第5の実施
の形態における半導体レーザ装置について、図11の断
面図を参照しながら説明する。図において、42は枠
体、43は外部リード、48は外部リード43の下部に
配置された保護板、46はレーザ出射光、53は信号
光、54はホログラム光学素子、55はビームスプリッ
ト用ホログラムパターン、56は3ビーム発生用グレー
ティングパターン、57は回折光、62は端面発光型の
半導体レーザチップ、66は45゜反射鏡付きのヒート
シンク用シリコン基板、67はヒートシンク用シリコン
基板66に形成された光検出回路、68は電流−電圧変
換回路を形成したシリコン基板である。すなわち、本実
施の形態は、図10に示す第4の実施の形態における、
ヒートシンク用シリコン基板66に形成されていた信号
処理回路67の一部分をなす光検出回路からの電流信号
を電圧信号に増幅変換する電流−電圧変換回路を、別の
シリコン基板68に形成し、このシリコン基板68とヒ
ートシンク用シリコン基板66とを同一リードフレーム
に実装したものである。
の形態における半導体レーザ装置について、図11の断
面図を参照しながら説明する。図において、42は枠
体、43は外部リード、48は外部リード43の下部に
配置された保護板、46はレーザ出射光、53は信号
光、54はホログラム光学素子、55はビームスプリッ
ト用ホログラムパターン、56は3ビーム発生用グレー
ティングパターン、57は回折光、62は端面発光型の
半導体レーザチップ、66は45゜反射鏡付きのヒート
シンク用シリコン基板、67はヒートシンク用シリコン
基板66に形成された光検出回路、68は電流−電圧変
換回路を形成したシリコン基板である。すなわち、本実
施の形態は、図10に示す第4の実施の形態における、
ヒートシンク用シリコン基板66に形成されていた信号
処理回路67の一部分をなす光検出回路からの電流信号
を電圧信号に増幅変換する電流−電圧変換回路を、別の
シリコン基板68に形成し、このシリコン基板68とヒ
ートシンク用シリコン基板66とを同一リードフレーム
に実装したものである。
【0052】図10に示す半導体レーザ装置を光ピック
アップ装置に用いる場合、そのアクチュエータ部分の磁
気回路から発生する電磁波により、光検出信号に雑音が
発生する。したがって、微弱な電流信号を比較的大きな
電圧信号に増幅変換することにより、信号のS/N比が
向上し、より機能的に優れた光ピックアップ装置を得る
ことができる。
アップ装置に用いる場合、そのアクチュエータ部分の磁
気回路から発生する電磁波により、光検出信号に雑音が
発生する。したがって、微弱な電流信号を比較的大きな
電圧信号に増幅変換することにより、信号のS/N比が
向上し、より機能的に優れた光ピックアップ装置を得る
ことができる。
【0053】なお、本実施の形態においては、光検出回
路はヒートシンク用シリコン基板に、電流−電圧変換回
路は別の半導体基板に形成しているが、光検出回路また
は一切の信号処理回路を、電流−電圧変換回路を形成し
たシリコン基板68に形成してもよい。このように信号
処理回路として電流−電圧変換回路以外に増幅回路、演
算回路、DA変換回路、レーザ駆動回路等が形成されて
いれば、より機能的に優れた光ピックアップ装置を実現
できる。
路はヒートシンク用シリコン基板に、電流−電圧変換回
路は別の半導体基板に形成しているが、光検出回路また
は一切の信号処理回路を、電流−電圧変換回路を形成し
たシリコン基板68に形成してもよい。このように信号
処理回路として電流−電圧変換回路以外に増幅回路、演
算回路、DA変換回路、レーザ駆動回路等が形成されて
いれば、より機能的に優れた光ピックアップ装置を実現
できる。
【0054】また、本実施の形態では、端面発光型の半
導体レーザチップ62を反射鏡を備えたヒートシンク用
シリコン基板66に実装した例を示したが、直接上方へ
光を出射できる面発光型の半導体レーザチップを用いた
場合は反射鏡は不要である。
導体レーザチップ62を反射鏡を備えたヒートシンク用
シリコン基板66に実装した例を示したが、直接上方へ
光を出射できる面発光型の半導体レーザチップを用いた
場合は反射鏡は不要である。
【0055】〔実施の形態6〕次に本発明の第6の実施
の形態における半導体レーザ装置について、図12を参
照しながら説明する。図12の(a)は第6の実施の形
態の上面図、(b)はその一部変形例の上面図である。
これらの図において、42は枠体、43は外部リード、
45はチップ搭載部、62は面発光型の半導体レーザチ
ップ、66はヒートシンク用シリコン基板、67は信号
処理回路、69はチップ搭載部45から延長された放熱
板である。
の形態における半導体レーザ装置について、図12を参
照しながら説明する。図12の(a)は第6の実施の形
態の上面図、(b)はその一部変形例の上面図である。
これらの図において、42は枠体、43は外部リード、
45はチップ搭載部、62は面発光型の半導体レーザチ
ップ、66はヒートシンク用シリコン基板、67は信号
処理回路、69はチップ搭載部45から延長された放熱
板である。
【0056】これらの図に示す実施の形態は、いずれ
も、半導体レーザチップ62で発生する熱を逃がす熱伝
導経路として放熱板69を設けたものである。
も、半導体レーザチップ62で発生する熱を逃がす熱伝
導経路として放熱板69を設けたものである。
【0057】図12(a)に示す実施の形態では、放熱
板69が外部リード43の引き出し方向に対して直角方
向に引き出されており、図12(b)に示す実施の形態
では、放熱板69が外部リード43と同じ方向に引き出
されている。
板69が外部リード43の引き出し方向に対して直角方
向に引き出されており、図12(b)に示す実施の形態
では、放熱板69が外部リード43と同じ方向に引き出
されている。
【0058】図13(a)は図12(a)に示す半導体
レーザ装置を組み込んだ光ピックアップ装置の概略分解
斜視図、図13(b)は図12(b)に示す半導体レー
ザ装置を組み込んだ光ピックアップ装置の概略分解斜視
図である。
レーザ装置を組み込んだ光ピックアップ装置の概略分解
斜視図、図13(b)は図12(b)に示す半導体レー
ザ装置を組み込んだ光ピックアップ装置の概略分解斜視
図である。
【0059】これらの図において、69は放熱板、70
は半導体レーザ装置、71は半導体レーザ装置70を取
り付ける回路基板、72は光ピックアップ装置のフレー
ム、73はフレーム72に設けられた窓である。
は半導体レーザ装置、71は半導体レーザ装置70を取
り付ける回路基板、72は光ピックアップ装置のフレー
ム、73はフレーム72に設けられた窓である。
【0060】光ピックアップ装置の組立は、まず半導体
レーザ装置70を回路基板71に取付け、次に半導体レ
ーザ装置70を窓73に一致させて回路基板71をフレ
ーム72に取り付ける。このとき放熱板69は熱容量の
大きいフレーム72や図には示していないが他の放熱手
段(たとえばペルチェ素子、放熱フィン等)にビス留
め、半田付けまたは高熱伝導性接着材により取り付けら
れ、半導体レーザチップ62からの熱を効率よく逃が
す。このように放熱板69を設けることにより半導体レ
ーザチップ62を室温に近い状態に維持できるため、信
頼性を大幅に向上できる。
レーザ装置70を回路基板71に取付け、次に半導体レ
ーザ装置70を窓73に一致させて回路基板71をフレ
ーム72に取り付ける。このとき放熱板69は熱容量の
大きいフレーム72や図には示していないが他の放熱手
段(たとえばペルチェ素子、放熱フィン等)にビス留
め、半田付けまたは高熱伝導性接着材により取り付けら
れ、半導体レーザチップ62からの熱を効率よく逃が
す。このように放熱板69を設けることにより半導体レ
ーザチップ62を室温に近い状態に維持できるため、信
頼性を大幅に向上できる。
【0061】たとえば、枠体42の絶縁材料として樹脂
を用い、放熱板69を設けない場合、熱抵抗は約500
℃/Wとなる。すなわち、半導体レーザチップ62の発
熱量を0.1Wとすると素子温度が約50℃上昇するこ
とになり、室温25℃で動作させた場合、半導体レーザ
チップ62の接合温度が75℃になることを意味してい
る。半導体レーザチップ62の保証温度が約60〜70
℃であることを考えると、このパッケージでは実用化で
きない。
を用い、放熱板69を設けない場合、熱抵抗は約500
℃/Wとなる。すなわち、半導体レーザチップ62の発
熱量を0.1Wとすると素子温度が約50℃上昇するこ
とになり、室温25℃で動作させた場合、半導体レーザ
チップ62の接合温度が75℃になることを意味してい
る。半導体レーザチップ62の保証温度が約60〜70
℃であることを考えると、このパッケージでは実用化で
きない。
【0062】一方、本実施の形態に示すように、材料と
して銅(0.2mm厚)を用い、長さ10mm、幅3m
mの放熱板69を構成した場合、熱抵抗は約40℃/W
となる。この値は、これまで一般に用いられてきた図1
5に示す5.6mm径の半導体レーザ装置の熱抵抗約6
0℃/Wよりも優れており、信頼性上非常に優れたパッ
ケージを実現できる。
して銅(0.2mm厚)を用い、長さ10mm、幅3m
mの放熱板69を構成した場合、熱抵抗は約40℃/W
となる。この値は、これまで一般に用いられてきた図1
5に示す5.6mm径の半導体レーザ装置の熱抵抗約6
0℃/Wよりも優れており、信頼性上非常に優れたパッ
ケージを実現できる。
【0063】〔実施の形態7〕次に本発明の第7の実施
の形態における半導体レーザ装置について、図14を参
照しながら説明する。図14の(a)は第7の実施の形
態の断面図、(b)はその一部変形例の断面図である。
これらの図において、42は枠体、43は外部リード、
45はチップ搭載部、46はレーザ出射光、48は保護
板、62は端面発光型の半導体レーザチップ、66はヒ
ートシンク用シリコン基板、74は放熱板、75は放熱
フィンである。
の形態における半導体レーザ装置について、図14を参
照しながら説明する。図14の(a)は第7の実施の形
態の断面図、(b)はその一部変形例の断面図である。
これらの図において、42は枠体、43は外部リード、
45はチップ搭載部、46はレーザ出射光、48は保護
板、62は端面発光型の半導体レーザチップ、66はヒ
ートシンク用シリコン基板、74は放熱板、75は放熱
フィンである。
【0064】図12(a),(b)に示す第6の実施の
形態ではチップ搭載部45から幅広のリードを引き出し
て熱伝導経路としていたが、図14(a)に示す実施の
形態では、チップ搭載部45の裏面を露出させておき、
その部分を含んで金属膜を形成して放熱板74としてい
る。さらに図14(b)に示す実施の形態では、チップ
搭載部45の裏面を露出させておき、その部分に直接一
部を当接させて放熱フィン75を取り付けて空気との接
触面積を大きくし、さらに放熱効果を高めている。
形態ではチップ搭載部45から幅広のリードを引き出し
て熱伝導経路としていたが、図14(a)に示す実施の
形態では、チップ搭載部45の裏面を露出させておき、
その部分を含んで金属膜を形成して放熱板74としてい
る。さらに図14(b)に示す実施の形態では、チップ
搭載部45の裏面を露出させておき、その部分に直接一
部を当接させて放熱フィン75を取り付けて空気との接
触面積を大きくし、さらに放熱効果を高めている。
【0065】〔実施の形態8〕次に本発明の第8の実施
の形態における半導体レーザ装置について、図20を参
照しながら説明する。図20の(a)は同実施の形態の
上面図、(b)は同実施の形態を一部変形した半導体レ
ーザ装置の上面図、(c)は(b)に示した変形例の断
面図である。図において、101は枠体42の外周部に
おける円筒形状を表している。
の形態における半導体レーザ装置について、図20を参
照しながら説明する。図20の(a)は同実施の形態の
上面図、(b)は同実施の形態を一部変形した半導体レ
ーザ装置の上面図、(c)は(b)に示した変形例の断
面図である。図において、101は枠体42の外周部に
おける円筒形状を表している。
【0066】本半導体レーザ装置は、特に図4、図10
および図11に示すように光学素子をも集積する場合
に、半導体レーザ装置全体の回転調整が必要とされるこ
とがある。
および図11に示すように光学素子をも集積する場合
に、半導体レーザ装置全体の回転調整が必要とされるこ
とがある。
【0067】図13に示すような実装をする場合、半導
体レーザ装置を図20(a)に示すように枠体の外周を
円筒形状とし、フレーム側の窓73を半導体レーザ装置
70側の円筒形状101と同じ曲率の円筒窓にすること
により、半導体レーザ装置70をフレーム窓73にはめ
込んだ後、容易に回転調整できるようになる。
体レーザ装置を図20(a)に示すように枠体の外周を
円筒形状とし、フレーム側の窓73を半導体レーザ装置
70側の円筒形状101と同じ曲率の円筒窓にすること
により、半導体レーザ装置70をフレーム窓73にはめ
込んだ後、容易に回転調整できるようになる。
【0068】なお、このとき枠体42の円筒形状は半導
体レーザ装置の発光点を概略中心とする円筒形状である
ことが望ましい。
体レーザ装置の発光点を概略中心とする円筒形状である
ことが望ましい。
【0069】図20(b)に示す装置においては、枠体
42の外周部の円筒形状が枠体42の一部より構成され
ている。図20(a)の構造と同様に円筒窓にはめ込む
ことにより半導体レーザ装置自体の回転調整が容易にな
るとともに、円筒窓にはめ込むときに当たり面102が
あるため、円筒窓に電極があたることのないようにはめ
込むことができる。また、半導体レーザ装置の実装時の
基準面にもなる。そして、光学素子103を円筒形状内
部に配置することができ、光学素子の保護、固定をする
上でも、有効である。
42の外周部の円筒形状が枠体42の一部より構成され
ている。図20(a)の構造と同様に円筒窓にはめ込む
ことにより半導体レーザ装置自体の回転調整が容易にな
るとともに、円筒窓にはめ込むときに当たり面102が
あるため、円筒窓に電極があたることのないようにはめ
込むことができる。また、半導体レーザ装置の実装時の
基準面にもなる。そして、光学素子103を円筒形状内
部に配置することができ、光学素子の保護、固定をする
上でも、有効である。
【0070】〔実施の形態9〕次に本発明の第9の実施
の形態における半導体レーザ装置について、図21を参
照しながら説明する。図21の(a)は上面図、(b)
は断面図である。図において、104は位置規正用の凸
部または凹部である。
の形態における半導体レーザ装置について、図21を参
照しながら説明する。図21の(a)は上面図、(b)
は断面図である。図において、104は位置規正用の凸
部または凹部である。
【0071】このように枠体の一部に凸部または凹部を
設けることにより、半導体レーザ装置の実装時に凸部ま
たは凹部に適合した治具によって、位置規正および位置
調整、ならびに回転調整を容易に行うことができるよう
になる。
設けることにより、半導体レーザ装置の実装時に凸部ま
たは凹部に適合した治具によって、位置規正および位置
調整、ならびに回転調整を容易に行うことができるよう
になる。
【0072】〔実施の形態10〕次に本発明の第10の
実施の形態における半導体レーザ装置について、図22
を参照しながら説明する。図22の(a)は上面図、
(b)は断面図である。図において、105は枠体42
上の電極パターンである。
実施の形態における半導体レーザ装置について、図22
を参照しながら説明する。図22の(a)は上面図、
(b)は断面図である。図において、105は枠体42
上の電極パターンである。
【0073】このように枠体上の電極パターン105と
半導体レーザおよびシリコンチップ上の電極とが金属細
線で接続され、枠体42上の電極パターン105は枠体
42の表面または内部を通って枠体外側表面まで引き回
されており、ここで外部リード43と接続されている。
枠体42の中央貫通部の下側は外部リードの半導体レー
ザ搭載部106により気密に保持されており、保護板4
8がなくても気密性が確保できるようになる。
半導体レーザおよびシリコンチップ上の電極とが金属細
線で接続され、枠体42上の電極パターン105は枠体
42の表面または内部を通って枠体外側表面まで引き回
されており、ここで外部リード43と接続されている。
枠体42の中央貫通部の下側は外部リードの半導体レー
ザ搭載部106により気密に保持されており、保護板4
8がなくても気密性が確保できるようになる。
【0074】保護板48をなくすことで、半導体レーザ
から発生する熱が金属からなる外部リードの半導体レー
ザ搭載部106に直接に達するため、保護板48による
熱抵抗上昇がなくなり、放熱性の点でも非常に効果があ
る。
から発生する熱が金属からなる外部リードの半導体レー
ザ搭載部106に直接に達するため、保護板48による
熱抵抗上昇がなくなり、放熱性の点でも非常に効果があ
る。
【0075】また、枠体上の電極パターン105を介し
て半導体レーザおよびシリコンデバイスの電極が外部リ
ードに取り出せるため、本デバイスをたとえばフレキシ
ブル基板に結線する作業が行いやすくなるという効果も
ある。
て半導体レーザおよびシリコンデバイスの電極が外部リ
ードに取り出せるため、本デバイスをたとえばフレキシ
ブル基板に結線する作業が行いやすくなるという効果も
ある。
【0076】
【発明の効果】本発明は、チップ搭載部に半導体レーザ
チップを実装し、チップ搭載部を囲んで設けた外部リー
ド上の接続点と半導体レーザチップの電極とを接続し、
かつチップ搭載部および外部リード上の接続点を囲んで
絶縁材料からなる枠体を設けた構成により、次のような
効果を有する優れた半導体装置および光ピックアップ装
置を実現できるものである。
チップを実装し、チップ搭載部を囲んで設けた外部リー
ド上の接続点と半導体レーザチップの電極とを接続し、
かつチップ搭載部および外部リード上の接続点を囲んで
絶縁材料からなる枠体を設けた構成により、次のような
効果を有する優れた半導体装置および光ピックアップ装
置を実現できるものである。
【0077】(1)樹脂モールドすることなくリードフ
レームに実装した半導体レーザチップを保護することが
できる。
レームに実装した半導体レーザチップを保護することが
できる。
【0078】(2)樹脂モールドすることなくリードフ
レームから半導体レーザ装置を個別に切り出した後も外
部リードが外れることなく固定されている。
レームから半導体レーザ装置を個別に切り出した後も外
部リードが外れることなく固定されている。
【0079】(3)樹脂モールドしないので、樹脂モー
ルドに起因する問題すなわち樹脂の黄変による半導体レ
ーザ装置の光出力特性劣化や応力による半導体レーザチ
ップ劣化等の問題がない。
ルドに起因する問題すなわち樹脂の黄変による半導体レ
ーザ装置の光出力特性劣化や応力による半導体レーザチ
ップ劣化等の問題がない。
【0080】(4)樹脂モールドすることなく半導体レ
ーザチップをリードフレームに実装するため、取扱いが
容易で工数がかからず、材料コストも安くなり、安価で
信頼性の高い半導体レーザ装置を実現できる。
ーザチップをリードフレームに実装するため、取扱いが
容易で工数がかからず、材料コストも安くなり、安価で
信頼性の高い半導体レーザ装置を実現できる。
【0081】(5)リードフレームの外枠の高さを精度
よく作製することにより、光学素子を外枠の上部に置く
だけで高さ方向の精度が確保できる。
よく作製することにより、光学素子を外枠の上部に置く
だけで高さ方向の精度が確保できる。
【0082】(6)外枠は金型を用いて作製でき、金型
の設計自由度が非常に高いため、本発明の半導体レーザ
装置を実装する相手部材により外枠の形状を最適化する
ことが容易である。
の設計自由度が非常に高いため、本発明の半導体レーザ
装置を実装する相手部材により外枠の形状を最適化する
ことが容易である。
【0083】(7)放熱板や放熱フィンをリードフレー
ム製造時に形成するか、または最終的にパッケージの裏
面に取り付けることにより、パッケージの熱抵抗が減少
し、半導体レーザチップから発生する熱を効率よく逃が
すことができ、信頼性の高い半導体レーザを実現でき
る。
ム製造時に形成するか、または最終的にパッケージの裏
面に取り付けることにより、パッケージの熱抵抗が減少
し、半導体レーザチップから発生する熱を効率よく逃が
すことができ、信頼性の高い半導体レーザを実現でき
る。
【図1】(a)は本発明の第1の実施の形態における半
導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図 (c)は組立工程における同半導体レーザ装置の上面図
導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図 (c)は組立工程における同半導体レーザ装置の上面図
【図2】本発明の第1の実施の形態における保護用の光
学平板を取り付けた半導体レーザ装置の断面図
学平板を取り付けた半導体レーザ装置の断面図
【図3】(a)はヒートシンク用シリコン基板にモニタ
用受光素子が形成された半導体レーザ装置の断面図 (b)はヒートシンク用シリコン基板に信号処理回路が
形成された半導体レーザ装置の断面図
用受光素子が形成された半導体レーザ装置の断面図 (b)はヒートシンク用シリコン基板に信号処理回路が
形成された半導体レーザ装置の断面図
【図4】本発明の第2の実施の形態における半導体レー
ザ装置の断面図
ザ装置の断面図
【図5】本発明の第2の実施の形態における光ピックア
ップ装置の構成図
ップ装置の構成図
【図6】本発明の第2の実施の形態における光ピックア
ップ装置の構成図
ップ装置の構成図
【図7】(a)は本発明の第3の実施の形態における半
導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図 (c)は組立工程における同半導体レーザ装置の上面図
導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図 (c)は組立工程における同半導体レーザ装置の上面図
【図8】本発明の第3の実施の形態における保護用の光
学平板を取り付けた半導体レーザ装置の断面図
学平板を取り付けた半導体レーザ装置の断面図
【図9】(a)は回路を形成したヒートシンク用シリコ
ン基板を用いた半導体レーザ装置の一例を示す断面図 (b)は同半導体レーザ装置の他の例を示す断面図
ン基板を用いた半導体レーザ装置の一例を示す断面図 (b)は同半導体レーザ装置の他の例を示す断面図
【図10】本発明の第4の実施の形態における半導体レ
ーザ装置の断面図
ーザ装置の断面図
【図11】本発明の第5の実施の形態における半導体レ
ーザ装置の断面図
ーザ装置の断面図
【図12】(a)は本発明の第6の実施の形態における
半導体レーザ装置の上面図 (b)は同じ第6の実施の形態における半導体レーザ装
置の一部を変形した例を示す上面図
半導体レーザ装置の上面図 (b)は同じ第6の実施の形態における半導体レーザ装
置の一部を変形した例を示す上面図
【図13】(a)は第6の実施の形態の半導体レーザ装
置を組み込んだ光ピックアップ装置の分解斜視図 (b)は同光ピックアップ装置の一部を変形した例を示
す分解斜視図
置を組み込んだ光ピックアップ装置の分解斜視図 (b)は同光ピックアップ装置の一部を変形した例を示
す分解斜視図
【図14】(a)は本発明の第7の実施の形態における
半導体レーザ装置の断面図 (b)は同半導体レーザ装置の一部を変形した例を示す
断面図
半導体レーザ装置の断面図 (b)は同半導体レーザ装置の一部を変形した例を示す
断面図
【図15】従来の半導体レーザ装置の分解斜視図
【図16】半導体素子の実装に用いられているリードフ
レームの平面図
レームの平面図
【図17】樹脂封止された従来の半導体レーザ装置の斜
視図
視図
【図18】金属ステムの上部分を透明樹脂で封止した従
来の半導体レーザ装置の断面図
来の半導体レーザ装置の断面図
【図19】従来の光ピックアップ装置の概略構成図
【図20】(a)は本発明の第8の実施の形態における
半導体レーザ装置の上面図 (b)は同半導体レーザ装置の一部を変形した例を示す
上面図 (c)は(b)に示した同半導体レーザ装置の断面図
半導体レーザ装置の上面図 (b)は同半導体レーザ装置の一部を変形した例を示す
上面図 (c)は(b)に示した同半導体レーザ装置の断面図
【図21】(a)は本発明の第9の実施の形態における
半導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図
半導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図
【図22】(a)は本発明の第10の実施の形態におけ
る半導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図
る半導体レーザ装置の上面図 (b)は同半導体レーザ装置の断面図
40 半導体レーザチップ
41 ヒートシンク用シリコン基板
42 樹脂製の枠体
43 外部リード
44 リードフレーム
45 チップ搭載部
46 レーザ出射光
47 金属細線
48 保護板
49 光学平板
50 モニタ用受光素子
51 光検出回路
52 信号処理回路
53 信号光
54 ホログラム光学素子
55 ビームスプリット用ホログラムパターン
56 3ビーム発生用グレーティングパターン
57 回折光
58 半導体レーザ装置
59 偏光ビームスプリッタ
60 偏光分離手段
61 受光素子
62 端面発光型の半導体レーザチップ
63 ヒートシンク用シリコン基板
64 ヒートシンク用シリコン基板
65 モニタ用受光素子
66 ヒートシンク用シリコン基板
67 信号処理回路
68 電流−電圧変換回路を形成したシリコン基板
69 放熱板
70 半導体レーザ装置
71 回路基板
72 フレーム
73 窓
74 放熱板
75 放熱フィン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 吉川 昭男
大阪府高槻市幸町1番1号 松下電子工
業株式会社内
(56)参考文献 特開 平3−108391(JP,A)
特開 平2−128452(JP,A)
特開 平6−203403(JP,A)
実開 平3−77469(JP,U)
実開 平1−82557(JP,U)
実開 昭59−18451(JP,U)
実開 昭59−128752(JP,U)
実開 昭59−18451(JP,U)
実開 昭60−57151(JP,U)
実開 昭57−175440(JP,U)
実開 昭57−117652(JP,U)
(58)調査した分野(Int.Cl.7,DB名)
H01S 5/00 - 5/50
G11B 7/125 - 7/135
H01L 23/02
Claims (4)
- 【請求項1】 チップ搭載部に半導体レーザチップを実
装し、前記チップ搭載部を囲んで設けた外部リード上の
接続点と半導体レーザチップの電極とを接続し、かつ前
記チップ搭載部および前記外部リード上の接続点を囲ん
で絶縁材料からなる枠体を設けた半導体レーザ装置であ
って、前記枠体の上に、前記チップ搭載部を内側に挟み
かつ外側面の一部に形成された円筒面を備えた2つの凸
起を有することを特徴とする半導体レーザ装置。 - 【請求項2】 チップ搭載部に半導体レーザチップを実
装し、前記チップ搭載部を囲んで設けた外部リード上の
接続点と前記半導体レーザチップの電極とを接続し、か
つ前記チップ搭載部および前記外部リード上の接続点を
囲んで絶縁材料からなる枠体を設けた半導体レーザ装置
であって、前記枠体の上に、前記チップ搭載部を内側に
挟む2つの凸起を有し、前記凸起の外側における前記枠
体の上面が前記チップ搭載部と平行であることを特徴と
する半導体レーザ装置。 - 【請求項3】 前記上面は半導体レーザ装置の実装時の
基準面であることを特徴とする請求項2記載の半導体レ
ーザ装置。 - 【請求項4】 チップ搭載部に半導体レーザチップを実
装し、前記チップ搭載部を囲んで設けた外部リード上の
接続点と前記半導体レーザチップの電極とを接続し、か
つ前記チップ搭載部および前記外部リード上の接続点を
囲んで絶縁材料からなる枠体を設けた半導体レーザ装置
であって、前記枠体の外側面には円筒面が形成され、前
記外側面の外側に前記チップ搭載部に対して平行な面を
有する段差部が形成されたことを特徴とする半導体レー
ザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000269823A JP3412609B2 (ja) | 1992-10-22 | 2000-09-06 | 半導体レーザ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-284154 | 1992-10-22 | ||
JP28415492 | 1992-10-22 | ||
JP2000269823A JP3412609B2 (ja) | 1992-10-22 | 2000-09-06 | 半導体レーザ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5264575A Division JPH06203403A (ja) | 1992-10-22 | 1993-10-22 | 半導体レーザ装置および光ピックアップ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001111159A JP2001111159A (ja) | 2001-04-20 |
JP3412609B2 true JP3412609B2 (ja) | 2003-06-03 |
Family
ID=26555347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000269823A Expired - Fee Related JP3412609B2 (ja) | 1992-10-22 | 2000-09-06 | 半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3412609B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7280573B2 (en) | 2005-07-05 | 2007-10-09 | Matsushita Electirc Industrial Co., Ltd. | Semiconductor laser unit and optical pickup device |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3853279B2 (ja) | 2002-02-01 | 2006-12-06 | シャープ株式会社 | 半導体レーザ装置及びその製造方法、並びにそれを用いた光ピックアップ |
JP3866993B2 (ja) | 2002-03-12 | 2007-01-10 | シャープ株式会社 | 半導体レーザ装置及びそれを用いた光ピックアップ |
JP4199080B2 (ja) | 2002-09-30 | 2008-12-17 | シャープ株式会社 | 半導体レーザ装置及びそれを用いたピックアップ |
JP2004128342A (ja) | 2002-10-04 | 2004-04-22 | Sharp Corp | レーザドライバ内蔵半導体レーザ装置およびそれを備えた電子機器 |
JP2004146441A (ja) | 2002-10-22 | 2004-05-20 | Sharp Corp | 半導体レーザ装置 |
JP4094501B2 (ja) | 2002-11-27 | 2008-06-04 | シャープ株式会社 | 光ピックアップ装置 |
US7173951B2 (en) | 2003-03-25 | 2007-02-06 | Sharp Kabushiki Kaisha | Semiconductor laser device with light receiving element |
JP4170950B2 (ja) | 2003-10-10 | 2008-10-22 | 松下電器産業株式会社 | 光学デバイスおよびその製造方法 |
JP4091936B2 (ja) | 2004-01-14 | 2008-05-28 | 松下電器産業株式会社 | 光学デバイス,その製造方法,キャップ部品及びその製造方法 |
JP2005353846A (ja) | 2004-06-10 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 光学デバイス及びその製造方法 |
JP4215703B2 (ja) | 2004-11-04 | 2009-01-28 | パナソニック株式会社 | 光学デバイスおよびその製造方法 |
JP2007123659A (ja) * | 2005-10-31 | 2007-05-17 | Sumitomo Electric Ind Ltd | 面発光半導体素子 |
JP5549104B2 (ja) * | 2008-05-29 | 2014-07-16 | 株式会社リコー | 発光装置、光走査装置及び画像形成装置 |
DE102018102961A1 (de) * | 2018-02-09 | 2019-08-14 | Msg Lithoglas Gmbh | Bauteilanordnung, Package und Package-Anordnung sowie Verfahren zum Herstellen |
-
2000
- 2000-09-06 JP JP2000269823A patent/JP3412609B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7280573B2 (en) | 2005-07-05 | 2007-10-09 | Matsushita Electirc Industrial Co., Ltd. | Semiconductor laser unit and optical pickup device |
Also Published As
Publication number | Publication date |
---|---|
JP2001111159A (ja) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06203403A (ja) | 半導体レーザ装置および光ピックアップ装置 | |
US5748658A (en) | Semiconductor laser device and optical pickup head | |
JP3412609B2 (ja) | 半導体レーザ装置 | |
JP3233837B2 (ja) | 半導体レーザ装置及び光ピックアップ装置 | |
JP3318811B2 (ja) | 半導体発光素子のパッケージ及びその製造方法 | |
KR100780522B1 (ko) | 반도체 레이저 | |
JP2000196177A (ja) | 半導体レ―ザ装置およびその製造方法 | |
US7440386B2 (en) | Optical device and method of manufacturing the same | |
JP3206362B2 (ja) | 半導体レーザ装置 | |
US5444726A (en) | Semiconductor laser device | |
JP3277736B2 (ja) | 半導体素子の封止構造 | |
JP3866993B2 (ja) | 半導体レーザ装置及びそれを用いた光ピックアップ | |
JP3074112B2 (ja) | 半導体装置及びその製造方法 | |
US7929076B2 (en) | Optical module and optical pickup apparatus | |
JP2005251838A (ja) | 半導体レーザ装置 | |
JP4439313B2 (ja) | 光学モジュールの製造方法 | |
JP2736197B2 (ja) | 光半導体素子用パッケージ | |
US20080237455A1 (en) | Light receiving apparatus | |
JPH06290476A (ja) | 光半導体装置、半導体レーザーユニット、及び光メモリ装置用光ヘッド | |
KR19980018997A (ko) | 대물 렌즈용 2축 구동 장치를 구비한 광학 픽업 장치(optical pickup device with biaxial drive for objective lens) | |
JPH06275920A (ja) | 半導体レーザー装置 | |
JPH06204615A (ja) | 光半導体装置 | |
JP3846884B2 (ja) | 半導体レーザ装置搭載用フレーム、半導体レーザ装置、光ピックアップ装置および半導体レーザ装置の製造方法 | |
JPH04364791A (ja) | 半導体レーザ装置 | |
JPH08249715A (ja) | 光学デバイスとその製造方法及び光ピックアップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |