JP3410267B2 - 記録システム - Google Patents
記録システムInfo
- Publication number
- JP3410267B2 JP3410267B2 JP30903195A JP30903195A JP3410267B2 JP 3410267 B2 JP3410267 B2 JP 3410267B2 JP 30903195 A JP30903195 A JP 30903195A JP 30903195 A JP30903195 A JP 30903195A JP 3410267 B2 JP3410267 B2 JP 3410267B2
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- timing
- signal
- reference clock
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Measured Values (AREA)
Description
【発明の詳細な説明】
【発明の属する技術分野】本発明は例えば波形記録装置
を複数台用いて並列記録をするような記録システムに関
し、サンプリングのタイミングを同期させると共に、複
数台数間のトリガの共有化をはかった記録システムに関
するものである。 【０００１】 【従来の技術】従来、複数台の波形記録装置を同期させ
て運転し、各測定個所の波形を記録するような測定シス
テムの場合、各記録装置自身が有するサンプリングクロ
ックを基準にサンプリングを行っている。 【０００２】 【発明が解決しようとする課題】しかし、従来の測定シ
ステムでは、同期運転とはいいながらも、各装置が自身
に内蔵した独自のクロックを基準にサンプリングを行っ
ているので、厳密にはサンプリングのタイミングが一致
している訳ではない。 【０００３】同期運転の他の方法として各記録装置の内
部バスを引き出して各装置のクロックをマスターとなる
装置に統一すれば上述の問題は解決できるが信号線が多
くなり、また、内部バスはＣＰＵ等で直接制御されるの
で、ノイズ等でシステムハングアップ等の問題が発生
し、装置間を離すことが出来ないという問題があった。 【０００４】また、トリガについても波形記録装置によ
ってはトリガイン・アウト（Trig-in ,out)のような端
子を持ち同期運転が可能なものもあるが、１台目のチャ
ネルと２台目のチャネルのトリガコンビネーションメイ
ンをとってトリガをかけることは出来ないという問題が
あった。 【０００５】 【課題を解決するための手段】本発明は、上記問題点を
解決するためになされたもので、請求項１においては、
クロック信号をアンド回路を介して出力するサンプリン
グタイミング発生器と、このタイミング発生器で発生し
た基準クロックに基づいてサンプリングのためのタイミ
ング信号を出力するサンプリング検出手段と、前記基準
クロックに基づいて所定の時間遅れを有する２つのタイ
ミング信号（Ｔ1，Ｔ3）を出力するタイミング発生手段
と、前記タイミング信号（Ｔ1）とサンプリングされた
Ａ／Ｄデータとのトリガ条件が成立した場合に所定のパ
ルス幅（ｔ2）からなる出力信号Ｔ2を前記アンド回路に
出力するトリガ検出手段と、このトリガ検出手段からの
出力信号（Ｔ2）と前記基準クロック信号が論理積され
た前記アンド回路からの出力（パルス幅ｔ1＋ｔ2）と前
記タイミング発生手段からの出力信号（Ｔ3）に基づい
て装置の記録動作の要否を判断するトリガ抽出手段とを
有し、前記基準クロック信号をワイヤードロジックライ
ンを介して出力する一台のマスタレコーダと、前記基準
クロック信号を出力するサンプリングタイミング発生機
能を除いて前記マスタレコーダと同等の機能を有し、前
記基準クロックをワイヤードロジックラインを介して入
力する少なくとも一台のスレーブレコーダを備えたこと
を特徴とするものである。 【０００６】 【０００７】 【作用】請求項１において、マスタレコーダは所定のパ
ルス幅を有する基準クロックをアンド回路を介して出力
する。マスタレコーダを含む全てのレコーダはワイヤー
ドロジックラインを介してその基準クロックを入力す
る。サンプリング検出手段はこの基準クロックに基づい
てサンプリングのためのタイミング信号を出力する。タ
イミング発生手段は基準クロックに基づいて所定の時間
遅れを有する２つのタイミング信号を出力する。トリガ
検出手段はサンプリングしたＡ／Ｄデータの信号からト
リガ条件の成立の有無を判断し、トリガ条件が成立した
場合、タイミング発生手段からの一方のタイミング信号
をトリガにして所定のパルス幅の信号をアンド回路に出
力する。アンド回路は基準クロックのパルス幅とトリガ
検出手段からのパルス幅が論理積されたパルス幅の信号
を出力する。トリガ抽出手段はタイミング発生手段から
の他方のタイミング信号とアンド回路からの出力に基づ
いて装置（以下、装置とはマスタレコーダまたはスレー
ブレコーダを指す）の記録動作の要否を判断する。 【０００８】 【０００９】 【発明の実施の形態】以下、図面を用いて本発明の一実
施例を説明する。図１は本発明のシステムの結線状態の
一実施例を示す構成図である。図において、１はマスタ
レコーダ、２，３…はスレーブレコーダであり、これら
のレコーダは信号線４により接続されている。 【００１０】図２はマスタレコーダの一実施例を示す要
部構成図、図３はスレーブレコーダの要部の構成図であ
り、スレーブレコーダはサンプリングタイミング発生器
１０とは切り離されて電源（＋Ｖ）側に接続されている
点のみがマスタレコーダと異なっている。これらの図に
おいて１０はサンプリングタイミング発生器、１１はこ
のサンプリングタイミング発生器１０からのタイミング
信号が入力するアンド回路である。１２はオープンコレ
クタまたはコレクタ開放型のバッファであり、このバッ
ファ１２の出力は外部接続端子Ｂを介してスレーブレコ
ーダの外部接続端子Ｂ’にコレクタ開放型のワイヤード
ロジックライン（２点鎖線で囲ったＣで示す部分）で接
続されている。なお、図1に示す構成において、マスタ
レコーダは一台しか存在できない。即ち、図2に示すよ
うに、マスタレコーダのサンプリング発生器１０のみが
アンドゲート１１、バッファ１２を介してワイヤードラ
インに接続され、図３に示すように、スレーブレコーダ
のサンプリング発生器１０は全て切り離され、アンドゲ
ート１１の端子は電源（＋Ｖ）側に接続される。 【００１１】１４はサンプリングタイミング発生器１０
からのタイミング信号を検出し、Ａ／Ｄ変換器（このＡ
／Ｄ変換器には図では省略するがマルチプレクサを介し
て測定アナログ信号が入力されている）に対してサンプ
リングタイミング信号を出力するサンプリング検出手
段、１８はサンプリングタイミング発生器１０からのタ
イミング信号をトリガにしてタイミング信号を発生する
タイミング発生手段である。１５はトリガ検出手段であ
り、タイミング発生手段１８からのタイミング信号と装
置内のトリガ信号の状態に対応してトリガ信号を出力す
る。１６はトリガ抽出手段であり、タイミング発生手段
１８からのタイミング信号に基づいてトリガを抽出し記
録動作の制御を行う。 【００１２】次に上記記録システムのスイッチング動作
を図４〜図９を用いて説明する。マスタレコーダ１のサ
ンプリングタイミング発生器１０は図４に示すような周
期Ｔでパルス幅ｔ0の基準クロック信号を発生する。こ
の基準クロック信号はアンド回路１１及びバッファ１２
を含むワイヤードロジックラインを介してスレーブレコ
ーダ２，３…（図１参照）に出力される。 【００１３】マスタレコーダ１はワイヤードラインに出
力された基準クロック信号を、マスタレコーダのバッフ
ァ１２'を介して再び内部に取り込み、この基準クロッ
ク信号の立ち下がりエッジでサンプリングを行う。スレ
ーブレコーダ２，３…ではスレーブレコーダのバッファ
１２'を介してワイヤードラインの状態を内部に取り込
み、この基準クロック信号の立ち下がりエッジでサンプ
リングを行う。 【００１４】マスタ及びスレーブレコーダのタイミング
発生回路１８は前記基準クロック信号（ｔ0）の立下が
りエッジを検出して図５に示すように、所定のｔ1時間
経過後タイミング信号Ｔ1をトリガ検出手段１５へ出力
し，更にｔ3時間経過後トリガ抽出手段１６へタイミン
グ信号Ｔ3を出力する（ｔ3＞ｔ1）。 【００１５】図1の構成において、マスタレコーダ及び
各スレーブレコーダを各レコーダに設定したトリガ検出
で同時運転させる手段について説明する。まず、どれか
一つのレコーダで設定したトリガ条件が成立し、このレ
コーダのトリガ検出で、図1に構成される全てのレコー
ダを同時に記録又は印字を開始させる手段について説明
する（装置間オアトリガ動作）。トリガ検出手段１５は
タイミング発生手段１８からのタイミング信号Ｔ1の立
ち上がりエッジを検出し、サンプリングしたＡ／Ｄデー
タにトリガ条件が成立していれば、図６に示すようにパ
ルス幅ｔ2のローパルス（Ｔ2）を出力する。ここで、ｔ
1，ｔ2，ｔ3の立下がりと立上がりの時間の関係はｔ3＞
ｔ1，ｔ3＜ｔ1＋ｔ2とされる。このトリガ検出手段から
の出力はアンド回路１１に入力され、各装置に接続され
たワイヤードロジックラインのトリガが成立した後のパ
ルス幅は図７で示すようなものとなる（ｔ0の幅がｔ1＋
ｔ2に広がる）。トリガ検出手段１５は、Ａ／Dデータが
予め設定されたトリガ条件を満たした場合、例えばサン
プリングしたＡ／Ｄデータが設定値より大きい場合にト
リガ成立とする（トリガ条件は、設定値をＡ／Ｄデータ
が横切った場合、トリガ成立等各種の設定ができる）。 【００１６】トリガ抽出手段１６はタイミング信号Ｔ3
の立ち上がりエッジをトリガとしてバッファ１２’を介
してワイヤードロジックラインの状態を読み込む。そし
て、図８に示すようにＴ3のタイミングにおいてワイヤ
ードロジックラインがローであれば、どれか一つの装置
でトリガが成立したこととなる（装置間オアトリガ）。
このトリガ検出により各装置は記録や印字動作を開始す
る。以上はシステムをオアトリガで動作させた場合であ
る。 【００１７】次に、マスタレコーダ及び全てのスレーブ
レコーダで各レコーダのＡ／Ｄデータがトリガ条件を満
たしたとき、全てのレコーダが記録または印字を開始す
る場合（装置間アンドトリガ動作）について説明する。
アンドトリガで動作させたときは、各装置はトリガ不成
立でトリガ検出手段１５はローレベルの信号Ｔ2をパル
ス幅ｔ2として出力し、トリガが成立した場合はＴ2を出
力しないように予め設定しておく。ワイヤードロジック
ラインでは接続された装置のうちの一台でもローを出力
すればワイヤードロジックラインはローとなる。 【００１８】そのため、接続された装置の少なくとも一
台でトリガが不成立であれば、ワイヤードロジックライ
ンは図９イ，ロのようにｔ1＋ｔ2期間ローとなる。全て
の装置でトリガが成立してはじめて図９（ハ），（ニ）
の様なタイミングとなる。トリガ抽出手段１６はタイミ
ング信号Ｔ3の立上がりエッジをトリガとしてバッファ
１２’を介してワイヤードロジックラインの状態を読み
込む。そして、Ｔ3のタイミングにおいてワイヤードロ
ジックラインがハイであれば全ての装置でトリガが成立
したことになる。（装置間アンドトリガ）このトリガ検
出により各装置は記録や印字を開始する。 【００１９】なお、オアトリガ（トリガのローを検出し
た場合に動作）で動作させるか、アンドトリガ（トリガ
のハイを検出した場合に動作）で動作させるかは予め設
定しておくものとする。また、いずれのレコーダをマス
タ若しくはスレーブレコーダにするかはマンマシンパネ
ル等により予め選択しておくものとする。 【００２０】 【００２１】 【００２２】 【００２３】 【００２４】 【００２５】 【００２６】 【００２７】 【発明の効果】以上説明したように、本発明によれば、
タイミング発生器で発生した基準クロックをワイヤード
ロジックラインを介して出力する一台のマスタレコーダ
と、マスタレーダで発生した基準クロックをワイヤード
ロジックラインを介して取り込む少なくとも一台のスレ
ーブレコーダを備えることにより、一本の信号配線だけ
で同時サンプリングと複数台の任意チャネルでアンド，
オアのトリガコンビネーションが実現できる。また、信
号線が一本であり、電流ループにより配線できるのでノ
イズの影響が少なくなり装置間の距離を伸ばすことが出
来る。
を複数台用いて並列記録をするような記録システムに関
し、サンプリングのタイミングを同期させると共に、複
数台数間のトリガの共有化をはかった記録システムに関
するものである。 【０００１】 【従来の技術】従来、複数台の波形記録装置を同期させ
て運転し、各測定個所の波形を記録するような測定シス
テムの場合、各記録装置自身が有するサンプリングクロ
ックを基準にサンプリングを行っている。 【０００２】 【発明が解決しようとする課題】しかし、従来の測定シ
ステムでは、同期運転とはいいながらも、各装置が自身
に内蔵した独自のクロックを基準にサンプリングを行っ
ているので、厳密にはサンプリングのタイミングが一致
している訳ではない。 【０００３】同期運転の他の方法として各記録装置の内
部バスを引き出して各装置のクロックをマスターとなる
装置に統一すれば上述の問題は解決できるが信号線が多
くなり、また、内部バスはＣＰＵ等で直接制御されるの
で、ノイズ等でシステムハングアップ等の問題が発生
し、装置間を離すことが出来ないという問題があった。 【０００４】また、トリガについても波形記録装置によ
ってはトリガイン・アウト（Trig-in ,out)のような端
子を持ち同期運転が可能なものもあるが、１台目のチャ
ネルと２台目のチャネルのトリガコンビネーションメイ
ンをとってトリガをかけることは出来ないという問題が
あった。 【０００５】 【課題を解決するための手段】本発明は、上記問題点を
解決するためになされたもので、請求項１においては、
クロック信号をアンド回路を介して出力するサンプリン
グタイミング発生器と、このタイミング発生器で発生し
た基準クロックに基づいてサンプリングのためのタイミ
ング信号を出力するサンプリング検出手段と、前記基準
クロックに基づいて所定の時間遅れを有する２つのタイ
ミング信号（Ｔ1，Ｔ3）を出力するタイミング発生手段
と、前記タイミング信号（Ｔ1）とサンプリングされた
Ａ／Ｄデータとのトリガ条件が成立した場合に所定のパ
ルス幅（ｔ2）からなる出力信号Ｔ2を前記アンド回路に
出力するトリガ検出手段と、このトリガ検出手段からの
出力信号（Ｔ2）と前記基準クロック信号が論理積され
た前記アンド回路からの出力（パルス幅ｔ1＋ｔ2）と前
記タイミング発生手段からの出力信号（Ｔ3）に基づい
て装置の記録動作の要否を判断するトリガ抽出手段とを
有し、前記基準クロック信号をワイヤードロジックライ
ンを介して出力する一台のマスタレコーダと、前記基準
クロック信号を出力するサンプリングタイミング発生機
能を除いて前記マスタレコーダと同等の機能を有し、前
記基準クロックをワイヤードロジックラインを介して入
力する少なくとも一台のスレーブレコーダを備えたこと
を特徴とするものである。 【０００６】 【０００７】 【作用】請求項１において、マスタレコーダは所定のパ
ルス幅を有する基準クロックをアンド回路を介して出力
する。マスタレコーダを含む全てのレコーダはワイヤー
ドロジックラインを介してその基準クロックを入力す
る。サンプリング検出手段はこの基準クロックに基づい
てサンプリングのためのタイミング信号を出力する。タ
イミング発生手段は基準クロックに基づいて所定の時間
遅れを有する２つのタイミング信号を出力する。トリガ
検出手段はサンプリングしたＡ／Ｄデータの信号からト
リガ条件の成立の有無を判断し、トリガ条件が成立した
場合、タイミング発生手段からの一方のタイミング信号
をトリガにして所定のパルス幅の信号をアンド回路に出
力する。アンド回路は基準クロックのパルス幅とトリガ
検出手段からのパルス幅が論理積されたパルス幅の信号
を出力する。トリガ抽出手段はタイミング発生手段から
の他方のタイミング信号とアンド回路からの出力に基づ
いて装置（以下、装置とはマスタレコーダまたはスレー
ブレコーダを指す）の記録動作の要否を判断する。 【０００８】 【０００９】 【発明の実施の形態】以下、図面を用いて本発明の一実
施例を説明する。図１は本発明のシステムの結線状態の
一実施例を示す構成図である。図において、１はマスタ
レコーダ、２，３…はスレーブレコーダであり、これら
のレコーダは信号線４により接続されている。 【００１０】図２はマスタレコーダの一実施例を示す要
部構成図、図３はスレーブレコーダの要部の構成図であ
り、スレーブレコーダはサンプリングタイミング発生器
１０とは切り離されて電源（＋Ｖ）側に接続されている
点のみがマスタレコーダと異なっている。これらの図に
おいて１０はサンプリングタイミング発生器、１１はこ
のサンプリングタイミング発生器１０からのタイミング
信号が入力するアンド回路である。１２はオープンコレ
クタまたはコレクタ開放型のバッファであり、このバッ
ファ１２の出力は外部接続端子Ｂを介してスレーブレコ
ーダの外部接続端子Ｂ’にコレクタ開放型のワイヤード
ロジックライン（２点鎖線で囲ったＣで示す部分）で接
続されている。なお、図1に示す構成において、マスタ
レコーダは一台しか存在できない。即ち、図2に示すよ
うに、マスタレコーダのサンプリング発生器１０のみが
アンドゲート１１、バッファ１２を介してワイヤードラ
インに接続され、図３に示すように、スレーブレコーダ
のサンプリング発生器１０は全て切り離され、アンドゲ
ート１１の端子は電源（＋Ｖ）側に接続される。 【００１１】１４はサンプリングタイミング発生器１０
からのタイミング信号を検出し、Ａ／Ｄ変換器（このＡ
／Ｄ変換器には図では省略するがマルチプレクサを介し
て測定アナログ信号が入力されている）に対してサンプ
リングタイミング信号を出力するサンプリング検出手
段、１８はサンプリングタイミング発生器１０からのタ
イミング信号をトリガにしてタイミング信号を発生する
タイミング発生手段である。１５はトリガ検出手段であ
り、タイミング発生手段１８からのタイミング信号と装
置内のトリガ信号の状態に対応してトリガ信号を出力す
る。１６はトリガ抽出手段であり、タイミング発生手段
１８からのタイミング信号に基づいてトリガを抽出し記
録動作の制御を行う。 【００１２】次に上記記録システムのスイッチング動作
を図４〜図９を用いて説明する。マスタレコーダ１のサ
ンプリングタイミング発生器１０は図４に示すような周
期Ｔでパルス幅ｔ0の基準クロック信号を発生する。こ
の基準クロック信号はアンド回路１１及びバッファ１２
を含むワイヤードロジックラインを介してスレーブレコ
ーダ２，３…（図１参照）に出力される。 【００１３】マスタレコーダ１はワイヤードラインに出
力された基準クロック信号を、マスタレコーダのバッフ
ァ１２'を介して再び内部に取り込み、この基準クロッ
ク信号の立ち下がりエッジでサンプリングを行う。スレ
ーブレコーダ２，３…ではスレーブレコーダのバッファ
１２'を介してワイヤードラインの状態を内部に取り込
み、この基準クロック信号の立ち下がりエッジでサンプ
リングを行う。 【００１４】マスタ及びスレーブレコーダのタイミング
発生回路１８は前記基準クロック信号（ｔ0）の立下が
りエッジを検出して図５に示すように、所定のｔ1時間
経過後タイミング信号Ｔ1をトリガ検出手段１５へ出力
し，更にｔ3時間経過後トリガ抽出手段１６へタイミン
グ信号Ｔ3を出力する（ｔ3＞ｔ1）。 【００１５】図1の構成において、マスタレコーダ及び
各スレーブレコーダを各レコーダに設定したトリガ検出
で同時運転させる手段について説明する。まず、どれか
一つのレコーダで設定したトリガ条件が成立し、このレ
コーダのトリガ検出で、図1に構成される全てのレコー
ダを同時に記録又は印字を開始させる手段について説明
する（装置間オアトリガ動作）。トリガ検出手段１５は
タイミング発生手段１８からのタイミング信号Ｔ1の立
ち上がりエッジを検出し、サンプリングしたＡ／Ｄデー
タにトリガ条件が成立していれば、図６に示すようにパ
ルス幅ｔ2のローパルス（Ｔ2）を出力する。ここで、ｔ
1，ｔ2，ｔ3の立下がりと立上がりの時間の関係はｔ3＞
ｔ1，ｔ3＜ｔ1＋ｔ2とされる。このトリガ検出手段から
の出力はアンド回路１１に入力され、各装置に接続され
たワイヤードロジックラインのトリガが成立した後のパ
ルス幅は図７で示すようなものとなる（ｔ0の幅がｔ1＋
ｔ2に広がる）。トリガ検出手段１５は、Ａ／Dデータが
予め設定されたトリガ条件を満たした場合、例えばサン
プリングしたＡ／Ｄデータが設定値より大きい場合にト
リガ成立とする（トリガ条件は、設定値をＡ／Ｄデータ
が横切った場合、トリガ成立等各種の設定ができる）。 【００１６】トリガ抽出手段１６はタイミング信号Ｔ3
の立ち上がりエッジをトリガとしてバッファ１２’を介
してワイヤードロジックラインの状態を読み込む。そし
て、図８に示すようにＴ3のタイミングにおいてワイヤ
ードロジックラインがローであれば、どれか一つの装置
でトリガが成立したこととなる（装置間オアトリガ）。
このトリガ検出により各装置は記録や印字動作を開始す
る。以上はシステムをオアトリガで動作させた場合であ
る。 【００１７】次に、マスタレコーダ及び全てのスレーブ
レコーダで各レコーダのＡ／Ｄデータがトリガ条件を満
たしたとき、全てのレコーダが記録または印字を開始す
る場合（装置間アンドトリガ動作）について説明する。
アンドトリガで動作させたときは、各装置はトリガ不成
立でトリガ検出手段１５はローレベルの信号Ｔ2をパル
ス幅ｔ2として出力し、トリガが成立した場合はＴ2を出
力しないように予め設定しておく。ワイヤードロジック
ラインでは接続された装置のうちの一台でもローを出力
すればワイヤードロジックラインはローとなる。 【００１８】そのため、接続された装置の少なくとも一
台でトリガが不成立であれば、ワイヤードロジックライ
ンは図９イ，ロのようにｔ1＋ｔ2期間ローとなる。全て
の装置でトリガが成立してはじめて図９（ハ），（ニ）
の様なタイミングとなる。トリガ抽出手段１６はタイミ
ング信号Ｔ3の立上がりエッジをトリガとしてバッファ
１２’を介してワイヤードロジックラインの状態を読み
込む。そして、Ｔ3のタイミングにおいてワイヤードロ
ジックラインがハイであれば全ての装置でトリガが成立
したことになる。（装置間アンドトリガ）このトリガ検
出により各装置は記録や印字を開始する。 【００１９】なお、オアトリガ（トリガのローを検出し
た場合に動作）で動作させるか、アンドトリガ（トリガ
のハイを検出した場合に動作）で動作させるかは予め設
定しておくものとする。また、いずれのレコーダをマス
タ若しくはスレーブレコーダにするかはマンマシンパネ
ル等により予め選択しておくものとする。 【００２０】 【００２１】 【００２２】 【００２３】 【００２４】 【００２５】 【００２６】 【００２７】 【発明の効果】以上説明したように、本発明によれば、
タイミング発生器で発生した基準クロックをワイヤード
ロジックラインを介して出力する一台のマスタレコーダ
と、マスタレーダで発生した基準クロックをワイヤード
ロジックラインを介して取り込む少なくとも一台のスレ
ーブレコーダを備えることにより、一本の信号配線だけ
で同時サンプリングと複数台の任意チャネルでアンド，
オアのトリガコンビネーションが実現できる。また、信
号線が一本であり、電流ループにより配線できるのでノ
イズの影響が少なくなり装置間の距離を伸ばすことが出
来る。
【図面の簡単な説明】
【図１】本発明のシステムの結線状態の一実施例を示す
構成図である。 【図２】請求項１におけるマスタレコーダの一実施例を
示す要部構成図である。 【図３】請求項１におけるスレーブレコーダの一実施例
を示す要部構成図である。 【図４】請求項１におけるマスタレコーダのサンプリン
グタイミング発生器が発生する基準クロックを示す図で
ある。 【図５】請求項１におけるサンプリングタイミング発生
器が発生する基準クロックに対してタイミング発生手段
が出力するタイミング信号を示す図である。 【図６】請求項１の発明において、タイミング発生手段
が出力するタイミング信号Ｔ1に対してトリガ検出手段
が出力する信号Ｔ2を示す図である。 【図７】請求項１の発明においてオアトリガで動作させ
た場合にトリガ検出手段が出力する信号Ｔ2によるサン
プリングタイミング発生器からの基準クロックの変化を
示す図である。 【図８】請求項１の発明において、オアトリガで動作さ
せた場合で、サンプリングタイミング発生器からの基準
クロックの変化に対しトリガ成立の有無を示す図であ
る。 【図９】請求項１の発明において、アンドトリガで動作
させた場合で、サンプリングタイミング発生器からの基
準クロックの変化に対しトリガ成立の有無を示す図であ
る。 【符号の説明】 １ マスタレコーダ ２，３ スレーブレコーダ ４ 信号線 １０ サンプリングタイミング発生器 １２，１２’ バッファ １４ サンプリング検出手段 １５ トリガ検出手段 １６ トリガ抽出手段 １８ タイミング発生手段 ２０ ドライバ ２１ ディテクタ ２２ パルストランス
構成図である。 【図２】請求項１におけるマスタレコーダの一実施例を
示す要部構成図である。 【図３】請求項１におけるスレーブレコーダの一実施例
を示す要部構成図である。 【図４】請求項１におけるマスタレコーダのサンプリン
グタイミング発生器が発生する基準クロックを示す図で
ある。 【図５】請求項１におけるサンプリングタイミング発生
器が発生する基準クロックに対してタイミング発生手段
が出力するタイミング信号を示す図である。 【図６】請求項１の発明において、タイミング発生手段
が出力するタイミング信号Ｔ1に対してトリガ検出手段
が出力する信号Ｔ2を示す図である。 【図７】請求項１の発明においてオアトリガで動作させ
た場合にトリガ検出手段が出力する信号Ｔ2によるサン
プリングタイミング発生器からの基準クロックの変化を
示す図である。 【図８】請求項１の発明において、オアトリガで動作さ
せた場合で、サンプリングタイミング発生器からの基準
クロックの変化に対しトリガ成立の有無を示す図であ
る。 【図９】請求項１の発明において、アンドトリガで動作
させた場合で、サンプリングタイミング発生器からの基
準クロックの変化に対しトリガ成立の有無を示す図であ
る。 【符号の説明】 １ マスタレコーダ ２，３ スレーブレコーダ ４ 信号線 １０ サンプリングタイミング発生器 １２，１２’ バッファ １４ サンプリング検出手段 １５ トリガ検出手段 １６ トリガ抽出手段 １８ タイミング発生手段 ２０ ドライバ ２１ ディテクタ ２２ パルストランス
Claims (1)
- (57)【特許請求の範囲】 【請求項１】周期（Ｔ）でパルス幅（ｔ0）の基準クロ
ック信号をアンド回路を介して出力するサンプリングタ
イミング発生器と、このタイミング発生器で発生した基
準クロックに基づいてサンプリングのためのタイミング
信号を出力するサンプリング検出手段と、前記基準クロ
ックに基づいて所定の時間遅れを有する２つのタイミン
グ信号（Ｔ1，Ｔ3）を出力するタイミング発生手段と、
前記タイミング信号（Ｔ1）とサンプリングされたＡ／
Ｄデータとのトリガ条件が成立した場合に所定のパルス
幅（ｔ2）からなる出力信号Ｔ2を前記アンド回路に出力
するトリガ検出手段と、このトリガ検出手段からの出力
信号（Ｔ2）と前記基準クロック信号が論理積された前
記アンド回路からの出力（パルス幅ｔ1＋ｔ2）と前記タ
イミング発生手段からの出力信号（Ｔ3）に基づいて装
置の記録動作の要否を判断するトリガ抽出手段とを有
し、前記基準クロック信号をワイヤードロジックライン
を介して出力する一台のマスタレコーダと、前記基準ク
ロック信号を出力するサンプリングタイミング発生機能
を除いて前記マスタレコーダと同等の機能を有し、前記
基準クロックをワイヤードロジックラインを介して入力
する少なくとも一台のスレーブレコーダを備えたことを
特徴とする記録システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30903195A JP3410267B2 (ja) | 1995-09-07 | 1995-11-28 | 記録システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-230153 | 1995-09-07 | ||
| JP23015395 | 1995-09-07 | ||
| JP30903195A JP3410267B2 (ja) | 1995-09-07 | 1995-11-28 | 記録システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09133714A JPH09133714A (ja) | 1997-05-20 |
| JP3410267B2 true JP3410267B2 (ja) | 2003-05-26 |
Family
ID=26529168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30903195A Expired - Fee Related JP3410267B2 (ja) | 1995-09-07 | 1995-11-28 | 記録システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410267B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040174818A1 (en) * | 2003-02-25 | 2004-09-09 | Zocchi Donald A. | Simultaneous presentation of locally acquired and remotely acquired waveforms |
| JP4729596B2 (ja) * | 2008-06-04 | 2011-07-20 | 関西電力株式会社 | 波形記録装置および波形記録装置の制御方法 |
| CN102495562A (zh) * | 2011-12-30 | 2012-06-13 | 上海自动化仪表股份有限公司 | Sr1000无纸记录仪表采样电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731177Y2 (ja) * | 1989-07-28 | 1995-07-19 | 横河電機株式会社 | デジタルオシロスコープ |
| JPH05315956A (ja) * | 1992-05-13 | 1993-11-26 | Yokogawa Electric Corp | クロック信号発生回路 |
-
1995
- 1995-11-28 JP JP30903195A patent/JP3410267B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09133714A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101418339B1 (ko) | 다채널 초전도양자간섭장치를 조절하기 위한 디지털 신호 전송 장치 | |
| CN106385256A (zh) | 具有存储同步识别功能的多通道并行采集系统 | |
| JP3410267B2 (ja) | 記録システム | |
| JP2846428B2 (ja) | 論理比較回路 | |
| JP2003254996A (ja) | 波形測定装置 | |
| US7336209B2 (en) | Method and device for data transmission | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| JP2883664B2 (ja) | アナログ・デジタル変換装置 | |
| JP2003309542A (ja) | インタフェース変換装置 | |
| JP3424715B2 (ja) | 半導体試験装置 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| KR100284990B1 (ko) | 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법 | |
| JP3084959B2 (ja) | テストパタン生成装置 | |
| JPH0714932Y2 (ja) | Ｉｃ試験装置 | |
| JPH06313793A (ja) | デバイス試験装置のデータ取込回路 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| JPS603479U (ja) | 送電線障害箇所検出装置 | |
| JP3640506B2 (ja) | 機能モジュールの位置検出装置 | |
| JPH04181184A (ja) | Ｉｃ試験装置 | |
| SU1291905A1 (ru) | Устройство дл функционального контрол больших интегральных схем | |
| JPH063902B2 (ja) | 外部タイミング引込み方式 | |
| KR20060099813A (ko) | 선택신호 발생, 비동기 직렬신호 복원 그리고 전송 장치 및 이와 관련된 방법 | |
| JP2001004667A (ja) | 波形測定装置 | |
| JPS5985551A (ja) | 初期リセツト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |