JP3405520B2 - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP3405520B2
JP3405520B2 JP11419098A JP11419098A JP3405520B2 JP 3405520 B2 JP3405520 B2 JP 3405520B2 JP 11419098 A JP11419098 A JP 11419098A JP 11419098 A JP11419098 A JP 11419098A JP 3405520 B2 JP3405520 B2 JP 3405520B2
Authority
JP
Japan
Prior art keywords
chip
mcm
circuit
ics
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11419098A
Other languages
English (en)
Other versions
JPH10289976A (ja
Inventor
ジョン ガバラ タッデュス
リエン タイ キング
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JPH10289976A publication Critical patent/JPH10289976A/ja
Application granted granted Critical
Publication of JP3405520B2 publication Critical patent/JP3405520B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路（ＩＣ）
に関し、特に、マルチチップモジュール（ＭＣＭ）にお
けるＩＣチップの間に相互接続をする回路及び方法に関
する。
【０００２】
【従来の技術】ＩＣは、通常３ｃｍよりも小さいシリコ
ン等でできた小さなチップである。このシリコン上に
は、トランジスタや相互接続がパターニングされ、現代
の電子システムを動作させる（演算、増幅等）。ＩＣ製
造における多くの進展は、各チップ上に製造される多数
のトランジスタを劇的に増やし、能力を増すことがで
き、ＩＣの大きさを小さくしてＩＣを用いるデバイスの
大きさをも小さくできた。典型的なＩＣの実際の大きさ
が従来のＩＣパッケージの大きさよりもかなり小さいの
で、電子デバイスの大きさを相当に減らすことのできる
ＩＣパッケージング設計が探されている。また、ＩＣが
高速、パワフルになっているので、デバイスパッケージ
ングがシステム速度を制限する主要な要素となってしま
っている。
【０００３】従来のＩＣパッケージには、以下のような
共通の基本要素を有する。即ち、ＩＣ、リードフレー
ム、ワイヤ結合、カプセルである。リードフレームは、
ＩＣチップとリードフレームの両方に結合した非常に細
いワイヤを用いてＩＣに接続する。カプセル（モールデ
ィング）は通常、プラスチック製で、ＩＣ、ワイヤ結
合、リードフレームの一部を包むパッケージを形成し
て、ＩＣを周辺環境から保護する。電子システムは通
常、複数のパッケージ化ＩＣデバイスから構成し、これ
らは、リードフレームの一部を形成しＩＣパッケージか
らのびるリードによりプリント回路ボード（ＰＣＢ）へ
電気的及び物理的につながっている。このＰＣＢは、複
数のＩＣを相互接続する金属トレースを有する。パッケ
ージングの比較的新しいアプローチとして、パッケージ
に複数のＩＣを配置する方法がある。この複数のＩＣの
パッケージは、マルチチップモジュール（ＭＣＭ）、ま
たハイブリッドパッケージと呼ばれている。
【０００４】ＭＣＭパッケージは従来のシングルチップ
パッケージ設計と類似しているが、個々のチップどうし
を相互接続する金属パスが上に形成された共通の基板上
に従来のチップを取り付けることにより複数のＩＣをハ
ウジングしている。従来のリードフレームは、非常に細
いワイヤを用いて基板上の端子へと接続し、基板とリー
ドフレームはカプセルに包み、保護パッケージを形成す
る。
【０００５】電子システムの現在の目標は、小さく、軽
く、高速で、携帯性のあるシステム（例えば、移動体電
話、ページャー、ノートブックパソコン）を提供するこ
とに向かっている。ＭＣＭの開発は、多くのコンポーネ
ントのパッケージングの段階を減らし、単一のモジュー
ルに複数のアナログ及びディジタル技術を統合すること
を容易にし、電磁干渉（ＥＭＩ）問題を減らし、チップ
当たりの入出力能力を増やすことによって上記目標を更
に進めるために重要な役割を担っている。また、ＭＣＭ
内のチップ間ワイヤリングは、ＰＣＢワイヤリングと比
べて低コストで速く、デバイスに必要なボードエリアを
減らすことができる。
【０００６】場合によっては、従来のシングルチップパ
ッケージのＩＣの能力は、パッケージの大きさを減らす
ために抑えられ、これはパッケージリードの数を減らす
ことを要する。例えば、ＩＣは複数の導体（パラレル）
バスを用いてデータを内部で処理するが、データをシリ
アル化し、他のＩＣと１つのリードを介して通信できる
ようにする。しかし、ＭＣＭでは、個々のＩＣに対応す
るリードはない。即ち、ＩＣは、リードフレームにつな
がる共通の基板上に形成された非常に小さな金属パスを
介して内部でつながっている。従って、ＭＣＭの主な利
点は多くのＩＣを１つのパッケージ内に統合できること
であるが、従来のシングルチップパッケージのために設
計されたＩＣを用いるのではなく、ＭＣＭに専用設計さ
れたＩＣを設計する必要があれば、この利点は発揮でき
ない。
【０００７】
【発明が解決しようとする課題】このように、本発明
は、従来のＩＣをＭＣＭにおいて用いる回路及び方法を
提供することを目的とする。また、従来のＩＣの能力を
ＭＣＭにおいて用いた場合に増強できるような従来のＩ
ＣをＭＣＭに統合するような技術をも提供することを目
的とする。
【０００８】
【課題を解決するための手段】上述のような問題を解決
するため、本発明は、ＭＣＭ及びその動作、製造方法を
提供する。本ＭＣＭは、（１）別々のＩＣチップを上に
支持する基板と、（２）前記基板上に取り付けられた第
１及び第２のＩＣチップであって、第１のＩＣチップ
は、少なくとも１つの信号導体によりお互いつながった
第１及び第２の回路部分を有するものと、（３）前記第
１のＩＣチップの少なくとも１つの信号導体を前記第２
のＩＣチップへ直接つなぐ相互接続手段であって、前記
第１のＩＣチップの前記第２の回路部分をバイパスする
ものとを有する。
【０００９】このように本発明は、ＩＣを分離してパッ
ケージ化した場合に用いられる従来のボンディングパッ
ドを用いてではなく、ＭＣＭにおけるあるＩＣから別の
ＩＣへと信号導体を直接つなぐ相互接続手段を設けるこ
とによって、ＭＣＭにおいて用いるときに現存するＩＣ
チップに関連する回路部分をバイパスする。ＩＣ内にお
いて信号導体を直接つなぐことによって、ＩＣの回路部
分は選択的にバイパスされることができ、このことは、
ＭＣＭの全体の信号処理速度及び／又は効率を増やすこ
とができる。
【００１０】一態様において、相互接続手段は、１つの
ＩＣの少なくとも１つの信号導体を第２のＩＣの従来の
ボンディングパッドへと直接つなぐ。別の態様では、こ
の第２のＩＣチップは、少なくとも１つの信号導体によ
りお互いつながった第１及び第２の回路部分を有し、相
互接続手段は、第１のＩＣチップの少なくとも１つの信
号導体を第２のＩＣチップの少なくとも１つの信号導体
へと直接つなぎ、これにより、第１及び第２のＩＣチッ
プの両方の従来のボンディングパッドを完全にバイパス
するようにする。実際に、これらＩＣの内部の信号導体
は、ＭＣＭをその範囲とするＩＣ間バスを形成するよう
にお互い直接つながれる。この方法により、旧来、そし
て現存するＩＣチップは、ＭＣＭの他に従来のシングル
ＩＣパッケージ内において変更をせずに適切に利用でき
る。
【００１１】一態様において、バイパスされるＩＣの１
つ又は両方は、電源から切り離される（つながっていな
い）。必要ではないが、１又は複数の回路部分へのパワ
ーを与えないようにすればＭＣＭ全体のパワー消費を減
らすことができる。
【００１２】一態様において、各ＩＣチップの第１の回
路部分は、各ＩＣチップの第２の回路部分へクロック信
号を供給するクロックドライバ回路であり、相互接続手
段は、ＩＣチップの１つのクロックドライバをバイパス
し、これにより、そのＩＣチップの第２の回路部分は、
他のＩＣチップのクロックドライバからクロック信号を
受信する。ＭＣＭ内で単一のクロック源によって複数の
ＩＣチップを動作させることは、ＩＣの間の伝送を正確
にするよう貢献する。
【００１３】後に詳細に述べる一態様において、第１の
ＩＣチップは、複数の導体バスと、及びマルチプレクス
回路と出力バッファを有する回路部分とを含み、相互接
続手段は、複数の導体バスへと直接つながれ、これによ
り、第１のＩＣチップのマルチプレクス回路及び出力バ
ッファをバイパスする。
【００１４】関連する態様では、第２のＩＣチップは、
複数の導体バスト、及び入力バッファとデマルチプレク
ス回路を有する回路部分を含み、相互接続手段は、複数
の導体バスへと直接つながれ、これにより、第２のＩＣ
チップの入力バッファ及びデマルチプレクス回路をバイ
パスする。これらを組み合わせると、この態様は、２つ
のＩＣが別々にパッケージ化された場合に、ＩＣの間の
データ通信をシリアル化するのに必要な回路をバイパス
する手段を提供する。相互接続手段は、ＭＣＭを範囲と
するＩＣ間の複数の導体バスを提供し、これにより、Ｍ
ＣＭにおいて用いられた場合の別々のＩＣの間のデータ
の伝送効率が向上する。
【００１５】
【発明の実施の形態】最初に図１には、プリント回路ボ
ード（ＰＣＢ）１００上に従来技術によりパッケージン
グした集積回路（ＩＣ）１１０、１２０の相互接続の例
を示す。図示した従来技術のパッケージ化ＩＣ１１０、
１２０は、複数のリード１３０を有するリードフレーム
につながれたＩＣ１１１、１２１を有している。これら
は保護パッケージ１４０により包まれている。リードフ
レームをＩＣ上のボンディングパッド（図示せず）につ
なぐ技術は公知である。
【００１６】ＩＣ１１１、１２１は、信号処理回路１１
２、１２２（第１回路部分）をそれぞれ有し、これらは
アナログ又はディジタル、あるいはこれらの混成でもよ
い。ＩＣの間にデータを共有するために、ＩＣ１１１、
１２１は複数の導体のＩＣバス１１３、１２３をそれぞ
れ更に有する。電気回路の間をデータを共有するために
複数の導体（並列）のバスを利用することは公知であ
る。リードフレーム上のリードの数を減らし、パッケー
ジ化ＩＣ１１０、１２０の全体のパッケージサイズを減
らすため、ＩＣ１１１、１２１は、ＩＣバス１１３、１
２３につながれたシリアル入出力ポート（第２回路部
分）を更に有する。
【００１７】ＩＣ１１１のシリアルポートは、出力ポー
トとして図示してあり、マルチプレキサ１１４及び出力
バッファ１１５を有する。ＩＣ１２１のシリアルポート
は、ＩＣ１２１のシリアルポートは、入力ポートとして
図示してあり、入力バッファ１２５及びデマルチプレキ
サ１２４を有する。ＩＣ１１１の出力バッファ１１５
は、ボンディングパッド（図示せず）を介してパッケー
ジ化ＩＣ１２０のリード１３０−７へとつながってい
る。リード１３０−６、１３０−７は、１００上の金属
パス１０１により相互接続する。これにより、データが
ＩＣ１１１からＩＣ１２１へと通信できる。ＩＣ１１１
とＩＣ１２１の間を送信されるデータのパラレル／シリ
アル変換のおかげで、データ伝送の効率に損失が発生し
てしまう。しかし、この伝送効率の損失は、データ入出
力のために各ＩＣ上で単一のリード（例、リード１３０
−６、１３０−７）を用いることによって減少したパッ
ケージサイズと妥協して許容できるようにしばしば考慮
される。
【００１８】リード１３０−１、１３０−２へ電圧源１
５０をつなぎ、接地をリード１３０−３、１３０−４へ
つなぐことによってパッケージ化ＩＣ１１０、１２０へ
電力パワーを供給する。パッケージ化ＩＣ１１０、１２
０の内部では、ＩＣ１１１上のパワーバス１１６により
電力パワーが信号処理回路１１２、マルチプレキサ１１
４、出力バッファ１１５へとつながっていて、ＩＣ１２
１上のパワーバス１２６により信号処理回路１２２、入
力バッファ１２５、デマルチプレキサ１２４へとつなが
っている。
【００１９】図２には、本発明に従うＩＣ１１１、１２
１を有するマルチチップモジュール（ＭＣＭ）２００を
示してある。ＭＣＭ２００は、基板上に取り付けられた
ＩＣ１１１、１２１のような複数の別々のＩＣチップを
支持する基板２１０を有する。基板２１０の上には金属
パスが形成されていて、金属パスは個々のＩＣどうしを
相互接続する。非常に細いワイヤを用いて基板２１０上
のボンディングパッド（図示せず）に従来技術のリード
フレーム（図示せず）が接続されていて、そして、基板
２１０及びリードフレームは、カプセルにより包まれ、
複数のリード２３０がのびている保護パッケージ２２０
を形成する。
【００２０】本発明は、ＩＣ１１１、１２１をＭＣＭ２
００へ統合する回路及び方法であって、これらＩＣの間
のデータ通信の効率が改善され、総パワー消費が減るよ
うなものを提供する。ＩＣ１１１、１２１は共通の基板
２１０上へと統合されるが、図１に示したように、ＩＣ
バス１１３、１２３に関連するデータをシリアル化する
必要はない。即ち、ＭＣＭ２００の内部となる。ＩＣ１
１１、１２１の間にはパッケージリードがないので、信
号パスの数を減らすことに関わる必要はなくなる。この
ことは、ＩＣ１１１、１２１が基板２１０上の金属パス
を介して直接つなぐことができるからである。
【００２１】本発明により、ＭＣＭ２００は、ＩＣ１１
１のＩＣバス１１３をＩＣ１２１のＩＣバス１２３へと
つなぐリード２３０（相互接続手段）を更に有する。こ
れにより、マルチプレクス回路及びＩＣ１１１、１２１
のバッファをバイパスすることができ、対応する信号待
ち時間を減らすことができる。一態様では、ＩＣバス１
１３は基板２１０上に形成した金属パスから部分的にな
り、ＩＣバス１２３、ＩＣ１２１の個々のバス導体を基
板２１０上に形成された対応する金属パスへとつなぐワ
イヤリードから部分的になる。代わりに、リード２３０
は、ＩＣバス１１３の個々のバス導体をＩＣバス１２３
の対応する個々のバス導体へと直接つなぐワイヤリード
からのみなるようにしてもよい。ＩＣ内の回路を基板上
に形成されたワイヤリードや金属パスへ電気的につなぐ
多くの技術は公知である（例えば、フリップチップ接
続、はんだバンプを用いる技術）。本発明は、特定の相
互接続方法には限定されない。
【００２２】このように、本発明は、複数の導体のＩＣ
バスを直接範囲として複数の導体（パラレル）の相互接
続バスを設けることにより、例えば、マルチプレクス回
路（例、マルチプレキサ１１４やデマルチプレキサ１２
４）とＩＣチップ上の現存するシリアルポートに対応す
るバッファ（例、出力バッファ１１５や入力バッファ１
２５）をバイパスする考えを導入した。マルチプレクス
回路及びバッファに関連する信号遅延（ラテンシー）を
防ぐことができ、これによりＭＣＭの全体の信号処理速
度を増やすことができる。しかし、本発明は、マルチプ
レクス及びバッファ回路をバイパスすることには限定さ
れない。本発明は、ＭＣＭにおいて用いれば、ＩＣのい
かなる回路部分をバイパスすることにも適用され、これ
により、複数の相互接続されたＩＣの性能を向上させる
ことができる。例えば、ＭＣＭにおいて用いる１又は複
数のＩＣが各ＩＣ内の第２の回路部分へクロック信号を
供給するクロックドライバ回路（第１回路部分）を有す
れば、１つを除いた全てのＩＣのクロックドライバをバ
イパスし、これにより、全てのＩＣの第２の回路部分は
ＩＣのうちのクロックドライバのものからクロック信号
を受信する。単一のクロック源からのＭＣＭ内の複数の
ＩＣチップの動作が、それらの間の信号の正確な伝送を
保証することに貢献することは知られている。
【００２３】図２に示した態様では、リード２３０は、
ＩＣ１１１のＩＣバス１１３とＩＣ１２１のＩＣバス１
２３の数に等しい数の導体を有する。実際に、ＩＣバス
の導体は、ＭＣＭの範囲に渡る単一のＩＣ間バスを形成
するようにお互いつながっている。代わりに、本発明
は、マルチプレクス回路及びバッファをバイパスさせな
がら、全てではないＩＣバスの導体を直接つなぐ複数の
導体の相互接続バスを想定する。
【００２４】リード２３０の導体は、シールド又は非シ
ールドのいずれでもよく、代わりに、相互接続手段は撚
り対線を用いてもよい。リード２３０上のデータの伝送
速度は従来技術のシリアルバスの伝送速度と比べて高速
でなくてもよいので、導体をシールドすることが必要で
ない場合もある。しかし、アプリケーションによっては
シールド導体の方がいい場合もある。このように、本発
明は非シールド導体に限定されない。
【００２５】好ましい実施例では、図２に示すように、
ＩＣ１１１、１２１のマルチプレクス回路及びバッファ
は、電圧源１５０とはつながっていない。リード２３０
がマルチプレクス回路及びバッファをバイパスするの
で、従来技術で必要とした回路は必要なくなり、従っ
て、好ましくは、パワー消費をなくすためにパワーバス
１１６、１２６から切断される。ＩＣにおける回路や回
路の一部を不使用にする方法は公知である。必要ではな
いが、１又は複数のマルチプレクス回路及びバッファへ
の供給パワーをなくすと、ＭＣＭ全体のパワー消費を減
らすことができる。
【００２６】
【発明の効果】以上述べたように、本発明により、従来
のＩＣの能力をＭＣＭにおいて用いた場合に増強できる
ような技術を提供できた。
【図面の簡単な説明】
【図１】プリント回路ボード（ＰＣＢ）上で別々にパッ
ケージ化された集積回路（ＩＣ）の相互接続を示す図で
ある。
【図２】本発明により別々のＩＣの相互接続を含むマル
チチップモジュール（ＭＣＭ）の図である。
【符号の説明】
１００ プリント回路ボード（ＰＣＢ） １０１ 金属パス １１０、１２０ 従来技術のパッケージ化ＩＣ １１１、１２１ ＩＣ １１３、１２３ 複数の導体のＩＣバス １１４ マルチプレキサ １１５ 出力バッファ １１６、１２６ パワーバス １１２、１２２ 信号処理回路 １２４ デマルチプレキサ １２５ 入力バッファ １３０、２３０ リード １４０、２２０ 保護パッケージ １５０ 電圧源 ２００ マルチチップモジュール（ＭＣＭ） ２１０ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キング リエン タイ アメリカ合衆国，07922 ニュージャー ジー，バークレイ ハイツ，ハイランド サークル 95 (56)参考文献 特開 昭61−89658（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/538

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の分離した集積回路（ＩＣ）チップ
    をその上に支持するための基板と、 前記基板上に取り付けられる、分離した第１および第２
    のＩＣチップであって、前記第１のＩＣチップは、少な
    くとも１つの信号導体によってマルチプレクス回路とバ
    ッファへ接続された、第１の回路部分を含む、第１及び
    第２のＩＣチップと、 前記第１のＩＣチップの前記少なくとも１つの信号導体
    を前記第２のＩＣチップに直接接続して、前記マルチプ
    レクス回路およびバッファがバイパスされる相互接続手
    段と、 を有するマルチチップモジュール（ＭＣＭ）。
  2. 【請求項２】 前記第２のＩＣチップが、少なくとも１
    つの信号導体によって共に接続された第１及び第２の回
    路部分を含み、前記相互接続手段は前記第１のＩＣチッ
    プの前記少なくとも１つの信号導体を前記第２のＩＣチ
    ップの前記少なくとも１つの信号導体に直接接続してい
    る、請求項１に記載のＭＣＭ。
  3. 【請求項３】 前記マルチプレクス回路および前記バッ
    ファは電源と接続されず、それによる電力消費が除外さ
    れている、請求項１に記載のＭＣＭ。
  4. 【請求項４】 前記第２のＩＣチップの前記第１の回路
    部分は電源と接続されず、それによる電力消費が除外さ
    れている、請求項２に記載のＭＣＭ。
  5. 【請求項５】 前記第１及び第２のＩＣチップのそれぞ
    れの前記第１の回路部分がクロック信号を前記第１のＩ
    Ｃチップのマルチプレクス回路及び前記バッファと前記
    第２のＩＣチップの前記第２の回路部分に与えるクロッ
    クドライバを有し、前記相互接続手段が前記第２のＩＣ
    チップの前記クロックドライバをバイパスして、これに
    より、前記第２のＩＣチップの前記第２の回路部分は前
    記第１のＩＣチップの前記クロックドライバからの前記
    クロック信号を受信する請求項２に記載のＭＣＭ。
  6. 【請求項６】 前記第１のＩＣチップの前記少なくとも
    １つの信号導体は複数の導体バスを含む、請求項１に記
    載のＭＣＭ。
  7. 【請求項７】 前記第２のＩＣチップの前記少なくとも
    １つの信号導体は複数の導体バスを含み、前記第２のＩ
    Ｃチップの前記第１の回路部分は入力バッファとデマル
    チプレクス回路とを含み、前記相互接続手段はそれによ
    って前記第２のＩＣチップの前記入力バッファと前記デ
    マルチプレクス回路をバイパスしている、請求項２に記
    載のＭＣＭ。
JP11419098A 1997-04-09 1998-04-09 マルチチップモジュール Expired - Lifetime JP3405520B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/838536 1997-04-09
US08/838,536 US6281590B1 (en) 1997-04-09 1997-04-09 Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module

Publications (2)

Publication Number Publication Date
JPH10289976A JPH10289976A (ja) 1998-10-27
JP3405520B2 true JP3405520B2 (ja) 2003-05-12

Family

ID=25277352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11419098A Expired - Lifetime JP3405520B2 (ja) 1997-04-09 1998-04-09 マルチチップモジュール

Country Status (7)

Country Link
US (2) US6281590B1 (ja)
EP (1) EP0871222B1 (ja)
JP (1) JP3405520B2 (ja)
CN (1) CN1134065C (ja)
DE (1) DE69839861D1 (ja)
SG (1) SG78287A1 (ja)
TW (1) TW418516B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19912441A1 (de) * 1999-03-19 2000-09-21 Elfo Ag Sachseln Sachseln Multi-Chip-Modul
US6681286B2 (en) * 2000-01-25 2004-01-20 Via Technologies, Inc. Control chipset having dual-definition pins for reducing circuit layout of memory slot
DE10019812B4 (de) * 2000-04-20 2008-01-17 Infineon Technologies Ag Schaltungsanordnung
US6727533B2 (en) 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
US7138712B2 (en) * 2002-01-31 2006-11-21 Micronas Gmbh Receptacle for a programmable, electronic processing device
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
US20050224942A1 (en) * 2004-03-26 2005-10-13 Fan Ho Semiconductor device with a plurality of ground planes
US7342310B2 (en) * 2004-05-07 2008-03-11 Avago Technologies General Ip Pte Ltd Multi-chip package with high-speed serial communications between semiconductor die
CN100464413C (zh) * 2004-12-24 2009-02-25 北京中星微电子有限公司 实现芯片管脚功能互换的电路及芯片
EP1844309B1 (en) 2005-02-04 2012-01-25 Alstom Technology Ltd Device for and method of wireless data transmission of data measured on a rotating part of a rotating machinery
US8947233B2 (en) 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US8988223B2 (en) 2005-12-09 2015-03-24 Tego Inc. RFID drive management facility
US9418263B2 (en) 2005-12-09 2016-08-16 Tego, Inc. Operating systems for an RFID tag
US9117128B2 (en) 2005-12-09 2015-08-25 Tego, Inc. External access to memory on an RFID tag
US9542577B2 (en) 2005-12-09 2017-01-10 Tego, Inc. Information RFID tagging facilities
US9361568B2 (en) 2005-12-09 2016-06-07 Tego, Inc. Radio frequency identification tag with hardened memory system
US9430732B2 (en) 2014-05-08 2016-08-30 Tego, Inc. Three-dimension RFID tag with opening through structure
EP1958172B1 (en) 2005-12-09 2014-11-12 Tego Inc. Multiple radio frequency network node rfid tag
US7394272B2 (en) * 2006-01-11 2008-07-01 Faraday Technology Corp. Built-in self test for system in package
US7946174B2 (en) * 2007-12-07 2011-05-24 METAMEMS Corp. Decelerometer formed by levitating a substrate into equilibrium
US7728427B2 (en) * 2007-12-07 2010-06-01 Lctank Llc Assembling stacked substrates that can form cylindrical inductors and adjustable transformers
US8159809B2 (en) * 2007-12-07 2012-04-17 METAMEMS Corp. Reconfigurable system that exchanges substrates using coulomb forces to optimize a parameter
US7812336B2 (en) * 2007-12-07 2010-10-12 METAMEMS Corp. Levitating substrate being charged by a non-volatile device and powered by a charged capacitor or bonding wire
US7863651B2 (en) 2007-12-07 2011-01-04 METAMEMS Corp. Using multiple coulomb islands to reduce voltage stress
US8008070B2 (en) * 2007-12-07 2011-08-30 METAMEMS Corp. Using coulomb forces to study charateristics of fluids and biological samples
US20090149038A1 (en) * 2007-12-07 2009-06-11 Metamems Llc Forming edge metallic contacts and using coulomb forces to improve ohmic contact
US7965489B2 (en) * 2007-12-07 2011-06-21 METAMEMS Corp. Using coulomb forces to form 3-D reconfigurable antenna structures
US8018009B2 (en) * 2007-12-07 2011-09-13 METAMEMS Corp. Forming large planar structures from substrates using edge Coulomb forces
US8531848B2 (en) * 2007-12-07 2013-09-10 METAMEMS Corp. Coulomb island and Faraday shield used to create adjustable Coulomb forces
US9953193B2 (en) 2014-09-30 2018-04-24 Tego, Inc. Operating systems for an RFID tag
US10748852B1 (en) 2019-10-25 2020-08-18 Marvell International Ltd. Multi-chip module (MCM) with chip-to-chip connection redundancy and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189658A (ja) 1984-10-09 1986-05-07 Fujitsu Ltd マルチチツプ構成の半導体装置
JPH0216791A (ja) 1988-07-04 1990-01-19 Nec Corp 混成集積回路装置
US5325268A (en) 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
JPH0713945A (ja) * 1993-06-16 1995-01-17 Nippon Sheet Glass Co Ltd 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
US5455525A (en) * 1993-12-06 1995-10-03 Intelligent Logic Systems, Inc. Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array
US5512765A (en) * 1994-02-03 1996-04-30 National Semiconductor Corporation Extendable circuit architecture
US5602494A (en) * 1995-03-09 1997-02-11 Honeywell Inc. Bi-directional programmable I/O cell
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits

Also Published As

Publication number Publication date
CN1134065C (zh) 2004-01-07
US6281590B1 (en) 2001-08-28
EP0871222A3 (en) 1999-04-21
DE69839861D1 (de) 2008-09-25
JPH10289976A (ja) 1998-10-27
US20010030361A1 (en) 2001-10-18
EP0871222A2 (en) 1998-10-14
TW418516B (en) 2001-01-11
US6465336B2 (en) 2002-10-15
CN1198016A (zh) 1998-11-04
SG78287A1 (en) 2001-02-20
EP0871222B1 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
JP3405520B2 (ja) マルチチップモジュール
US7154175B2 (en) Ground plane for integrated circuit package
US20020000652A1 (en) Board on chip ball grid array
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US20010002065A1 (en) Integrated circuit package having interchip bonding and method therefor
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2002124577A5 (ja)
KR20040002701A (ko) 전자회로장치 및 집적회로장치
EP2482474B1 (en) Apparatus for communicating another device
JP2861686B2 (ja) マルチチップモジュール
US20030160294A1 (en) Substrate for semiconductor package
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPH06310656A (ja) 半導体集積回路
JPH09223705A (ja) 半導体装置
JP3481187B2 (ja) 半導体集積回路装置
JPS6252954A (ja) 半導体装置
JPH11340415A (ja) フィ―ドスル―接続を有する複数デバイス集積回路パッケ―ジ
JPH05343525A (ja) 半導体集積回路
JPH0697666A (ja) 電子装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JP2004158524A (ja) 半導体素子および素子配線方法
JP2502994Y2 (ja) 半導体集積回路装置
JPH1140739A (ja) 電子回路装置
JPS58184735A (ja) 集積回路チツプ
JP3093991B2 (ja) スイッチング可能なマルチチップモジュール相補型ｍｏｓ入出力バッファ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term