JP2002124577A5 - - Google Patents

Description

【０００４】
多チップモジュール（マルチチップモジュール）技術における最近の進歩は、チップオンチップ方法であり、ここでは、能動チップは、相互接続基板よりむしろ他の能動チップにフリップチップ接合される。チップの相対サイズが許す場合は、２個以上の小型チップを大型チップに接合することができる。ロジックチップ、たとえばデジタルシグナルプロセッサは、かなり大きく、少なくとも２個の標準的なメモリチップを入れるのに十分な足跡を有する。ロジックチップ、すなわち支持チップは、リードフレームパッケージ内に収納され、したがって、より従来的なＭＣＭパッケージのボードすなわち相互接続基板がなくなる。チップオンチップパッケージ内のチップ間相互接続回路は、典型的に、支持チップの表面に構築される。これらのパッケージの組立て中、チップ上に形成された集積回路のＩ／Ｏを静電放電から保護する必要がある。

【００１２】
その結果、ＥＳＤ保護構成要素は、Ｉ／Ｏ回路２０から削除するかまたは選択的に無力化することができる。前者の場合には、ＥＳＤ保護構成要素中の大きな保護構成要素を削除することができる。したがって、Ｉ／Ｏ回路２０の面積を減らすことができる。さらに、ＥＳＤ保護構成要素の容量負荷を避けることができる。ＥＳＤ保護構成要素が選択的に無力化（ディスエーブル）される場合は、Ｉ／Ｏ回路２０は、多チップモジュールの組立てに先だって保護されている。多チップが組立てられると、Ｉ／Ｏ回路２０のＥＳＤ構成要素は、選択的に無力化される。その結果、Ｉ／Ｏ回路２０の容量負荷を、集積回路５及び１０の動作中減らすことができる。いずれの場合にも、容量負荷の減少により、Ｉ／Ｏ回路は、動作的なＥＳＤ構成要素を有する典型的なＩ／Ｏ回路と比較した場合、減少した駆動レベルでまたはより高い速度でまたはその両方で動作することができる

【００１４】
他の実施例では、Ｉ／Ｏ回路２０は、機能付与／無力化構成要素（イネーブル／ディスエーブル）１１０を介して接合パッド１０５に接続されたＥＳＤ保護構成要素１１５も含む。機能付与／無力化構成要素１１０は、接合パッド１０５をＥＳＤ保護構成要素１１５に電気的に接続するように働く。機能付与／無力化構成要素１１０は、接合パッド１０５とＥＳＤ保護構成要素１１５間の電気的相互接続を提供する可融リンク（ｆｕｓｅｄ ｌｉｎｋ）とすることができる。ＥＳＤ保護構成要素１１５は、それが配置された集積回路のＥＳＤ保護を提供する。ヒューズは、レーザまたは大電流または他の周知の技術で切ることができる。集積回路における可融リンクの製作及び使用は周知であり、したがって、ここではさらに詳細には説明されない。このような従来の可融リンクは、本発明のこの実施例における使用に適している。ヒューズは、集積回路が多チップモジュールを形成するように接続される前または接続された後に切断することができる。その結果、ＥＳＤ保護構成要素１１５の容量及び抵抗負荷は、動作中Ｉ／Ｏバッファに影響を与えない。

Claims (10)

1. デバイスの第1の入力／出力回路を保護するように配置された第1の静電放電（ＥＳＤ）保護回路と、
   前記デバイスの第２の入力／出力回路を保護するように配置された第２のＥＳＤ保護回路と、
   前記第1のＥＳＤ保護回路を選択的にイネーブル／ディスエーブルとするように適合された回路とを含み、
   ここで前記第1の入力／出力回路は前記デバイスを第2のデバイスに結合するように適合されている、デバイス。
2. 前記第1の入力／出力回路は、前記第2のデバイスに結合された後に、選択的にディスエーブルとされる請求項1に記載のデバイス。
3. バッファと、
   前記バッファに電気的に結合されており、選択的に電気的に前記第1のＥＳＤ保護回路に結合されるボンドパッドとを更に含み、ここで前記第1のＥＳＤ保護回路は、電気的に前記第1のＥＳＤ保護回路を前記ボンドパッドから電気的に絶縁することによって、選択的にディスエーブルとされている、請求項１に記載のデバイス。
4. デバイスを製造する方法であって、
   前記デバイスの第1の入力／出力回路を保護するように配置された第1の静電放電（ＥＳＤ）保護回路を提供するステップにおいて、前記第1の入力／出力回路は前記デバイスを第2のデバイスに結合するように適合されているステップと、
   前記デバイスの第２の入力／出力回路を保護するように配置された第２のＥＳＤ保護回路を提供するステップと、
   前記第1のＥＳＤ保護回路を選択的にイネーブル／ディスエーブルとするように配置された回路を前記第1の入力／出力回路に結合するステップと、を含む方法。
5. 前記第1の入力／出力回路は、前記第2のデバイスに結合された後に、選択的にディスエーブルとされる請求項４に記載の方法。
6. 電気的にボンドパッドをバッファに結合するステップと、
   選択的に前記第1ＥＳＤ保護回路を電気的に前記ボンドパッドに結合するステップと、を更に含み、前記第1のＥＳＤ保護回路は、前記第1のＥＳＤ保護回路を前記ボンドパッドから電気的に絶縁することによって、選択的にディスエーブルとされる方法。
7. 第1の集積回路と、
   第2の集積回路とを含むマルチチップモジュールにおいて、
   第2の集積回路は、
   前記第2の集積回路の第1の入力／出力回路を保護するように配置された第1の静電放電（ＥＳＤ）保護回路と、
   前記第2の集積回路の第２の入力／出力回路を保護するように配置された第２のＥＳＤ保護回路と
   前記第1のＥＳＤ保護回路を選択的にイネーブル／ディスエーブルとするように適合された回路とを含み、ここで前記第1の入力／出力回路は前記第2の集積回路を前記第1の集積回路に結合するように適合されている、マルチチップモジュール。
8. 前記第1の入力／出力回路は、前記第2の集積回路が前記第1の集積回路に結合された後に、選択的にディスエーブルとされる請求項７に記載のマルチチップモジュール。
9. 前記第2の集積回路は更に、
   バッファと、
   前記バッファに電気的に結合されており、選択的に電気的に前記第1のＥＳＤ保護回路に結合されるボンドパッドとを更に含み、ここで前記第1のＥＳＤ保護回路は、電気的に前記第1のＥＳＤ保護回路を前記ボンドパッドから電気的に絶縁することによって、選択的にディスエーブルとされている、請求項７に記載のマルチチップモジュール。
10. 前記第2のＥＳＤ保護回路が前記マルチチップモジュールを保護する、請求項７に記載のマルチチップモジュール。