CN1198016A - 多芯片模块中各个集成电路芯片间的互连电路和方法 - Google Patents

多芯片模块中各个集成电路芯片间的互连电路和方法 Download PDF

Info

Publication number
CN1198016A
CN1198016A CN98106356A CN98106356A CN1198016A CN 1198016 A CN1198016 A CN 1198016A CN 98106356 A CN98106356 A CN 98106356A CN 98106356 A CN98106356 A CN 98106356A CN 1198016 A CN1198016 A CN 1198016A
Authority
CN
China
Prior art keywords
chip
independent
circuit
signal conductor
mcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98106356A
Other languages
English (en)
Other versions
CN1134065C (zh
Inventor
塔德乌斯·约汉·加巴拉
金良泰(音译)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Agere Systems LLC
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of CN1198016A publication Critical patent/CN1198016A/zh
Application granted granted Critical
Publication of CN1134065C publication Critical patent/CN1134065C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种多芯片模块(“MCM”)和它的操作和制造方法。该MCM包括:(1)一块用于在其上支撑众多单独集成电路(IC)芯片的衬底,(2)安装于衬底上的第一和第二单元IC芯片,第一单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分,及(3)用于将第一单独IC芯片的至少一条信号导线直接连至第二单独IC芯片的互连装置,互连装置将第一单独IC芯片的第二电路部分旁通。

Description

多芯片模块中各个集成电路芯片间的互连电路和方法
本发明一般针对集成电路，更具体地针对多芯片模块(“MCM”)中单个集成电路(“IC”)间的互连电路和方法。
集成电路(“IC”)是小芯片，一般每边小于0.5英寸，在硅片(或其它类似材料)上安排晶体管和互连线的图形，使现代电子系统完成它们的工作：计算，放大，等等。IC制造过程的许多成就使每个芯片上制成的晶体管数量急剧增加，从而在减少IC尺寸以及减少使用IC的设备尺寸的同时提高了功能。鉴于一般IC实际尺寸比常规IC封装尺寸小得多，现正开发着能显著地减小电子设备尺寸的新型IC封装设计。此外，由于IC愈来愈快和功率愈大，设备封装成为限制系统速度的主要因素。
常规IC封装包括相同的基本元件：IC，引线框，焊线点和包装物。引线框通过焊至芯片和引线框两者的极细线连至IC。包装物或模压物通常由塑料制成，用于形成一个封住IC，焊线点和一部分引线框的封装，从而保护IC使之远离大气环境。提供一个电子系统通常由多个封装的IC设备构成，这些IC设备通过作为引线框一部分的并自IC封装中引出的引线在电气上和物理上连至一块印制电路板(“PCB”)；PCB包括用于互连多个IC的金属走线。一个较新封装方案是将不止一个IC放在同一封装内；多IC封装称为多芯片模块(“MCM”)或“混合”封装。
MCM封装类似于常规单芯片封装设计，然而MCM封装将常规芯片装在一个公共衬底上以容纳不止一个IC，在公共衬底上形成的金属线路将单个芯片互连起来。一个常规引线框通过极细线连至衬底上接线端，同时衬底和引线框由包装物封装起来以形成保护封装。
电子系统的当前目标是趋向更小，更轻，更快的可携系统，例如蜂窝电话，传呼机，笔记本计算机。MCM的开发可以消除许多部件的封装层次，便于将多种模拟和数字技术组合在单个模块内，减轻电磁干扰(“EMI”)问题，和增大每片芯片的输入/输出(“I/O”)能力，从而在实现以上目标时发挥重要作用。此外，MCM内部接线比PCB接线更便宜和更快。同时减少设备所需印制板面积。
在有些场合中，当希望减小封装尺寸时，会使为常规单个芯片封装设计的IC能力降低，因这必需减少封装引线数量。例如，虽然IC可在内部使用多导线(即“并联”)总线处理数据，但它可只通过一条引线使数据串联而与另一个IC通信。然而在MCM中没有与单个IC相关连的引线，也即，IC在内部通过在连至一个引线框的公共衬底上形成的极细金属线路互连。因此，虽然MCM的一个主要优点是其将许多IC组合在一个封装内的能力，但如需在MCM中使用供具体用途的IC，而不用为常规单芯片封装设计的IC，则将会部分地抵消此优点。
因此本领域中所需的是在MCM中使用常规IC的电路和方法。本领域中进一步需要将常规IC组合在MCM中的技术以便提高在MCM中使用的常规IC的性能。
为解决现有技术中以上讨论过的缺陷，本发明提供一个MCM和它的操作的制造方法。该MCM包括：(1)一个用于在其上面支撑众多单个集成电路(IC)芯片的衬底，(2)安装在衬底上的第一和第二单个IC芯片，第一单个IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分，以及(3)将第一单个IC芯片的至少一条信号导线直接连至第二单个IC芯片的互连装置，该互连装置将第一单个IC芯片的第二电路部分旁通。
因此本发明提供一个互连装置，用于将一个IC内的信号连线直接连至MCM内的另一个IC而不使用当IC单个封装时所用常规焊片，从而引进广阔概念：当在MCM中使用IC时将与现有IC芯片相关连的电路部分旁通。通过在IC内直接连至信号导线，可将IC的电路部分有选择地旁通，这可以有利于增大MCM总的信号处理速度和/或效率。
在本发明实施例中，互连装置直接将一个IC的至少一条信号导线连至第二IC的常规焊片。在另一个实施例中，第二IC芯片还包括由至少一条信号导线连在一起的第一和第二电路部分，及互连装置将第一IC芯片的至少一条信号导线直接连至第二IC芯片的至少一条信号导线，从而将第一和第二IC芯片两者的常规焊片完全旁通。事实上IC的内部信号导线直接连在一起以形成跨过MCM的横跨IC总线。因此互连装置可以将与常规的和现有的IC芯片相关连的常规焊片及/或电路部分有选择地旁通。这样一来，常规和现有IC芯片既可以合适地用于常规单个IC封装中，也用于MCM中而不必对它修改。
在本发明实施例中，被旁通的一个或两个IC电路部分可与电源断开。当对本发明的宽范围不需要时，将一个或更多电路部分与电源断开可减少MCM的总功耗。
在本发明的一个实施例中，每片IC芯片的第一电路部分是一个向每片IC芯片的第二电路部分提供时钟信号的时钟驱动电路，互连装置将一片IC芯片的时钟驱动器旁通而使该IC芯片的第二电路部分自其它IC芯片的时钟驱动器中接收时钟信号。MCM中多IC芯片使用一个单个时钟源有助于保证它们之间正确地传送信号。
在下面详细描述的一个实施例中，第一IC芯片包括一条多导线总线和一个包括多路转换电路和输出缓存器的电路部分，互连装置直接连至多导线总线从而将第一IC芯片的多路转换电路和输出缓存器旁通。在另一个相关实施例中，第二IC芯片包括一条多导线总线和一个包括输入缓存器和多路分配电路的电路部分，互连装置直接连至多导线总线从而将第二IC芯片的输入缓存器和多路分配电路旁通。作为组合，该相关实施例提供一个必需的用于旁通电路的装置，将分别封装的IC之间的数据通信串联化；该互联装置提供一个跨过MCM的模跨IC多导线总线，从而当在MCM中采用时，可以改善各单个IC之间的传输效率。
上面已较广阔地列出本发明的特征和技术，优点以使本领域技术人员能更好地理解下面的本发明的详细说明。下面将描述本发明权利要求主题中提及的本发明附加特征和优点。本领域技术人员应理解他们可以容易地将所公开的概念和具体实施例进行修改或设计其它结构以实现本发明相同目的的基础。本领域技术人员也应意识到这些等效结构并不背离本发明在最广阔意义下的实质和范围。
参照结合附图所作以下描述可更全面地理解本发明及其优点，附图中：
图1阐述印制电路板(“PCB”)上单独封装集成电路(“IC”)的互连例子；以及
图2阐述一个包括根据本发明原理的单个IC的互连的多芯片模块(MCM)例子。
先参照图1，图中阐述了根据现有技术中已知原理的在印制电路板(“PCB”)100上常规封装的集成电路(“IC”)110、120的互连例子。常规封装的IC110和120一般阐述为分别包括例如IC111和121，它们连至标如130的具有众多引线的引线框，这些都由标如140的保护封装所密封；本领域技术人员对用于将引线框连至IC上“焊片”(未示出)的技术是熟悉的。
IC例子111和121分别包括信号处理电路112和122(或“第一电路部分”)，它们可以是模拟或数字的，也可以是两者的混合。为在IC间分享数据，IC111和121还分别包括多导线IC总线113和123，本领域技术人员对在电路之间分享数据的多导线或“并联”总线的用途是熟悉的。IC 111和121还包括连至多导线IC总线113、123的串联输入/输出(“I/O”)“端口”(或“第二电路部分”)，从而减少引线框上的引线数，因而也减小常规封装的IC110、120的总封装尺寸。IC111的串联端口被阐述为输出端口并包括一个多路转换器114和一个输出缓存器115；IC 121的串联端口被阐述为输入端口并包括一个输入缓存器125和一个多路分配器124。IC 111的输出缓存器115通过一个焊片(未示出)连至常规封装的IC 110的引线130-6，及IC 121的输入缓存器125通过一个焊片(未示出)连至常规封装的IC 120的引线130-7；引线130-6和130-7由PCB100上的金属线路101所互连，从而使数据可自IC 111传至IC 121。由于在IC 111和121之间待传送数据要经过并串转换，因此可能损失数据传送效率。然而可认为传送效率的损失对封装尺寸的减小是可以接受的拆衷，在每片IC上将单条引线(例如引线130-6、130-7)用于数据I/O就可能减小封装尺寸。
分别将电源150接至引线130-1、130-2及将接地参考电位接至引线130-3、130-4，即将电源功率提供给常规封装的IC 110和120。在常规封装IC110、120内部，电源通过IC111上的电源总线116连至信号处理电路112，多路转换器114和输出缓存器115；并通过IC 121上的电源总线126送至信号处理电路122，输入缓存器125和多路分配器124。
现转向图2，图中阐述了一个包括根据本发明原理的IC 111，121的互连电路的多芯片模块(“MCM”)200的例子。MCM 200包括一块衬底210，用于支撑装在该衬底上的众多单个IC芯片，例如装在该衬底上的IC 111、121；该衬底210具有在它上面形成的用于将单个IC互连的金属电路。常规引线框(未示出)通过极细线连至衬底210上的焊片(未示出)，以及衬底210和引线框由包装物密封以形成一个具有众多一般标为230的从中伸出的引线的保护封装220。
本发明引进一个用于将例如IC111和121组合入例如MCM 200的电路和方法，从而改善IC之间的数据通信效率和减少总功率耗失。既然IC111、121组合至一块公共衬底210上，就没有必要如图1所示将与多导线总线113和123相关连的数据串联化，也即在例如MCM 200内部没有必要将信号线路数量减少，因为在例如IC111、121之间未用封装引线。这是因为IC111、121可通过衬底210上的金属线路直接连通。
根据本发明原理，例如MCM还包括一条用于将IC 111的多导线IC总线113连至IC 121的多导线IC总线123的多导线互连总线230(或“互连装置”)，从而将IC 111和121的多路转换电路和缓存器旁通及消除与它们相关连的信号等待时间。在一个实施例中，多导线IC总线113部分地由在衬底210上形成的金属线路组成及部分地由用于将多导线IC总线123、121的单个总线导线连至衬底210而形成的相应金属线路的引线组成；另一替代方案是：多导线互连总线230可以全由用于将多导线IC总线113的单个总线导线直接连至多导线IC总线123的相应单个总线导线的引线组成。本领域技术人员对各种用于将IC内的电路在电气上连至引线和衬底上形成的金属线路的技术是熟悉的，例如使用“倒装片法”连接或焊点；本发明原理是不限于具体互连方法的。
因此，本发明提供一种多导线(并联)互连总线以直接跨接多导线IC总线从而引进广阔的旁通概念，例如将与IC芯片上现有串联端口相关连的多路转换电路(例如多路转换器114和多路分配器124)和缓存器(例如输出缓存器115和输入缓存器125)旁通。避免了与多路转换电路和缓存器相关连的信号等待(延迟)，从而增大了MCM的总信号处理速度。然而本发明原理并不限于只将多路转换和缓存器电路旁通；本发明原理可用于将用于MCM中的一个IC的任何电路部分旁通，从而提高多个互连的IC的性能。例如，如果MCM中将使用的一个或多个IC包括一个向每个IC中第二电路部分提供时钟信号的时钟驱动电路(即“第一电路部分”)，则可将一个IC以外的所有IC的时钟驱动电路旁通，从而使所有IC的第二电路部分都自一片IC的时钟驱动电路中接收一个时钟信号。本领域技术人员能知道MCM中多IC芯片操作中使用单个时钟源有助于保证它们之间的准确信号传送。
在图2中阐述的实施例中，多导线互连总线230所具有的导线数等于IC 111的多导线IC总线113和IC 121的多导线IC总线123。事实上，IC总线的导线连在一起以形成一条跨过MCM的单个模跨IC总线。另一替代方案是，本发明设想一条多导线互连总线，用于直接连接少于IC总线所有导线的导线而仍将多路转换电路和缓存器旁通。
多导线互连总线230的导线可以是屏蔽的也可以是非屏蔽的导线；另一替代方案是，互连装置可使用双扭导线。因为在多导线互连总线230上的数据传送率不必像现有技术串联总线的传送率一样高，所以不一定需要屏蔽导线。然而在有些应用场合中屏蔽导线是有利的。因此本发明的广阔范围不限于非屏蔽导线。
在优选实施例中，如图2中所阐述的，IC111和121的多路转换电路和缓存器与电源150脱离。由于多导线互连总线230将多路转换电路和缓存器旁通，因此不需要这些电路，最好将它们与电源总线116和126断开以消除它们的功耗。本领域技术人员对在IC中断开电路或电路部分的不同方法是熟悉的。虽然在本发明的广阔范围内不是必需的，但将一个或更多个多路转换电路和缓存器的电源断开可减少MCM的总功率消耗。
虽然已经详细描述了本发明及其优点，但本领域技术人员应知道，它们能在不背离本发明最广阔形式下的实质和范围的情况下做出其中的不同修改，替代和变动。

Claims (21)

1.一种多芯片模块(MCM)包括：
一块用于在其上支撑多个单独的集成电路(IC)芯片的衬底；
安装在所述衬底上的第一和第二单独IC芯片，所述第一单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分；以及
用于将所述第一单独IC芯片的所述至少一条信号导线直接连至所述第二单独IC芯片的互连装置。
2.如权利要求1中所述的MCM，其中所述第二单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分，所述互连装置将所述第一单独IC芯片的所述至少一条信号导线直接连至所述第二单独IC芯片的所述至少一条信号导线。
3.如权利要求1中所述的MCM，其中所述第一单独IC芯片的所述第二电路部分与电源脱离从而消除其功耗。
4.如权利要求2中所述的MCM，其中所述第二单独IC芯片的所述第一电路部分与电源脱离从而消除其功耗。
5.如权利要求2中所述的MCM，其中所述第一和第二单独IC芯片中每片芯片的所述第一电路部分包括一个用于向所述第一和第二单独IC芯片中每片芯片的所述第二电路部分提供时钟信号的时钟驱动电路，所述互连装置将所述第二单独IC芯片的所述时钟驱动器旁通从而使所述第二单独IC芯片的所述第二电路部分自所述第一单独IC芯片的所述时钟驱动器中接收所述时钟信号。
6.如权利要求1中所述的MCM，其中所述第一单独IC芯片的所述至少一条信号导线包括一条多导线总线及所述第一单独IC芯片的所述第二电路部分包括一个多路转换电路和一个输出缓存器，所述互连装置从而将所述第一单独IC芯片的所述多路转换电路和所述输出缓存器旁通。
7.如权利要求2中所述的MCM，其中所述第二单独IC芯片的所述至少一条信号导线包括一条多导线总线及所述第二单独IC芯片的所述第一电路部分包括一个输入缓存器和一个多路分配电路，所述互连装置从而将所述第二单独IC芯片的所述输入缓存器和所述多路分配电路旁通。
8.一种用于操作多芯片模块(MCM)的方法，包括以下步骤：
在安装于衬底上的第一和第二单独集成电路(IC)芯片内处理信号，所述第一单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分；以及
通过一个用于将所述第一单独IC芯片的所述至少一条信号导线直接连至所述第二单独IC芯片的互连装置传送所述信号。
9.如权利要求8中所述的方法，其中所述第二单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分，所述互连装置将所述第一单独IC芯片的所述至少一条信号导线直接连至所述第二单独IC芯片的所述至少一条信号导线。
10.如权利要求8中所述的方法，其中所述第一单独IC芯片的所述第二电路部分与电源脱离从而消除其功耗。
11.如权利要求9中所述的方法，其中所述第二单独IC芯片的所述第一电路部分与电源脱离从而消除其功耗。
12.如权利要求9中所述的方法，其中所述第一和第二单独IC芯片中的每片芯片的所述第一电路部分包括一个用于向所述第一和第二单独IC芯片中的每一片芯片的所述第二电路部分提供时钟信号的时钟驱动电路，所述互连装置将所述第二单独IC芯片的所述时钟驱动器旁通，从而使所述第二单独IC芯片的所述第二电路部分自所述第一单独IC芯片的所述时钟驱动器中接收所述时钟信号。
13.如权利要求8中所述的方法，其中所述第一单独IC芯片的所述至少一条信号导线包括一条多导线总线及所述第一单独IC芯片的所述第二电路部分包括一个多路转换电路和一个输出缓存器，所述互连装置从而将所述第一单独IC芯片的所述多路转换电路和所述输出缓存器旁通。
14.如权利要求9中所述的方法，其中所述第二单独IC芯片的所述至少一条信号导线包括一条多导线总线及所述第二单独IC芯片的所述第一电路部分包括一个输入缓存器和一个多路分配电路，所述互连装置从而将所述第二单独IC芯片的所述输入缓存器和所述多路分配电路旁通。
15.一种用于制备多芯片模块(MCM)的方法，包括以下步骤：
提供一块用于在其上支撑多个单独集成电路(IC)芯片的衬底；
将第一和第二单独IC芯片安装于所述衬底上，所述第一单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分；以及
通过一个互连装置将所述第一IC芯片的所述至少一条信号导线直接连至所述第二IC芯片。
16.如权利要求15中所述的方法，其中所述第二单独IC芯片包括由至少一条信号导线连在一起的第一和第二电路部分，所述互连装置将所述第一单独IC芯片的所述至少一条信号导线直接连至所述第二单独IC芯片的所述至少一条信号导线。
17.如权利要求15中所述的方法，还包括使所述第一单独IC芯片的所述第二电路部分与电源脱离从而消除其功耗的步骤。
18.如权利要求16中所述的方法，还包括使所述第二单独IC芯片的所述第一电路部分与电源脱离从而消除其功耗的步骤。
19.如权利要求16中所述的方法，其中所述第一和第二单独IC芯片中每片芯片的所述第一电路部分包括一个用于向所述第一和第二单独IC芯片中每片芯片的所述第二电路部分提供一个时钟信号的时钟驱动电路，所述互连装置将所述第二单独IC芯片的所述时钟驱动器旁通从而使所述第二单独IC芯片的所述第二电路部分自所述第一单独IC芯片的所述时钟驱动器中接收所述时钟信号。
20.如权利要求15中所述的方法，其中所述第一单独IC芯片的所述至少一条信号导线包括一条多导线总线及所述第一单独IC芯片的所述第二电路部分包括一个多路转换电路和一个输出缓存器，所述互连装置从而将所述第一单独IC芯片的所述多路转换电路和所述输出缓存器旁通。
21.如权利要求16中所述的方法，其中所述第二单独IC芯片的所述至少一条信号导线包括一条多导线总线及所述第二单独IC芯片的所述第一电路部分包括一个输入缓存器和一个多路分配电路，所述互连装置从而将所述第二单独IC芯片的所述输入缓存器和所述多路分配电路旁通。
CNB98106356XA 1997-04-09 1998-04-08 多芯片模块中各个集成电路芯片间的互连电路和方法 Expired - Lifetime CN1134065C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US838536 1986-03-11
US838,536 1986-03-11
US08/838,536 US6281590B1 (en) 1997-04-09 1997-04-09 Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module

Publications (2)

Publication Number Publication Date
CN1198016A true CN1198016A (zh) 1998-11-04
CN1134065C CN1134065C (zh) 2004-01-07

Family

ID=25277352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98106356XA Expired - Lifetime CN1134065C (zh) 1997-04-09 1998-04-08 多芯片模块中各个集成电路芯片间的互连电路和方法

Country Status (7)

Country Link
US (2) US6281590B1 (zh)
EP (1) EP0871222B1 (zh)
JP (1) JP3405520B2 (zh)
CN (1) CN1134065C (zh)
DE (1) DE69839861D1 (zh)
SG (1) SG78287A1 (zh)
TW (1) TW418516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7798012B2 (en) 2005-02-04 2010-09-21 Alstom Technology Ltd. Device, method and measurement and sender unit for performing a measurement on a rotating part of rotating machinery

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19912441A1 (de) * 1999-03-19 2000-09-21 Elfo Ag Sachseln Sachseln Multi-Chip-Modul
US6681286B2 (en) * 2000-01-25 2004-01-20 Via Technologies, Inc. Control chipset having dual-definition pins for reducing circuit layout of memory slot
DE10019812B4 (de) * 2000-04-20 2008-01-17 Infineon Technologies Ag Schaltungsanordnung
US6727533B2 (en) 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
US7138712B2 (en) * 2002-01-31 2006-11-21 Micronas Gmbh Receptacle for a programmable, electronic processing device
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
US20050224942A1 (en) * 2004-03-26 2005-10-13 Fan Ho Semiconductor device with a plurality of ground planes
US7342310B2 (en) * 2004-05-07 2008-03-11 Avago Technologies General Ip Pte Ltd Multi-chip package with high-speed serial communications between semiconductor die
CN100464413C (zh) * 2004-12-24 2009-02-25 北京中星微电子有限公司 实现芯片管脚功能互换的电路及芯片
US8947233B2 (en) 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US8988223B2 (en) 2005-12-09 2015-03-24 Tego Inc. RFID drive management facility
US9418263B2 (en) 2005-12-09 2016-08-16 Tego, Inc. Operating systems for an RFID tag
US9117128B2 (en) 2005-12-09 2015-08-25 Tego, Inc. External access to memory on an RFID tag
US9542577B2 (en) 2005-12-09 2017-01-10 Tego, Inc. Information RFID tagging facilities
US9361568B2 (en) 2005-12-09 2016-06-07 Tego, Inc. Radio frequency identification tag with hardened memory system
US9430732B2 (en) 2014-05-08 2016-08-30 Tego, Inc. Three-dimension RFID tag with opening through structure
EP1958172B1 (en) 2005-12-09 2014-11-12 Tego Inc. Multiple radio frequency network node rfid tag
US7394272B2 (en) * 2006-01-11 2008-07-01 Faraday Technology Corp. Built-in self test for system in package
US7946174B2 (en) * 2007-12-07 2011-05-24 METAMEMS Corp. Decelerometer formed by levitating a substrate into equilibrium
US7728427B2 (en) * 2007-12-07 2010-06-01 Lctank Llc Assembling stacked substrates that can form cylindrical inductors and adjustable transformers
US8159809B2 (en) * 2007-12-07 2012-04-17 METAMEMS Corp. Reconfigurable system that exchanges substrates using coulomb forces to optimize a parameter
US7812336B2 (en) * 2007-12-07 2010-10-12 METAMEMS Corp. Levitating substrate being charged by a non-volatile device and powered by a charged capacitor or bonding wire
US7863651B2 (en) 2007-12-07 2011-01-04 METAMEMS Corp. Using multiple coulomb islands to reduce voltage stress
US8008070B2 (en) * 2007-12-07 2011-08-30 METAMEMS Corp. Using coulomb forces to study charateristics of fluids and biological samples
US20090149038A1 (en) * 2007-12-07 2009-06-11 Metamems Llc Forming edge metallic contacts and using coulomb forces to improve ohmic contact
US7965489B2 (en) * 2007-12-07 2011-06-21 METAMEMS Corp. Using coulomb forces to form 3-D reconfigurable antenna structures
US8018009B2 (en) * 2007-12-07 2011-09-13 METAMEMS Corp. Forming large planar structures from substrates using edge Coulomb forces
US8531848B2 (en) * 2007-12-07 2013-09-10 METAMEMS Corp. Coulomb island and Faraday shield used to create adjustable Coulomb forces
US9953193B2 (en) 2014-09-30 2018-04-24 Tego, Inc. Operating systems for an RFID tag
US10748852B1 (en) 2019-10-25 2020-08-18 Marvell International Ltd. Multi-chip module (MCM) with chip-to-chip connection redundancy and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189658A (ja) 1984-10-09 1986-05-07 Fujitsu Ltd マルチチツプ構成の半導体装置
JPH0216791A (ja) 1988-07-04 1990-01-19 Nec Corp 混成集積回路装置
US5325268A (en) 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
JPH0713945A (ja) * 1993-06-16 1995-01-17 Nippon Sheet Glass Co Ltd 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
US5455525A (en) * 1993-12-06 1995-10-03 Intelligent Logic Systems, Inc. Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array
US5512765A (en) * 1994-02-03 1996-04-30 National Semiconductor Corporation Extendable circuit architecture
US5602494A (en) * 1995-03-09 1997-02-11 Honeywell Inc. Bi-directional programmable I/O cell
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7798012B2 (en) 2005-02-04 2010-09-21 Alstom Technology Ltd. Device, method and measurement and sender unit for performing a measurement on a rotating part of rotating machinery
CN101111754B (zh) * 2005-02-04 2011-09-21 阿尔斯通技术有限公司 用于在旋转机械的旋转部分上进行测量的设备、方法以及测量和发送单元

Also Published As

Publication number Publication date
CN1134065C (zh) 2004-01-07
JP3405520B2 (ja) 2003-05-12
US6281590B1 (en) 2001-08-28
EP0871222A3 (en) 1999-04-21
DE69839861D1 (de) 2008-09-25
JPH10289976A (ja) 1998-10-27
US20010030361A1 (en) 2001-10-18
EP0871222A2 (en) 1998-10-14
TW418516B (en) 2001-01-11
US6465336B2 (en) 2002-10-15
SG78287A1 (en) 2001-02-20
EP0871222B1 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
CN1134065C (zh) 多芯片模块中各个集成电路芯片间的互连电路和方法
US8076759B2 (en) Semiconductor package with a controlled impedance bus and method of forming same
US4972253A (en) Programmable ceramic high performance custom package
US6266797B1 (en) Data transfer network on a computer chip using a re-configurable path multiple ring topology
US5424492A (en) Optimal PCB routing methodology for high I/O density interconnect devices
US6111859A (en) Data transfer network on a computer chip utilizing combined bus and ring topologies
US6159765A (en) Integrated circuit package having interchip bonding and method therefor
US5325268A (en) Interconnector for a multi-chip module or package
CN100405143C (zh) 液晶模块
CN101071810A (zh) 半导体器件
US5641978A (en) Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
US4746815A (en) Electronic EC for minimizing EC pads
US5622770A (en) Printed circuit board design utilizing flexible interconnects for programmable logic components
US20220406691A1 (en) Intelligent power module
WO2003034495A3 (de) Verfahren zum verpacken von elektronischen baugruppen und mehrfachchipverpackung
US7924826B1 (en) Method and apparatus for device pinout mapping
JPS617656A (ja) マルチチップパッケ−ジ
EP0698294A1 (en) Logical three-dimensional interconnections between integrated circuit chips using a two-dimensional multi-chip module package
US6735651B1 (en) Multi-chip module having chips coupled in a ring
US6184749B1 (en) Layout for pull-up/pull-down devices of off-chip driver
US6459157B1 (en) Semiconductor device and double-sided multi-chip package
US9252119B1 (en) Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same
JPH11340415A (ja) フィ―ドスル―接続を有する複数デバイス集積回路パッケ―ジ
CN115757233A (zh) 一种基于高速并行接口的芯片封装方法
JPH04260912A (ja) 情報処理装置における相互接続構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IGERY SYSTEM MONITORING CORP

Free format text: FORMER OWNER: LANGXUN TECHNOLOGY LTD.

Effective date: 20030521

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030521

Address after: American Florida

Applicant after: Agere Systems Inc.

Address before: American New Jersey

Applicant before: Lucent Technologies Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: American Pennsylvania

Patentee after: Agere Systems Inc.

Address before: Delaware

Patentee before: Agere Systems Inc.

CP03 Change of name, title or address

Address after: Delaware

Patentee after: Agere Systems Inc.

Address before: American Florida

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right

Effective date of registration: 20160831

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American Pennsylvania

Patentee before: Agere Systems Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040107