JP3399533B2 - パイロット信号を含むテレビ信号を同調するためのテレビ受信機 - Google Patents
パイロット信号を含むテレビ信号を同調するためのテレビ受信機Info
- Publication number
- JP3399533B2 JP3399533B2 JP51807095A JP51807095A JP3399533B2 JP 3399533 B2 JP3399533 B2 JP 3399533B2 JP 51807095 A JP51807095 A JP 51807095A JP 51807095 A JP51807095 A JP 51807095A JP 3399533 B2 JP3399533 B2 JP 3399533B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- receiver
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
- H03D1/2254—Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、一般に、ディジタルデータ受信機に係り、
特に、ディジタルテレビ信号受信機に関する。
特に、ディジタルテレビ信号受信機に関する。
近年、ディジタル形式でテレビ信号を送信及び受信す
るため、数多くのシステムが提案されている。例えば、
テレビ信号は、圧縮広帯域HDTV信号又は一つ以上の圧縮
NTSC信号を含むことができる。このような送信を達成す
るために考えられる最も幅広く奨励された２つの変調技
術は、直交振幅変調（QAM）及び残留側波帯変調（VSB）
である。米国特許第5,087,975号は、標準の6MHzテレビ
チャンネル上の連続的なＭ−レベルシンボルの形式にお
いて、チャンネルの低周波数側で比較的小さな（低いレ
ベルの）パイロットとともに、テレビ信号を送信するた
めのVSBシステムを開示する。シンボルを特徴づけるＭ
レベル（すなわち、VSBモード）の数が変化することが
できる一方、シンボル率は、例えば、684H（約1076メガ
シンボル／秒）のレートに、好ましくは固定されてい
る。ここで、Ｈは、NTSC水平走査周波数である。特定の
状況で使用されたシンボルレベルの数は、主として伝達
媒体を特徴付ける信号雑音（S/N）比の機能である。比
較的小さな数のシンボルレベルは、S/N比が低い状態で
使用される。24,16,8,4及び２のシンボルレベルに適応
するシステムは、大部分の条件を満たすための十分な柔
軟性を持つものと認められる。Ｍ値が低ければ低い程、
伝達ビットレートの減少を犠牲にして、改善されたS/N
比特性を達成することができると認識される。例えば、
10.76メガシンボル／秒のレートを仮定すると、２−レ
ベル VSB信号（１シンボルにつき１ビット）は、10.76
メガビット／秒を提供し、４−レベル VSB信号（１シ
ンボルにつき２ビット）は、21.52メガビット／秒の伝
送を提供する、等となる。
るため、数多くのシステムが提案されている。例えば、
テレビ信号は、圧縮広帯域HDTV信号又は一つ以上の圧縮
NTSC信号を含むことができる。このような送信を達成す
るために考えられる最も幅広く奨励された２つの変調技
術は、直交振幅変調（QAM）及び残留側波帯変調（VSB）
である。米国特許第5,087,975号は、標準の6MHzテレビ
チャンネル上の連続的なＭ−レベルシンボルの形式にお
いて、チャンネルの低周波数側で比較的小さな（低いレ
ベルの）パイロットとともに、テレビ信号を送信するた
めのVSBシステムを開示する。シンボルを特徴づけるＭ
レベル（すなわち、VSBモード）の数が変化することが
できる一方、シンボル率は、例えば、684H（約1076メガ
シンボル／秒）のレートに、好ましくは固定されてい
る。ここで、Ｈは、NTSC水平走査周波数である。特定の
状況で使用されたシンボルレベルの数は、主として伝達
媒体を特徴付ける信号雑音（S/N）比の機能である。比
較的小さな数のシンボルレベルは、S/N比が低い状態で
使用される。24,16,8,4及び２のシンボルレベルに適応
するシステムは、大部分の条件を満たすための十分な柔
軟性を持つものと認められる。Ｍ値が低ければ低い程、
伝達ビットレートの減少を犠牲にして、改善されたS/N
比特性を達成することができると認識される。例えば、
10.76メガシンボル／秒のレートを仮定すると、２−レ
ベル VSB信号（１シンボルにつき１ビット）は、10.76
メガビット／秒を提供し、４−レベル VSB信号（１シ
ンボルにつき２ビット）は、21.52メガビット／秒の伝
送を提供する、等となる。
ディジタルテレビ受信機の適正な動作のためには、受
信されたキャリア信号が比較的急速に得られること、及
びRF及びIF部の利得が適切に調整されること、が要求さ
れる。QAM受信器におけるキャリア捕捉は、ある種のパ
イロットが存在しないため、比較的難しい。上記のVSB
システムにおけるパイロットの使用が、キャリア捕捉を
非常に容易にする一方、パイロットが比較的低いレベル
であり、VSB受信機において使用される同期復調器の同
期引き込み範囲が限定されているために、いくつかの困
難な点が考えられる。本発明の１つの特徴は、周波数及
び位相ロックループ（FPLL）の同期引き込みを高め、ま
た、他の特徴は、改良されたAGCシステムを提供するこ
とにある、さらに、同期復調器のFPLLは、双位相安定
（bi−phase stable）である。その結果として，出力デ
ータの位相は逆になるかもしれず、そのために、位相反
転が必要となる。さらに、FPLLの同期特性は、AFCフィ
ルターの特性により決定され、また、本発明の別の特徴
において、このような特性の改善が提供される。さら
に、本発明は、DCオフセットがパイロットを発生するた
めに使用されるとき、ディジタル形式へのアナログ信号
の変換を最適化するための構成を含む。
信されたキャリア信号が比較的急速に得られること、及
びRF及びIF部の利得が適切に調整されること、が要求さ
れる。QAM受信器におけるキャリア捕捉は、ある種のパ
イロットが存在しないため、比較的難しい。上記のVSB
システムにおけるパイロットの使用が、キャリア捕捉を
非常に容易にする一方、パイロットが比較的低いレベル
であり、VSB受信機において使用される同期復調器の同
期引き込み範囲が限定されているために、いくつかの困
難な点が考えられる。本発明の１つの特徴は、周波数及
び位相ロックループ（FPLL）の同期引き込みを高め、ま
た、他の特徴は、改良されたAGCシステムを提供するこ
とにある、さらに、同期復調器のFPLLは、双位相安定
（bi−phase stable）である。その結果として，出力デ
ータの位相は逆になるかもしれず、そのために、位相反
転が必要となる。さらに、FPLLの同期特性は、AFCフィ
ルターの特性により決定され、また、本発明の別の特徴
において、このような特性の改善が提供される。さら
に、本発明は、DCオフセットがパイロットを発生するた
めに使用されるとき、ディジタル形式へのアナログ信号
の変換を最適化するための構成を含む。
よって、本発明の基本的な目的は、同期復調器を用い
ることにより、ディジタルデータ受信器において改良さ
れたキャリア捕捉を提供することにある。
ることにより、ディジタルデータ受信器において改良さ
れたキャリア捕捉を提供することにある。
さらに、本発明の特徴は、選択された開始条件の発生
に基づき、同期復調器と関連して使用されたFPLLを短時
間で同期するためのシステムを供給することである。
に基づき、同期復調器と関連して使用されたFPLLを短時
間で同期するためのシステムを供給することである。
さらに、本発明の特徴と効果は、図面により示された
本発明の実施の形態についての以下の説明により、一層
明確になろう。
本発明の実施の形態についての以下の説明により、一層
明確になろう。
図面の簡単な説明
図１は、ＭレベルVSB信号を受信するために構成され
た受信機の部分的ブロック図である。
た受信機の部分的ブロック図である。
図２は、図１のIFアンプ及び同期復調器の詳細構成図
である。
である。
図３は、受信機のためのAGCを制御するための回路図
である。
である。
図４は、AGC回路の動作モードを示す。
図５は、必要に応じて、データを自動的に位相反転す
るためのデータ極性反転器を示す。
るためのデータ極性反転器を示す。
図６は、本発明に係る修正PLLフィルタである。
図７は、図６の修正の動作を説明するためのグラフで
ある。
ある。
上述のように，伝送されたVSB信号は、好ましくは、6
MHzテレビチャンネルの低い方の境界で、小さなパイロ
ットを含んでいる。そして、パイロットは、チャンネル
の高い方の境界の近くの約46.69MHzの中間周波数（IF）
へ変換される。また、限定されるものではないが、伝送
信号は、好ましくは、各々313のデータセグメント（区
分）を含むような連続的なデータフレームを備える。そ
れぞれのデータセグメントは、（10.76メガシンボル／
秒のレートで発生する）836シンボルを含み、そのうち8
32シンボルは、データとして使用され、４シンボルは、
セグメント同期キャラクタを定義するための各データセ
グメントの固定位置で供給される。データセグメント同
期キャラクタは、２−レベルシンボルのみを含み、一
方、データシンボルは、アプリケーションによって、2,
4,8,16又は24−レベルとなることができる。また、各々
のフレームの最初のデータセグメントは、フレーム同期
コードを示す一連の２−レベルシンボルと、フレームの
残りの312データセグメントのデータシンボルのレベル
Ｍ（24,16,8,4あるいは２）を識別するためのVSBモード
制御信号と、を含む。
MHzテレビチャンネルの低い方の境界で、小さなパイロ
ットを含んでいる。そして、パイロットは、チャンネル
の高い方の境界の近くの約46.69MHzの中間周波数（IF）
へ変換される。また、限定されるものではないが、伝送
信号は、好ましくは、各々313のデータセグメント（区
分）を含むような連続的なデータフレームを備える。そ
れぞれのデータセグメントは、（10.76メガシンボル／
秒のレートで発生する）836シンボルを含み、そのうち8
32シンボルは、データとして使用され、４シンボルは、
セグメント同期キャラクタを定義するための各データセ
グメントの固定位置で供給される。データセグメント同
期キャラクタは、２−レベルシンボルのみを含み、一
方、データシンボルは、アプリケーションによって、2,
4,8,16又は24−レベルとなることができる。また、各々
のフレームの最初のデータセグメントは、フレーム同期
コードを示す一連の２−レベルシンボルと、フレームの
残りの312データセグメントのデータシンボルのレベル
Ｍ（24,16,8,4あるいは２）を識別するためのVSBモード
制御信号と、を含む。
パイロットは、オフセット（一定直流レベル）をシン
ボル値に導入することにより、送信機において適宜発生
することができる。受信機では、オフセットは、キャリ
ア回復のために使われる一定直流を発生する。本発明の
特徴のひとつによると、受信機におけるこの「回復し
た」直流（“recovered"DC）は、次の処理を最適化する
ために、キャリア捕捉の後に、データチャンネルから除
かれる。
ボル値に導入することにより、送信機において適宜発生
することができる。受信機では、オフセットは、キャリ
ア回復のために使われる一定直流を発生する。本発明の
特徴のひとつによると、受信機におけるこの「回復し
た」直流（“recovered"DC）は、次の処理を最適化する
ために、キャリア捕捉の後に、データチャンネルから除
かれる。
図１を参照すると、受信RF信号は、マイクロプロセッ
サ12によってコントロールされているチューナ10によっ
て、IF信号に変換される。マイクロプロセッサ12は、キ
ーボード14又はIR受信器16のいずれかからのユーザ入力
に応じ、選択チャンネルに同調するために、チューナ10
へ適切な信号を供給する。IF信号は、46.69MHzでパイロ
ットを含み、チューナ10から約41−47MHzの通過帯域を
もつSAWフィルタ18を介して、IFアンプ及び同期復調器2
0へ伝達される。復調器20のアナログベースバンド出力
は、キャパシタ21を経て、信号をサンプリングしてＭ−
レベルのシンボルをバイナリ形式でディジタルプロセッ
サ24へ供給するアナログディジタル（A/D）変換器22に
接続される。キャパシタ21は、A/D22入力から上述の直
流オフセットを除去する。さらに詳細に後述するよう
に、A/D22は、ディジタルプロセッサ24によって発生さ
れたクロック信号に応答して、正確なシンボル時間で復
調器20の出力をサンプリングするように動作される。デ
ィジタルプロセッサ24は、データを出力し、また、IFア
ンプ及び同期復調器20にAGC制御信号を供給し、つぎ
に、IFアンプ及び同期復調器20は、遅延AGC信号をチュ
ーナー10へ供給する復調器20及びディジタルプロセッサ
24は、高出力化、チャンネル変更及びデータセグメント
又はフレーム同期の損失のような選択開始条件に応じて
マイクロプロセッサ12によって発生されたAFC無効信号
に応答する。最後に、データ出力の位相は、同期復調器
のFPLLが双位相安定であるため逆になるかもしれないの
で、データを適正な位相とするための自動的構成も含ま
れる。これは，図５に関連して一層詳細に説明され、係
属中の出願、Ｄ−6755において、クレームされている。
サ12によってコントロールされているチューナ10によっ
て、IF信号に変換される。マイクロプロセッサ12は、キ
ーボード14又はIR受信器16のいずれかからのユーザ入力
に応じ、選択チャンネルに同調するために、チューナ10
へ適切な信号を供給する。IF信号は、46.69MHzでパイロ
ットを含み、チューナ10から約41−47MHzの通過帯域を
もつSAWフィルタ18を介して、IFアンプ及び同期復調器2
0へ伝達される。復調器20のアナログベースバンド出力
は、キャパシタ21を経て、信号をサンプリングしてＭ−
レベルのシンボルをバイナリ形式でディジタルプロセッ
サ24へ供給するアナログディジタル（A/D）変換器22に
接続される。キャパシタ21は、A/D22入力から上述の直
流オフセットを除去する。さらに詳細に後述するよう
に、A/D22は、ディジタルプロセッサ24によって発生さ
れたクロック信号に応答して、正確なシンボル時間で復
調器20の出力をサンプリングするように動作される。デ
ィジタルプロセッサ24は、データを出力し、また、IFア
ンプ及び同期復調器20にAGC制御信号を供給し、つぎ
に、IFアンプ及び同期復調器20は、遅延AGC信号をチュ
ーナー10へ供給する復調器20及びディジタルプロセッサ
24は、高出力化、チャンネル変更及びデータセグメント
又はフレーム同期の損失のような選択開始条件に応じて
マイクロプロセッサ12によって発生されたAFC無効信号
に応答する。最後に、データ出力の位相は、同期復調器
のFPLLが双位相安定であるため逆になるかもしれないの
で、データを適正な位相とするための自動的構成も含ま
れる。これは，図５に関連して一層詳細に説明され、係
属中の出願、Ｄ−6755において、クレームされている。
図２に、IFアンプ及び同期復調器20の詳細な構成図を
示す。SAWフィルター18からのIF信号が、利得制御アン
プ30を経て、IFスイッチ32の一方の入力へ伝達される。
アンプ30の利得は、AGC制御及びチャージアンプ31によ
り制御される。回路31は、利得増加及び利得減少信号に
応答し、コンデンサ33を充電又は放電して、アンプ30の
利得を制御するための所定の値とする。回路31はまた、
チューナ10への供給するための遅延AGC信号を発生す
る。
示す。SAWフィルター18からのIF信号が、利得制御アン
プ30を経て、IFスイッチ32の一方の入力へ伝達される。
アンプ30の利得は、AGC制御及びチャージアンプ31によ
り制御される。回路31は、利得増加及び利得減少信号に
応答し、コンデンサ33を充電又は放電して、アンプ30の
利得を制御するための所定の値とする。回路31はまた、
チューナ10への供給するための遅延AGC信号を発生す
る。
水晶発振器34は、マイクロプロセッサ12からのAFC無
効信号に応答して、パイロット（46.69MHz）の周波数で
比較的強い信号を、IFスイッチ32の第２の入力へ供給す
ることを可能とする。IFスイッチ32はまた、AFC無効信
号に応答し、水晶発振器34の出力をスイッチ出力へ接続
するか、又は、IFアンプ30の出力をその出力へ接続する
かの動作を行う。このように,IFスイッチ32の出力は、A
FC無効信号がなければ、IF信号であり、AFC無効信号が
存在すれば、水晶発振器34の出力である。
効信号に応答して、パイロット（46.69MHz）の周波数で
比較的強い信号を、IFスイッチ32の第２の入力へ供給す
ることを可能とする。IFスイッチ32はまた、AFC無効信
号に応答し、水晶発振器34の出力をスイッチ出力へ接続
するか、又は、IFアンプ30の出力をその出力へ接続する
かの動作を行う。このように,IFスイッチ32の出力は、A
FC無効信号がなければ、IF信号であり、AFC無効信号が
存在すれば、水晶発振器34の出力である。
IFスイッチ32の出力は、１対の乗算器40及び42の第１
の入力に供給される。電圧制御発振器（VCO）44は、通
常、4xパイロット周波数（即ち、186.76MHz）と等しい
周波数で出力を発生する。この周波数は、パイロット周
波数で、１組の90度位相偏移信号を発生するために、1/
4分周回路（divide−by−four prescaler回路）46に加
えられる。同相（０゜）信号は、乗算器40の第２の入力
に供給され、同相ベースバンド成分Ｉを生成し、直交
（90゜）信号は、乗算器42の第２の入力に供給され、直
交ベースバンド成分Ｑを生成する。Ｉ及びＱ成分は、ロ
ーパスフィルタ50及び52にそれぞれ接続され、第２高調
波混合成分を除去し、対応するアンプ54及び56により増
幅され、所望の出力レベルが得られる。増幅されたＩ及
びＱ成分は、FPLL58の対応する入力に供給され、周知の
ように、パイロット周波数の４倍まで、VCO44により発
生された信号の周波数及び位相をロックするために同調
電圧Vtを発生するように動作する。コンデンサ21は、上
述のように、Ｉチャネル信号におけるDCオフセットを、
A/D22に出力しないように防止する。このようにして、
分周器46により発生された直交信号は、受信IF信号を適
切に復調するために、パイロットIF信号にロックされ
る。
の入力に供給される。電圧制御発振器（VCO）44は、通
常、4xパイロット周波数（即ち、186.76MHz）と等しい
周波数で出力を発生する。この周波数は、パイロット周
波数で、１組の90度位相偏移信号を発生するために、1/
4分周回路（divide−by−four prescaler回路）46に加
えられる。同相（０゜）信号は、乗算器40の第２の入力
に供給され、同相ベースバンド成分Ｉを生成し、直交
（90゜）信号は、乗算器42の第２の入力に供給され、直
交ベースバンド成分Ｑを生成する。Ｉ及びＱ成分は、ロ
ーパスフィルタ50及び52にそれぞれ接続され、第２高調
波混合成分を除去し、対応するアンプ54及び56により増
幅され、所望の出力レベルが得られる。増幅されたＩ及
びＱ成分は、FPLL58の対応する入力に供給され、周知の
ように、パイロット周波数の４倍まで、VCO44により発
生された信号の周波数及び位相をロックするために同調
電圧Vtを発生するように動作する。コンデンサ21は、上
述のように、Ｉチャネル信号におけるDCオフセットを、
A/D22に出力しないように防止する。このようにして、
分周器46により発生された直交信号は、受信IF信号を適
切に復調するために、パイロットIF信号にロックされ
る。
出力アップ又はチャネル変更の間のような特定の開始
タイプの条件において、VCO44の周波数は、その公称周
波数186.76MHzから離れているので、比較的小さい受信
パイロットに応答した、FPLL58による急速な同期引き込
みは、発生しない。（FPLL58は、一般的には、弱いパイ
ロット信号では、その引き込み範囲は、IF周波数でわず
か約±100kHzであるのに対し、強いパイロットでは、そ
の引き込み範囲は、一般的には、約±750kHzである。）
この問題を軽減するためには、本発明によると、IFアン
プ30からの受信IF信号ではなく、水晶発振器34の比較的
強い46.69MHzの出力が、AFC無効信号期間により定義さ
れる開始期間に、IFスイッチ32を経て、乗算器40及び42
の入力に供給される。開始期間は、約100ミリ秒（ms）
とすることができる。このように、開始期間では、IFパ
イロットの周波数で比較的強い信号が、同期復調器に供
給され、FPLL58はVCO44の周波数をその公称値に早く移
行させる。開始期間後、AFC無効信号がなくなることに
より定まるように、アンプ30からのIF信号は、IFスイッ
チ32により同期復調器に供給される。ここで、VCO44
は、公称復調周波数に非常に接近しているので、FPLL58
は、適正な復調を行うように、受信パイロットの周波数
及び位相へ、VCO44を容易にロックする。
タイプの条件において、VCO44の周波数は、その公称周
波数186.76MHzから離れているので、比較的小さい受信
パイロットに応答した、FPLL58による急速な同期引き込
みは、発生しない。（FPLL58は、一般的には、弱いパイ
ロット信号では、その引き込み範囲は、IF周波数でわず
か約±100kHzであるのに対し、強いパイロットでは、そ
の引き込み範囲は、一般的には、約±750kHzである。）
この問題を軽減するためには、本発明によると、IFアン
プ30からの受信IF信号ではなく、水晶発振器34の比較的
強い46.69MHzの出力が、AFC無効信号期間により定義さ
れる開始期間に、IFスイッチ32を経て、乗算器40及び42
の入力に供給される。開始期間は、約100ミリ秒（ms）
とすることができる。このように、開始期間では、IFパ
イロットの周波数で比較的強い信号が、同期復調器に供
給され、FPLL58はVCO44の周波数をその公称値に早く移
行させる。開始期間後、AFC無効信号がなくなることに
より定まるように、アンプ30からのIF信号は、IFスイッ
チ32により同期復調器に供給される。ここで、VCO44
は、公称復調周波数に非常に接近しているので、FPLL58
は、適正な復調を行うように、受信パイロットの周波数
及び位相へ、VCO44を容易にロックする。
復調データは、同期復調器20のＩチャネルから、コン
デンサ21を経て、A/D22の入力に供給される（図１）。A
/D22は、ディジタルプロセッサ24からのクロック信号に
応答し、正確なサンプリング・ポイントでアナログＩチ
ャネルデータ信号をサンプリングし、それにより、受信
シンボルの振幅を表すパイナリＩチャネルデータビット
列をディジタルプロセッサに供給する。シンボル値は、
好ましくは、ほぼゼロ軸に対称的に配置され、DCオフセ
ットの存在は、ゼロ軸に関してその値を変化させる。し
たがって、A/D22は、より大きなキャパシタA/Dを要求す
る、一方向でより大きい振幅を処理する必要がある。コ
ンデンサ21によるデータチャネルからのDCオフセットの
除去により、A/D22が、対称な入力を許容し、結果的にA
/D22のサイズの理想化を可能とする。
デンサ21を経て、A/D22の入力に供給される（図１）。A
/D22は、ディジタルプロセッサ24からのクロック信号に
応答し、正確なサンプリング・ポイントでアナログＩチ
ャネルデータ信号をサンプリングし、それにより、受信
シンボルの振幅を表すパイナリＩチャネルデータビット
列をディジタルプロセッサに供給する。シンボル値は、
好ましくは、ほぼゼロ軸に対称的に配置され、DCオフセ
ットの存在は、ゼロ軸に関してその値を変化させる。し
たがって、A/D22は、より大きなキャパシタA/Dを要求す
る、一方向でより大きい振幅を処理する必要がある。コ
ンデンサ21によるデータチャネルからのDCオフセットの
除去により、A/D22が、対称な入力を許容し、結果的にA
/D22のサイズの理想化を可能とする。
図３に、ディジタルプロセッサ24が示され、バイナリ
Ｉチャネルデータビット列は、（図５に示されるよう
に、極性反転制御信号により制御され、）極性反転器59
に供給され、それから、シンボル同期フィルタ60及び同
期相関フィルタ62に供給される。フィルタ60は、各セグ
メント同期キャラクタに応答し、同期キャラクタの中心
でゼロクロスを有する識別タイプ出力を出力する。フィ
ルタ62は、フィルタ60の出力のゼロクロスに合致する比
較的大きなパルスを発生するように構成される。フィル
タ60の出力は、フィルタ62により発生されたパルスによ
りPLL64にゲート入力される。シンボルクロック発生器6
6は、ゲート信号がゼロであれば、適正に位相調整され
る。ゲート信号は、この状態においてPLLにより、訂正
されない。しかしながら、ゲート信号が、正又は負であ
れば、適当なエラー信号がPLL64により発生され、ゲー
ト信号が所望のゼロ値を達成するまで、シンボルクロッ
クの位相を訂正する。上述のように、この構成の発明
は、Ｄ−6755にクレームされている。
Ｉチャネルデータビット列は、（図５に示されるよう
に、極性反転制御信号により制御され、）極性反転器59
に供給され、それから、シンボル同期フィルタ60及び同
期相関フィルタ62に供給される。フィルタ60は、各セグ
メント同期キャラクタに応答し、同期キャラクタの中心
でゼロクロスを有する識別タイプ出力を出力する。フィ
ルタ62は、フィルタ60の出力のゼロクロスに合致する比
較的大きなパルスを発生するように構成される。フィル
タ60の出力は、フィルタ62により発生されたパルスによ
りPLL64にゲート入力される。シンボルクロック発生器6
6は、ゲート信号がゼロであれば、適正に位相調整され
る。ゲート信号は、この状態においてPLLにより、訂正
されない。しかしながら、ゲート信号が、正又は負であ
れば、適当なエラー信号がPLL64により発生され、ゲー
ト信号が所望のゼロ値を達成するまで、シンボルクロッ
クの位相を訂正する。上述のように、この構成の発明
は、Ｄ−6755にクレームされている。
同期復調器20の同期引き込みを有効とするために、受
信機は、開始期間後の短期間、非コヒーレントAGCモー
ドでに動作し、その後、通常の、他のコヒーレントAGC
モードで、通常の信号受信に対応して非常に長い期間動
作する。これら３つの期間は、図４に示される。特に、
開始期間（即ち、AFC無効信号が存在する期間）では、I
Fアンプ30の利得を最大レベルに調整する必要がある。
これにより、開始期間直後に、アンプ30の利得は最大と
なり、IF信号中の比較的小さい受信パイロットへ、FPLL
58によりロックアップが有効となる。したがって、非コ
ヒーレントAGCモード期間で、アンプ30の利得は、閾値
Ｔに達するまで急速に減少され、その後、AGCは、アン
プの利得が比較的ゆっくりと制御されるコヒーレントモ
ードで動作する。
信機は、開始期間後の短期間、非コヒーレントAGCモー
ドでに動作し、その後、通常の、他のコヒーレントAGC
モードで、通常の信号受信に対応して非常に長い期間動
作する。これら３つの期間は、図４に示される。特に、
開始期間（即ち、AFC無効信号が存在する期間）では、I
Fアンプ30の利得を最大レベルに調整する必要がある。
これにより、開始期間直後に、アンプ30の利得は最大と
なり、IF信号中の比較的小さい受信パイロットへ、FPLL
58によりロックアップが有効となる。したがって、非コ
ヒーレントAGCモード期間で、アンプ30の利得は、閾値
Ｔに達するまで急速に減少され、その後、AGCは、アン
プの利得が比較的ゆっくりと制御されるコヒーレントモ
ードで動作する。
さらに（図３を再び参照すると）、デコーダ68は、AF
C無効信号に応答し、第２デコーダ70に、チャージポン
プ31に供給されて入力信号強度と独立してIFアンプ30の
利得を急激に増加するための利得増加信号を発生させ
る。開始期間後（AFC無効信号が存在しない）、比較器7
2による最大値に継続的に比較されているバイナリＩチ
ャネルデータ信号が、有効となる。受信データ信号が８
連続シンボルの最大値以上であれば、デコーダ68が出力
することにより、所定の量又はステップによりアンプ31
の利得を減少するような利得減少信号を、デコーダ70が
発生する。これは、比較器72により要求される条件が満
たされるまで継続される。条件が満たされないと、受信
機は、コヒーレントAGC動作を行い、アンプ30の利得
は、フィルタ62の出力に発生された相関パルスにより示
される受信セグメント同期キャラクタの強度に従って制
御される。相関パルスは、図５の極性選択回路に供給さ
れ、FPLL58がいずれか又は２つの位相でロックアップで
きるので、データ極性が正しいことを確認する。参照レ
ベルは、加算器76でこの相関パルスから差引かれ、その
結果は、AGC積分器74で積分され、その出力は、デコー
ダ70に供給されてアンプ31の利得を制御する。特に、加
算器76の積分出力が第１のレベルを超えると、利得減少
信号が、デコーダ70により発生され、アンプ31の利得を
減少させ、また、積分信号が第２のレベルより低いとき
は、利得増加信号が、デコーダ70により発生され、アン
プ31の利得を増加する。積分器74は、利得増加又は利得
減少信号が発生された後に、デコーダ70によりリセット
される。加算機76の出力は、セグメント同期積分器94に
も供給され、その出力は、比較器96の一方の入力へ供給
される。比較器96の他方の入力には、ゼロ参照信号が供
給される。比較器96の出力は、セグメント同期発振器98
に供給され、フィルタ62からの積分相関パルスがゼロ値
以上のときはいつでも、セグメント同期出力を出力す
る。
C無効信号に応答し、第２デコーダ70に、チャージポン
プ31に供給されて入力信号強度と独立してIFアンプ30の
利得を急激に増加するための利得増加信号を発生させ
る。開始期間後（AFC無効信号が存在しない）、比較器7
2による最大値に継続的に比較されているバイナリＩチ
ャネルデータ信号が、有効となる。受信データ信号が８
連続シンボルの最大値以上であれば、デコーダ68が出力
することにより、所定の量又はステップによりアンプ31
の利得を減少するような利得減少信号を、デコーダ70が
発生する。これは、比較器72により要求される条件が満
たされるまで継続される。条件が満たされないと、受信
機は、コヒーレントAGC動作を行い、アンプ30の利得
は、フィルタ62の出力に発生された相関パルスにより示
される受信セグメント同期キャラクタの強度に従って制
御される。相関パルスは、図５の極性選択回路に供給さ
れ、FPLL58がいずれか又は２つの位相でロックアップで
きるので、データ極性が正しいことを確認する。参照レ
ベルは、加算器76でこの相関パルスから差引かれ、その
結果は、AGC積分器74で積分され、その出力は、デコー
ダ70に供給されてアンプ31の利得を制御する。特に、加
算器76の積分出力が第１のレベルを超えると、利得減少
信号が、デコーダ70により発生され、アンプ31の利得を
減少させ、また、積分信号が第２のレベルより低いとき
は、利得増加信号が、デコーダ70により発生され、アン
プ31の利得を増加する。積分器74は、利得増加又は利得
減少信号が発生された後に、デコーダ70によりリセット
される。加算機76の出力は、セグメント同期積分器94に
も供給され、その出力は、比較器96の一方の入力へ供給
される。比較器96の他方の入力には、ゼロ参照信号が供
給される。比較器96の出力は、セグメント同期発振器98
に供給され、フィルタ62からの積分相関パルスがゼロ値
以上のときはいつでも、セグメント同期出力を出力す
る。
このようにして、非コヒーレントAGC動作は、比較的
早く、全ての８シンボルクロックで利得変化をもたら
す。一方、コヒーレントAGC動作は、セグメント同期キ
ャラクタに応答し、一つのデータセグメントに対して一
度のみ利得変更をもたらす。また、本発明の実施の形態
によると、非コヒーレントAGC動作は、コヒーレントAGC
動作より優先する。このように、比較器72の条件が全て
の時間で満たされれば（即ち、Ｉ信号が、８連続シンボ
ルの最大値以上であれば）、非コヒーレントモードAGC
動作は有効となる。デュアルモードAGC動作は、継続中
のＤ−6754出願において別々にクレームされる。
早く、全ての８シンボルクロックで利得変化をもたら
す。一方、コヒーレントAGC動作は、セグメント同期キ
ャラクタに応答し、一つのデータセグメントに対して一
度のみ利得変更をもたらす。また、本発明の実施の形態
によると、非コヒーレントAGC動作は、コヒーレントAGC
動作より優先する。このように、比較器72の条件が全て
の時間で満たされれば（即ち、Ｉ信号が、８連続シンボ
ルの最大値以上であれば）、非コヒーレントモードAGC
動作は有効となる。デュアルモードAGC動作は、継続中
のＤ−6754出願において別々にクレームされる。
上述のように、同期復調器20内のPFLL58は、双位相安
定である。よって、出力データの位相は、反転すること
ができる。ディジタルプロセッサ24における極性反転器
59は、必要に応じて、データ信号の位相を反転する。極
性反転器59は、図５に示された極性選択回路からの信号
によって制御される。
定である。よって、出力データの位相は、反転すること
ができる。ディジタルプロセッサ24における極性反転器
59は、必要に応じて、データ信号の位相を反転する。極
性反転器59は、図５に示された極性選択回路からの信号
によって制御される。
図５において、フィルタ62の出力に発生する相関同期
パターンのサインビットは、第１のフリップフロップ82
のＤ入力に接続される。そのＱ出力は、第２のフリップ
フロップ84のＤ入力及び比較器86の一方の入力に接続さ
れる。比較器86の第２の入力には、フリップフロップ84
のＱ出力が供給される。比較器86の出力は、３ビットカ
ウンタ88のリセット入力に供給され、そのキャリー出力
は、ANDゲート90の一方の入力に接続される。ANDゲート
の第２の入力には、フリップフロップ82のＱ出力が接続
され、ゲートの出力は、トグルフリップフロップ92のト
グル入力に接続される。フリップフロップ92のＱ出力
は、極性反転器59の動作を制御する極性反転制御信号と
なる。フリップフロップ82乃至84及びカウンタ88は、セ
グメント同期発振器98から発生されたセグメント同期信
号によりクロックされる（図３）。
パターンのサインビットは、第１のフリップフロップ82
のＤ入力に接続される。そのＱ出力は、第２のフリップ
フロップ84のＤ入力及び比較器86の一方の入力に接続さ
れる。比較器86の第２の入力には、フリップフロップ84
のＱ出力が供給される。比較器86の出力は、３ビットカ
ウンタ88のリセット入力に供給され、そのキャリー出力
は、ANDゲート90の一方の入力に接続される。ANDゲート
の第２の入力には、フリップフロップ82のＱ出力が接続
され、ゲートの出力は、トグルフリップフロップ92のト
グル入力に接続される。フリップフロップ92のＱ出力
は、極性反転器59の動作を制御する極性反転制御信号と
なる。フリップフロップ82乃至84及びカウンタ88は、セ
グメント同期発振器98から発生されたセグメント同期信
号によりクロックされる（図３）。
フィルタ62の相関出力のサインビットは、同期復調器
20の出力が適正に位相があっているときは、論理０であ
る。サインビットの論理が１であれば、反転器59は、デ
ィジタルプロセッサ24に供給されるデータ信号の極性を
反転する。
20の出力が適正に位相があっているときは、論理０であ
る。サインビットの論理が１であれば、反転器59は、デ
ィジタルプロセッサ24に供給されるデータ信号の極性を
反転する。
さらに詳細には、フリップフロップ82及び84は、同期
相関フィルタ62の連続出力のサインビットを蓄積するよ
うに動作される。論理０及び論理１のサインビットは、
それぞれ、Ｑ＝０及びＱ＝１のフリップフロップ状態で
ある。サインビットが８連続セグメント同期キャラクタ
に対して変化しなければ（即ち、比較器86から出力がな
ければ）、カウンタ88の出力は、ANDゲート90に現サイ
ンビットの極性をチェックさせる。論理０でなければ
（即ち、フリップフロップ82の状態がＱ＝１）、AND90
は、フリップフロップ92をトグルするための出力を発生
し、それによって、極性反転器59に状態変化をさせる。
サインビットが論理０であれば、ANDゲート90は、出力
せず、反転器80の状態は変わらない。
相関フィルタ62の連続出力のサインビットを蓄積するよ
うに動作される。論理０及び論理１のサインビットは、
それぞれ、Ｑ＝０及びＱ＝１のフリップフロップ状態で
ある。サインビットが８連続セグメント同期キャラクタ
に対して変化しなければ（即ち、比較器86から出力がな
ければ）、カウンタ88の出力は、ANDゲート90に現サイ
ンビットの極性をチェックさせる。論理０でなければ
（即ち、フリップフロップ82の状態がＱ＝１）、AND90
は、フリップフロップ92をトグルするための出力を発生
し、それによって、極性反転器59に状態変化をさせる。
サインビットが論理０であれば、ANDゲート90は、出力
せず、反転器80の状態は変わらない。
図６に、（図２の）FPLL58の実施の形態を示す。FPLL
58は、以後に記載するように、マイクロプロセッサ12か
らのAFC無効信号にも応答する。FPLLは、一般に、抵抗R
1、R2及びR3、コンデンサC1、C2及びC3の直列回路を含
むAFCフィル80を備える。フィルタ80の入力は、復調Ｉ
チャネルデータ信号を受信するために接続され、その出
力は、リミタ82の一方の入力に接続される。リミタ82の
他方の入力は、参照電圧が供給される。リミタ82の出力
は、乗算器84の入力に供給される。復調されたＱ信号
は、乗算器84の第２の入力に供給され、その出力はPLL
フィルタ86に接続される。PLLフィルタ86は、VCO44を制
御するために電圧Vtを出力する（図２）。
58は、以後に記載するように、マイクロプロセッサ12か
らのAFC無効信号にも応答する。FPLLは、一般に、抵抗R
1、R2及びR3、コンデンサC1、C2及びC3の直列回路を含
むAFCフィル80を備える。フィルタ80の入力は、復調Ｉ
チャネルデータ信号を受信するために接続され、その出
力は、リミタ82の一方の入力に接続される。リミタ82の
他方の入力は、参照電圧が供給される。リミタ82の出力
は、乗算器84の入力に供給される。復調されたＱ信号
は、乗算器84の第２の入力に供給され、その出力はPLL
フィルタ86に接続される。PLLフィルタ86は、VCO44を制
御するために電圧Vtを出力する（図２）。
AFCフィルタ80は、（１）Ｉチャネルデータ信号中の
高周波データ成分を除去するため、及び（２）入力信号
の位相シフトを与えるために、それぞれ、図7A及び7Bの
実線で示すような、振幅及び位相についての周波数応答
特性を有する。公称復調周波数からVCO44の周波数の誤
差は、Ｉ及びＱ信号中のビート周波数の発生において影
響される。ビート周波数が過度でない限り、即ち、VCO4
4の周波数が公称復調周波数の設定範囲内であれば、AFC
フィルタ80はVCO周波数の訂正を許容するために、十分
な振幅及び位相の出力を発生する。このような訂正は、
PLLフィルタ86に周波数数訂正信号を供給するために、
Ｑ信号でAFCフィルタ80の限定された出力を乗算するこ
とによって行われる。図７及び7Bに関して、ビート周波
数が増大するにつれて、AFCフィルタ応答の振幅は減少
し、それによる位相シフトは180゜に達する。これら両
要素は、必要な周波数訂正を行うためのAFCフィルタ80
の有効性を減少する。特に、フィルタの位相シフトが18
0゜を超えたとき、VCO44の周波数は実際、周波数同期を
行うために要求される周波数から、反対方向に押され
る。開始条件の間、VCO44の周波数は、この条件となる
公称周波数と十分に異なり、FPLLが水晶発振器34の出力
に応答して動作されたときでも、受信信号の捕捉を非常
に困難とする。
高周波データ成分を除去するため、及び（２）入力信号
の位相シフトを与えるために、それぞれ、図7A及び7Bの
実線で示すような、振幅及び位相についての周波数応答
特性を有する。公称復調周波数からVCO44の周波数の誤
差は、Ｉ及びＱ信号中のビート周波数の発生において影
響される。ビート周波数が過度でない限り、即ち、VCO4
4の周波数が公称復調周波数の設定範囲内であれば、AFC
フィルタ80はVCO周波数の訂正を許容するために、十分
な振幅及び位相の出力を発生する。このような訂正は、
PLLフィルタ86に周波数数訂正信号を供給するために、
Ｑ信号でAFCフィルタ80の限定された出力を乗算するこ
とによって行われる。図７及び7Bに関して、ビート周波
数が増大するにつれて、AFCフィルタ応答の振幅は減少
し、それによる位相シフトは180゜に達する。これら両
要素は、必要な周波数訂正を行うためのAFCフィルタ80
の有効性を減少する。特に、フィルタの位相シフトが18
0゜を超えたとき、VCO44の周波数は実際、周波数同期を
行うために要求される周波数から、反対方向に押され
る。開始条件の間、VCO44の周波数は、この条件となる
公称周波数と十分に異なり、FPLLが水晶発振器34の出力
に応答して動作されたときでも、受信信号の捕捉を非常
に困難とする。
本発明によると、AFC無効信号により動作され、Ｉ信
号に応答してAFCフィルタ80の出力端子90に電流を注入
するためのチャージポンプ88を備えることにより、この
ような問題点が解決される。これにより、実際には、図
7A及び7Bで波線で示されたように、振幅及び位相応答特
性を修正する。修正された振幅応答により、周波数の増
加に対してフィルタの振幅応答及び位相シフトにおい
て、一層緩やかなロールオフ（上向き転移）が与えられ
る。さらに重要な点は、位相シフトが、本質的に周波数
の増加に対して、約90゜で固定され、180゜まで達しな
いことである。このように、AFCフィルタ80は、180゜よ
り小さい（即ち、約90゜）位相シフトを有する増加され
たレベルの出力信号を供給して、開始期間に、水晶発振
器34の出力に応答してキャリア捕捉を促進する。
号に応答してAFCフィルタ80の出力端子90に電流を注入
するためのチャージポンプ88を備えることにより、この
ような問題点が解決される。これにより、実際には、図
7A及び7Bで波線で示されたように、振幅及び位相応答特
性を修正する。修正された振幅応答により、周波数の増
加に対してフィルタの振幅応答及び位相シフトにおい
て、一層緩やかなロールオフ（上向き転移）が与えられ
る。さらに重要な点は、位相シフトが、本質的に周波数
の増加に対して、約90゜で固定され、180゜まで達しな
いことである。このように、AFCフィルタ80は、180゜よ
り小さい（即ち、約90゜）位相シフトを有する増加され
たレベルの出力信号を供給して、開始期間に、水晶発振
器34の出力に応答してキャリア捕捉を促進する。
本発明の特有の回路・構成は、当業者により適宜変更
することができ、また、本発明は、特許請求の範囲に記
載されたものにのみ限定される。
することができ、また、本発明は、特許請求の範囲に記
載されたものにのみ限定される。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マイシネク，ビクター
アメリカ合衆国イリノイ州、デ、プレイ
ンズ、アンブルサイド、ロード、320
(72)発明者 ヅグリグノリ，ゲーリー、ジェー.
アメリカ合衆国イリノイ州、マウント、
プロスペクト、ジュニパー、レイン、
1139
Claims (8)
- 【請求項１】パイロット信号を含むテレビ信号を同調す
るためのテレビ受信機において、 前記受信機は、 前記テレビ信号を受信し、このテレビ信号から、IFパイ
ロット信号を含むIF信号を得るための手段と、 前記IF信号を対応するベースバンド信号に変換するため
に、前記IFパイロット信号にロックする周波数及び位相
ロックループ同期復調器と、 前記IFパイロット信号の周波数と実質的に等しい周波数
を有する代用信号を発生する発振器と、 予め設定された開始期間中に、前記代用信号を前記周波
数及び位相ロックループ同期復調器に供給し、前記開始
期間後に、前記IF信号を前記周波数及び位相ロックルー
プ同期復調器に供給するスイッチと、 を備えたテレビ受信機。 - 【請求項２】前記周波数及び位相ロックループ同期復調
器は、 前記スイッチに接続された第１の入力端子をそれぞれ有
する１対の乗算器と、 前記乗算器の出力に応答して、前記乗算器のそれぞれの
第２の入力端子に位相が偏移された電圧を供給する電圧
制御発振器と、 を備えることを特徴とする請求項１記載の受信機。 - 【請求項３】前記乗算器と前記電圧制御発振器との間に
接続されたAFCフィルタを有し、 前記開始期間中において、前記AFCフィルタの応答振幅
が周波数の上昇に伴い徐々にロールオフし、前記開始期
間の後において周波数の上昇に伴いより急速にロールオ
フすることを特徴とする請求項２に記載の受信機。 - 【請求項４】前記受信機は、データ信号処理手段と、 前記周波数及び位相ロックループ同期復調器の出力と前
記データ信号処理手段とを接続するコンデンサと、 を備え、前記IFパイロット信号が、復調されて復調され
たパイロットを生じ、前記周波数及び位相ロックループ
同期復調器の出力であるこの復調されたパイロットに含
まれるDCパイロット信号が前記コンデンサによってブロ
ックされることを特徴とする請求項１又は２に記載の受
信機。 - 【請求項５】前記データ信号処理手段はさらにA/D変換
器を含むことを特徴とする請求項４に記載の受信機。 - 【請求項６】前記AFCフィルタは、 予め設定された位相応答特性のある抵抗及びコンデンサ
のネットワークと、 周波数の増加に対して180゜より低い値に前記ネットワ
ークの位相シフトを限定することにより、前記開始期間
中において、前記予め設定された位相応答特性を修正す
るための位相シフト限定手段と、 を備えたことを特徴とする請求項３に記載の受信機。 - 【請求項７】前記位相シフトは、約90゜以内に限定され
ることを特徴とする請求項６に記載の受信機。 - 【請求項８】前記位相シフト限定手段は、 前記フィルタ回路に接続されたチャージポンプと、 前記位相シフトを限定するために、前記開始期間中に、
前記チャージポンプを作動する手段と、 を備えたことを特徴とする請求項６に記載の受信機。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/175,333 US5410368A (en) | 1993-12-29 | 1993-12-29 | Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval |
| US08/175,333 | 1993-12-29 | ||
| PCT/US1994/014393 WO1995018508A1 (en) | 1993-12-29 | 1994-12-15 | Circuit for the acquisition of a carrier signal by applying a substitute pilot to a synchronous demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09509020A JPH09509020A (ja) | 1997-09-09 |
| JP3399533B2 true JP3399533B2 (ja) | 2003-04-21 |
Family
ID=22639879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51807095A Expired - Lifetime JP3399533B2 (ja) | 1993-12-29 | 1994-12-15 | パイロット信号を含むテレビ信号を同調するためのテレビ受信機 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5410368A (ja) |
| JP (1) | JP3399533B2 (ja) |
| KR (1) | KR100274290B1 (ja) |
| CN (1) | CN1109439C (ja) |
| CA (3) | CA2296855C (ja) |
| WO (1) | WO1995018508A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508748A (en) * | 1993-02-08 | 1996-04-16 | Zenith Electronics Corporation | Data level selection for multilevel VSB transmission system |
| GB9405487D0 (en) * | 1994-03-21 | 1994-05-04 | Rca Thomson Licensing Corp | VSB demodulator |
| US5894334A (en) * | 1994-03-21 | 1999-04-13 | Rca Thomson Licensing Corporation | Carrier recovery system for a vestigial sideband signal |
| KR0124598B1 (ko) * | 1994-04-12 | 1997-12-01 | 구자홍 | 에이치디티브이(hdtv) 수신기의 브이에스비(vsb) 필터 |
| US6512555B1 (en) * | 1994-05-04 | 2003-01-28 | Samsung Electronics Co., Ltd. | Radio receiver for vestigal-sideband amplitude-modulation digital television signals |
| US6545728B1 (en) * | 1994-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Digital television receivers that digitize final I-F signals resulting from triple-conversion |
| DE4417724A1 (de) * | 1994-05-20 | 1995-11-23 | Ant Nachrichtentech | Einrichtung zur digitalen Demodulation der Bild- und Tonanteile eines Fernsehsignals |
| US5673293A (en) * | 1994-09-08 | 1997-09-30 | Hitachi America, Ltd. | Method and apparatus for demodulating QAM and VSB signals |
| US5565932A (en) * | 1994-11-08 | 1996-10-15 | Zenith Electronics Corp. | AGC system with pilot using digital data reference |
| US5648923A (en) * | 1995-03-02 | 1997-07-15 | Hitachi America, Ltd. | Nyquist filter for use in a joint VSB/QAM demodulator |
| US5745528A (en) * | 1995-07-13 | 1998-04-28 | Zenith Electronics Corporation | VSB mode selection system |
| KR0157531B1 (ko) * | 1995-07-14 | 1998-11-16 | 김광호 | 텔레비젼신호 수신기에서 디지탈 반송파 복구 장치 및 방법 |
| JP3225837B2 (ja) * | 1996-04-19 | 2001-11-05 | 松下電器産業株式会社 | 高周波信号受信装置 |
| US5699011A (en) * | 1996-08-02 | 1997-12-16 | Zenith Electronics Corporation | DC offset compensation method and apparatus |
| JPH10248040A (ja) * | 1997-03-05 | 1998-09-14 | Sanyo Electric Co Ltd | テレビジョン受像機 |
| US6061096A (en) * | 1997-03-19 | 2000-05-09 | Samsung Electronics Co., Ltd. | Digital-and-analog-TV-signal receivers, each with single first detector and shared high-band I-F amplification |
| US6055280A (en) * | 1997-06-27 | 2000-04-25 | Raytheon Company | High data rate digital demodulator and bit synchronizer |
| CN1187964C (zh) * | 1997-10-31 | 2005-02-02 | 汤姆森许可公司 | 用于消除所接收的高清晰电视信号中的直流偏置的网络 |
| US6751272B1 (en) * | 1998-02-11 | 2004-06-15 | 3Com Corporation | Dynamic adjustment to preserve signal-to-noise ratio in a quadrature detector system |
| KR100252987B1 (ko) * | 1998-03-12 | 2000-04-15 | 구자홍 | 디지탈 텔레비젼 수신기 |
| US6313885B1 (en) * | 1998-03-25 | 2001-11-06 | Samsung Electronics Co., Ltd. | DTV receiver with baseband equalization filters for QAM signal and for VSB signal which employ common elements |
| US6496229B1 (en) * | 1998-04-02 | 2002-12-17 | Samsung Electronics Co., Ltd. | TV receiver using read-only memory shared during VSB and QAM reception for synchrodyning I-F signal to baseband |
| JP2000115263A (ja) * | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | ディジタル放送復調装置 |
| US6842495B1 (en) * | 1998-11-03 | 2005-01-11 | Broadcom Corporation | Dual mode QAM/VSB receiver |
| US6775334B1 (en) * | 1998-11-03 | 2004-08-10 | Broadcom Corporation | Equalization and decision-directed loops with trellis demodulation in high definition TV |
| US6438164B2 (en) * | 1998-11-03 | 2002-08-20 | Broadcom Corporation | Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component |
| WO2000027066A2 (en) * | 1998-11-03 | 2000-05-11 | Broadcom Corporation | Dual mode qam/vsb receiver |
| US6226323B1 (en) | 1998-11-03 | 2001-05-01 | Broadcom Corporation | Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component |
| US6219088B1 (en) | 1998-11-03 | 2001-04-17 | Broadcom Corporation | NTSC interference rejection filter |
| JP4359795B2 (ja) * | 1999-03-12 | 2009-11-04 | ソニー株式会社 | デジタル信号受信装置および方法、並びに記録媒体 |
| JP2001077671A (ja) * | 1999-07-06 | 2001-03-23 | Matsushita Electric Ind Co Ltd | デジタル放送選局装置およびデジタル放送選局方法 |
| CN1157943C (zh) * | 1999-07-16 | 2004-07-14 | 汤姆森许可公司 | 高清晰度电视接收机中帮助载波获取的可选增益调整 |
| JP3383619B2 (ja) * | 1999-08-30 | 2003-03-04 | シャープ株式会社 | 移相器及びそれを用いた復調器 |
| US6879627B1 (en) * | 2000-06-01 | 2005-04-12 | Shiron Satellite Communications (1996) Ltd. | Variable rate continuous mode satellite modem |
| KR100364783B1 (ko) * | 2000-07-28 | 2002-12-16 | 엘지전자 주식회사 | 디지털 텔레비젼 수신기 및 그 디지털 텔레비젼 수신기의안테나를 제어하는 방법 |
| US7079591B2 (en) | 2001-08-01 | 2006-07-18 | Radiodetection Limited | Method and system for recovering information from a magnetic field signal usable for locating an underground object |
| JP3586267B2 (ja) * | 2002-06-18 | 2004-11-10 | 沖電気工業株式会社 | 自動利得制御回路 |
| US6999534B2 (en) * | 2002-07-31 | 2006-02-14 | Texas Instruments Incorporated | Method for mitigating DC offset in a sign bit correlator |
| US20090161024A1 (en) * | 2005-11-04 | 2009-06-25 | Wen Gao | Apparatus and Method for Sensing an ATSC Signal in Low Signal-To-Noise Ratio |
| EP1959916A1 (en) * | 2005-12-16 | 2008-08-27 | Unilever Plc | Hair treatment compositions |
| JP2007181046A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 受信回路、受信装置および受信方法 |
| US7937053B2 (en) * | 2007-06-08 | 2011-05-03 | Himax Technologies Limited | Method for receiving station signal and receiver for receiving the same |
| CN109004930B (zh) * | 2018-09-29 | 2024-05-28 | 清华大学 | 基于锁相环直接解调频率调制信号的电路系统及控制方法 |
| CN112542996A (zh) * | 2019-09-20 | 2021-03-23 | 中国科学院微电子研究所 | 陀螺数字信号的高阶同步积分解调电路和方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3644853A (en) * | 1970-11-23 | 1972-02-22 | Zenith Radio Corp | Voltage-controlled signal-seeking tuning system |
| CH566089A5 (ja) * | 1973-12-20 | 1975-08-29 | Hasler Ag | |
| US4443769A (en) * | 1981-04-27 | 1984-04-17 | Rca Corporation | Frequency search system for a phase locked loop |
| US4823399A (en) * | 1987-07-30 | 1989-04-18 | General Instrument Corporation | Refined tuning of RF receiver with frequency-locked loop |
| US4849993A (en) * | 1987-12-10 | 1989-07-18 | Silicon General, Inc. | Clock holdover circuit |
| US4939790A (en) * | 1988-03-28 | 1990-07-03 | Zenith Electronics Corporation | PLL frequency stabilization in data packet receivers |
| US4918718A (en) * | 1988-06-28 | 1990-04-17 | Luma Telecom, Inc. | Quadrature amplitude modulation with line synchronization pulse for video telephone |
| US4945415A (en) * | 1988-08-29 | 1990-07-31 | Motorola, Inc. | Slew enhancement circuit for an automatic frequency control system |
| JP2710990B2 (ja) * | 1989-07-12 | 1998-02-10 | 三菱電機株式会社 | 映像中間周波信号処理回路 |
| US5087975A (en) * | 1990-11-09 | 1992-02-11 | Zenith Electronics Corporation | VSB HDTV transmission system with reduced NTSC co-channel interference |
| JPH04239804A (ja) * | 1991-01-24 | 1992-08-27 | Matsushita Electric Ind Co Ltd | 復調回路 |
| US5287180A (en) * | 1991-02-04 | 1994-02-15 | General Electric Company | Modulator/demodulater for compatible high definition television system |
| US5181112A (en) * | 1991-03-11 | 1993-01-19 | Zenith Electronics Corporation | Television signal transmission system with carrier offset compensation |
| US5175626A (en) * | 1991-07-25 | 1992-12-29 | Rca Thomson Licensing Corporation | Apparatus providing a clock signal for a digital television receiver in response to a channel change |
-
1993
- 1993-12-29 US US08/175,333 patent/US5410368A/en not_active Expired - Lifetime
-
1994
- 1994-12-15 CA CA002296855A patent/CA2296855C/en not_active Expired - Lifetime
- 1994-12-15 CA CA002178198A patent/CA2178198C/en not_active Expired - Lifetime
- 1994-12-15 CA CA002296861A patent/CA2296861C/en not_active Expired - Lifetime
- 1994-12-15 WO PCT/US1994/014393 patent/WO1995018508A1/en active Application Filing
- 1994-12-15 JP JP51807095A patent/JP3399533B2/ja not_active Expired - Lifetime
- 1994-12-15 KR KR1019960703484A patent/KR100274290B1/ko not_active IP Right Cessation
- 1994-12-15 CN CN94194684A patent/CN1109439C/zh not_active Expired - Lifetime
-
1995
- 1995-01-27 US US08/345,886 patent/US5638140A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1109439C (zh) | 2003-05-21 |
| CA2296855C (en) | 2001-02-20 |
| CA2296855A1 (en) | 1995-07-06 |
| US5410368A (en) | 1995-04-25 |
| WO1995018508A1 (en) | 1995-07-06 |
| CA2178198C (en) | 2000-05-02 |
| US5638140A (en) | 1997-06-10 |
| JPH09509020A (ja) | 1997-09-09 |
| CA2296861C (en) | 2001-02-20 |
| KR100274290B1 (ko) | 2000-12-15 |
| CA2296861A1 (en) | 1995-07-06 |
| CN1139507A (zh) | 1997-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3399533B2 (ja) | パイロット信号を含むテレビ信号を同調するためのテレビ受信機 | |
| KR100200589B1 (ko) | 고해상도 텔레비젼 수신기의 디지털 복조회로 및 방법 | |
| JP3241098B2 (ja) | 多方式対応の受信装置 | |
| US5506636A (en) | HDTV signal receiver with imaginary-sample-presence detector for QAM/VSB mode selection | |
| USRE38456E1 (en) | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers | |
| US5636252A (en) | Automatic gain control of radio receiver for receiving digital high-definition television signals | |
| US6480236B1 (en) | Envelope detection of PN sequences accompanying VSB signal to control operation of QAM/VSB DTV receiver | |
| US8265129B1 (en) | Digital receiver with system for controlling the operating mode of an adaptive equalizer | |
| US6512555B1 (en) | Radio receiver for vestigal-sideband amplitude-modulation digital television signals | |
| US5546138A (en) | AGC system with overriding, maximum gain during an initial interval to enhance signal acquisition | |
| JP3188468B2 (ja) | 双位相安定周波数位相ロックループのためのデータセグメント駆動ａｆｃラッチ | |
| AU714240B2 (en) | Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver | |
| US5621483A (en) | Polarity selection circuit for bi-phase stable FPLL | |
| US6539062B1 (en) | Pilot signal control for digital television DTV transmission | |
| AU720014B2 (en) | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers | |
| JP2000041074A (ja) | 復調装置 | |
| US20040213358A1 (en) | Radio receiver for receiving both VSB and QAM digital HDTV signals | |
| MXPA96004558A (es) | Receptor y metodo para estabilizar un demodulador por aumento de un componente piloto cd recobrado | |
| KR0159440B1 (ko) | 수신기의 주파수 오프셋 복구회로 및 방법 | |
| JP2865760B2 (ja) | 衛星放送受信機 | |
| AU2266500A (en) | Digital television signal receiver | |
| KR19990042247A (ko) | 디지털 텔레비전의 직류 제거 장치 | |
| JPH0715479A (ja) | 自動周波数制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |