KR100364783B1 - 디지털 텔레비젼 수신기 및 그 디지털 텔레비젼 수신기의안테나를 제어하는 방법 - Google Patents

Abstract

본 발명은 단일 칩으로 구성하는 것에 의해 상기 디지털 텔레비젼 수신기의 집적도를 높힐 수 있는 디지털 텔레비젼 수신기용 안테나와 그것의 제어 장치 및 방법을 제공하기 위한 것으로 디지털 텔레비젼 방송 채널 신호들을 수신하고 제어 신호에 종속하여 방향성을 갖는 안테나; 상기 채널 신호들로부터 원하는 채널 신호를 동조하고 상기 동조된 채널 신호를 원하는 형태로 처리하는 신호 처리부; 상기 신호 처리부로부터 출력된 채널 신호의 상태 신호들을 검출하는 검출부; 새로운 상태 신호가 검출될 때마다 상기 검출된 새로운 상태 신호를 이전에 검출된 상태 신호들과 소팅하여 저장하는 메모리; 상기 새로운 상태 신호와 상기 이전 상태 신호들을 비교하여 상기 안테나의 최적 방향에 해당하는 상기 제어 신호를 발생하는 제어부; 그리고 상기 제어 신호를 상기 안테나에 제공하는 인터페이스부로 구성되는데 있다.

Description

디지털 텔레비젼 수신기 및 그 디지털 텔레비젼 수신기의 안테나를 제어하는 방법 {digital television receiver and method for controlling to antenna in digital television receiver}

본 발명은 디지털 텔레비젼 수신기의 안테나를 제어하는 장치 및 방법에 관한 것이다.

디지털 텔레비젼 방송의 지상파 채널을 전송하는 방식의 표준으로서 (VSB) 방식이 선정된 바 있다. 그러나, 상기 VSB 수신기에 사용되는 안테나에 관한 아직 초기 상태로서 최근에 개념 및 아이디어들이 제안되고 있다. 아울러, (ATSC) 또한 상기 VSB용 안테나에 대한 표준화 작업을 준비하고 있다. 그러나 현 시점에서 디지털 텔레비젼 수신기에 적용된 안테나의 사례가 공개된 적이 없고 더욱이 상용화 되지도 않았다.

디지털 텔레비젼 수신기로 사용될 수 있는 종래 안테나는 크게 두 종류로 구분될 수 있을 것 같다.

첫 번째 종류로서는 통상의 실외 안테나를 고려할 수 있다. 이 실외 안테나는 높은 수신 성능을 갖는다는 장점은 있는 반면 싸이즈가 크고 설치가 불편하다는 단점이 있다.

두 번째 종류로서는 통상의 실내 안테나를 고려할 수 있다. 이 실내 안테나는 크기 가 작고 설치가 용이하다는 장점은 있으나, 텔레비젼 방송의 시청 중 수신 감도가 저하될 때 시청자가 직접 화면을 모니터링 하면서 수동으로 안테나의 지향성을 조정해야 하는 불편함이 있다.

한편, 디지털 텔레비젼 방송의 지상파 채널에서는 많은 다중 경로들과 전파 장애물들이 존재할 수 있다. 그러므로 디지털 텔레비젼 수신기의 안테나의 수신 특성이 디지털 텔레비젼 수신기의 전체 특성에 큰 영향을 줄 수 있다. 이하에서, 도1 내지 도3을 참조하여, 또 다른 안테나의 종류들과 채널 환경에 따른 그들 안테나들의 문제점들을 열거 하기로 한다.

도1은 무지향성 안테나를 보여주는 다이어그램이고, 도2는 지향성 안테나를 보여주는 다이어그램이며, 도3은 스마트 안테나를 보여주는 다이어그램이다.

첫째, 도1의 무지향성 안테나를 사용한 디지털 텔레비젼 수신기는 단지 주 신호의 세기가 강하고 다중 경로의 신호들의 세기가 약한 채널들에서만 모든 방향들에서 상기 주 신호를 수신할 수 있다. 반면에 도심 빌딩 지역이나 실내 안테나와 같은 상기 주 신호가 약하고 다중 경로의 신호들이 강한 채널들에서는 원하는 채널의 수신이 용이하지 않아서 디지털 텔레비젼 수신기의 성능을 저하 시키게 된다.

둘째, 상기 무지향성 안테나의 단점을 해결하기 위하여 도2의 지향성 안테나의 사용을 고려할 수 있다. 그러나, 채널 상태의 변화가 지속적으로 심한 환경하에서 상기 주신호가 움직이는 전파 방해물에 의해 차단될 수 있다. 이 경우 또한 다른 방향들로부터 상기 주 신호를 수신하기가 용이하지 않으므로, 상기 디지털 텔레비젼 수신기의 성능을 저하 시키게 된다. 전술한 바와 같이, 상기 무지향성 안테나와 지향성 안테나는 상호간 트레이드 오프(Trade Off) 관계가 있다.

셋째, 상기 무지향성 안테나와 지향성 안테나의 단점을 해결하기 위하여 도3의 스마트 안테나의 사용을 고려할 수 있다. 상기 스마트 안테나를 적용하면, 상기 단점들을 해결 할 수 있는 반면 그 스마트 안테나의 패턴과 지향성을 효과적으로 제어할 수 있는 제어 시스템의 존재가 전제되어야 한다.

본 발명의 목적은 단일 칩으로 구성하는 것에 의해 상기 디지털 텔레비젼 수신기의 집적도를 높힐 수 있는 디지털 텔레비젼 수신기용 안테나와 그것의 제어 장치 및 방법을 제공하는데 있다.

본 발명의 다른 목적은 하드웨어가 간단하고 그래서 저가로 구성할 수 있는 디지털 텔레비젼 수신기용 안테나와 그것의 제어 장치 및 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 신속한 판단력과 높은 신뢰도를 갖는 디지털 텔레비젼 수신기용 안테나와 그것의 제어 장치 및 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 상기 디지털 텔레비젼 수신기와 독립적으로 동작하는 것에 의해 다른 디지털 텔레비젼 수신기들과도 호환성을 갖을 수 있는 디지털 텔레비젼 수신기용 안테나와 그것의 제어 장치 및 방법을 제공하는데 있다.

상기 목적들을 달성하기 위하여 본 발명에 따른 디지털 텔레비젼 수신기용 안테나의 제어 장치는 모든 제어 부분들을 디지털 방식으로 구성하고 디지털 텔레비젼 수신기와는 독립적으로 동작하도록 구성된다. 본 발명에 따른 디지털 텔레비젼 수신기용 안테나의 제어 장치는 또한 별도의 하드웨어를 사용하는 것 없이 수신 칩으로부터만 채널 정보를 추출한다. 또한, 본 발명에 따른 디지털 텔레비젼 수신기용 안테나의 제어 장치는 상기 수신 칩의 복조부 중 도입 부분인 자동 이득 제어기, 중간 부분인 데이터 세그먼트 동기기, 그리고 마지막 부분인 등화기 및 신호대 잡음비 계산기로부터 단계적으로 정보를 추출한다. 그리고, 상기 추출된 정보를 이용하여 상기 안테나는 최적의 상태로 유지되도록 제어된다. 따라서, 본 발명의 장치 및 방법은 변화가 심한 지상파 채널 환경하에서 상기 디지털 텔레비젼 수신기의 안테나를 항상 최적화 시키고 나아가 상기 디지털 텔레비젼 수신기의 성능을 향상 시킨다.

도1은 무지향성 안테나를 보여주는 다이어그램이다.

도2는 지향성 안테나를 보여주는 다이어그램이다.

도3은 스마트 안테나를 보여주는 다이어그램이다.

도4는 본 발명에 따른 안테나를 갖는 디지털 텔레비젼 수신기 및 상기 안테나의 제어 장치의 구성을 보여주는 다이어그램이다.

도5는 도4의 부분 상세 구성을 보여주는 블록 다이어그램이다.

도6은 안테나와 안테나 제어 장치를 연결하는 역할을 수행하는 인터페이스부를 보여주는 다이어그램이다.

도7은 디지털 텔레비젼 수신기에서 지연된 자동 이득 제어 신호를 이용하여 자동이득을 제어하는 방식을 설명하기 위한 블록 다이어그램이다.

도8은 고주파수 신호와 중간 주파수 신호의 이득을 VSB 수신 칩에서 직접 자동으로 제어하는 방식을 설명하는 다이어그램이다.

도9는 신호 전력 검출 제어기의 역할을 설명하는 블록 다이어그램이다.(111)

도10은 고스트 신호 전력 검출기의 상세 구성을 보여주는 블록 다이어그램이다.

도11은 고스트 전력 검출기에 의해 검출된 고스트 신호의 정보를 보여주는 그래프이다.

도12는 신호 대 잡음비 계산기의 구성을 보여주는 블록 다이어그램이다.

도13은 안테나 제어 장치의 부분 상세 구성을 보여주는 블록 다이어그램이다.

도14는 안테나 제어 장치내 구성 요소들 상호간에 주고 받는 신호들을 보여주는 다이어그램이다.

도15는 본 발명에 따른 안테나 제어 장치의 전체 제어 흐름도이다.

도16A는 도15중 스캔 과정의 상세 흐름도이다.

도16B는 도16A의 스캔 과정 중 상기 동조된 채널 신호의 상기 최대 전력값을 써치하는 과정을 보여주는 흐름도이다.

도16C는 도16A의 스캔 과정 중 최대 신호 전력값을 구하기 위해 모든 안테나 상태를 고려하는 카운트 과정을 보여주는 흐름도이다.

도17은 상기 메모리에 저장된 데이터의 정렬 처리 과정을 상세히 보여주는 흐름도이다.

도18은 본 발명에 따른 안테나 제어 장치의 추적 처리 과정을 보여주는 흐름도이다. 도19는 신호 전력 추적 과정의 서브 처리 과정을 보여주는 흐름도이다.

도20은 본 발명에 따른 최대 고스트 전력 추적 과정의 서브 처리 과정을 보여주는 흐름도이다.

도21은 본 발명에 따른 신호 대 잡음 비 추적 과정의 서브 처리 과정을 보여주는 흐름도이다.

*도면의 주요부분에 대한 부호의 설명*

108: 디지털 텔레비젼 수신기의 채널 신호 처리 부,

109: 안테나 제어 장치 100: 안테나

101: 튜너 102: 중간 주파수 자동 이득 제어부

103: VSB 수신 칩 104: 검출기

105: 메모리 106: 방향 제어기

107: 인터페이스부

본 발명에 따른 디지털 텔레비젼 수신기는 디지털 텔레비젼 방송 채널 신호들을 수신하고 제어 신호에 종속하여 방향성을 갖는 안테나,

상기 채널 신호들로부터 원하는 채널 신호를 동조하고 상기 동조된 채널 신호를 원하는 형태로 처리하는 신호 처리부,

상기 신호 처리부로부터 출력된 채널 신호의 상태 신호들을 검출하는 검출부,

새로운 상태 신호가 검출될 때마다 상기 검출된 새로운 상태 신호를 이전에 검출된 상태 신호들과 소팅하여 저장하는 메모리,

상기 새로운 상태 신호와 상기 이전 상태 신호들을 비교하여 상기 안테나의 최적 방향에 해당하는 상기 제어 신호를 발생하는 제어부, 그리고

상기 제어 신호를 상기 안테나에 제공하는 인터페이스부를 포함한다.

도4는 본 발명에 따른 안테나를 갖는 디지털 텔레비젼 수신기 및 상기 안테나의 제어 장치의 구성을 보여주는 다이어그램이다. 도4는 크게 디지털 텔레비젼 수신기의 채널 신호 처리 부(108)와 안테나 제어 장치(109)로 구성된다.

먼저, 상기 디지털 텔레비젼 수신기의 채널 신호 처리부(108)는 디지털 텔레비젼 수신기의 안테나(100) ( 본 실시예에서는 스마트 안테나가 사용되었다. 단, 다른 종류의 안테나가 사용될 수도 있다. )로부터 수신된 채널 신호들 중 원하는 채널 신호를 동조하는 튜너(101), 상기 튜너(101)로부터 동조된 채널 신호의 중간주파수(IF) 이득을 자동 조절하는 중간 주파수 자동 이득 제어부(102), 상기 중간 주파수 자동 이득 제어부(102)로부터의 채널 신호로부터 VSB(Vestigial Side Band) 신호를 취하는 VSB 수신 칩(103)으로 구성된다.

한편, 상기 안테나 제어 장치(109)는 상기 상기 채널 신호 처리부(108)의 상기 VSB 수신 칩(103)에 의해 취해진 채널 신호로부터 채널 신호의 전력, 고스트 신호의 전력, 그리고 신호대 잡음 비 같은 상태 신호들을 얻는 검출기(104), 상기 상태 신호들을 저장하고 새로이 검출된 상태 신호들로 저장 값들을 업 데이팅 시키는 메모리(105), 상기 검출기(104)로부터의 상태 신호들과 상기 메모리(105)에 저장된 이전 상태 신호들을 비교하여 상기 안테나(100)의 방향을 제어하기 위한 제어 신호를 얻는 방향 제어기(106), 상기 안테나(100)와 상기 튜너(101) 사이에 접속되고 상기 제어 신호에 따라 상기 안테나(100)의 방향을 제어하는 인터페이스부(107)로 구성된다.

도5는 도4의 부분 상세 구성을 보여주는 블록 다이어그램이다.

도5에서, 도4의 VSB 수신 칩(103)은 상기 중간 주파수 자동 이득 제어부(102)의 출력 신호의 이득을 다시 자동으로 제어하는 자동 이득 제어부(103-1), 상기 자동 이득 제어부(103-1)의 출력 상에서 타이밍과 캐리어 손실을 회복 시키는 타이밍 및 캐리어 회복부(103-2), 상기 타이밍 및 캐리어 회복부(103-2)의 출력을 등화 시키는 등화기(103-3), 상기 등화기(103-3)의 출력 신호의 위상을 추적하는 위상 추적기(phase tracker)(103-4), 상기 위상 추적기(103-4)의 출력 신호 상에서의 전진 오류를 수정하여 는 최종 VSB 신호를 출력하는 전진 오류 수정기(103-5)로 구성된다.

한편 상기 검출기(104)는 상기 VSB 수신 칩(103)의 상기 자동 이득 제어기(103-1)로부터의 자동 이득 제어 신호를 사용하여 상기 동조된 채널 신호의 전력을 검출하는 신호 전력 검출기(104-1), 상기 VSB 수신 칩(103)의 상기 타이밍 및 캐리어 회복부(103-2)의 출력 신호 및/또는 상기 등화기(103-3)로부터의 신호를 이용하여 고스트 신호의 전력을 검출하는 고스트 전력 검출기(104-2), 그리고 상기 VSB 수신 칩(103)의 위상 추적기(103-4)의 출력 신호를 이용하여 신호대 잡음비를계산하는 신호대 잡음비(SNR) 계산기(104-3)로 구성된다.

한편, 도4의 방향 제어기(106)는 상기 신호 전력 검출기(104-1)의 출력 신호를 이용하여 상기 동조된 채널 신호의 전력을 추적하는 신호 전력 추적기(106-1), 상기 고스트 전력 검출기(104-2)의 출력 신호를 이용하여 상기 고스트 신호의 전력을 추적하는 고스트 전력 추적기(106-2), 그리고 상기 검출기(104)의 신호대 잡음비 계산기(104-43의 출력 신호를 이용하여 신호대 잡음비를 추적하는 신호대 잡음비(SNR) 추적기(106-3), 현재 선택된 안테나 패턴에서 상기 추적기들(106-1,106-2,106-3)의 출력 신호들을 이용하여 상기 동조된 채널 신호의 상태 신호들을 추적하고 그 추적된 상태 신호들이 유효한 크기의 값을 유지하지 않으면 상기 메모리(105)에 저장된 안테나 패턴의 순으로 상기 안테나 패턴을 변화 시키는 추적 처리기(106-4), 상기 추적 처리기(106-4)의 상태 신호를 이용하여 상기 안테나(100)의 지향성을 변화 시켜 가면서 유효한 신호 전력 및 안테나 패턴을 얻고 그 얻어진 전력 및 패턴 값들을 상기 메모리(105)에 저장하는 스캔(scan) 처리기(106-5), 상기 저장된 안테나 패턴 값들을 상기 신호 전력 값들의 순서로 정렬 시키는 소트(sort) 처리기(106-6)로 구성된다. 한편, 상기 방향 제어기(106)는 상기 추적 처리기(106-4)의 동작에 의해 상기 메모리(105)내에 유효한 크기를 갖는 안테나 패턴이 없는 것으로 판단되면 다시 상기 스캔 처리기(106-5)로 하여금 스캔 과정을 수행토록 한다.

이하에서, 도4와 도5의 각 주요 구성 요소들의 동작을 상세히 설명 하기로 한다. 먼저, 안테나(100)는 외부로부터의 기계적 또는 전기적 제어 신호에 응답하여 그것의 빔 폭, 이득, 주파수 특성등이 조절되고 나아가 원하는 채널 신호의 수신에 최적의 패턴을 취하도록 구성된다.

상기 인터페이스부(107)는 도6에 나타낸 바와 같이 상기 안테나(100)와 상기 안테나 제어 장치(109)를 연결하는 역할을 수행한다.

상기 동조된 채널 신호의 신호 전력을 검출하는 과정을 설명 하기로 한다. 먼저 도7은 디지털 텔레비젼 수신기에서 지연된 자동 이득 제어 신호를 이용하여 자동이득을 제어하는 방식을 설명하기 위한 블록 다이어그램이고, 도8은 고주파수 신호와 중간 주파수 신호의 이득을 상기 VSB 수신 칩(103)에서 직접 자동으로 제어하는 방식을 설명하는 블록 다이어그램이다. 도7에 따른 자동 이득 제어(AGC) 방식은 상기 VSB 수신 칩(103)에서 전하 펌프 및 래그 필터(110)를 거쳐 중간 주파수 (IF:Intermediate Frequency) 신호를 제어하고 고주파수 신호의 이득은 상기 중간 주파수 자동 이득 제어부(102)에서의 지연된 자동 이득 제어 신호를 이용하여 자동 제어된다. 도8에 따른 자동 이득 제어 방식에 따르면, 상기 VSB 수신 칩(103)에서 상기 중간 주파수 신호와 고주파수 신호의 이득이 모두 자동으로 제어된다. 한편 도5의 자동 이득 제어부(103-1)는 하나의 자동 이득 제어 증폭기를 제어하는 루프를 구성하는데 도5의 상기 신호 전력 검출기(104-1)는 이 루프안에 포함된 이득 오류를 저장하는 부분(예로서, 적분기)으로부터 상기 동조된 채널 신호의 신호 전력을 검출한다. 도9의 신호 전력 검출 제어기(111)(도5의 신호 전력 검출기 104-1 내에 포함됨)는 상기 VSB 수신 칩(103)에서 출력된 자동 이득 제어 정보로부터 신호 전력 준비 신호와 신호 전력 정보를 검출하여 안테나(100)의 방향 제어기(106)로출력한다.

도5의 고스트 신호 전력 검출기(104-2)는 도10에 나타낸 바와 같이 상기 VSB 수신 칩(103)으로부터의 수신된 I채널 신호와 기 셋트된 동기 신호값(참고로 VSB 전송 방식에서는 각 데이터 세그먼트 마다 "1001"의 동기 신호값이 삽입된다.)과의 상관 값을 계산하는 데이터 세그먼트 동기 상관기(112), 상기 데이터 세그먼트 동기 상관기(112)의 출력 값을 832개의 지연기들에 누적 시키는 세그먼트 적분기(113), 상기 누적된 상관값이 일정 크기에 도달하면 증가된 카운트 값을 제공하는 슬라이서(114), 상기 증가된 카운트 값에 따라 카운트 수를 증가 시키는 신뢰도 카운터(115), 상기 신뢰도 카운터(115)의 값이 기준값에 도달할 때 고스트 전력 준비 신호와 최대 고스트의 전력을 수신 신호의 전력으로 정규화한 값을 도4의 안테나의 방향 제어기(106)으로 보내는 최대 고스트 전력 검출 제어기(116)로 구성된다.

도11은 고스트 전력 검출기(104-2)에 의해 검출된 고스트 신호의 정보를 보여주는 그래프이다. 즉, 도11은 도10의 세그먼트 적분기(113)에 누적된 상관값을 나타내는데, 상관값이 최대인 탭(tap)은 주신호에 의해 누적된 값이고 그 다음 크기에 해당하는 상관값은 다중경로에 의해 발생된 고스트 신호에 의해 누적된 값이다.

이하에서, 신호대 잡음비 계산기(104-3)에 대하여 상세히 설명하기로 한다.

도12는 신호 대 잡음비 계산기(104-3)의 일 구성을 보여주는 다이어그램으로서 여기서는 평균 제곱 에러(MSE: Means Square Error)를 이용하여 신호 대 잡음비（ＳＮＲ）를 계산한다. 도12의 신호 대 잡음 비 계산기(104-3)는 결정 신호 성상(Ｄｅｃｉｓｉｏｎ Ｃｏｎｓｔｅｌｌａｔｉｏｎ)(트레인 시퀀서 또는 결정 신호 배열 )로부터 복조된 신호 성상( 수신된 필드 동기 신호 또는 Ｉ-채널 데이터)를 감산하는 감산기(117), 상기 감산기(117)의 출력을 제곱하는 제곱기(118), 상기 제곱기(118)의 출력 신호들을 축적하는 축적기(119), 상기 축적기(119)의 출력을 지연 시키는 래치(120), 상기 고스트 신호의 전력 검출기(104-2)의 상기 세그먼트 적분기(113)의 윈도우 크기(m)으로 상기 래치(120)의 출력을 나누는 디바이더(121)로 구성될 수 있다. 도12의 구성에 따른 신호 대 잡음 비의 알고리즘이 이하에서 정리된다. 먼저, 신호 대 잡음 비(SNR)는 아래의 식(1)로 나타낼 수 있다.

SNR = 10 log(Ps/Pn) (1)

위 식(1)에서, Ps는 신호 전력(=1)이고, Pn은 잡음 전력(Pn|mse)을 지시한다.

여기서 평균 제곱 에러에 의한 신호 대 잡음 비의 계산 알고리즘은 아래의 식(2)로 나타낼 수 있다.

Pn|mse = 시그마(k는 1부터 n까지)(mse/m) (2)

식(2)에서, mse는 아래의 식(3)으로 나타낼 수 있다.

mse = (D_l - R_l)의 제곱 (3)

위 식들(1-3)에서, R_1은 복조된 신호 성상(Received Constellation)이고, D_1은 결정된 신호 성상(Decision Constellation)이며, m은 전술한 바와 같이 상기 적분기(113)의 윈도우 크기를 지시한다.

다음으로, 도4 및 도5의 안테나의 방향 제어기(106)와 메모리(105)에 대하여 설명 하기로 한다.

도13은 안테나 제어 장치(109)의 부분 구성을 보여주는 블록 다이어그램이다. 도13에 따르면, 안테나 제어 장치(109)내의 방향 제어기(106)는 전술한 바와 같이 추적 처리기, 스캔 처리기 및 소트 처리기(106-4,106-5,106-6)와 범용 레지스터들로 구성됨을 알 수 있다. 여기서, 도13에 보여진 상기 범용 레지스터들은 메모리의 주소를 나타내는 포인터(pointer) 레지스터, 현재의 안테나 상태값을 항상 저장하는 방향 레지스터(Dir_reg.), 안테나의 상태값을 임시로 저장하는 각도(angle) 레지스터, 그리고 수신된 신호의 전력값을 임시로 저장하는 전력(power) 레지스터를 포함한다. 도13에 잘 나타낸 바와 같이, 상기 메모리(105)는 상기 안테나(100)의 상태 값(또는 패턴 값)과 이에 상응하는 상기 수신된 신호의 전력값을 저장하고 상기 저장된 전력값들을 그들의 크기 순으로 정렬(또는 소트)하여 다시 그것내에 재 저장하는 역할을 수행한다.

도14는 안테나 제어 장치내 구성 요소들 상호간에 주고 받는 신호들을 보여주는 다이어그램이다.

도15는 본 발명에 따른 안테나 제어 장치의 전체 제어 흐름도이다. 도15의 흐름도에는 크게 채널 신호의 감지 및 그 채널 신호의 전력을 저장하는 스캔 과정과, 정렬 과정 및 추적 과정(TRACK)으로 구분된다.

먼저, 스캔 과정에 따르면, 상기 안테나 제어 장치는 초기화 된상태에서 채널 신호가 존재하는지를 감지한다. 이어서, 상기 채널 신호가 감지되면 상기 안테나9100)의 지향성을 360도 회전 시켜 가면서 검출되는 상기 채널 신호의 유효 전력을 상기 메모리(105)에 저장하고, 최대 신호 전력이 검출될 때의 안테나 패턴을 선택한다.

이어서, 상기 소트 과정에 따르면, 상기 안테나 제어 장치는 저장된 안테나 패턴들을 상기 저장된 신호 전력들의 순으로 정렬 시킨다.

이어서, 상기 추적 과정에 따르면, 먼저 상기 안테나 제어 장치는 현재 선택된 안테나 패턴에서 상기 동조된 채널 신호의 상태들 즉 상기 채널 신호의 전력, 최대 고스트 전력 및 신호 대 잡음 비를 검출하고 그 검출된 값들이 유효한 크기를 유지하는가를 판단한다. 상기 판단 결과 상기 안테나 패턴의 변화가 필요한 경우 정렬되어 저장된 안테나 패턴들의 순으로 안테나 패턴을 변화시킨다. 만약 메모리내에 저장된 모든 안테나 패턴들 중에 유효한 것이 없으면 상기 안테나 제어 장치는 유효한 신호 전력 및 안테나 패턴을 얻기 위하여 다시 위의 스캔 과정을 수행한다. 전술한 바와 같은 모든 처리 과정들은 사람과 같은 모든 움직이는 전파 장애물들에 대하여 실시간으로 상기 디지털 텔레비젼 수신기를 감시하고 감시 결과에 따라 상기 안테나를 최적의 상태로 유지시키고 나아가 상기 디지털 텔레비젼 수신기의 성능을 최적화 시킨다.

도16A은 도15중 스캔 과정의 상세 흐름도를 보여준다. 도16A에 따르면, 먼저 안테나 제어 장치는 초기화 된 후(initialize), 수신된 채널 신호의 전력의 검출이 준비되었는지를 체크한다(check signal power ready ?). 준비 되었으면(signal PW ready='1') 상기 검출된 채널 신호의 전력 값을 취한다(Latch power_d). 이어서,상기 검출된 채널 신호의 전력값이 유효한 크기인지를 확인한다(check PW_thd). 이어서, 상기 전력값이 유효한 것으로 확인되면(PW_thd<PW_reg), 상기 안테나 제어 장치는 상기 채널 신호의 최대 전력 값과 그에 상응하는 안테나 패턴을 찾아내는 최대값 써치 과정을 시작한다(Max_en). 이어서, 상기 방향 제어기(106)의 각(angle) 레지스터와 전력(power) 레지스터에 임시 저장된 상기 채널 신호의 전력 값과 그에 상응하는 안테나의 상태를 상기 메모리(105)의 포인터 레지스터가 지정하는 메모리 주소에 저장하고(memo_r_w) 상기 포인터 레지스터 값을 1 증가 시킨다(Pointer++). 그리고, 그 도중 상기 안테나 제어 장치는 최대값 써치 과정과 카운트 과정을 수행한다(proc.:MAX._SEAR. COUNT). 전술한 써치 과정과 카운트 과정을 수행하는 동안 상기 안테나 제어 장치는 가능한 안테나의 모든 패턴이 시도되었는지를 확인한다. 가능한 안테나의 모든 패턴(또는 상태)이 모두 시도되지 않았으면 상기 방향 제어기(106)의 각 레지스터와 방향 레지스터 값을 각각 '1' 씩 증가 시킨다(Ang._reg++; Dir._reg++). 모두 시도 되었으면, 상기 메모리(105)내의 방향 레지스터에 최대 신호 전력이 검출되는 안테나의 패턴값(또는 상태값)을 셋팅한다. 이어서, 소트 처리기(106-6)을 통해 소트 처리 과정(또는 정렬 처리 과정)을 수행하고(Sort_strob=1, Proc.:SORT), 상기 소트 처리 과정이 수행 완료되었는지를 확인한다(check sort_ack=1). 이어서, 상기 소트 처리 과정이 완료되었으면(Sort_ack=1), 추적 처리기(106-4)를 통해 추적 처리 과정을 수행하고(track_strob=1, Proc.:TRACK), 또한 상기 추적 처리 과정이 수행 완료되었는지를 확인한다(check track_ack). 한편, 상기 추적 과정이완료되었으면(track_ack=1), 상기 초기화 과정으로 되돌아간다.

도16B는 도16A의 스캔 과정 중 상기 동조된 채널 신호의 상기 최대 전력값을 써치하는 과정을 보여주는 다이어그램이다. 먼저, 상기 안테나 제어 장치는 상기 채널 신호의 최대 전력값을 제로로 셋트하고(PW_MAX=0), 상기 최대 값 인에이블 신호가 '1'인지를 확인한다(MAX_EN=1). 상기 최대값 인에이블 신호가 '1'이면(MAX_EN=1), 현재의 최대 신호 전력값이 상기 방향 제어기(106)의 전력 레지스터에 저장된 값보다 작으면 상기 각 레지스터와 전력 레지스터에 저장된 값을 최대 신호 전력값으로 취하고 다음의 최대값 인에이블 신호를 확인하는 과정으로 진행한다.

도16C는 도16A의 스캔 과정 중 최대 신호 전력값을 구하기 위해 모든 안테나 상태를 고려하는 카운트 과정을 보여주는 흐름도이다. 도16C에 따르면, 먼저 카운트 값은 제로로 셋트된다(count=0). 이어서, 카운터 리셋트 신호가 '1'로 셋트되었는지를 확인하고, 상기 카운터 리셋트 신호가 '1'이 아니고 포인터 값이 '0'이 아니면 카운터 값을 '1'만큼 증가 시킨 후 카운터 리셋트 신호가 '1'인지를 확인하는 과정으로 되돌아간다. 반면 상기 카운터 리셋트 신호 값이 '1' 이거나, 상기 신호 전력 준비 신호값이 '1'이 아니거나, 또는 상기 포인터 값이 '0'이면, 상기 제어 장치는 상기 카운터의 값을 '0'으로 셋트하는 과정으로 되돌아간다.

도17은 상기 메모리에 저장된 데이터의 정렬(또는 소트) 처리 과정을 상세히 보여주는 흐름도이다.

먼저, 상기 안테나 제어 장치(109)는 상기 메모리(105)에 저장된 데이터의개수를 Sr_lim 변수에 입력한다(Sr_lim<= pointer-1). 그리고나서, 도16A 내지 C의 스캔 과정을 확인하여(check sort_strob) 상기 스캔 과정이 완료되었으면(Sort_strob='1') 상기 메모리의 데이터를 상기 방향 제어기(106)의 각도 레지스터 및 전력 레지스터로 읽어 들인다(Ang_reg, PW_reg <= memo_in). 이어서, Sr_cnt 변수와 Sr_max 변수 각각에 Sr_cnt_k 값을 입력하고(Sr_cnt, Sr_max<= Sr_cnt_k), 상기 저장된 데이터 중 최대값을 저장하는 Sr_max_reg. 변수에 상기 각 및 전력 레지스터 값을 입력한다(Sr_max_reg.<=Ang._reg., PW_reg.). 이어서, 상기 메모리의 주소를 생성하는 Addr 변수에는 Sr_cnt_l값을 입력하고 나서(Addr<=Sr_cnt_1) 상기 저장된 데이터 중 상기 최대값을 저장하는 Sr_max_reg. 변수값과 전력 레지스터 값을 비교한다(check Sr_max_reg.<PW_reg.). 다음으로, Sr_max 변수에 Sr_cnt_l 값을 입력하고(Sr_max<=Sr_cnt_l), 상기 저장된 데이터 중 최대값을 저장하는 Sr_max_reg. 변수에 상기 각 및 전력 레지스터 값을 입력한다(Sr_max_reg. <= Ang._reg., PW_reg.). 이어서, 상기 Sr_cnt_l 값을 '1' 만큼 증가 시킨다음(Sr_cnt_l++), 상기 Sr_cnt_l 값에 해당하는 주소 번지에 해당하는 메모리 데이터를 상기 각 및 전력 레지스터로 읽어드린다(Ang._reg., PW_reg.<=memo_in(Sr_cnt_l)). 그리고나서, Sr_cnt_l 값과 Sr_lim 값을 비교하고 나서(Sr_cnt_l = Sr_lim) 상기 Sr_cnt_k값에 해당하는 상기 메모리의 데이터를 상기 각 및 전력 레지스터로 읽어 들인다(Ang._reg, PW_reg.<=memo_in(Sr_cnt_k)). 이어서, 상기 안테나 제어 장치(109)는 Sr_cnt_k 값의 주소 번지에 해당하는 메모리(105)내에 Sr_max_reg. 값을 저장한 다음(memo_out(Sr_cnt_k)) 상기 메모리(105)를 저장 가능한 상태로 만든다(memo_r_w = 1). 이어서, 상기 Sr_cnt_k 값을 '1'만큼 증가 시키고 나서(Sr_cnt_k++), 상기 Sr_cnt_k 값과 Sr_lim_1 값을 비교하여 정렬 작업이 완료 되었는지를 확인한다(check Sr_cnt_k = Sr_lim_1). Sr_max 값에 해당하는 주소 번지의 메모리에 각, 전력 레지스터 값을 저장하고 나서(memo_out(sr_max) <=Ang._reg., PW_reg.) 상기 메모리(105)의 저장을 가능하게 만들고(memo_r_w = 1) 이와 같은 소트 과정의 완료를 상기 스캔 처리기(106-5)로 알린다(sort_ack=1).

도18은 본 발명에 따른 안테나 제어 장치의 추적 처리 과정을 보여주는 흐름도이다. 먼저 안테나 제어 장치(109)는 추적 처리기(106-4)를 통해 tr_cnt 변수에 '1'을 셋팅 하고나서(tr_cnt<='0001') 상기 소트 처리 과정이 완료되었는지를 확인한다(check track_strob=1). 그리고나서, 상기 추적 처리 과정에 포함된 서브 처리 과정의 수행을 허용한다(Enable=1). 이어서, 상기 계산된 신호 대 잡음비가 유효 한지를 확인하고(SNR condition) 순차적으로 상기 검출된 최대 고스트 값과 상기 검출된 신호 전력 값이 유효한지를 확인한다(GHOST power condition, Signal power condition). 이어서, 안테나 처리 장치(109)의 추적 처리 장치(106-4)는 상기 메모리(105)에 저장된 데이터를 모두 사용했는지를 확인한 다음(tr_cnt=pointer) 상기 tr_cnt 값을 '1' 증가 시킨다(tr_cnt++). 이어서, 상기 방향 제어기(106)의 방향 레지스터에 상기 tr_cnt에 해당하는 메모리 주소의 값을 입력하고(dir_reg.<=memo_in(tr_cnt)), 추적(track) 처리 과정의 종료를 상기 스캔 처리기(106-5)로 알린다(track_ack=1).

도19는 신호 전력 추적 과정의 서브 처리 과정을 보여주는 흐름도이다.

먼저 신뢰도 카운터를 '0' 값으로 셋팅한 다음(confidence=0), 상기 검출된 신호 전력이 유효한가를 지시하는 신호 전력 조건 값을 '1'로 셋팅한다(signal PW condition=1). 이어서, 상기 신호 전력 추적 과정의 서브 처리 과정의 수행을 허용하는가를 확인하고(enable=1), 도5의 신호 전력 추적기(106-1)가 신호 전력을 검출하기 위한 준비가 되었는지를 확인한다(signal PW ready=1). 그리고나서, 신뢰도 값과 잠굼 해제 문턱값(Unlock_thd)을 비교하여 신뢰도를 확인한다(confidence=unlock_thd ?). 또한, 상기 신뢰도 값과 잠굼 문턱값(Lock_thd)을 비교하여 신뢰도를 확인하고(confidence=lock_thd. ?), 상기 검출된 신호 전력이 유효한지를 확인한다(signal PW<TOV). 이어서, 상기 신호 전력의 유효 여부에 따라서 상기 신뢰도값을 '1'씩 감소 시키거나(confidence--) 또는 상기 신뢰도값을 '1'씩 증가 시킨다(confidence++). 마지막으로, 상기 신뢰도 값이 상기 잠굼 해제 문턱값과 동일하면(confidence=unlock_thd) 상기 검출된 신호 전력값이 유효한지를 나타내는 신호 전력 상태값을 '0'으로 셋팅한다(signal PW condition=0).

도20은 본 발명에 따른 최대 고스트 전력 추적 과정의 서브 처리 과정을 보여주는 흐름도이다.

먼저 고스트 전력 추적기(106-2)는 타이머용 카운터를 '0'값으로 셋팅한 후(count=0) 검출된 고스트 전력이 유효한가를 나타내는 고스트 상태값을 '1'로 셋팅한다(ghost PW condition=1). 이어서, 상기 서브 처리과정의 수행을 허용하는지를 확인하고(enable=1), 상기 타이머용 카운터가 시도 제한(try_lim) 값까지 도달하였는지를 확인한다(counter=try_lim). 이어서, 도10의 최대 고스트 전력 검출기(116)에서 고스트 전력을 검출하기 위한 준비가 되었는지를 확인하고나서(ghost PW ready=1), 상기 최대 고스트 전력이 주 신호에 대하여 일정 크기만큼 유지되는지 즉 유효한지를 확인한다(main signal<max ghost*2). 예로서, 본 실시예에서는 상기 최대 고스트 전력의 크기를 주 신호에 대하여 -3dB로 하였다. 상기 고스트 전력을 검출하기 위한 준비가 되지 않았으면상기 카운터 값을 '1'씩 증가 시키고(counter++), 상기 최대 고스트 전력이 주 신호에 대하여 일정 크기만큼 유지되면 상기 검출된 고스트 전력이 유효한지를 나타내는 고스트 상태값을 '0'으로 셋팅한다(ghost PW condition=0).

도21은 신호 대 잡음비 추적 과정 중 서브 처리 과정을 보여주는 흐름도이다.

먼저, 신뢰도 카운터 값을 '0'으로 셋팅하고(counter=0), 계산된 신호 대 잡음비가 유효한지를 나타내는 신호 대 잡음비 상태 값을 '1'로 셋팅한다(signal PW condition=1). 이어서, 상기 서브 처리 과정이 허용되었는지를 확인하고(enable=1), 상기 SNR 계산기(104-3)가 SNR을 검출할 준비가 되었는지를 확인한다(SNR ready=1). 또한 상기 검출된 SNR이 유효한지를 확인하고(SNR>=THD), 상기 카운터값과 잠굼 해제 문턱값을 비교하여 신뢰도를 확인한다(counter = unlock_thd). 만약 신뢰도가 없으면 초기 과정으로 돌아가고 상기 카운터값(counter)이 상기 시도 제한값(try_lim)과 같지 않으면 상기 카운터 값을'1'씩 증가 시킨 후(counter++) 상기 서브 처리 과정의 허용을 확인하는 단계로 돌아간다. 한편, 상기 카운터 값이 상기 시도 제한값과 동일하게 되면 상기 검출된 SNR이 유효한지를 나타내는 고스트 상태값을 '0'으로 셋팅한 후(SNR condition=0) 상기 서브 처리 과정의 초기 단계로 돌아간다. 한편, 상기 SNR을 검출할 준비가 되어 있지 않으면 과정은 다시 상기 서브 과정을 허용하는지를 확인하는 단계로 돌아간다.

본 발명의 실시예에는 VSB 수신기를 예로 하였으나 본 발명의 범위를 벗어나는 것 없이 OFDM 수신기등과 같은 다른 무선 통신 분야에도 적용될 수 있다.

전술한 바와 같이, 본 발명에 따른 안테나 제어 장치는 다음과 같은 효과들을 갖는다.

첫째, 채널을 감시하기 위하여 부가적인 하드웨어를 사용하지 않고 단지 수신칩으로부터만 채널 정보를 얻기 때문에 하드웨어가 간단해지고 나아가 제작 비용을 절감 할 수 있게 된다.

둘째, 디지털 텔레비젼 수신기의 복조부 중 초단인 자동 이득 제어기, 중단인 데이터 세그먼트 동기기, 그리고 말단인 등화기 및 SNR 계산기에서 단계적으로 안테나 제어를 위한 채널 정보를 얻기 때문에 신속한 판단과 높은 신뢰도를 가지고 디지털 텔레비젼 수신기의 안테나를 제어할 수 있다.

셋째, 디지털 텔레비젼 수신기와 독립적으로 동작될 수 있으므로 다른 디지털 텔레비젼 수신기와도 호환성을 갖을 수 있다.

넷째, 모든 제어 부문이 디지털 방식으로 구성되므로 단일 칩으로의 구성이 가능하며 나아가 장치의 집적도를 높일 수 있다.

Claims (22)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 디지털 텔레비젼 방송 채널 신호들을 수신하고 제어 신호에 종속하여 방향성을 갖는 안테나;

   상기 안테나를 통해 수신된 채널 신호들 중 원하는 채널 신호를 동조하는 튜너;

   상기 튜너로부터 동조된 채널 신호의 중간 주파수 이득을 자동 조절하는 중간 주파수용 자동 이득 제어부;

   상기 중간 주파수용 자동 이득 제어부의 출력 신호로부터 VSB 신호를 취하여 출력하는 VSB 수신 칩;

   상기 VSB 수신 칩으로부터 이 출력 신호의 상태 신호로서 상기 채널 신호의 전력, 고스트 신호의 전력, 그리고 신호 대 잡음 비를 포함하는 상태 신호들을 얻는 검출부;

   상기 새로운 상태 신호와 기 검출된 상태 신호들을 업 데이팅 하여 저장하는 메모리;

   상기 검출부로부터의 새로운 상태 신호들과 상기 메모리에 저장된 이전 상태 신호들을 비교하여 상기 안테나의 방향을 제어하기 위한 제어 신호를 얻는 방향 제어기; 그리고

   상기 안테나와 상기 방향 제어기 사이에 접속되고 상기 제어 신호에 따라 상기 안테나의 방향이 제어되도록 상기 제어 신호를 상기 안테나에 제공하는 인터페이스부로 구성됨을 특징으로 하는 디지털 텔레비젼 수신기.
6. 삭제
7. 삭제
8. 제5항에 있어서, 상기 VSB 수신 칩은 상기 중간 주파수 자동 이득 제어부의 출력 신호의 이득을 다시 자동으로 제어하는 자동 이득 제어부;

   상기 자동 이득 제어부의 출력 신호 상에서 타이밍과 캐리어 손실을 회복 시키는 타이밍 및 캐리어 회복부;

   상기 타이밍 및 캐리어 회복부의 출력 신호를 등화 시키는 등화기;

   상기 등화기의 출력 신호의 위상을 추적하는 위상 추적기; 그리고

   상기 위상 추적기의 출력 신호 상에서 전진 오류를 수정하여 상기 VSB 신호를 출력하는 전진 오류 수정기로 구성됨을 특징으로 하는 디지털 텔레비젼 수신기.
9. 제8항에 있어서, 상기 검출부는 상기 VSB 수신 칩의 상기 자동 이득 제어부로부터의 자동 이득 제어 신호를 사용하여 상기 동조된 채널 신호의 전력을 검출하는 신호 전력 검출기;

   상기 VSB 수신 칩의 상기 타이밍 및 캐리어 회복부의 출력 신호 또는 상기 등화기의 출력 신호를 이용하여 고스트 신호의 전력을 검출하는 고스트 전력 검출기; 그리고

   상기 VSB 수신 칩의 상기 위상 추적기의 출력 신호를 이용하여 신호 대 잡음비를 계산하는 신호대 잡음비(SNR) 계산기로 구성됨을 특징으로 하는 디지털 텔레비젼 수신기.
10. 제9항에 있어서, 상기 고스트 전력 검출기는 상기 VSB 수신 칩으로부터의 수신된 I채널 신호와 기 셋트된 동기 신호값(참고로 VSB 전송 방식에서는 각 데이터 세그먼트 마다 "1001"의 동기 신호값이 삽입된다.)과의 상관 값을 계산하는 데이터 세그먼트 동기 상관기;

    상기 데이터 세그먼트 동기 상관기의 출력 값을 832개의 지연기들에 누적 시키는 세그먼트 적분기;

    상기 누적된 상관값이 일정 크기에 도달하면 증가된 카운트 값을 제공하는슬라이서;

    상기 증가된 카운트 값에 따라 카운트 수를 증가 시키는 신뢰도 카운터; 그리고

    상기 신뢰도 카운터의 값이 기준값에 도달할 때 고스트 전력 준비 신호와 최대 고스트의 전력을 수신된 채널 신호의 전력으로 정규화한 값을 상기 방향 제어기로 보내는 최대 고스트 전력 검출 제어기로 구성됨을 특징으로 하는 디지털 텔레비젼 수신기.
11. 제10항에 있어서, 상기 VSB 전송 방식에서, 각 데이터 세그먼트 마다 삽입되는 동기 신호는 "1001"임을 특징으로 하는 디지털 텔레비젼 수신기.
12. 제9항에 있어서, 상기 신호 대 잡음 비 계산기는 결정 신호 성상(Ｄｅｃｉｓｉｏｎ Ｃｏｎｓｔｅｌｌａｔｉｏｎ)으로부터 복조된 신호 성상을 감산하는 감산기;

    상기 감산기의 출력을 제곱하는 제곱기;

    상기 제곱기의 출력 신호들을 축적하는 축적기;

    상기 축적기의 출력을 지연 시키는 래치; 그리고

    상기 고스트 신호 전력 검출기의 상기 세그먼트 적분기의 윈도우 크기로 상기 래치의 출력을 나누어 상기 신호 대 잡음 비를 출력하는 디바이더로 구성됨을 특징으로 하는 디지털 텔레비젼 수신기.
13. 제12항에 있어서, 상기 신호 대 잡음 비는 아래의 알고리즘들,

    신호 대 잡음 비(SNR) = 10 log(Ps/Pn), Pn|mse = 시그마(k는 1부터 n까지)(mse/m), mse = (D_l - R_l)의 제곱, (여기서, Ps는 신호 전력(=1), Pn은 잡음 전력, R_1은 복조된 신호 성상, D_1은 결정된 신호 성상, 그리고 m은 적분기의 윈도우 크기를 지시한다.)에 의해 얻어짐을 특징으로 하는 디지털 텔레비젼 수신기.
14. 제8항에 있어서, 상기 동조된 채널 신호의 자동 이득 제어(AGC) 방식은 상기 VSB 수신 칩에서 전하 펌프 및 래그 필터를 거쳐 중간 주파수 신호의 이득을 제어하고, 고주파수 신호의 이득은 상기 중간 주파수 자동 이득 제어부에서의 지연된 자동 이득 제어 신호를 이용하여 제어됨을 특징으로 하는 디지털 텔레비젼 수신기.
15. 제8항에 있어서, 상기 동조된 채널 신호의 자동 이득 제어 방식에 따르면, 상기 VSB 수신 칩에 의해 상기 중간 주파수 신호와 고주파수 신호의 이득들이 모두 자동으로 제어됨을 특징으로 하는 디지털 텔레비젼 수신기.
16. 제5항에 있어서, 상기 방향 제어기는 상기 검출부로부터의 상기 채널 신호의 전력을 이용하여 상기 동조된 채널 신호의 전력을 추적하는 신호 전력 추적기;

    상기 고스트 신호의 전력을 이용하여 상기 고스트 신호의 전력을 추적하는고스트 전력 추적기; 그리고

    상기 신호 대 잡음 비를 이용하여 신호대 잡음비를 추적하는 신호 대 잡음비(SNR) 추적기;

    현재 선택된 안테나 패턴에서 상기 추적기들의 출력 신호들을 이용하여 상기 동조된 채널 신호의 상태들을 추적하고, 그 추적된 상태들이 유효한 크기의 값을 유지하지 않으면 상기 메모리에 기 저장된 안테나 패턴의 순으로 상기 안테나 패턴을 변화 시키는 추적 처리기;

    상기 추적 처리기의 출력 신호를 이용하여 상기 안테나의 방향성을 변화 시켜 가면서 유효한 신호 전력 및 안테나 패턴을 얻고 그 얻어진 전력 및 패턴 값들을 상기 메모리에 저장하는 스캔 처리기; 그리고

    상기 저장된 안테나 패턴 값들을 상기 신호 전력 값들의 순서로 정렬 시키는 소트 처리기로 구성됨을 특징으로 하는 디지털 텔레비젼 수신기.
17. 제16항에 있어서, 상기 방향 제어기는 상기 추적 처리기의 동작에 의해 상기 메모리내에 유효한 크기를 갖는 안테나 패턴이 없는 것으로 판단되면 다시 상기 스캔 처리기로 하여금 스캔 과정을 수행토록 함을 특징으로 하는 디지털 텔레비젼 수신기.
18. 제16항에 있어서, 상기 방향 제어기는 범용 레지스터들로서 상기 메모리의 주소를 나타내는 포인터(pointer) 레지스터, 현재의 안테나 상태값을 항상 저장하는 방향 레지스터(Dir_reg.), 상기 안테나의 상태값을 임시로 저장하는 각도(angle) 레지스터, 그리고 수신된 채널 신호의 전력값을 임시로 저장하는 전력(power) 레지스터를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 수신기.
19. 방향 조절 가능한 안테나, 안테나 제어 장치 그리고 메모리를 갖는 디지털 텔레비젼 수신기에 있어서,

    (a) 상기 안테나를 회전 시켜 가면서 상기 안테나를 통해 수신된 채널 신호의 유효 전력을 그들의 안테나 패턴과 함께 상기 메모리에 저장하고 최대 신호 전력이 검출될 때의 안테나 패턴을 취하는 스텝;

    (b) 상기 저장된 안테나 패턴들을 상기 신호 전력들의 크기 순으로 정렬시키는 스텝;

    (c) 현재 선택된 안테나 패턴에서 상기 동조된 채널 신호의 상태들, 상기 채널 신호의 전력, 최대 고스트 전력 및 신호 대 잡음 비를 검출하는 스텝;

    (d) 상기 검출된 값들이 유효한 크기를 유지하는가를 판단하는 스텝; 그리고

    (e) 상기 판단 결과 상기 현재 안테나 패턴의 변화가 필요한 경우 정렬되어 저장된 안테나 패턴들의 순으로 안테나 패턴을 변화시키는 스텝을 포함하여 이루어짐을 특징으로 하는 디지털 텔레비젼 수신기의 안테나 제어 방법.
20. 제19항에 있어서, 상기 스텝(a)는 상기 안테나 제어 장치를 초기화 시키고 상기 안테나를 통해 채널 신호가 존재하는지를 감지하는 스텝;

    상기 채널 신호가 감지되면 상기 안테나의 지향성을 소정 각도까지 회전 시켜 가면서 검출되는 상기 채널 신호의 유효 전력을 그때의 안테나 패턴과 함께 상기 메모리에 저장하는 스텝; 그리고

    최대 신호 전력이 검출될 때의 안테나 패턴을 최선의 패턴으로서 선택하는 스텝을 구비함을 특징으로 하는 디지털 텔레비젼 수신기의 안테나 제어 방법.
21. 제20항에 있어서, 상기 소정 각도는 360도임을 특징으로 하는 디지털 텔레비젼 수신기의 안테나 제어 방법.
22. 제 19항에 있어서, 상기 (e) 단계는

    만약 상기 메모리내에 저장된 모든 안테나 패턴들 중에 유효한 것이 없으면 유효한 안테나 패턴을 얻기 위해 상기 안테나 제어 장치를 이용하여 다시 스텝(a)를 수행하는 스텝을 더 구비함을 특징으로 하는 디지털 텔레비젼 수신기의 안테나 제어 방법.