JP3390832B2 - デジタル保護リレー装置 - Google Patents
デジタル保護リレー装置Info
- Publication number
- JP3390832B2 JP3390832B2 JP2001215635A JP2001215635A JP3390832B2 JP 3390832 B2 JP3390832 B2 JP 3390832B2 JP 2001215635 A JP2001215635 A JP 2001215635A JP 2001215635 A JP2001215635 A JP 2001215635A JP 3390832 B2 JP3390832 B2 JP 3390832B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital
- input
- analog
- state quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル保護リレ
ー装置に係り、特に入力される電力系統状態量（電圧、
電流等）をデジタルフィルタ処理する機能を具備するも
のに関する。
ー装置に係り、特に入力される電力系統状態量（電圧、
電流等）をデジタルフィルタ処理する機能を具備するも
のに関する。
【０００２】
【従来の技術】従来、デジタル保護リレーは電気学会雑
誌１０５巻、１２号（Ｐ1158〜Ｐ1160）又は日立評論Ｖ
ＯＬ６１、Ｎo.１１（Ｐ19〜Ｐ24）に記載されたものが
知られている。これらによれば、入力される電圧・電流
などの状態量データを処理する入力フィルタは、ＲＣア
クティブフィルタで構成されており、フィルタ処理後に
アナログ／デジタル（Ａ／Ｄ）変換したデジタルデータ
に基づいて保護リレー演算を行っている。
誌１０５巻、１２号（Ｐ1158〜Ｐ1160）又は日立評論Ｖ
ＯＬ６１、Ｎo.１１（Ｐ19〜Ｐ24）に記載されたものが
知られている。これらによれば、入力される電圧・電流
などの状態量データを処理する入力フィルタは、ＲＣア
クティブフィルタで構成されており、フィルタ処理後に
アナログ／デジタル（Ａ／Ｄ）変換したデジタルデータ
に基づいて保護リレー演算を行っている。
【０００３】
【発明が解決しようとする課題】上記従来の技術では、
ＲＣアクティブフィルタからなるハードウェアの入力フ
ィルタにより状態量データを処理する構成としているこ
とから、次に述べるような問題がある。
ＲＣアクティブフィルタからなるハードウェアの入力フ
ィルタにより状態量データを処理する構成としているこ
とから、次に述べるような問題がある。
【０００４】通常、保護リレーの種類、保護対象によ
って入力フィルタに要求されるフィルタ特性が異なる。
したがって、対象とする保護リレーの種類等に応じて多
種類のＲＣアクティブフィルタを開発および製作しなけ
ればならず、標準化をすることができないため、コスト
高になる等の問題がある。
って入力フィルタに要求されるフィルタ特性が異なる。
したがって、対象とする保護リレーの種類等に応じて多
種類のＲＣアクティブフィルタを開発および製作しなけ
ればならず、標準化をすることができないため、コスト
高になる等の問題がある。
【０００５】フィルタの特性を変更する場合には、保
護リレー装置から入力フィルタの部分を取り外して、抵
抗やコンデンサなどの素子を交換しなければならないた
め、特性変更することは困難なことである。
護リレー装置から入力フィルタの部分を取り外して、抵
抗やコンデンサなどの素子を交換しなければならないた
め、特性変更することは困難なことである。
【０００６】入力フィルタのゲイン又は位相調整を行
うために、調整用のトリマ抵抗などの付加的なハードウ
ェア部品を組込まなければならず、回路装置の小型化を
図るのに制約がある。
うために、調整用のトリマ抵抗などの付加的なハードウ
ェア部品を組込まなければならず、回路装置の小型化を
図るのに制約がある。
【０００７】本発明は、調整用のトリマ抵抗などの付加
的なハードウェア部品を組み込まないでも入力される電
力系統状態量の位相やゲイン調整が可能なデジタル保護
リレー装置を提供することを課題とする。
的なハードウェア部品を組み込まないでも入力される電
力系統状態量の位相やゲイン調整が可能なデジタル保護
リレー装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】本発明のディジタル保護
リレー装置は、上記目的を達成するため、電力系統の複
数のアナログ状態量をそれぞれ取り込む複数のチャネル
を有してなるアナログ入力回路と、このアナログ入力回
路から取り込まれたアナログ状態量をディジタル状態量
に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換されたディ
ジタル状態量をフィルタタイプに対応させて定められた
フィルタ係数を含んでなるディジタルフィルタ演算プロ
グラムに従って処理するプロセッサとを備え、前記プロ
セッサは、前記各チャネルごとに調整して設定される位
相に関するフィルタ係数を用いて前記ディジタルフィル
タ演算プログラムにより前記ディジタル状態量を処理す
ることによって、前記アナログ入力回路の位相ずれを補
正することを特徴とする。この場合において、前記位相
に関するフィルタ係数に代えて、ゲインに関するフィル
タ係数を用いることにより、前記アナログ入力回路のゲ
インを補正することができる。
リレー装置は、上記目的を達成するため、電力系統の複
数のアナログ状態量をそれぞれ取り込む複数のチャネル
を有してなるアナログ入力回路と、このアナログ入力回
路から取り込まれたアナログ状態量をディジタル状態量
に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換されたディ
ジタル状態量をフィルタタイプに対応させて定められた
フィルタ係数を含んでなるディジタルフィルタ演算プロ
グラムに従って処理するプロセッサとを備え、前記プロ
セッサは、前記各チャネルごとに調整して設定される位
相に関するフィルタ係数を用いて前記ディジタルフィル
タ演算プログラムにより前記ディジタル状態量を処理す
ることによって、前記アナログ入力回路の位相ずれを補
正することを特徴とする。この場合において、前記位相
に関するフィルタ係数に代えて、ゲインに関するフィル
タ係数を用いることにより、前記アナログ入力回路のゲ
インを補正することができる。
【０００９】基本的に、入力されるアナログ状態量はＡ
／Ｄ変換された後、プロセッサによりフィルタタイプ等
ごとに対応させて定められた係数を含んでなる演算プロ
グラムに従って処理され、この処理されたディジタル状
態量データが保護リレーに出力される。つまり、保護リ
レーの種類等に応じたフィルタ係数をメモリに設定し、
又は変更することにより、入力処理に係る所望のフィル
タタイプ等を容易に設定・変更できる。しかも、これら
の設定・変更をソフト的に行えることから、入力フィル
タの標準化を図ることができる。
／Ｄ変換された後、プロセッサによりフィルタタイプ等
ごとに対応させて定められた係数を含んでなる演算プロ
グラムに従って処理され、この処理されたディジタル状
態量データが保護リレーに出力される。つまり、保護リ
レーの種類等に応じたフィルタ係数をメモリに設定し、
又は変更することにより、入力処理に係る所望のフィル
タタイプ等を容易に設定・変更できる。しかも、これら
の設定・変更をソフト的に行えることから、入力フィル
タの標準化を図ることができる。
【００１０】特に、複数の状態量データを、サンプルホ
ールド回路（Ｓ／Ｈ）などを有するチャネルを介して取
り込み、マルチプレクサ（ＭＰＸ）などにより切り替え
てサンプリングしてＡ／Ｄ変換する場合に、入力処理の
チャネル間にゲインや位相のずれがあると誤差につなが
る。この点、本発明によれば、演算プログラムに係る係
数をチャネルに対応させて設定することにより、調整用
のトリマ抵抗などの付加的なハードウェア部品を組み込
まないでも、チャネル間に生ずるゲインや位相のずれを
補正することができる。
ールド回路（Ｓ／Ｈ）などを有するチャネルを介して取
り込み、マルチプレクサ（ＭＰＸ）などにより切り替え
てサンプリングしてＡ／Ｄ変換する場合に、入力処理の
チャネル間にゲインや位相のずれがあると誤差につなが
る。この点、本発明によれば、演算プログラムに係る係
数をチャネルに対応させて設定することにより、調整用
のトリマ抵抗などの付加的なハードウェア部品を組み込
まないでも、チャネル間に生ずるゲインや位相のずれを
補正することができる。
【００１１】
【発明の実施の形態】以下、本発明を実施の形態に基づ
いて説明する。 （第１実施形態）図１は第１実施形態のブロック構成図
である。本例は、電力系統の状態量データをサンプリン
グしてＡ／Ｄ変換処理した後フィルタ処理をするアナロ
グ入力ユニット１に対し、フィルタ係数設定手段として
の選定ユニット２を別々の基板に実装したものである。
これらのユニット１、２はシステムバス３を介して接続
され、これらにより入力処理装置が形成されている。整
定ユニット２には外部入力手段としての整定パネル４が
接続されている。また、システムバス３を介して保護リ
レー演算手段としてのリレー演算ユニット５が接続され
ている。
いて説明する。 （第１実施形態）図１は第１実施形態のブロック構成図
である。本例は、電力系統の状態量データをサンプリン
グしてＡ／Ｄ変換処理した後フィルタ処理をするアナロ
グ入力ユニット１に対し、フィルタ係数設定手段として
の選定ユニット２を別々の基板に実装したものである。
これらのユニット１、２はシステムバス３を介して接続
され、これらにより入力処理装置が形成されている。整
定ユニット２には外部入力手段としての整定パネル４が
接続されている。また、システムバス３を介して保護リ
レー演算手段としてのリレー演算ユニット５が接続され
ている。
【００１２】アナログ入力ユニット１は、バッファアン
プ１１、サンプルホールド回路（Ｓ／Ｈ）１２、マルチ
プレクサ（ＭＰＸ）１３、アナログ／デジタル（Ａ／
Ｄ）変換器１４、ランダムアクセスメモリ（ＲＡＭ）１
５ａ、これらに制御信号を発生するタイミング発生回路
１６、デジタルシグナルプロセッサ（ＤＳＰ）１７、Ｒ
ＡＭ１５ｂ、バスインタフェース回路１８、ローカルバ
ス１９を含んで構成されている。
プ１１、サンプルホールド回路（Ｓ／Ｈ）１２、マルチ
プレクサ（ＭＰＸ）１３、アナログ／デジタル（Ａ／
Ｄ）変換器１４、ランダムアクセスメモリ（ＲＡＭ）１
５ａ、これらに制御信号を発生するタイミング発生回路
１６、デジタルシグナルプロセッサ（ＤＳＰ）１７、Ｒ
ＡＭ１５ｂ、バスインタフェース回路１８、ローカルバ
ス１９を含んで構成されている。
【００１３】一方、整定ユニット２は、バスインタフェ
ース回路２１、マイクロプロセッサ（ＭＰＵ）２２、リ
ードオンリーメモリ（ＲＯＭ）２３、ＲＡＭ２４、書き
かえ可能な不揮発性メモリ（Ｅ２ＰＲＯＭ）２５、整定
表示インタフェース回路２６を含んで構成されている。
ース回路２１、マイクロプロセッサ（ＭＰＵ）２２、リ
ードオンリーメモリ（ＲＯＭ）２３、ＲＡＭ２４、書き
かえ可能な不揮発性メモリ（Ｅ２ＰＲＯＭ）２５、整定
表示インタフェース回路２６を含んで構成されている。
【００１４】なお、リレー演算ユニット５についての詳
細構成は図示していないが、アナログ入力ユニット１に
おいて入力処理された状態量データを取り込むととも
に、整定ユニット２に設定されているリレー整定データ
を取り込んで、保護リレー演算を行う機能を有して構成
されている。
細構成は図示していないが、アナログ入力ユニット１に
おいて入力処理された状態量データを取り込むととも
に、整定ユニット２に設定されているリレー整定データ
を取り込んで、保護リレー演算を行う機能を有して構成
されている。
【００１５】アナログ入力ユニット１のＤＳＰ１７は、
入力状態量データのフィルタ処理を行うデジタルフィル
タ手段として機能するものであり、図２に示すハードウ
エア構成となっている。同図に示すように、ＤＳＰ１７
は、インストラクション（プログラム）が格納されたプ
ログラムメモリＲＯＭ１７ａ、データＲＡＭ１７ｂ、乗
算器１７ｃ、演算部（ＡＬＵ）１７ｄ、汎用レジスタ１
７ｅ、外部メモリのアドレス指定を行うアドレスレジス
タ１７ｆ、外部メモリとのデータの受け渡しを行うデー
タレジスタ１７ｇ、ＤＳＰの内部バス１７ｈを含んでお
り、単一チップのマイクロプロセッサである。なお、プ
ログラムメモリＲＯＭ１７ａはデータエリアとしても使
用可能なものである。ＤＳＰはプログラムメモリ１７ａ
に記憶したプログラムに基づき、加減算及び乗除算を高
速に実行できる。また、水平型パイプライン処理ができ
ることにより、整数データの演算はもとより、固定及び
浮動小数点データの演算を高速に実行できる。これによ
って、固定あるいは浮動小数点のデータおよび係数の乗
算を繰返し行うデジタルフィルタの演算を高速かつ容易
に実現できる。
入力状態量データのフィルタ処理を行うデジタルフィル
タ手段として機能するものであり、図２に示すハードウ
エア構成となっている。同図に示すように、ＤＳＰ１７
は、インストラクション（プログラム）が格納されたプ
ログラムメモリＲＯＭ１７ａ、データＲＡＭ１７ｂ、乗
算器１７ｃ、演算部（ＡＬＵ）１７ｄ、汎用レジスタ１
７ｅ、外部メモリのアドレス指定を行うアドレスレジス
タ１７ｆ、外部メモリとのデータの受け渡しを行うデー
タレジスタ１７ｇ、ＤＳＰの内部バス１７ｈを含んでお
り、単一チップのマイクロプロセッサである。なお、プ
ログラムメモリＲＯＭ１７ａはデータエリアとしても使
用可能なものである。ＤＳＰはプログラムメモリ１７ａ
に記憶したプログラムに基づき、加減算及び乗除算を高
速に実行できる。また、水平型パイプライン処理ができ
ることにより、整数データの演算はもとより、固定及び
浮動小数点データの演算を高速に実行できる。これによ
って、固定あるいは浮動小数点のデータおよび係数の乗
算を繰返し行うデジタルフィルタの演算を高速かつ容易
に実現できる。
【００１６】次に、デジタルフィルタ手段の内容につい
て説明する。デジタルフィルタとしては、フィードバッ
クループを有するＩＩＲフィルタ（Ｉnfinite-extent
Ｉmpulse Ｒesponse、再帰形フィルタと呼ぶ）及びフィ
ードバックループをもたないＦＩＲフィルタ（Ｆinite
−extent Ｉmpulse Ｒespomse、非再帰形フィルタとも
呼ぶ）に大別することができ、共にＤＳＰ１７にて演算
することができる。
て説明する。デジタルフィルタとしては、フィードバッ
クループを有するＩＩＲフィルタ（Ｉnfinite-extent
Ｉmpulse Ｒesponse、再帰形フィルタと呼ぶ）及びフィ
ードバックループをもたないＦＩＲフィルタ（Ｆinite
−extent Ｉmpulse Ｒespomse、非再帰形フィルタとも
呼ぶ）に大別することができ、共にＤＳＰ１７にて演算
することができる。
【００１７】図３にデジタルフィルターの一例として、
２次のＩＩＲ形フィルタ（バイクワッド形フィルタ）の
構成図を示す。図３において、フィルタのゲインを決定
する係数Ｈを入力データに乗ずる乗算部３１、フィルタ
の極を決定する係数Ｂ1及びＢ2を乗ずる乗算部３２、３
３、フィルタの零点を決定する係数Ａ1及びＡ2を乗ずる
乗算部３４、３５、それぞれ演算データを１サンプル遅
らせるディレイ部３６、３７、加算部３８、３９、４
０、４１を有していなり、次式の演算を実行する。
２次のＩＩＲ形フィルタ（バイクワッド形フィルタ）の
構成図を示す。図３において、フィルタのゲインを決定
する係数Ｈを入力データに乗ずる乗算部３１、フィルタ
の極を決定する係数Ｂ1及びＢ2を乗ずる乗算部３２、３
３、フィルタの零点を決定する係数Ａ1及びＡ2を乗ずる
乗算部３４、３５、それぞれ演算データを１サンプル遅
らせるディレイ部３６、３７、加算部３８、３９、４
０、４１を有していなり、次式の演算を実行する。
【００１８】
Ｗｎ＝Ｈ・Ｘn＋Ｂ1・Ｗ（ｎ−１）＋Ｂ2・Ｗ（ｎ−２）…(１)
Ｙｎ＝Ｗｎ＋Ａ1・Ｗ（ｎ−１）＋Ａ2・Ｗ（ｎ−２）……(２)
ここで、Ｘｎはｎサンプリング時のデジタル入力状態量
データであり、Ｙｎはその時のフィルタ出力状態量デー
タである。また、Ｗｎはｎサンプリング時の中間処理デ
ータであり、Ｗ（ｎ−１）、Ｗ（ｎ−２）はそれぞれ
(ｎ−１)時、(ｎ−２)時のものである。
データであり、Ｙｎはその時のフィルタ出力状態量デー
タである。また、Ｗｎはｎサンプリング時の中間処理デ
ータであり、Ｗ（ｎ−１）、Ｗ（ｎ−２）はそれぞれ
(ｎ−１)時、(ｎ−２)時のものである。
【００１９】デジタルフィルタの特徴の一つは、上記の
（１）と（２）式に示したフィルタ係数Ａ1及びＡ2を変
えることにより、同一の構成で次式（３)〜(７）に示す
ローパス、バンドパス、ノッチ及びオールパスの各フィ
ルタを実現できることである。すなわち、係数Ａ1及び
Ａ2を変更することでフィルタのタイプを変更できる。
また、フィルタ係数Ｂ1及びＢ2を任意に変更することに
より、フィルタの特性（例えば、中心周波数ｆ0、選択
度Ｑなど）を任意に変更できる。以下の式（３)〜(７）
に各フィルタの伝達関数Ｈ(ｚ)を示す。なお、Ｈ(ｚ)は
アナログ系のｓに相当する。 （ローパスフィルタ）… Ａ1＝１.０ Ａ2＝２.０
（１）と（２）式に示したフィルタ係数Ａ1及びＡ2を変
えることにより、同一の構成で次式（３)〜(７）に示す
ローパス、バンドパス、ノッチ及びオールパスの各フィ
ルタを実現できることである。すなわち、係数Ａ1及び
Ａ2を変更することでフィルタのタイプを変更できる。
また、フィルタ係数Ｂ1及びＢ2を任意に変更することに
より、フィルタの特性（例えば、中心周波数ｆ0、選択
度Ｑなど）を任意に変更できる。以下の式（３)〜(７）
に各フィルタの伝達関数Ｈ(ｚ)を示す。なお、Ｈ(ｚ)は
アナログ系のｓに相当する。 （ローパスフィルタ）… Ａ1＝１.０ Ａ2＝２.０
【００２０】
【数１】
（バンドパスフィルタ）… Ａ1＝−１.０ Ａ2＝０.０
【００２１】
【数２】
（ハイパスフィルタ）… Ａ1＝１.０ Ａ2＝−２.０
【００２２】
【数３】
（ノッチフィルタ）… Ａ1＝１.０ Ａ2＝−ｒ
【００２３】
【数４】
ここで、ｒ＝２cos２πｆ0Ｔ ……(６-２)
Ｔ ：サンプリング周期
ｆ0：阻止周波数
（オールパスフィルタ）
【００２４】
【数５】
ここで、本第１実施形態の動作を図４に示した処理フロ
ー図に沿って説明する。図４（ａ）のフロー図は図１の
整定ユニット２と整定パネル４の処理フローを示すもの
である。図４（ｂ）は図１のアナログ入力ユニット１の
ＤＳＰ１７を中心とする処理フローを示す。 （i）ステップ１０１ 整定パネル４でデジタルフィルタの前記各係数の設定を
キー入力操作等によって行なう。
ー図に沿って説明する。図４（ａ）のフロー図は図１の
整定ユニット２と整定パネル４の処理フローを示すもの
である。図４（ｂ）は図１のアナログ入力ユニット１の
ＤＳＰ１７を中心とする処理フローを示す。 （i）ステップ１０１ 整定パネル４でデジタルフィルタの前記各係数の設定を
キー入力操作等によって行なう。
【００２５】これは、保護リレーの整定値を設定する方
法と同様のものとなっている。 （ii）ステップ１０２ ステップ１０１で入力されたフィルタ係数をＭＰＵ２２
を介してＥ２ＰＲＯＭ２５に書き込む。Ｅ２ＰＲＯＭ２
５は不揮発性であるから、システムダウン時にあって
も、入力設定されたフィルタ係数を保持できるので、信
頼度の向上を図ることができる。
法と同様のものとなっている。 （ii）ステップ１０２ ステップ１０１で入力されたフィルタ係数をＭＰＵ２２
を介してＥ２ＰＲＯＭ２５に書き込む。Ｅ２ＰＲＯＭ２
５は不揮発性であるから、システムダウン時にあって
も、入力設定されたフィルタ係数を保持できるので、信
頼度の向上を図ることができる。
【００２６】このステップ１０１と１０２は、フィルタ
タイプ等の設定、変更時にのみ行えばよい。 （iii）ステップ１０３ Ｅ２ＰＲＯＭ２５に書き込まれたフィルタ係数を一旦Ｍ
ＰＵ２２に取り込み、次にバスインタフェース回路２１
を介してシステムバス３に送出する。そして、アナログ
入力ユニット１のバスインタフェース回路１８を介して
ＲＡＭ１５ｂに書き込んで転送する。
タイプ等の設定、変更時にのみ行えばよい。 （iii）ステップ１０３ Ｅ２ＰＲＯＭ２５に書き込まれたフィルタ係数を一旦Ｍ
ＰＵ２２に取り込み、次にバスインタフェース回路２１
を介してシステムバス３に送出する。そして、アナログ
入力ユニット１のバスインタフェース回路１８を介して
ＲＡＭ１５ｂに書き込んで転送する。
【００２７】ＭＰＵ２２はこの処理を所定のサンプリン
グ周期Ｔごとに繰返して実行する。 （iv）ステップ１１１ ＤＳＰ１７は上記の周期ＴごとにＲＡＭ１５ｂ内のフィ
ルタ係数をＤＳＰ内部のＲＡＭ１７ｂに書き込む。 （v）ステップ１１２ ＤＳＰ１７は、周期ＴごとにＲＡＭ１５ａに書き込まれ
てあるデジタルの入力状態量データを読み出し、内部の
ＲＡＭ１７ｂに書き込む。なお、ＲＡＭ１５ａ内の入力
状態量データは、タイミング発生回路１６からの制御信
号によりＳ／Ｈ１２、ＭＰＸ１３およびＡ／Ｄ変換回路
１４が動作し、バッファアンプ１１を介して入力される
電力系統の状態量をデジタル変換したものであり、電
圧、電流などの１サイクルの瞬時値データを所定のサン
プリング周期（例えば、電気角で３０°ごと）で分割し
て取り込むようになっている。 （vi）ステップ１１３ ＤＳＰ１７は上記周期Ｔごとに、取り込んだフィルタ係
数を用いて前式（１）と（２）の演算処理を入力状態量
データに対して実行し、その結果をＲＡＭ１７ｂに書き
込む。 （vii）ステップ１１４ ＤＳＰ１７は上記周期Ｔごとに、ステップ１１３で求め
たフィルタ処理結果を、ＲＡＭ１７ｂからＲＡＭ１５ｂ
に転送する。
グ周期Ｔごとに繰返して実行する。 （iv）ステップ１１１ ＤＳＰ１７は上記の周期ＴごとにＲＡＭ１５ｂ内のフィ
ルタ係数をＤＳＰ内部のＲＡＭ１７ｂに書き込む。 （v）ステップ１１２ ＤＳＰ１７は、周期ＴごとにＲＡＭ１５ａに書き込まれ
てあるデジタルの入力状態量データを読み出し、内部の
ＲＡＭ１７ｂに書き込む。なお、ＲＡＭ１５ａ内の入力
状態量データは、タイミング発生回路１６からの制御信
号によりＳ／Ｈ１２、ＭＰＸ１３およびＡ／Ｄ変換回路
１４が動作し、バッファアンプ１１を介して入力される
電力系統の状態量をデジタル変換したものであり、電
圧、電流などの１サイクルの瞬時値データを所定のサン
プリング周期（例えば、電気角で３０°ごと）で分割し
て取り込むようになっている。 （vi）ステップ１１３ ＤＳＰ１７は上記周期Ｔごとに、取り込んだフィルタ係
数を用いて前式（１）と（２）の演算処理を入力状態量
データに対して実行し、その結果をＲＡＭ１７ｂに書き
込む。 （vii）ステップ１１４ ＤＳＰ１７は上記周期Ｔごとに、ステップ１１３で求め
たフィルタ処理結果を、ＲＡＭ１７ｂからＲＡＭ１５ｂ
に転送する。
【００２８】なお、リレー演算ユニット５はシステムバ
ス３を介してＲＡＭ１５ｂに書き込まれたフィルタ処理
された入力状態量データを所定の周期で取り込み、所定
の保護リレー演算を実行する。
ス３を介してＲＡＭ１５ｂに書き込まれたフィルタ処理
された入力状態量データを所定の周期で取り込み、所定
の保護リレー演算を実行する。
【００２９】図５に、整定パネル４から設定したフィル
タ係数がＤＳＰ１７内に取り込まれるまでのデータの流
れを示す。図示のように、整定パネル４から入力したフ
ィルタ係数はＥ２ＰＲＯＭ２５に、保護リレーの整定値
と同じように書込まれた後、アナログ入力ユニット１内
のＲＡＭ１５ｂに転送され書込まれる。これに書込まれ
たフィルタ係数はＤＳＰ１７によりＤＳＰ内のＲＡＭ１
７ｂに書き込まれる。
タ係数がＤＳＰ１７内に取り込まれるまでのデータの流
れを示す。図示のように、整定パネル４から入力したフ
ィルタ係数はＥ２ＰＲＯＭ２５に、保護リレーの整定値
と同じように書込まれた後、アナログ入力ユニット１内
のＲＡＭ１５ｂに転送され書込まれる。これに書込まれ
たフィルタ係数はＤＳＰ１７によりＤＳＰ内のＲＡＭ１
７ｂに書き込まれる。
【００３０】上記ステップ（iv)〜(vii）に示したＤＳ
Ｐ１７における一連の処理は、ＤＳＰ内のプログラムメ
モリ１７ｂに、あらかじめマスクＲＯＭ化しておく。当
然ながら、上記（iv)〜(vii）の処理プログラムをＤＳ
Ｐ１７外部のプログラムメモリに記憶させてもよいこと
は言うまでもない。
Ｐ１７における一連の処理は、ＤＳＰ内のプログラムメ
モリ１７ｂに、あらかじめマスクＲＯＭ化しておく。当
然ながら、上記（iv)〜(vii）の処理プログラムをＤＳ
Ｐ１７外部のプログラムメモリに記憶させてもよいこと
は言うまでもない。
【００３１】以上、説明した第１の実施形態によれば、
整定パネル４からフィルタ係数を入力することにより、
任意にフィルタのタィプおよび特性を容易に設定または
変更することができる。また、その設定操作により、保
護リレーに対応した各種のフィルタをソフト的に実現で
きることから、入力処理装置を標準化することができ
る。
整定パネル４からフィルタ係数を入力することにより、
任意にフィルタのタィプおよび特性を容易に設定または
変更することができる。また、その設定操作により、保
護リレーに対応した各種のフィルタをソフト的に実現で
きることから、入力処理装置を標準化することができ
る。
【００３２】さらに、システムの機能を中断することな
く、オンラインで、フィルタのタイプ及び特性の変更が
でき、稼動率が向上できる。
く、オンラインで、フィルタのタイプ及び特性の変更が
でき、稼動率が向上できる。
【００３３】また、アナログ入力回路（バッファアン
プ、Ｓ／Ｈ、ＭＰＸ、Ａ／Ｄ変換回路）の誤差（ゲイン
及び位相誤差、各チャネル間のバラツキなど）を補正す
るため、整定パネル４からゲイン及び位相の係数（Ｈ及
びＢ１とＢ２）を各チャネルごと調整するようにすれ
ば、上記誤差の補正を容易にすることができる。この結
果アナログ入力ユニット１内に、調整用の素子（トリマ
抵抗など）をなくすことができ、回路の小形化が図れ
る。（第２実施形態）図６に本実施形態のブロック構成
図を示す。本例は、フィルタ係数設定手段として、予め
所望のフィルタタイプ等に対応したフィルタ係数（Ｈ、
Ａ1、Ａ2、Ｂ 1、Ｂ2）が記憶されたＲＯＭ６を、アナロ
グ入力ユニット１のローカルバス１９に接続して構成し
たものである。したがって、第１実施形態のようにオン
ラインでフィルタ係数を設定・変更することはできない
が、構成を簡単化できる。第１実施形態と同一構成・機
能の部品には同一符号を付して説明を省略する。
プ、Ｓ／Ｈ、ＭＰＸ、Ａ／Ｄ変換回路）の誤差（ゲイン
及び位相誤差、各チャネル間のバラツキなど）を補正す
るため、整定パネル４からゲイン及び位相の係数（Ｈ及
びＢ１とＢ２）を各チャネルごと調整するようにすれ
ば、上記誤差の補正を容易にすることができる。この結
果アナログ入力ユニット１内に、調整用の素子（トリマ
抵抗など）をなくすことができ、回路の小形化が図れ
る。（第２実施形態）図６に本実施形態のブロック構成
図を示す。本例は、フィルタ係数設定手段として、予め
所望のフィルタタイプ等に対応したフィルタ係数（Ｈ、
Ａ1、Ａ2、Ｂ 1、Ｂ2）が記憶されたＲＯＭ６を、アナロ
グ入力ユニット１のローカルバス１９に接続して構成し
たものである。したがって、第１実施形態のようにオン
ラインでフィルタ係数を設定・変更することはできない
が、構成を簡単化できる。第１実施形態と同一構成・機
能の部品には同一符号を付して説明を省略する。
【００３４】第２実施形態によれば、ＤＳＰ１７はＲＯ
Ｍ６内のフィルタ係数を取り込んで、第１実施形態と同
様に入力状態量データに対してフィルタ処理を施す。
Ｍ６内のフィルタ係数を取り込んで、第１実施形態と同
様に入力状態量データに対してフィルタ処理を施す。
【００３５】図７に、本実施形態の処理フロー図を示
し、図８にデータの流れの説明図を示す。 （i）ステップ１３１ ＤＳＰ１７はプログラムメモリ１７ａに記憶されている
デジタルフィルタ演算プログラムに従い、ＲＯＭ６内に
設定されているフィルタ係数を読み出して、ＤＳＰ１７
内のＲＡＭ１７ｂに書き込む。 （ii）ステップ１３２ ＤＳＰ１７は、周期ＴごとにＲＡＭ１５ａからデジタル
入力状態量データを読み出し、内部のＲＡＭ１７ｂに書
き込む。 （iii）ステップ１３３およびステップ１３４ ＤＳＰ１７は第１実施形態と同様に、設定されているフ
ィルタ係数を用いてフィルタ処理を実行し、結果をＲＡ
Ｍ１５ｂに書き込む。
し、図８にデータの流れの説明図を示す。 （i）ステップ１３１ ＤＳＰ１７はプログラムメモリ１７ａに記憶されている
デジタルフィルタ演算プログラムに従い、ＲＯＭ６内に
設定されているフィルタ係数を読み出して、ＤＳＰ１７
内のＲＡＭ１７ｂに書き込む。 （ii）ステップ１３２ ＤＳＰ１７は、周期ＴごとにＲＡＭ１５ａからデジタル
入力状態量データを読み出し、内部のＲＡＭ１７ｂに書
き込む。 （iii）ステップ１３３およびステップ１３４ ＤＳＰ１７は第１実施形態と同様に、設定されているフ
ィルタ係数を用いてフィルタ処理を実行し、結果をＲＡ
Ｍ１５ｂに書き込む。
【００３６】上述したように、第２実施形態によれば、
デジタルフィルタ演算プログラムを共通化し、保護リレ
ーの用途及び５０Ｈｚ系、６０Ｈｚ系により異なるフィ
ルタ係数のみを係数用ＲＯＭ６に記憶し、このＲＯＭを
アナログ入力ボードに実装することにより所望のデジタ
ルフィルタが実現できる。従って、フィルタ係数用のＲ
ＯＭ以外は全て共通に使用できるので、ハードウエアの
標準化が図れる。
デジタルフィルタ演算プログラムを共通化し、保護リレ
ーの用途及び５０Ｈｚ系、６０Ｈｚ系により異なるフィ
ルタ係数のみを係数用ＲＯＭ６に記憶し、このＲＯＭを
アナログ入力ボードに実装することにより所望のデジタ
ルフィルタが実現できる。従って、フィルタ係数用のＲ
ＯＭ以外は全て共通に使用できるので、ハードウエアの
標準化が図れる。
【００３７】また、フィルタのタイプおよび特性変更は
係数用ＲＯＭ６を交換することで行う。 （第３実施形態）図９に第３実施形態ブロック構成図を
示す。
係数用ＲＯＭ６を交換することで行う。 （第３実施形態）図９に第３実施形態ブロック構成図を
示す。
【００３８】本実施形態が第１実施形態と異なる点は、
フィルタ係数設定手段を整定ユニット２に設けることに
代えて、アナログ入力ユニット１内に組込んだことにあ
る。すなわち、各種のフィルタタイプ等に合わせた複数
組のフィルタ係数を予めＤＳＰ１７内の不揮発性メモリ
に記憶させておき、フィルタ係数選択手段により所望の
フィルタ係数をアドレス指定して、設定・変更するよう
にしたものである。
フィルタ係数設定手段を整定ユニット２に設けることに
代えて、アナログ入力ユニット１内に組込んだことにあ
る。すなわち、各種のフィルタタイプ等に合わせた複数
組のフィルタ係数を予めＤＳＰ１７内の不揮発性メモリ
に記憶させておき、フィルタ係数選択手段により所望の
フィルタ係数をアドレス指定して、設定・変更するよう
にしたものである。
【００３９】ＤＳＰ１７のハードウェア的な構成は第１
実施形態と同一であるが、ソフトウェアに基づいて奏す
る機能等において相違する。すなわち、図１０に示すよ
うに、プログラムメモリ１７ａの異なるエリアＩ、ＩＩ
に、それぞれ複数組のフィルタ１〜ｎに対応させてフィ
ルタ係数（Ｈ、Ａ1、Ａ2、Ｂ1、Ｂ2）と、入力されるア
ドレス情報に対応したフィルタ係数を読み出して前述し
たと同様のフィルタ処理をするデジタルフィルタ演算プ
ログラムが記憶されている。
実施形態と同一であるが、ソフトウェアに基づいて奏す
る機能等において相違する。すなわち、図１０に示すよ
うに、プログラムメモリ１７ａの異なるエリアＩ、ＩＩ
に、それぞれ複数組のフィルタ１〜ｎに対応させてフィ
ルタ係数（Ｈ、Ａ1、Ａ2、Ｂ1、Ｂ2）と、入力されるア
ドレス情報に対応したフィルタ係数を読み出して前述し
たと同様のフィルタ処理をするデジタルフィルタ演算プ
ログラムが記憶されている。
【００４０】フィルタ係数選択手段７は、ディップスイ
ッチ５１、プルアップ用抵抗５２ａ、５２ｂ、…、スイ
ッチインタフェース回路５３を含んでなり、スイッチイ
ンタフェース回路５３はローカルバス１９に接続されて
いる。そして、ディップスイッチ５１の開閉組合せによ
りフィルタ係数のアドレス情報が生成され、スイッチイ
ンタフェース回路５３を介してローカルバス１９に送出
するようになっている。
ッチ５１、プルアップ用抵抗５２ａ、５２ｂ、…、スイ
ッチインタフェース回路５３を含んでなり、スイッチイ
ンタフェース回路５３はローカルバス１９に接続されて
いる。そして、ディップスイッチ５１の開閉組合せによ
りフィルタ係数のアドレス情報が生成され、スイッチイ
ンタフェース回路５３を介してローカルバス１９に送出
するようになっている。
【００４１】次に、本実施形態の動作を図１１に示した
処理フロー図に沿って説明する。 （i）ステップ１４１ ディップスイッチ５１により、ＤＳＰ１７内に予め記憶
させてあるフィルタ係数の格納アドレスＭのうち、所望
のフィルタタイプ等に対応するフィルタ係数が格納され
ているアドレス情報を入力設定する。 （ii）ステップ１４２ ＤＳＰ１７はスイッチインタフェース回路５３からアド
レス情報を取り込み、これにより選択されたフィルタ係
数のアドレスＭを求めて設定する。 （iii）ステップ１４３ 前記各実施形態と同様に、デジタル入力状態量データを
ＲＡＭ１５ａから取り込み、内部のＲＡＭ１７ｂに書き
込む。 （iv）ステップ１４４ 上記設定されたフィルタ係数と取り込んだ入力状態量デ
ータに基づき、各入力チャンネル１〜Ｎについて、前記
式（１)、（２）のデジタルフィルタ演算を実行し、そ
の結果をＲＡＭ１７ｂに書き込む。 （v）ステップ１４５ ＲＡＭ１７ｂに記憶されているフィルタ処理された入力
状態量データをＲＡＭ１５ｂに書き込み、保護リレー演
算ユニット５等への送出に供する。
処理フロー図に沿って説明する。 （i）ステップ１４１ ディップスイッチ５１により、ＤＳＰ１７内に予め記憶
させてあるフィルタ係数の格納アドレスＭのうち、所望
のフィルタタイプ等に対応するフィルタ係数が格納され
ているアドレス情報を入力設定する。 （ii）ステップ１４２ ＤＳＰ１７はスイッチインタフェース回路５３からアド
レス情報を取り込み、これにより選択されたフィルタ係
数のアドレスＭを求めて設定する。 （iii）ステップ１４３ 前記各実施形態と同様に、デジタル入力状態量データを
ＲＡＭ１５ａから取り込み、内部のＲＡＭ１７ｂに書き
込む。 （iv）ステップ１４４ 上記設定されたフィルタ係数と取り込んだ入力状態量デ
ータに基づき、各入力チャンネル１〜Ｎについて、前記
式（１)、（２）のデジタルフィルタ演算を実行し、そ
の結果をＲＡＭ１７ｂに書き込む。 （v）ステップ１４５ ＲＡＭ１７ｂに記憶されているフィルタ処理された入力
状態量データをＲＡＭ１５ｂに書き込み、保護リレー演
算ユニット５等への送出に供する。
【００４２】なお、ＤＳＰ１７は上記ステップ１４２〜
１４５の処理を所定の周期Ｔごとに繰返して実行する。
１４５の処理を所定の周期Ｔごとに繰返して実行する。
【００４３】上述したように、本実施形態によれば、Ｄ
ＳＰのＲＯＭ内にデジタルフィルタ演算プログラムに加
えて複数組のフィルタ係数を予め記憶させておき、その
中から所望のフィルタタイプ等に対応するフィルタ係数
を、簡単なディップスイッチ操作により外部から選択可
能にしたことから、予め多くの種類のフィルタ係数を記
憶させておくことにより、標準化することができるとと
もに、オンラインであっても容易にフィルタタイプ等の
変更が可能になる。
ＳＰのＲＯＭ内にデジタルフィルタ演算プログラムに加
えて複数組のフィルタ係数を予め記憶させておき、その
中から所望のフィルタタイプ等に対応するフィルタ係数
を、簡単なディップスイッチ操作により外部から選択可
能にしたことから、予め多くの種類のフィルタ係数を記
憶させておくことにより、標準化することができるとと
もに、オンラインであっても容易にフィルタタイプ等の
変更が可能になる。
【００４４】また、ＤＳＰ内部のＲＯＭにフィルタ演算
プログラムとフィルタ係数を記憶させていることから、
ハードウェアの簡素化、低消費電力化などを図ることが
できる。
プログラムとフィルタ係数を記憶させていることから、
ハードウェアの簡素化、低消費電力化などを図ることが
できる。
【００４５】なお、本実施形態のフィルタ係数選択手段
７と複数種のフィルタ係数を格納した不揮発性メモリの
考え方と、前記第１実施形態又は第２実施形態の考え方
を組合せて、標準化等を図ることも可能である。 （第４実施形態）図１２に本発明に係る入力処理装置を
適用してなるデジタル保護リレー装置の主要部ブロック
構成図を示す。
７と複数種のフィルタ係数を格納した不揮発性メモリの
考え方と、前記第１実施形態又は第２実施形態の考え方
を組合せて、標準化等を図ることも可能である。 （第４実施形態）図１２に本発明に係る入力処理装置を
適用してなるデジタル保護リレー装置の主要部ブロック
構成図を示す。
【００４６】図示のように、アナログ入力ユニット６
０、整定ユニット６１、保護リレー演算ユニット６２を
含んで構成されている。アナログ入力ユニット６０とし
ては、第１〜第３実施形態のものを適用し、整定ユニッ
ト６１は図１のものと同様に構成されている。保護リレ
ー演算ユニット６２はＣＰＵ６３を中心として、データ
ＲＡＭ６４、プログラムＲＯＭ６５、整定インタフェー
ス６６、デジタル入力部ＤＩ６７、デジタル出力部ＤＯ
６８がシステムバス６９を介して接続されている。
０、整定ユニット６１、保護リレー演算ユニット６２を
含んで構成されている。アナログ入力ユニット６０とし
ては、第１〜第３実施形態のものを適用し、整定ユニッ
ト６１は図１のものと同様に構成されている。保護リレ
ー演算ユニット６２はＣＰＵ６３を中心として、データ
ＲＡＭ６４、プログラムＲＯＭ６５、整定インタフェー
ス６６、デジタル入力部ＤＩ６７、デジタル出力部ＤＯ
６８がシステムバス６９を介して接続されている。
【００４７】このように構成されることから、アナログ
入力ボード６０は電力系統から電圧・電流信号を取り込
み、デジタルデータに変換した後、デジタルフィルタ処
理演算を実行し、保護リレー演算ユニット６２のデータ
ＲＡＭ６４に入力する。次に、ＣＰＵ６３はプログラム
ＲＯＭ６５に記憶しているリレー演算プログラムに従
い、入力状態量データとリレーの整定値を取り込み、例
えば次式（８）に示すようなリレー演算を実行する。
入力ボード６０は電力系統から電圧・電流信号を取り込
み、デジタルデータに変換した後、デジタルフィルタ処
理演算を実行し、保護リレー演算ユニット６２のデータ
ＲＡＭ６４に入力する。次に、ＣＰＵ６３はプログラム
ＲＯＭ６５に記憶しているリレー演算プログラムに従
い、入力状態量データとリレーの整定値を取り込み、例
えば次式（８）に示すようなリレー演算を実行する。
【００４８】
【数６】
そして、保護リレー演算ユニット６２は式（８）の比較
に基づいてシーケンス処理を行い、電力系統の事故検出
を行う。この保護リレー演算を含む事故検出手順は、公
知の方法をそのまま適用できる。事故検出の結果が事故
時の場合は、ＤＯ６８を介して系統のしゃ断器等にトリ
ップ指令を出力する。 （第５実施形態）図１３を用い、図１実施形態の変形例
について説明する。本実施形態はフィルタ係数を直接入
力設定することに代えて、フィルタタイプ等の情報を入
力し、これに基づいて整定ユニット２にてフィルタ係数
を演算して設定するようにしたものである。 （i）ステップ１５１ 図１に示した整定パネル４から、所望のフィルタタイプ
に係るフィルタ特性定数（中心周波数ｆ0、選択度Ｑ、
ゲインＨ、サンプリング周期Ｔなど）を入力する。 （ii）ステップ１５２ 整定ユニット２のＭＰＵ２２は、入力されたフィルタ特
性定数に基づき、予め定められた手順に従ってフィルタ
係数を求める。
に基づいてシーケンス処理を行い、電力系統の事故検出
を行う。この保護リレー演算を含む事故検出手順は、公
知の方法をそのまま適用できる。事故検出の結果が事故
時の場合は、ＤＯ６８を介して系統のしゃ断器等にトリ
ップ指令を出力する。 （第５実施形態）図１３を用い、図１実施形態の変形例
について説明する。本実施形態はフィルタ係数を直接入
力設定することに代えて、フィルタタイプ等の情報を入
力し、これに基づいて整定ユニット２にてフィルタ係数
を演算して設定するようにしたものである。 （i）ステップ１５１ 図１に示した整定パネル４から、所望のフィルタタイプ
に係るフィルタ特性定数（中心周波数ｆ0、選択度Ｑ、
ゲインＨ、サンプリング周期Ｔなど）を入力する。 （ii）ステップ１５２ 整定ユニット２のＭＰＵ２２は、入力されたフィルタ特
性定数に基づき、予め定められた手順に従ってフィルタ
係数を求める。
【００４９】例えば、バンドパスフィルタの場合のフィ
ルタ係数演算式を次式（９)〜(１２）に示す。
ルタ係数演算式を次式（９)〜(１２）に示す。
【００５０】
Ａ１＝ ０.０ ……(9)
Ａ２＝−１.０ ……(10)
【００５１】
【数７】
【００５２】
【数８】
（iii）ステップ１５３
ステップ１５２で求めたフィルタ係数をＥ２ＰＲＯＭ２
５に記憶する。 （iv）ステップ１５４ ここで、ＭＰＵ２２はＥ２ＰＲＯＭ２５内に格納された
フィルタ係数をアナログ入力ユニット１のＲＡＭ１５ｂ
に転送する。
５に記憶する。 （iv）ステップ１５４ ここで、ＭＰＵ２２はＥ２ＰＲＯＭ２５内に格納された
フィルタ係数をアナログ入力ユニット１のＲＡＭ１５ｂ
に転送する。
【００５３】以下、アナログ入力ユニット１のＤＳＰ１
７は、図１実施形態で示したと全く同様に、ＲＡＭ１５
ｂに転送されたフィルタ係数を用いてフィルタ処理を実
行する。
７は、図１実施形態で示したと全く同様に、ＲＡＭ１５
ｂに転送されたフィルタ係数を用いてフィルタ処理を実
行する。
【００５４】上述したように、本実施形態によれば、整
定パネル４からフィルタ特性定数を入力するだけでよい
ことから、フィルタ係数を全て入力する図１実施形態の
方法よりも、入力点数が少なくてすみ、人手入力に伴う
入力ミスの発生を少なくできるとともに、マンマシン性
を向上させることができる。
定パネル４からフィルタ特性定数を入力するだけでよい
ことから、フィルタ係数を全て入力する図１実施形態の
方法よりも、入力点数が少なくてすみ、人手入力に伴う
入力ミスの発生を少なくできるとともに、マンマシン性
を向上させることができる。
【００５５】
【発明の効果】以上説明したように、本発明によれば以
下に述べるような効果を奏する。
下に述べるような効果を奏する。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
アナログ入力回路におけるゲインや位相のずれをディジ
タル演算プログラムの係数を調整することにより補正・
調整できるため、ゲイン及び位相調整用の素子をなくす
ことができ、回路の小形化を図ることができる。
アナログ入力回路におけるゲインや位相のずれをディジ
タル演算プログラムの係数を調整することにより補正・
調整できるため、ゲイン及び位相調整用の素子をなくす
ことができ、回路の小形化を図ることができる。
【図１】本発明の第１実施形態のブロック構成図
【図２】第１実施形態のＤＳＰのブロック構成図
【図３】デジタルフィルタの概念ブロック図
【図４】（Ａ)、(Ｂ）は第１実施形態の処理フロー図
【図５】第１実施形態のデータの流れを説明する図
【図６】本発明の第２実施形態のブロック構成図
【図７】第２実施形態の処理フロー図
【図８】第２実施形態のデータの流れを説明する図
【図９】第３実施形態のブロック構成図
【図１０】第３実施形態のメモリ内容を説明する図
【図１１】第３実施形態の処理フロー図
【図１２】第４実施形態の全体構成図
【図１３】第５実施形態の処理フロー図
１ アナログ入力ユニット
２ 整定ユニット
４ 整定パネル
５ リレー演算ユニット
６ フィルタ係数専用メモリ
７ フィルタ係数選択手段
１７ デジタルシグナルプロセッサ(ＤＳＰ)
２２ マイクロプロセッサ（ＭＰＵ)
２５ 書きかえ可能不揮発性メモリ(Ｅ２ＰＲＯＭ)
６０ アナログ入力ユニット
６１ 整定パネル
６２ 保護リレー演算ユニット
フロントページの続き
(72)発明者 工藤 博之
茨城県日立市大みか町七丁目１番１号
株式会社日立製作所 日立研究所内
(72)発明者 川上 潤三
茨城県日立市大みか町七丁目１番１号
株式会社日立製作所 日立研究所内
(72)発明者 森 茂
茨城県日立市国分町一丁目１番１号 株
式会社日立製作所 国分工場内
(56)参考文献 特開 昭60−229618（ＪＰ，Ａ)
特開 昭62−281507（ＪＰ，Ａ)
特開 昭62−285511（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 3/02
H03H 17/02
Claims (2)
- 【請求項１】 電力系統の複数のアナログ状態量をそれ
ぞれ取り込む複数のチャネルを有してなるアナログ入力
回路と、 このアナログ入力回路から取り込まれたアナログ状態量
をディジタル状態量に変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換されたディジタル状態量をフィルタタイ
プに対応させて定められたフィルタ係数を含んでなるデ
ィジタルフィルタ演算プログラムに従って処理するプロ
セッサとを備え、 前記プロセッサは、前記各チャネルごとに調整して設定
される位相に関するフィルタ係数を用いて前記ディジタ
ルフィルタ演算プログラムにより前記ディジタル状態量
を処理することによって、前記アナログ入力回路の位相
ずれを補正することを特徴とするディジタル保護リレー
装置。 - 【請求項２】 電力系統の複数のアナログ状態量をそれ
ぞれ取り込む複数のチャネルを有してなるアナログ入力
回路と、 このアナログ入力回路から取り込まれたアナログ状態量
をディジタル状態量に変換するＡ／Ｄ変換器と、 このＡ／Ｄ変換されたディジタル状態量をフィルタタイ
プに対応させて定められたフィルタ係数を含んでなるデ
ィジタルフィルタ演算プログラムに従って処理するプロ
セッサとを備え、 前記プロセッサは、前記各チャネルごとに設定されるゲ
インに関するフィルタ係数を用いて前記ディジタルフィ
ルタ演算プログラムにより前記ディジタル状態量を処理
することによって、前記アナログ入力回路のゲインずれ
を補正することを特徴とするディジタル保護リレー装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215635A JP3390832B2 (ja) | 2001-07-16 | 2001-07-16 | デジタル保護リレー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215635A JP3390832B2 (ja) | 2001-07-16 | 2001-07-16 | デジタル保護リレー装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23309298A Division JP3248133B2 (ja) | 1988-12-07 | 1998-08-19 | デジタル保護リレー装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002058153A JP2002058153A (ja) | 2002-02-22 |
| JP3390832B2 true JP3390832B2 (ja) | 2003-03-31 |
Family
ID=19050239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001215635A Expired - Lifetime JP3390832B2 (ja) | 2001-07-16 | 2001-07-16 | デジタル保護リレー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390832B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5250744B2 (ja) | 2006-07-13 | 2013-07-31 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | フィルタ処理集積回路 |
| JP2008079367A (ja) | 2006-09-19 | 2008-04-03 | Toshiba Corp | 保護継電装置 |
-
2001
- 2001-07-16 JP JP2001215635A patent/JP3390832B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002058153A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dabroom et al. | Numerical differentiation using high-gain observers | |
| CA2033874C (en) | Digital signal processing method and system, electric power system signal processing system and electric power control system | |
| JP4258545B2 (ja) | デジタルローパスフィルタ | |
| JP3390832B2 (ja) | デジタル保護リレー装置 | |
| JP3191060B2 (ja) | ディジタル信号処理方法及び装置 | |
| US5553013A (en) | Delay generation filter | |
| JP3248133B2 (ja) | デジタル保護リレー装置 | |
| JP3265426B2 (ja) | ディジタル信号処理方法及びその装置 | |
| JP2662694B2 (ja) | デジタル保護リレー装置 | |
| US5040137A (en) | Random access FIR filtering | |
| JP2828992B2 (ja) | デジタル保護リレー | |
| JPH0730373A (ja) | デジタルフィルタ | |
| JP2987635B2 (ja) | ディジタル信号処理方法及びその装置 | |
| JP3074347B2 (ja) | デジタル保護リレー装置 | |
| US7290022B2 (en) | Method and filter arrangement for digital recursive filtering in the time domain | |
| JPH11332082A (ja) | デジタル保護継電装置 | |
| JPS6336574B2 (ja) | ||
| JP2622962B2 (ja) | Ｆｆｔアナライザのズーミング装置 | |
| JPH04197019A (ja) | ディジタル保護継電装置 | |
| JPH0113244B2 (ja) | ||
| JP2000312431A (ja) | ディジタル保護制御装置 | |
| JPH10308650A (ja) | フィルタ設計方法およびディジタルフィルタ | |
| JPH01273413A (ja) | デジタル信号処理回路 | |
| JP3125672B2 (ja) | ディジタルフィルタ | |
| JP2775887B2 (ja) | 電力系統の事故電流測定用ディジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |