JP3389781B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラ型でノ
ーマリ・オフ型の縦型パワー素子に関する。

【０００２】

【従来の技術】従来技術として、特開平６−２５２４０
８号公報に開示された半導体装置を紹介する。図７は素
子の基本構造を説明する斜視図、図８は図７の前面と同
じ部分を示す断面図、図９は素子の表面図である。図１
０は図７の側面と同じ断面図である。なお、上記図７と
図９においては、説明のため表面の電極である金属膜な
らびに表面保護膜を除去した様子を描いている。また、
図９の表面図中の線分Ａ−Ａに沿って紙面に垂直に切っ
た断面図が図８であり、同じく線分Ｂ−Ｂに沿って切っ
た断面図が図１０にあたる。

【０００３】初めに素子構造を説明する。なお、この従
来例は本出願人の先行出願であり、各部名称などについ
ては適宜変更して記載する。上記の図中、番号５１はｎ
+型の基板領域、５２はｎ型のドレイン領域、５３はｎ+
型のソース領域、５４はＭＯＳ型電極、５５は絶縁膜で
ある。ＭＯＳ型電極５４は高濃度のｐ+型ポリシリコン
よりなる。６１はドレイン電極で、基板領域５１とオー
ミックコンタクトしている。６３はソース電極で、ソー
ス領域５３およびＭＯＳ型電極５４とオーミックコンタ
クトしてる。すなわち、ＭＯＳ型電極５４はソース電位
に固定されている。よって、このＭＯＳ型電極５４と絶
縁膜５５を合わせて「固定電位絶縁電極」５６と呼ぶ。
この固定電位絶縁電極の断面構造は、図８に示すように
例えば「Ｕ」の字のように側壁がほぼ垂直な溝の中に形
成されている。

【０００４】さらに図８において固定電位絶縁電極５６
の間に挟まれたドレイン領域５２を、チャネル領域５７
と呼ぶ。固定電位絶縁電極５６の周辺のドレイン領域５
２には、この状態でＭＯＳ型電極５４から、仕事関数差
に起因する電界によって空乏層領域が形成されている。
そしてこの固定電位絶縁電極５６に挟まれたチャネル領
域５７にはこの空乏領域によって、主電流を構成する伝
導電子に対してポテンシャル障壁が形成されており、こ
のままではソース領域５３とドレイン領域５２とは遮断
状態になっている。なお、チャネル領域５７の構造はこ
のポテンシャル障壁を形成するため、チャネル厚みＨ
（チャネル領域の幅、すなわち溝の側壁同士の距離）は
できるだけ狭くしてあり、例えばチャネル厚みＨは２μ
ｍ以下である。さらに、ドレイン電界がソース領域近傍
の電位分布に影響を及ぼさないように、図８中に示すチ
ャネル長Ｌ（溝の底部からソース領域５３までの距離）
はチャネル厚みＨの２〜３倍以上に設定されている。

【０００５】さらに、図７ならびに図１０に示すよう
に、絶縁膜５５に接してソース領域５３とは離れたとこ
ろに、ｐ型のゲート領域５８が存在する。図１０中、６
８はこのゲート領域５８とオーミックコンタクトする電
極で「ゲート電極」と呼ぶ。なお、６０は層間絶縁膜で
ある。また、図１０中の「破線」は図７との関係から分
かるように紙面の奥行き方向にある固定電位絶縁電極５
６の存在を示したものである。

【０００６】次に動作を説明する。この素子は、例えば
ソース電極６３は接地（０Ｖに）され、ドレイン電極６
１は負荷を介してしかるべき正の電位を与えて使用す
る。まず、ゲート電極６８が接地されているとき、素子
は遮断状態にある。この状態ではドレイン領域５２には
正のドレイン電位によって空乏層がのびていて、空乏層
中では微量ながらキャリアが対発生する。伝導電子はｎ
+型基板領域５１を通ってドレイン電極６１へ流れ去
り、正孔は絶縁膜５５の界面に到達する。しかし、その
ままではそれによって絶縁膜５５界面の電位が上昇し、
チャネル領域５７内の電子に対するポテンシャル障壁が
低下するところであるが、この正孔はこの絶縁膜５５界
面に接する、接地されたｐ型ゲート領域５８へと移動
し、ゲート電極６８を通って流れ去る。よって、本構造
ではチャネル領域５７に正孔が停滞することはなく、素
子は遮断状態を保ち続ける。

【０００７】次に導通状態であるが、ゲート電極６８の
電位すなわちｐ型ゲート領域５８の電位として例えば＋
０.５Ｖを印加すると、正孔は上記とは逆にｐ型ゲート
領域５８から、これが接している絶縁膜５５の界面へと
流れ込んで反転層を形成し、ＭＯＳ型電極５４からチャ
ネル領域５７への電気力線を遮蔽する。そして界面の電
位を上昇させ、チャネル領域５７中の伝導電子に対する
ポテンシャル障壁を低下させる。すなわち、これによっ
てドレイン領域５２とソース領域５３は導通状態とな
る。さらに、ゲート電極６８の電位を上げてゆくと、ｐ
型ゲート領域５８と周辺のｎ型領域からなるｐｎ接合が
順バイアスされ、正孔は直接ドレイン領域５２ならびに
チャネル領域５７へと注入される。すると、耐圧を保つ
ために不純物濃度を薄く、高抵抗に作られていたこれら
ｎ型の領域は伝導度が高められ、電流は低い抵抗で流れ
るようになる。また、このようにチャネル領域５７を正
孔の導電路として使用するため、固定電位絶縁電極５６
は図７〜図１０に示すようにストライプ状に形成されて
いる。

【０００８】次に、この素子をターンオフさせるために
は、ゲート電極６８に印加された正電位を解除し、接地
状態もしくは負電位を印加すればよい。すると、ドレイ
ン領域５２内にあった過剰な正孔はｐ型ゲート領域５８
へと流れ込み、ついにはドレイン領域５２ならびにチャ
ネル領域５７内の正孔は枯渇し、チャネル領域５７には
伝導電子に対するポテンシャル障壁が復活して、主電流
は遮断される。

【０００９】しかし、上記のような構造では、次のよう
な課題が残った。すなわち、以下のような理由でターン
オフ速度の向上に限界を持ってしまうのである。上記に
示すとおり、導通状態にあるこの素子のゲート電極６８
の電位を０もしくは負電位に転じると、ドレイン領域５
２やチャネル領域５７にあった過剰な正孔はｐ型ゲート
領域５８へと流れ込む。すると、チャネル領域５７内に
おいては、高水準注入状態はほぼ解除され、チャネル領
域５７内の正孔は絶縁膜５５界面に反転層を形成する。
この反転層は中性のチャネル領域５７よりは高い導電率
を持っているので、チャネル領域５７内に存在する正孔
はこれを伝って、ゲート領域５８へと流れる。しかし、
ゲート電極６８に負電位を印加したことによるゲート電
界は、ソース領域５３近傍までは到達できない。なぜな
ら、チャネル領域５７の両脇にはソース電位に固定さ
れ、かつｐ型半導体でできた固定電位絶縁電極５６が存
在しているため、ゲート領域５８からの電気力線はこれ
らに終端されてしまい、ゲート領域５８からチャネル領
域５７内へのその影響力は、およそチャネル厚みＨと同
程度しか進入できないことが数値計算から判っている。
すなわち、ターンオフ時にチャネル領域５７内に存在す
る正孔は、ほとんど濃度勾配によってゲート領域５８へ
移動することになる。このために、ターンオフ時の電流
降下時間すなわちソース領域５３近傍から正孔が出払う
までの時間は、ソース領域５３からゲート領域５８まで
の距離に比例し、この距離が決まるとターンオフに要す
る時間はほぼ決まってしまっていた。

【００１０】一方、ソース領域５３からゲート領域５８
までの距離をあまり短くしてしまうと、導通時にゲート
領域５８から注入した正孔が、ドレイン領域５２内に行
き渡る前にソース領域５３へ流れ込んでしまうことにな
り、ドレイン領域５２の抵抗を十分下げることができな
いため、オン抵抗の上昇を招く。このことから、ゲート
領域５８からソース領域５３までの距離をある程度確保
する必要があり、よって従来の構造においては、ターン
オフ速度の向上に上限があった。

【００１１】次に、後記第四の実施の形態と比較するた
め、第二の従来例として特公昭５５―８５０６９号公報
（絶縁ゲート型トランジスタ）に開示されたものを紹介
する。この素子も、溝の中に形成された絶縁電極を持つ
ＪＦＥＴ型構造である。図１１に上記公報から素子の断
面図を引用する。なお、説明の便宜上、図中の番号は変
更してあり、また電極の結線を追加した。

【００１２】まず構造を説明する。図中、番号７１はｎ
+型ドレイン領域、７２はｎ-型チャネル領域、７３はｎ
+型ソース領域で、チャネル領域７２はドレイン領域７
１とソース領域７３に挟まれている。ソース領域７３の
近傍には溝が掘られており、溝の中には絶縁膜７６が形
成されている。そして、このソース領域７３近傍のチャ
ネル領域７２を挟む絶縁電極は、一方は可変電位の駆動
ゲート７４、他方は固定電位ゲート７５である。また、
２つの絶縁電極に挟まれたチャネル領域７２は短チャネ
ル構造となっており、構造全体としては三極管特性を示
す静電誘導トランジスタとなっている。また、７７はド
レイン電極、７８はソース電極で、それぞれドレイン領
域７１、ソース領域７３とオーミックコンタクトしてい
る。

【００１３】次に動作を説明する。この素子の特徴は、
前記第一の従来例同様、ソース電極７８を接地し、ドレ
イン電極７７には正電位を印加した構成で使われる。駆
動ゲート７４には外部からの制御信号が印加され、素子
の主電流のオン・オフを制御している。一方、固定電位
ゲート７５にはしかるべき電位が印加されていて、素子
の諸特性を制御している。すなわち、たとえば固定電位
ゲート７５に負電位を印加すると、固定電位ゲート７５
近傍のチャネル領域７２には空乏層が形成され、ソース
領域７３からの伝導電子の流れは、駆動ゲート７４近傍
に偏って流れることになる。駆動ゲート７４のオン状態
の電位が一定値に設定されているとしても、固定電位ゲ
ート７５の電位如何によって、素子の導電率、しきい
値、変換コンダクタンスなどを変更することができる。
また、チャネルを制御するために、チャネル領域７２の
両側ではなく片側だけが駆動ゲート７４になっているの
で、入力容量が半分ですむ。

【００１４】

【発明が解決しようとする課題】さて、このように上記
第一の従来例では、ターンオフ時にチャネル内に残った
少数キャリアがソース領域近傍から出払う際に、ほとん
ど少数キャリアの濃度勾配によって移動していた。ま
た、ソース領域からゲート領域までの距離が短ければタ
ーンオフ速度は向上するが、オン抵抗の上昇とトレード
オフの関係になっていた。

【００１５】本発明は上記のような問題点に着目し、他
の諸特性を低下させることなく、ターンオフ速度の速い
トランジスタを提供することを目的としている。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、請求項１に記載の発明において
は、ドレイン領域である一導電型（たとえばｎ型）の半
導体基体の一主面に接して同一導電型（ｎ型）のソース
領域を有し、前記主面に接して前記ソース領域を挟み込
むように配置された第一の溝を一個または複数個有す
る。前記第一の溝の内部には第一の絶縁膜によって前記
ドレイン領域と絶縁され、かつ、前記ソース領域と同電
位に保たれた固定電位絶縁電極を有し、前記固定電位絶
縁電極は、前記第一の絶縁膜を介して隣接する前記ドレ
イン領域に空乏領域を形成するような仕事関数の導電性
材料から成る。そして、前記ソース領域に接する前記ド
レイン領域の一部であって、前記固定電位絶縁電極によ
って挟み込まれたチャネル領域を有し、前記チャネル領
域には前記固定電位絶縁電極の周囲に形成された前記空
乏領域によって多数キャリア（ここでは伝導電子）の移
動を阻止するポテンシャル障壁が形成されている。

【００１７】さらに、遮断状態における前記ドレイン領
域側からの電界が前記ソース領域近傍に影響を及ぼさな
いように、前記チャネル領域にあって前記第一の溝の底
部から前記ソース領域までの距離すなわちチャネル長
は、前記チャネル領域にあって対面する前記第一の溝の
側壁同士の距離すなわちチャネル厚みの、少なくとも２
乃至３倍以上となっている。さらに、前記固定電位絶縁
電極を取り囲む前記第一の絶縁膜の界面に少数キャリア
（ここでは正孔）を導入して反転層を形成し、前記固定
電位絶縁電極から前記ドレイン領域への電界を遮蔽して
前記チャネル領域に形成されたポテンシャル障壁を減少
もしくは消滅させてチャネルを開くべく、前記第一の絶
縁膜ならびに前記ドレイン領域に接して、前記ソース領
域には接しない、反対導電型（たとえばｐ型）のゲート
領域を有する。ここまでは前述した第一の従来例のトラ
ンジスタの構造と同等である。

【００１８】本発明においては、これに加えてさらに、
前記ゲート領域に接し、かつ前記チャネル領域に面しな
がら、前記ソース領域には接しないように配置された第
二の溝を有し、前記第二の溝には、第二の絶縁膜によっ
て前記ドレイン領域ならびに前記ゲート領域と絶縁され
た可変電位絶縁電極を有する構成とする。なお、これは
後記図１〜図４に示す実施の形態に対応する。

【００１９】このような構成による作用について説明す
る。素子が導通状態にあるとき、前記同一導電型（ｎ
型）の前記ドレイン領域には、反対導電型（ｐ型）の前
記ゲート領域から注入された少数キャリア（正孔）が充
満していて、伝導度が高くなっている。

【００２０】この状態から素子をターンオフさせるべ
く、前記ゲート電極にそれまでと極性が逆の電位（ここ
では負電位）を印加すると、前記ドレイン領域内の少数
キャリア（正孔）は前記ゲート領域へと流れ込み、やが
て前記チャネル領域の少数キャリア（正孔）も枯渇し
て、前記固定電位絶縁電極周辺には空乏層が形成され、
これによって前記ソース領域近傍のチャネルも閉じ、主
電流は遮断される。

【００２１】この過程で従来の構造では、ターンオフ時
の前記チャネル領域内の少数キャリア（正孔）は前記第
一の絶縁膜の界面に反転層を形成して、その中を前記ゲ
ート領域へ向かってほとんど拡散によって移動するしか
なく、ターンオフ速度は前記ソース領域から前記ゲート
領域までの距離にほぼ比例していた。

【００２２】しかし、本発明の構成では、この前記チャ
ネル領域の前記ソース領域から前記ゲート領域に向かっ
た距離は必要最低限とし、前記ゲート領域に向かった前
記チャネル領域の出口の近傍に、前記ゲート領域に接し
た第二の絶縁電極すなわち可変電位絶縁電極が存在す
る。ターンオフの過程において、前記可変電位絶縁電極
に前記第二の絶縁膜界面に強い反転層を形成する極性の
電位（ここでは負電位）を印加すると、前記チャネル領
域を挟み込んでいた前記固定電位絶縁電極は接地電位で
あるから、両絶縁電極の対面するところでは強い電界が
生じ、前記固定電位絶縁電極の界面の少数キャリア（正
孔）は前記可変電位絶縁電極の第二の絶縁膜界面へと移
動する。前記可変電位絶縁膜界面に移った少数キャリア
（正孔）は、強い反転層の中を前記ゲート領域まで移動
するので、結果として少数キャリア（正孔）が前記ソー
ス領域近傍から出払う速度が速くなる。すなわち、ター
ンオフ速度が向上することになる。

【００２３】次に、請求項２に記載の発明においては、
請求項１に記載の発明の半導体装置において、前記可変
電位絶縁電極が前記ゲート電極と接続された構成とす
る。なお、これは後記図５に示す実施の形態に対応す
る。

【００２４】このような構成による作用であるが、前記
請求項１の構成では素子が全体として４端子となってい
て操作が煩雑になっていたのだが、請求項２の構成では
通常の素子と変わらぬ３端子となったことで操作が簡便
になる。

【００２５】次に、請求項３に記載の発明においては、
請求項１に記載の発明の半導体装置において、前記ソー
ス領域から前記ゲート領域の方向へ向かって、前記ソー
ス領域近傍の前記チャネル厚みの少なくとも２乃至３倍
の距離までは、隣り合う２つの前記固定電位絶縁電極の
間の距離が、前記ソース領域近傍における前記チャネル
厚みよりも大きくないという構成とする。

【００２６】このような構成の作用について説明する。
本発明の素子構造では、前記固定電位絶縁電極はその周
囲に空乏層を形成するような導電性材料からなり、かつ
その電位は前記ソース電位に固定されている。さらに、
素子の遮断状態において、前記ソース領域と前記ドレイ
ン領域との間に多数キャリア（伝導電子）に対するポテ
ンシャル障壁が形成されるように、前記チャネル厚みは
十分狭く構成されている。さらに、ドレイン電界が前記
ソース領域近傍に影響を及ぼさないように、前記チャネ
ル長は前記チャネル厚みの２〜３倍以上に設定されてい
る。

【００２７】また、前記チャネル領域と前記可変電位絶
縁電極が対面する箇所では、隣り合う絶縁膜同士の間隔
がチャネル厚みより広い箇所が必ずできてしまうため、
本発明ではさらに、前記ソース領域から前記ゲート領域
の方向へ向かって、前記ソース領域近傍の前記チャネル
厚みの少なくとも２乃至３倍の距離までは、隣り合う２
つの前記固定電位絶縁電極の間の距離が、前記ソース領
域近傍における前記チャネル厚みより大きくならないよ
うに設定している。このことから、本構成ではこの領域
からドレイン電界が前記ソース領域近傍に侵入すること
を防いでいる。

【００２８】次に、請求項４に記載の発明においては、
ドレイン領域である一導電型（例えばｎ型）の半導体基
体の一主面に接して同一導電型（ｎ型）のソース領域
と、前記ソース領域に接しない反対導電型（例えばｐ
型）のゲート領域を有し、前記主面に接して前記ソース
領域を挟み込むように隣り合って配置された第一の溝お
よび第二の溝を有する。

【００２９】前記第一の溝の内部には第一の絶縁膜によ
って前記ドレイン領域と絶縁され、かつ、前記ソース領
域と同電位に保たれた固定電位絶縁電極を有し、前記第
二の溝の内部には第二の絶縁膜によって前記ドレイン領
域と絶縁され、かつ、前記ゲート領域と同電位に保たれ
た可変電位絶縁電極を有する。前記固定電位絶縁電極な
らびに前記可変電位絶縁電極は、それぞれ前記第一の絶
縁膜ならびに前記第二の絶縁膜を介して隣接する前記ド
レイン領域に空乏領域を形成するような仕事関数の導電
性材料から成る。

【００３０】そして、前記ソース領域に接する前記ドレ
イン領域の一部であって、前記固定電位絶縁電極および
前記可変電位絶縁電極によって挟み込まれたチャネル領
域を有する。前記チャネル領域には前記固定電位絶縁電
極ならびに前記可変電位絶縁電極の周囲に形成された前
記空乏領域によって多数キャリア（ここでは伝導電子）
の移動を阻止するポテンシャル障壁が形成されていて、
遮断状態における前記ドレイン領域側からの電界が前記
ソース領域近傍に影響を及ぼさないように、前記チャネ
ル領域にあって、前記第一の溝および前記第二の溝のう
ち深くないほうの溝の底部から前記ソース領域までの距
離すなわちチャネル長は、前記チャネル領域にあって対
面する前記第一の溝および前記第二の溝の側壁同士の距
離すなわちチャネル厚みの、少なくとも２乃至３倍以上
となっている。

【００３１】さらに、前記可変電位絶縁電極の電位変化
に伴う電界変化に同調して、前記固定電位絶縁電極を取
り囲む前記第一の絶縁膜界面に少数キャリア（ここでは
正孔）を導入して反転層を形成し、前記固定電位絶縁電
極から前記ドレイン領域への電界を遮蔽して、前記チャ
ネル領域に形成されたポテンシャル障壁を減少もしくは
消滅させてチャネルを開くべく、前記ゲート領域は前記
第一の絶縁膜と接している。

【００３２】さらに、導通状態において、小数キャリア
（正孔）を直接注入して前記チャネル領域を伝導度変調
すべく、前記ゲート領域は前記チャネル領域と接してい
る。さらに、ターンオフの際に前記可変電位絶縁電極の
前記第二の絶縁膜界面に形成される反転層から少数キャ
リア（正孔）を排出すべく、前記ゲート領域は前記第二
の絶縁膜と接している構成とする。なお、これは後記図
６に示す実施の形態に対応する。

【００３３】このような構成による作用を説明する。素
子が導通状態にあるとき、前記同一導電型（ｎ型）の前
記ドレイン領域には、反対導電型（ｐ型）の前記ゲート
領域から注入された少数キャリア（正孔）が充満してい
て伝導度が高くなっている。そして、この素子が導通状
態からターンオフに転ずる状態においては、それまでと
は極性が逆の電位（ここでは負電位）を前記ゲート電極
に印加すると、前記チャネル領域に接している前記可変
電位絶縁電極に、前記ゲート電極と同様の電位が印加さ
れるため、その前記第二の絶縁膜界面に強い反転層が形
成される。すると、前記チャネル領域に存在する少数キ
ャリア（正孔）は、導電率の高い前記可変電位絶縁電極
の強い反転層を通って前記ゲート領域へ排出されるた
め、少数キャリア（正孔）が前記ソース領域近傍から出
払う速度は速くなる。すなわち、ターンオフ速度が向上
する。

【００３４】

【発明の効果】請求項１に記載の発明によれば、従来の
固定電位絶縁電極に加えて可変電位絶縁電極を新たに付
加することで、ターンオフに際してチャネル領域内の過
剰少数キャリアを迅速に排除でき、ターンオフ時間を短
縮できる、という効果が得られる。

【００３５】さらに、請求項２に記載の発明によれば、
請求項１の発明の効果に加えて、可変電位絶縁電極を従
来のゲート電極と接続することによって、従来と同様の
三端子素子として簡便に操作できる、という効果が得ら
れる。

【００３６】さらに、請求項３に記載の発明によれば、
請求項１の発明の効果に加えて、可変電位絶縁電極を付
加しても確実な遮断特性を確保できる、という効果が得
られる。

【００３７】さらに、請求項４に記載の発明によれば、
ソース領域を固定電位絶縁電極と可変電位絶縁電極で挟
み込むように配置することで、ターンオフに際してチャ
ネル領域内の過剰少数キャリアをさらに迅速に排除で
き、ターンオフ時間を短縮できる、という効果が得られ
る。

【００３８】

【発明の実施の形態】以下、本発明を実施の形態よって
詳細に説明する。図１〜図４は、本発明の第一の実施の
形態である。これは前記請求項１に対応する。図１は素
子の基本構造を説明する斜視図、図２は図１の前面と同
じ部分を示す断面図、図３は素子の表面図である。図４
は図１の側面と同じ断面図である。なお、上記図１と図
３においては、説明のため表面の電極である金属膜なら
びに表面保護膜を除去した様子を描いている。また、図
３の表面図中の線分Ａ−Ａに沿って紙面に垂直に切った
断面図が図２であり、同じく線分Ｂ−Ｂに沿って切った
断面図が図４である。また、この実施の形態では半導体
をシリコンとして説明する。

【００３９】初めに素子構造を説明する。まず図１〜図
４中において、番号１はｎ+型の基板領域、２はｎ型の
ドレイン領域、３はｎ+型のソース領域、４は第一のＭ
ＯＳ型電極、５は第一の絶縁膜である。第一のＭＯＳ型
電極４は高濃度のｐ+型ポリシリコンよりなる。１１は
ドレイン電極で、基板領域１とオーミックコンタクトし
ている。１３はソース電極で、ソース領域３および第一
のＭＯＳ型電極４とオーミックコンタクトしてる。すな
わち、第一のＭＯＳ型電極４はソース電位に固定されて
いる。よって、この第一のＭＯＳ型電極４と第一の絶縁
膜５を合わせて「固定電位絶縁電極」６と呼ぶ。この固
定電位絶縁電極６の断面構造は図２に示すように例えば
「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成され
ている。また図中、ソース領域３は第一の絶縁膜５に接
しているように描いているが、ソース領域３が固定電位
絶縁電極６に挟み込まれるように配置されていれば接し
ていなくてもよい。

【００４０】さらに図２において固定電位絶縁電極６の
間に挟まれたドレイン領域２をチャネル領域７と呼ぶ。
固定電位絶縁電極６の周辺のドレイン領域２において
は、この状態で第一のＭＯＳ型電極４から仕事関数差に
起因する電界によって空乏層領域が形成されていて、チ
ャネル領域７にはこの空乏層領域によって、主電流を構
成する伝導電子に対してポテンシャル障壁が形成されて
おり、このままではソース領域３とドレイン領域２とは
遮断状態になっている。

【００４１】なお、チャネル領域の構造は、十分なポテ
ンシャル障壁を形成するため、チャネル厚みＨ（チャネ
ル領域の幅、すなわち溝の側壁同士の距離）はできるだ
け狭くしてあり、例えばチャネル厚みＨは２μｍ以下で
ある。さらに、ドレイン電界がソース領域近傍の電位分
布に影響を及ぼさないように、図２中に示すチャネル長
Ｌ（溝の底部からソース領域３までの距離）はチャネル
厚みＨの２〜３倍以上に設定されている。

【００４２】さらに、図１ならびに図４に示すように、
第一の絶縁膜５に接してソース領域３とは離れたところ
に、ｐ型のゲート領域８が存在する。図４中、１８はこ
のゲート領域８とオーミックコンタクトする電極で「ゲ
ート電極」と呼ぶ。なお、１０は層間絶縁膜である。こ
こまでは前記第一の従来例と同等の構成である。

【００４３】本発明ではこれに加えて、図１ならびに図
３に示すように、第二のＭＯＳ型電極１４と、それをド
レイン領域２と絶縁するための第二の絶縁膜１５によっ
て形成された可変電位絶縁電極１６を有する。可変電位
絶縁電極１６はゲート領域８と接していて、チャネル領
域７に面しながらソース領域３とは接しないように配置
されている。

【００４４】この第二のＭＯＳ型電極１４は導電性材料
からなり、例えば第一のＭＯＳ型電極４と同材料の高濃
度のｐ+型ポリシリコンでもよい。また、第二の絶縁膜
も例えば第一の絶縁膜と同じものでもよい。すなわち、
可変電位絶縁電極１６を形成する第二のＭＯＳ型電極１
４および第二の絶縁膜１５は、固定電位絶縁電極６を形
成する第一のＭＯＳ型電極４および第一の絶縁膜５と同
じ工程、同じ材料で製造することができるので、従来技
術によって容易に実現できる。

【００４５】可変電位絶縁電極１６の断面構造は、例え
ば「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成さ
れている。ただし、この実施の形態においては、二つの
隣合う固定電位絶縁電極６の間に配置された可変電位絶
縁電極１６の数は１本であるが、もちろん複数配置され
ていても構わない。また、図４中の「破線」は図１との
関係から分かるように紙面の奥行き方向にある固定電位
絶縁電極６および可変電位絶縁電極１６の存在を示した
ものである。

【００４６】次に、動作を説明する。この素子は、例え
ばソース電極１３は接地（０Ｖ）し、ドレイン電極１１
は負荷を介してしかるべき正の電位を印加して使用す
る。まず、ゲート電極１８が接地されているとき、素子
は遮断状態にある。このとき、可変電位絶縁電極１６の
状態は、接地もしくは負電位を印加した状態とするのが
望ましい。この状態ではドレイン領域２にはこのドレイ
ン電位によって空乏層がのびていて、空乏層中では微量
ながらキャリアが対発生する。伝導電子はそのままｎ+
型基板領域１を通ってドレイン電極１１へ流れ去り、正
孔は表面の第一の絶縁膜５の界面に到達する。しかし、
そのままではそれによって第一の絶縁膜５界面の電位が
上昇し、チャネル領域７内の電子に対するポテンシャル
障壁が低下するところであるが、第一の絶縁膜５はｐ型
ゲート領域８と接しているので、正孔は第一の絶縁膜５
界面を伝って、ｐ型ゲート領域８に移り、さらにゲート
電極１８を通って外部へ流れ去る。よって、本構造では
チャネル領域７に正孔が停滞することはなく、素子は遮
断状態を保ち続ける。

【００４７】次に導通状態であるが、ゲート電極１８の
電位すなわちｐ型ゲート領域８の電位として例えば＋
０.５Ｖを印加すると、正孔は上記とは逆にｐ型ゲート
領域８から、これが接している第一の絶縁膜５の界面へ
と流れ込んで反転層を形成し、ポテンシャル障壁を作っ
ている第一のＭＯＳ型電極４からチャネル領域７への電
気力線を遮蔽し、チャネル領域７中の伝導電子に対する
ポテンシャル障壁を低下させる。すなわち、これによっ
てドレイン領域２とソース領域３は導通状態となる。こ
のとき、可変電位絶縁電極１６は上記の正孔の振る舞い
を邪魔せぬよう、接地もしくはゲート電極１８と同電位
であることが望ましい。また、上記のようにソース領域
３近傍とゲート領域８に連続した反転層が形成されるよ
うに、例えば固定電位絶縁電極６はストライプ状に配置
されている。

【００４８】さらに、ゲート電極１８の電位を上げてゆ
くと、ｐ型ゲート領域８と周辺のｎ型領域からなるｐｎ
接合が順バイアスされ、正孔は直接ドレイン領域２なら
びにチャネル領域７へと注入される。すると、耐圧を保
つために不純物濃度を薄く、高抵抗に作られていたこれ
らｎ型の領域は伝導度が高められ、電流は低い抵抗で流
れるようになる。このとき、可変電位絶縁電極１６の状
態は、遮断状態と同様に素子特性にあまり影響をしない
ので、接地状態もしくはゲート電位と同電位としておく
のがよい。

【００４９】次に、ターンオフについて説明する。本発
明は、このターンオフ時に素子内から排出される正孔の
経路を改良し、スイッチング速度を向上させたものであ
る。図７〜図１０に示した前記第一の従来例では、導通
状態にある素子をターンオフさせるために、ゲート電極
６８の電位を０もしくは負電位に転じると、ドレイン領
域５２やチャネル領域５７にあった過剰な正孔はｐ型ゲ
ート領域５８へと流れ込み始める。するとチャネル領域
５７内においては高水準注入状態は解除されて、チャネ
ル領域５７内の正孔は固定電位絶縁電極５６の電界によ
って、その絶縁膜５５界面に反転層を形成する。正孔に
とっては、ｎ型で中性のチャネル領域５７よりもこの反
転層のほうが導電率が高いので、これを伝ってゲート領
域５８へと流れ去る。しかし、前述したように反転層中
の正孔の移動はほとんど濃度勾配による拡散によるもの
であり、ターンオフ速度すなわちソース領域５３近傍か
ら正孔が出払うまでの時間は、ソース領域５３からゲー
ト領域５８までの距離にほぼ比例していた。しかも、他
の素子特性を維持するために、この距離はあまり短くす
ることができなかった。

【００５０】そこで本発明では、図１に示すように固定
電位絶縁電極６に挾まれた半導体領域のなかに、ゲート
領域８に接して、チャネル領域７に面しながらソース領
域３とは接しない可変電位絶縁電極１６を付加してい
る。そして、主電流の遮断に必要な固定電位絶縁電極６
に挾まれたチャネル領域７は、ソース領域３周辺の必要
最低限とする。

【００５１】上記のような構造において、ターンオフ時
にこの可変電位絶縁電極１６に強い負電位を印加する
と、次のようなことが起こる。まず、ソース領域３周辺
の正孔は、図７の場合と同様に、固定電位絶縁電極６の
第一の絶縁膜５界面に反転層を形成してゲート領域８の
方へと移動する。そして可変電位絶縁電極１６が存在す
るところまでくると、固定電位絶縁電極６よりも可変電
位絶縁電極１６の方が電位は低いので、正孔は固定電位
絶縁電極６の界面から離れて可変電位絶縁電極１６の界
面へと移動する。可変電位絶縁電極１６の界面には強い
反転層が形成されているので移動度が高く、正孔は素早
くゲート領域８へと移動することができる。さらに、チ
ャネル領域７の距離は十分短くなっているので、反転層
内の濃度勾配によるポテンシャル勾配も非常に高く、ソ
ース領域３近傍の正孔が出払う時間は速く、ターンオフ
時間は短くなる。

【００５２】次に、図５は本発明の第二の実施の形態を
示す斜視図である。これは前記請求項２に対応する。な
お、図５は前記図１に対応する素子の斜視図であり、図
中番号の同じものは同じ要素を示す。本実施の形態は、
可変電位絶縁電極１６をゲート電極１８に接続したもの
である。第一の実施の形態では、可変電位絶縁電極１６
とゲート電極１８とが独立しており、素子が４端子とな
っていて操作が煩雑になっていたのであるが、本実施の
形態では通常の素子と変わらぬ３端子素子となったこと
で操作が簡便になる。その他の作用効果は第一の実施の
形態と同様である。

【００５３】次に、本発明の第三の実施の形態について
説明する。これは前記請求項３に対応するものである。
上記第一の実施の形態に記したように、ソース領域３か
らゲート領域８に向かったチャネル領域７の長さが短い
ほど、ターンオフ時にソース領域３近傍から過剰正孔を
排出させる速度が向上する。しかし、チャネル領域７が
前述した遮断特性を確保するためには、以下のような理
由で一定の長さを確保するほうがよい。

【００５４】ここでもう一度、本素子構造におけるチャ
ネル領域７の幾何学的構成について説明する。ｐ型ポリ
シリコンによって作られ、かつ接地された固定電位絶縁
電極６によって挟み込まれたｎ型のチャネル領域７に
は、固定電位絶縁電極６の周辺に形成された空乏層によ
ってソース領域３から伝導電子に対するポテンシャル障
壁を形成すべく、チャネル厚みＨはできるだけ狭く作ら
れている。また、ドレイン電界がソース領域３近傍に影
響を及ぼさないように、ソース領域３からドレイン領域
２に向かったチャネル長Ｌは、チャネル厚みＨの２〜３
倍以上とすればよいことが、数値計算によって得られて
いる。そしてノーマリ・オフ特性を確保するためには、
この条件は水平方向にも満たされなければならない。し
たがって、前記請求項３に記載するように、「ソース領
域３からゲート領域８の方向へ向かって、ソース領域３
近傍のチャネル厚みＨの少なくとも２〜３倍の距離まで
は、隣り合う２つの固定電位絶縁電極６の間の距離が、
ソース領域３近傍におけるチャネル厚みＨより大きくな
らないように設定する。」すなわち、図３中に示す長さ
Ｄがソース領域３近傍のＨの２〜３倍以上確保されるよ
うにする。

【００５５】また、チャネル厚みＨはその内部にポテン
シャル障壁を形成する程に狭く作られており、さらに製
造手段によって可能なかぎり狭く作ったほうが遮断特性
がよい。よって、通常はチャネル厚みＨはデザインルー
ルとなり、それ以上に狭い領域は作れない。すると図３
に示すように、２つの固定電位絶縁電極６に挟まれたチ
ャネル領域７と可変電位絶縁電極１６が対面する領域に
は、どうしてもチャネル厚みＨより大きい領域が形成さ
れてしまう。しかし、長さＤを上記のように設定してお
けば、この領域からドレイン電界が侵入してチャネルの
遮断が破れることを防ぐことができる。

【００５６】また、可変電位絶縁電極１６の影響である
が、負電位にすれば界面に反転層を形成し、チャネルに
とっては閉じる方向に働く。また、正電位にすれば界面
には蓄積層を形成し、界面の電位はさほど上がらない。
すなわち、どちらの極性の電位を可変電位絶縁電極１６
に印加しても遮断状態を保つことができる。

【００５７】次に、図６は第四の実施の形態を示す斜視
図である。これは前記請求項４に対応する。なお、図６
は前記図５に対応する素子の斜視図であり、図中番号の
同じものは同じ要素を示す。本実施の形態は、前記第二
の実施の形態に対して、隣り合った可変電位絶縁電極１
６と固定電位絶縁電極６とでソース領域３を挟み込むよ
うに配置したものである。なお、前記第一の実施の形態
と同様にソース領域３は第一の絶縁膜５および第二の絶
縁膜１５に接していなくてもよい。すなわち、ゲート領
域８に接しゲート電極１８と接続された可変電位絶縁電
極１６と、ゲート領域８に接しソース領域３に接続され
た固定電位絶縁電極６に挟まれた領域にチャネル領域１
７を形成している。

【００５８】次に、動作を説明する。この素子は、例え
ばソース電極１３は接地（０Ｖ）し、ドレイン電極１１
は負荷を介してしかるべき正の電位を印加して使用す
る。まず、ゲート電極１８が接地されているとき、可変
電位絶縁電極１６も接地状態となり、素子は遮断状態に
ある。すなわち、固定電位絶縁電極６ならびに可変電位
絶縁電極１６の周辺のドレイン領域２には、この状態で
第一のＭＯＳ型電極４ならびに第二のＭＯＳ型電極１４
から、仕事関数差に起因する電界によって空乏層領域が
形成されている。そしてこの固定電位絶縁電極６および
可変電位絶縁電極１６に挟まれたチャネル領域１７には
この空乏領域によって、主電流を形成する伝導電子に対
してポテンシャル障壁が形成されており、このままでは
ソース領域３とドレイン領域２とは遮断状態になってい
る。

【００５９】なお、チャネル領域の構造は、十分なポテ
ンシャル障壁を形成するため、チャネル厚みＨはできる
だけ狭くしてあり、例えばチャネル厚みＨは２μｍ以下
である。さらに、ドレイン電界がソース領域３近傍の電
位分布に影響を及ぼさないように、図２中に示すチャネ
ル長Ｌはチャネル厚みＨの２〜３倍以上に設定されてい
る。

【００６０】ところで、この状態では、ドレイン領域２
にはこのドレイン電位によって空乏層がのびていて、空
乏層中では微量ながらキャリアが対発生する。伝導電子
はそのままｎ+型基板領域１を通ってドレイン電極１１
へ流れ去り、正孔は表面の第一の絶縁膜５もしくは第二
の絶縁膜１５の界面に到達する。しかし、そのままでは
それによって第一の絶縁膜５ならびに第二の絶縁膜１５
界面の電位が上昇し、チャネル領域内の電子に対するポ
テンシャル障壁が低下するところであるが、第一の絶縁
膜５ならびに第二の絶縁膜１５はｐ型ゲート領域８と接
しているので、正孔は第一の絶縁膜５ならびに第二の絶
縁膜１５の界面を伝って、ｐ型ゲート領域８に移り、さ
らにゲート電極１８を通って外部へ流れ去る。したがっ
て本構造ではチャネル領域１７に正孔が停滞することは
なく、素子は遮断状態を保ち続ける。

【００６１】次に導通状態であるが、ゲート電極１８の
電位すなわちｐ型ゲート領域８ならびに可変電位絶縁電
極１６の電位として例えば＋０.５Ｖを印加すると、第
一の実施の形態と同様にチャネル領域のポテンシャル障
壁が低下し主電流が流れ始める。すなわち、固定電位絶
縁電極６の第一の絶縁膜５界面にはｐ型ゲート領域８か
ら正孔が流れ込んで反転層を形成し、第一のＭＯＳ型電
極４からチャネル領域１７への電気力線を遮蔽するた
め、界面の電位を上昇させる。また可変電位絶縁電極１
６の第二の絶縁膜１５界面においては正電位を印加した
ことにより電位が上昇する。よって、第一の絶縁膜５お
よび第二の絶縁膜１５界面の伝導電子に対するポテンシ
ャル障壁は低下する。すなわち、これによってドレイン
領域２とソース領域３は導通状態となる。さらに、ゲー
ト電極１８の電位を上げてゆくと、ｐ型ゲート領域８と
周辺のｎ型領域からなるｐｎ接合が順バイアスされ、正
孔は直接ドレイン領域２ならびにチャネル領域１７へと
注入される。すると、耐圧を保つために不純物濃度を薄
く、高抵抗に作られていたこれらｎ型の領域は伝導度が
高められ、電流は低い抵抗で流れるようになる。

【００６２】次に、ターンオフについて説明する。ま
ず、導通状態にあるこの素子をターンオフさせるため
に、ゲート電極１８の電位を負電位に転じると、ドレイ
ン領域２およびチャネル領域１７における正孔はゲート
領域８近傍から順次減少する。このときチャネル領域１
７内においては、高水準注入状態は解除される。可変電
位絶縁電極１６は固定電位絶縁電極６より負電位になる
ので、チャネル領域１７内の正孔は負電位を印加された
可変電位絶縁電極１６の第二の絶縁膜１５界面に強い反
転層を形成し、チャネル領域１７内の正孔はこれを伝っ
てゲート領域８へと流れる。

【００６３】上記のようにして、本実施の形態ではター
ンオフ時にチャネル領域１７に存在する正孔が、近傍の
可変電位絶縁電極１６の第二の絶縁膜１５界面を伝っ
て、ゲート領域８へ排出されるため、チャネル領域１７
から正孔が枯渇するまでの時間がさらに短縮される。す
なわち、チャネルはさらに速く閉じ、ターンオフ速度が
向上する。

【００６４】なお、本構造の他の形態としては、前記図
３中の距離Ｄをゼロにし、さらにゲート領域８と同電位
に保たれた可変電位絶縁電極１６を、ソース領域３の前
面にノーマリ・オフに十分なポテンシャル障壁ができる
ように、ソース領域３に近付けて配置したような形態で
も同様の効果を持つ。

【００６５】ところで、図６の斜視図の前面のみを、前
記従来例の図１１と比較するとよく似ている。どちらも
縦型素子であり、ソース領域全面の半導体領域は、両脇
を２種類の絶縁電極によって挟まれてチャネル領域を構
成している。また、図１１の構成でも、絶縁電極の一方
は主電流のオン・オフを制御する制御電極であり、他方
は一定電位を印加された電極であった。しかし、本発明
の構造では、図６の斜視図に示すとおり、別の領域にこ
れら絶縁電極と接するｐ型ゲート領域８が存在するとこ
ろが構成上最も異なっている。これによって素子の動作
もまったく違ったものになっている。

【００６６】まず、図１１の従来例の構造では、絶縁ゲ
ート型ＪＦＥＴの一形態であり、モノポーラ素子であ
る。チャネルの制御は両絶縁ゲートの近傍に形成された
空乏層によって中性のチャネル領域の電流路を制御する
か、あるいは駆動ゲートの絶縁膜界面に伝導電子の蓄積
領域を形成してソース領域とドレイン領域とを導通させ
る。

【００６７】これに対して、本発明の図６の構造では、
素子をターンオンさせるべく可変電位絶縁電極１６に正
の電位を印加すると、これと同時にｐ型のゲート領域８
の電位も上昇する。これによって固定電位絶縁電極６の
界面には反転層が形成されて電気力線を遮蔽することで
チャネル内のポテンシャルが低下する。また、可変電位
絶縁電極１６の近傍には、可変電位絶縁電極１６の電位
そのものが反映されて同様にポテンシャルが低下し、こ
れらの変化によってチャネル領域１７内のポテンシャル
障壁の高さが低下もしくは消失してチャネルが開く。

【００６８】さらにゲート電極１８の電位を上げると、
ｐ型ゲート領域８からｎ型領域へ直接正孔が注入され、
ドレイン領域２内は伝導度変調を起こしてチャネル領域
１７ならびにドレイン領域２全体が低抵抗となる。この
状態ではチャネル領域１７内に大量に存在する少数キャ
リアの為に、本発明は基本的にバイポーラ動作しかし得
ない。

【００６９】また、チャネルの開閉に関するコンセプト
であるが、図１１の従来例では、まず固定ゲートはソー
ス領域と同電位でも構わないが、必要に応じて別の電位
を印加してチャネルに関する諸特性を制御できるように
構成されている。また、チャネルは積極的に絶縁電極か
ら空乏層を延ばして主電流を絞る。

【００７０】これに対して本発明では、もともと固定電
位絶縁電極６はソース領域３と同電位で、かつ両絶縁電
極も電極材料をｐ型ポリシリコンなど、絶縁膜界面に空
乏層を形成するような導電材料を用いていて、チャネル
はもともと遮断状態である。そして、ゲート電極１８へ
正電位を印加することで、本来閉じているチャネルを開
くのである。特に固定電位絶縁電極６についてはこれが
顕著で、チャネルの導通は絶縁膜界面に少数キャリアの
反転層を形成して絶縁電極からの電気力線を遮断するこ
とで導通状態を実現するものである。

【００７１】また、上記のように図１１の従来例は、電
圧駆動型素子であるが、図６の本発明は電流駆動型素子
である。このように、図１１の従来例と図６の本発明と
は、構成も違い、互いに類似した動作もできず、特性も
著しく異なっている。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態の斜視図。

【図２】本発明の第一の実施の形態の断面図。

【図３】本発明の第一の実施の形態における表面構造を
示す断面図。

【図４】本発明の第一の実施の形態の他の角度から見た
断面図。

【図５】本発明の第二の実施の形態の斜視図。

【図６】本発明の第四の実施の形態の斜視図。

【図７】第一の従来例の斜視図。

【図８】第一の従来例の断面図。

【図９】第一の従来例における表面構造を示す断面図。

【図１０】第一の従来例の他の角度から見た断面図。

【図１１】第二の従来例の断面図。

【符号の説明】

１…基板領域 ２…ドレイン領
域 ３…ソース領域 ４…第一のＭＯ
Ｓ型電極 ５…第一の絶縁膜 ６…固定電位絶
縁電極 ７…チャネル領域 ８…ゲート領域 １０…層間絶縁膜 １１…ドレイン
電極 １３…ソース電極 １４…第二のＭ
ＯＳ型電極 １５…第二の絶縁膜 １６…可変電位
絶縁電極 １７…チャネル領域 １８…ゲート電
極 ５１…基板領域 ５２…ドレイン
領域 ５３…ソース領域 ５４…ＭＯＳ型
電極 ５５…絶縁膜 ５６…固定電位
絶縁電極 ５７…チャネル領域 ５８…ゲート領
域 ６０…層間絶縁膜 ６１…ドレイン
電極 ６３…ソース電極 ６８…ゲート電
極 ７１…ドレイン領域 ７２…チャネル
領域 ７３…ソース領域 ７４…駆動ゲー
ト ７５…固定電位ゲート ７６…絶縁膜 ７７…ドレイン電極 ７８…ソース電
極 Ｈ…チャネル厚み Ｌ…チャネル長 Ｄ…ソース領域からゲート領域に向かったチャネル領域
の長さ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】ドレイン領域である一導電型の半導体基体
   の一主面に接して同一導電型のソース領域を有し、 前記主面に接して前記ソース領域を挟み込むように配置
   された第一の溝を一個または複数個有し、 前記第一の溝の内部には第一の絶縁膜によって前記ドレ
   イン領域と絶縁され、かつ、前記ソース領域と同電位に
   保たれた固定電位絶縁電極を有し、 前記固定電位絶縁電極は、前記第一の絶縁膜を介して隣
   接する前記ドレイン領域に空乏領域を形成するような仕
   事関数の導電性材料から成り、 前記ソース領域に接する前記ドレイン領域の一部であっ
   て、前記固定電位絶縁電極によって挟み込まれたチャネ
   ル領域を有し、 前記チャネル領域には前記固定電位絶縁電極の周囲に形
   成された前記空乏領域によって多数キャリアの移動を阻
   止するポテンシャル障壁が形成されていて、 遮断状態における前記ドレイン領域側からの電界が前記
   ソース領域近傍に影響を及ぼさないように、前記チャネ
   ル領域にあって前記第一の溝の底部から前記ソース領域
   までの距離すなわちチャネル長は、前記チャネル領域に
   あって対面する前記第一の溝の側壁同士の距離すなわち
   チャネル厚みの、少なくとも２乃至３倍以上となってお
   り、 さらに、前記固定電位絶縁電極を取り囲む前記第一の絶
   縁膜の界面に少数キャリアを導入して反転層を形成し、
   前記固定電位絶縁電極から前記ドレイン領域への電界を
   遮蔽して前記チャネル領域に形成されたポテンシャル障
   壁を減少もしくは消滅させてチャネルを開くべく、前記
   第一の絶縁膜ならびに前記ドレイン領域に接して、前記
   ソース領域には接しない、反対導電型のゲート領域を有
   する半導体装置において、 前記ゲート領域に接し、前記チャネル領域に面しながら
   前記ソース領域には接しないように配置された第二の溝
   を有し、 前記第二の溝の内部には、第二の絶縁膜によって前記ド
   レイン領域ならびに前記ゲート領域と絶縁された可変電
   位絶縁電極を有する、 ことを特徴とする半導体装置。
2. 【請求項２】前記可変電位絶縁電極が前記ゲート領域と
   同電位に保たれたことを特徴とする請求項１に記載の半
   導体装置。
3. 【請求項３】前記ソース領域から前記ゲート領域の方向
   へ向かって、前記ソース領域近傍の前記チャネル厚みの
   少なくとも２乃至３倍の距離までは、隣り合う２つの前
   記固定電位絶縁電極の間の距離が、前記ソース領域近傍
   における前記チャネル厚みより大きくない、ことを特徴
   とする請求項１に記載の半導体装置。
4. 【請求項４】ドレイン領域である一導電型の半導体基体
   の一主面に接して同一導電型のソース領域と、前記ソー
   ス領域に接しない反対導電型のゲート領域を有し、 前記主面に接して前記ソース領域を挟み込むように隣り
   合って配置された第一の溝および第二の溝を有し、 前記第一の溝の内部には第一の絶縁膜によって前記ドレ
   イン領域と絶縁され、かつ、前記ソース領域と同電位に
   保たれた固定電位絶縁電極を有し、 前記第二の溝の内部には第二の絶縁膜によって前記ドレ
   イン領域と絶縁され、かつ、前記ゲート領域と同電位に
   保たれた可変電位絶縁電極を有し、 前記固定電位絶縁電極ならびに前記可変電位絶縁電極
   は、前記第一の絶縁膜ならびに前記第二の絶縁膜を介し
   て隣接する前記ドレイン領域に空乏領域を形成するよう
   な仕事関数の導電性材料から成り、 前記ソース領域に接する前記ドレイン領域の一部であっ
   て、前記固定電位絶縁電極および前記可変電位絶縁電極
   によって挟み込まれたチャネル領域を有し、 前記チャネル領域には前記固定電位絶縁電極ならびに前
   記可変電位絶縁電極の周囲に形成された前記空乏領域に
   よって多数キャリアの移動を阻止するポテンシャル障壁
   が形成されていて、 遮断状態における前記ドレイン領域側からの電界が前記
   ソース領域近傍に影響を及ぼさないように、前記チャネ
   ル領域にあって、前記第一の溝および前記第二の溝のう
   ち深くないほうの溝の底部から前記ソース領域までの距
   離すなわちチャネル長は、前記チャネル領域にあって対
   面する前記第一の溝および前記第二の溝の側壁同士の距
   離すなわちチャネル厚みの、少なくとも２乃至３倍以上
   となっており、 前記可変電位絶縁電極の電位変化に伴う電界変化に同調
   して、前記固定電位絶縁電極を取り囲む前記第一の絶縁
   膜の界面に少数キャリアを導入して反転層を形成し、前
   記固定電位絶縁電極から前記ドレイン領域への電界を遮
   蔽して、前記チャネル領域に形成されたポテンシャル障
   壁を減少もしくは消滅させてチャネルを開くべく前記ゲ
   ート領域は前記第一の絶縁膜と接していて、 さらに、導通状態において、小数キャリアを直接注入し
   て前記チャネル領域を伝導度変調すべく、前記ゲート領
   域は前記チャネル領域と接していて、 さらに、ターンオフの際に前記可変電位絶縁電極の前記
   第二の絶縁膜界面に形成される反転層から少数キャリア
   を排出すべく、前記ゲート領域は前記第二の絶縁膜と接
   している、 ことを特徴とする半導体装置。