JP2023134956A - 半導体装置 - Google Patents

Abstract

【課題】トレンチゲートを備えた横型の半導体装置において、オン抵抗を低下させるための技術を提供する。【解決手段】半導体装置１は、半導体層１０と、半導体層１０の一方の主面から深部に向けて伸びている複数のトレンチゲート３０と、半導体層１０の一方の主面から深部に向けて伸びているトレンチドレイン４０と、を備えている。半導体層１０は、複数のトレンチゲート３０の各々の底面に接するように設けられており、ドリフト層１２よりもｎ型の不純物濃度が濃いＮ型の高濃度領域１７を有している。【選択図】図１

Description

本明細書が開示する技術は、トレンチゲートを備えた横型の半導体装置に関する。

特許文献１には、トレンチゲートを備えた横型の半導体装置の一例が開示されている。この半導体装置では、半導体層の一方の主面上に配設されたソース電極からトレンチゲートの側面に形成されたチャネルを介して縦方向に電子が注入される。注入された電子は、半導体層の一方の主面から深部に向けて伸びているトレンチドレインを介して、半導体層の一方の主面上に配設されたドレイン電極に流れることができる。

特開２０２１－１７４９４６号公報

この種の半導体装置では、オン抵抗を低減するための技術が必要とされている。本明細書は、トレンチゲートを備えた横型の半導体装置において、オン抵抗を低下させるための技術を提供する。

本明細書が開示する半導体装置の一実施形態は、半導体層と、ドレイン電極と、ソース電極と、複数のトレンチゲートと、トレンチドレインと、を備えることができる。前記ドレイン電極は、前記半導体層の一方の主面上の少なくとも一部に配設されている。前記ソース電極は、前記半導体層の前記一方の主面上の少なくとも一部に配設されている。前記複数のレンチゲートの各々は、前記半導体層の前記一方の主面から深部に向けて伸びている。前記複数のレンチゲートの各々は、ゲート電極と、前記ゲート電極の底面及び側面を被覆するゲート絶縁膜と、を有している。前記トレンチドレインは、前記半導体層の前記一方の主面から深部に向けて伸びている。前記トレンチドレインは、前記ドレイン電極に電気的に接続されているドレイン接続領域と、前記ドレイン接続領域の側面を被覆するドレイン絶縁膜と、を有している。前記半導体層は、第１導電型のドレイン層と、前記ドレイン層上に設けられており、前記ドレイン層よりも不純物濃度が薄い第１導電型のドリフト層と、前記ドリフト層上に設けられており、前記ソース電極に電気的に接続されている第２導電型のボディ層と、前記ボディ層上に設けられており、前記ソース電極に電気的に接続されている第１導電型のソース領域と、前記複数のトレンチゲートの各々の底面に接するように設けられており、前記ドリフト層よりも第１導電型の不純物濃度が濃い第１導電型の高濃度領域と、を有することができる。前記複数のトレンチゲートの各々は、前記半導体層の一方の主面から前記ボディ層を超えて前記ドリフト層に達するように設けられており、前記半導体層の厚み方向において前記ドレイン層から離れて配置されている。前記トレンチドレインは、前記半導体層の一方の主面から前記ドリフト層を超えて前記ドレイン層に達するように設けられている。前記ドレイン接続領域が、前記ドレイン層に電気的に接続されている。この半導体装置では、前記トレンチゲートの前記底面に接するように前記高濃度領域が設けられている。このため、この半導体装置がオンしたときに、前記トレンチゲートの側面に形成されたチャネルを縦方向に流れたキャリアは、前記高濃度領域を介して前記ドレイン層に流れることができる。この半導体装置は、低オン抵抗な特性を有することができる。

上記実施形態の半導体装置では、前記高濃度領域の幅が、前記トレンチゲートの幅よりも大きくてもよい。この半導体装置は、より低オン抵抗な特性を有することができる。

上記実施形態の半導体装置では、前記高濃度領域が、前記トレンチゲートの前記底面から前記ドレイン層まで延びていてもよい。この半導体装置は、より低オン抵抗な特性を有することができる。

上記実施形態の半導体装置では、前記高濃度領域が、隣り合う前記トレンチゲートの間を延びていてもよい。この半導体装置は、より低オン抵抗な特性を有することができる。

上記実施形態の半導体装置では、前記高濃度領域の第１導電型の不純物濃度が、前記ドリフト層の第１導電型の不純物濃度の２倍以上であってもよい。この半導体装置は、低オン抵抗な特性を有することができる。

上記実施形態の半導体装置では、前記ゲート絶縁膜が、前記ゲート電極の前記底面及び前記側面のうちの下側部分を被覆する下側ゲート絶縁膜と、前記ゲート電極の前記側面のうちの上側部分を被覆しており、前記下側ゲート絶縁膜よりも膜厚が薄い上側ゲート絶縁膜と、を有していてもよい。前記上側ゲート絶縁膜は、前記ボディ層に接している。この半導体装置では、低チャネル抵抗と前記ゲート絶縁膜の高い絶縁破壊を両立することができる。

半導体装置の要部断面図を模式的に示す。 変形例の半導体装置の要部断面図を模式的に示す。

図１に示されるように、半導体装置１は、横型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、半導体層１０と、半導体層１０の表面上の少なくとも一部に配設されているドレイン電極２２と、半導体層１０の表面上の少なくとも一部に配設されているソース電極２４と、複数のトレンチゲート３０と、複数のトレンチドレイン４０と、を備えている。なお、図示明瞭化を目的として、複数のトレンチゲート３０のうちの１つのトレンチゲート３０のみに符号を付している。半導体層１０の材料は、特に限定されるものではないが、例えばシリコンであってもよい。この例に代えて、半導体層１０の材料は、例えば炭化珪素又は窒化物半導体であってもよい。半導体層１０は、Ｎ⁺型のドレイン層１１と、Ｎ型のドリフト層１２と、Ｐ型のボディ層１３と、Ｐ⁺型のボディコンタクト領域１４と、Ｎ⁺型のソース領域１５と、Ｐ型の正孔排出領域１６と、Ｎ⁺型の高濃度領域１７と、を有している。

ドレイン層１１は、ｎ型不純物を高濃度に含むＮ型層であり、半導体層１０の下層部に設けられており、半導体層１０の下面に露出する位置に配置されている。ドレイン層１１は、Ｓｉ基板である。

ドリフト層１２は、ｎ型不純物をドレイン層１１よりも低濃度に含むＮ型層であり、ドレイン層１１上に設けられており、ドレイン層１１とボディ層１３の間に配置されている。ドリフト層１２は、Ｓｉ基板であるドレイン層１１の上面から結晶成長して形成されたエピタキシャル層である。

ボディ層１３は、ｐ型不純物を含むＰ型層であり、半導体層１０の上層部に設けられており、ドリフト層１２とソース領域１５の間に配置されている。ボディ層１３は、隣り合うトレンチゲート３０の間の領域に配置されており、複数のトレンチゲート３０の各々の側面のうちの上側部分に接している。ボディ層１３はさらに、トレンチゲート３０とトレンチドレイン４０の間の領域にも配置されている。ボディ層１３は、例えばイオン注入技術を利用してドリフト層１２の上層部にｐ型不純物を導入することで形成された拡散領域である。

ボディコンタクト領域１４は、ｐ型不純物をボディ層１３よりも高濃度に含むＰ型領域であり、ボディ層１３上に設けられている。ボディコンタクト領域１４は、半導体層１０の上層部に設けられており、半導体層１０の上面に露出する位置に配置されており、ソース電極２４にオーミック接触している。このため、ボディ層１３は、ボディコンタクト領域１４を介してソース電極２４に電気的に接続されている。ボディコンタクト領域１４は、隣り合うトレンチゲート３０の間の領域に配置されている。ボディコンタクト領域１４はさらに、トレンチゲート３０とトレンチドレイン４０の間の領域にも配置されている。ボディコンタクト領域１４は、例えばイオン注入技術を利用してドリフト層１２の上層部にｐ型不純物を導入することで形成された拡散領域である。

ソース領域１５は、ｎ型不純物を高濃度に含むＮ型領域であり、半導体層１０の上層部に設けられており、半導体層１０の上面に露出する位置に配置されており、ソース電極２４にオーミック接触している。ソース領域１５は、隣り合うトレンチゲート３０の間の領域に配置されており、複数のトレンチゲート３０の各々の側面のうちの上側部分に接している。ソース領域１５は、トレンチゲート３０とトレンチドレイン４０の間の領域に配置されていない。ソース領域１５は、例えばイオン注入技術を利用してドリフト層１２の上層部にｎ型不純物を導入することで形成された拡散領域である。

正孔排出領域１６は、ｐ型不純物を含むＰ型領域であり、トレンチゲート３０とトレンチドレイン４０の間の領域に設けられている。この例では、正孔排出領域１６は、トレンチドレイン４０の側面に接するように配置されている。正孔排出領域１６はさらに、ボディ層１３に接しており、ボディ層１３から半導体層１０の深部に向けてドリフト層１２内に突出するように構成されている。正孔排出領域１６は、ボディ層１３及びボディコンタクト領域１４を介してソース電極２４に電気的に接続されている。正孔排出領域１６はまた、ドレイン層１１から離れて配置されている。この例に代えて、正孔排出領域１６がドレイン層１１に接していていてもよい。正孔排出領域１６は、トレンチドレイン４０を形成するためのトレンチを形成した後に、例えばイオン注入技術を利用して、そのトレンチの側面に対して斜め方向からｐ型不純物を導入することで形成された拡散領域である。

高濃度領域１７は、ｎ型不純物をドリフト層１２よりも高濃度に含むＮ型領域であり、複数のトレンチゲート３０の各々の底面に接して設けられている。高濃度領域１７は、トレンチゲート３０の底面からドレイン層１１まで延びており、ドレイン層１１に接している。高濃度領域１７の幅（トレンチゲート３０の短手方向に測定された高濃度領域１７の幅であり、紙面左右方向に測定された高濃度領域１７の幅）は、トレンチゲート３０の短手方向の幅よりも大きい。このため、高濃度領域１７は、トレンチゲート３０の側面から横方向に突出している。また、高濃度領域１７は、トレンチゲート３０の底面に加えて、トレンチゲート３０の側面の下側部分の一部にも接している。高濃度領域１７は、トレンチゲート３０を形成するためのトレンチを形成した後に、例えばイオン注入技術を利用して、そのトレンチの底面に対してｎ型不純物を導入することで形成された拡散領域である。

複数のトレンチゲート３０は、一対のトレンチドレイン４０の間に配置されており、平面視したときに、特に限定されるものではないが、例えばストライプ状に配置されている。このため、複数のトレンチゲート３０は、平面視したときに、少なくとも一方向に沿って間隔を置いて並んで配置されている。この例では、一対のトレンチドレイン４０の間に３つのトレンチゲート３０が配置されているが、少なくとも２つ以上のトレンチゲート３０が配置されていてもよい。複数のトレンチゲート３０の各々は、半導体層１０の表面から深部に向けて伸びており、ボディ層１３を超えてドリフト層１２に達するように設けられている。複数のトレンチゲート３０の各々は、半導体層１０の厚み方向において、ドレイン層１１から離れて配置されている。

複数のトレンチゲート３０の各々は、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、層間絶縁膜を介してドレイン電極２２及びソース電極２４から絶縁されている。ゲート絶縁膜３４は、ゲート電極３２の底面及び側面を被覆しており、ゲート電極３２を半導体層１０から分離している。この例では、ゲート絶縁膜３４は、下側ゲート絶縁膜３４ａ及び上側ゲート絶縁膜３４ｂを有している。下側ゲート絶縁膜３４ａは、ゲート電極３２の底面及び側面のうちの下側部分を被覆している。上側ゲート絶縁膜３４ｂは、ゲート電極３２の側面のうちの上側部分を被覆しており、下側ゲート絶縁膜３４ａよりも膜厚が薄い。特に限定されるものではないが、下側ゲート絶縁膜３４ａの膜厚は例えば１５０ｎｍ～２５０ｎｍであり、上側ゲート絶縁膜３４ｂの膜厚は例えば５０ｎｍ～１００ｎｍであってもよい。ドリフト層１２とソース領域１５を隔てる部分のボディ層１３の全体が上側ゲート絶縁膜３４ｂに接している。ボディ層１３のうちのチャネル（反転層）が形成される部分に膜厚の薄い上側ゲート絶縁膜３４ｂが接しているので、チャネル抵抗が低く抑えられる。一方、トレンチゲート３０の底面及び側面のうちの下側部分には膜厚の厚い下側ゲート絶縁膜３４ａが接しているので、この部分の絶縁破壊が抑えられる。

複数のトレンチドレイン４０の各々は、半導体層１０の表面から深部に向けて伸びており、ボディ層１３及びドリフト層１２を超えてドレイン層１１に達するように設けられている。複数のトレンチドレイン４０の各々は、ドレイン接続領域４２及びドレイン絶縁膜４４を有している。ドレイン接続領域４２は、ｎ型不純物を高濃度に含むＮ型領域であり、上端が半導体層１０の表面に露出する位置に設けられており、下端がドレイン層１１に接している。ドレイン接続領域４２は、ドレイン電極２２にオーミック接触している。このため、ドレイン層１１は、ドレイン接続領域４２を介してドレイン電極２２に電気的に接続されている。なお、ドレイン接続領域４２は、導体であればよく、例えば金属であってもよい。ドレイン絶縁膜４４は、ドレイン接続領域４２の側面を被覆しており、ドレイン接続領域４２をドリフト層１２と正孔排出領域１６とボディ層１３とボディコンタクト領域１４から分離している。

次に、半導体装置１の動作を説明する。ソース電極２４よりもドレイン電極２２が正となる電圧がドレイン電極２２とソース電極２４の間に印加され、ゲート電極３２に閾値電圧よりも高い電圧が印加されると、半導体装置１はオンとなる。このとき、トレンチゲート３０の側面に接するボディ層１３内にチャネル（反転層）が形成される。ソース電極２４に接続されているソース領域１５から注入された電子は、ボディ層１３内に形成されたチャネルを介してドリフト層１２に注入される。ドリフト層１２に注入された電子はさらに、トレンチゲート３０の側面に沿ってドリフト層１２内を縦方向に流れた後に、高濃度領域１７を介してドレイン層１１に移動する。ドレイン層１１に移動した電子は、ドレイン層１１を横方向に流れ、ドレイン接続領域４２を介して半導体層１０の表面上に配設されているドレイン電極２２に流れる。このように、ドレイン電極２２とソース電極２４の間が導通し、半導体装置１がオンとなる。ゲート電極３２に印加される電圧が閾値電圧を下回ると、ボディ層１３内のチャネルが消失し、半導体装置１がオフとなる。

上記したように、半導体装置１では、電流経路の一部に高濃度領域１７が設けられている。このような高濃度領域１７が設けられていない場合、電流はｎ型不純物濃度が薄いドリフト層１２を流れることとなり、オン抵抗が高くなってしまう。一方、半導体装置１は、電流経路の一部に低抵抗な高濃度領域１７が設けられていることにより、低オン抵抗な特性を有することができる。なお、高濃度領域１７のｎ型不純物の濃度は、ドリフト層１２のｎ型不純物の濃度の２倍以上である。このような濃度の高濃度領域１７は、高濃度領域１７が設けられていない場合に比して、十分に低オン抵抗な特性を有することができる。

半導体装置１では、高濃度領域１７の幅がトレンチゲート３０の幅よりも大きい。このため、高濃度領域１７は、トレンチゲート３０の側面に沿ってドリフト層１２を縦方向に流れる電子の電流経路に位置することができる。半導体装置１は、より低オン抵抗な特性を有することができる。特に、半導体装置１では、高濃度領域１７が、トレンチゲート３０の底面に加えて、トレンチゲート３０の側面の下側部分の一部、即ち、下側ゲート絶縁膜３４ａの側面の一部にも接している。これにより、高濃度領域１７は、電子の電流経路の長い範囲に位置することができる。また、膜厚の大きい下側ゲート絶縁膜３４ａの側面では、ゲート電極３２に加わるゲート電圧の影響が小さく、ドリフト抵抗が大きくなり易い。このような部分に高濃度領域１７が配置されているので、半導体装置１は、より低オン抵抗な特性を有することができる。

半導体装置１では、高濃度領域１７がトレンチゲート３０の底面とドレイン層１１の間を延びている。このため、トレンチゲート３０の側面に沿ってドリフト層１２を縦方向に流れた電子の多くは、高抵抗なドリフト層１２を流れることが抑えられるとともに、高濃度領域１７を介してドレイン層１１に流れることができる。半導体装置１は、より低オン抵抗な特性を有することができる。

半導体装置１は、トレンチゲート３０とトレンチドレイン４０の間において、ドレイン層１１とドリフト層１２が接するように構成されている。即ち、半導体装置１では、トレンチゲート３０とトレンチドレイン４０の間において、高濃度領域１７がトレンチゲート３０からトレンチドレイン４０に向けて大きく延びていない。トレンチゲート３０とトレンチドレイン４０の間の領域は、半導体装置１がオフしたときに空乏化し、ドレイン・ソース間の電圧を保持する領域である。このような領域にｎ型不純物の濃度が濃い高濃度領域１７が設けられていないので、半導体装置１の耐圧は維持される。この点において、図２に示すように、高濃度領域１７が隣り合うトレンチゲート３０の間を延びていてもよい。図２に示す半導体装置１は、耐圧を維持しながら、より低オン抵抗な特性を有することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置、 １０：半導体層、 １１：ドレイン層、 １２：ドリフト層、 １３：ボディ層、 １４：ボディコンタクト領域、 １５：ソース領域、 １６：正孔排出領域、 １７：高濃度領域、 ２２：ドレイン電極、 ２４：ソース電極、 ３０：トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜、 ４０：トレンチドレイン、 ４２：ドレイン接続領域、 ４４：ドレイン絶縁膜

Claims (6)

1. 半導体層と、
   前記半導体層の一方の主面上の少なくとも一部に配設されているドレイン電極と、
   前記半導体層の前記一方の主面上の少なくとも一部に配設されているソース電極と、
   前記半導体層の前記一方の主面から深部に向けて伸びている複数のトレンチゲートであって、前記複数のトレンチゲートの各々は、ゲート電極と、前記ゲート電極の底面及び側面を被覆するゲート絶縁膜と、を有している、複数のトレンチゲートと、
   前記半導体層の前記一方の主面から深部に向けて伸びているトレンチドレインであって、前記トレンチドレインは、前記ドレイン電極に電気的に接続されているドレイン接続領域と、前記ドレイン接続領域の側面を被覆するドレイン絶縁膜と、を有している、トレンチドレインと、を備えており、
   前記半導体層は、
   第１導電型のドレイン層と、
   前記ドレイン層上に設けられており、前記ドレイン層よりも第１導電型の不純物濃度が薄い第１導電型のドリフト層と、
   前記ドリフト層上に設けられており、前記ソース電極に電気的に接続されている第２導電型のボディ層と、
   前記ボディ層上に設けられており、前記ソース電極に電気的に接続されている第１導電型のソース領域と、
   前記複数のトレンチゲートの各々の底面に接するように設けられており、前記ドリフト層よりも第１導電型の不純物濃度が濃い第１導電型の高濃度領域と、を有しており、
   前記複数のトレンチゲートの各々は、前記半導体層の一方の主面から前記ボディ層を超えて前記ドリフト層に達するように設けられており、前記半導体層の厚み方向において前記ドレイン層から離れて配置されており、
   前記トレンチドレインは、前記半導体層の一方の主面から前記ドリフト層を超えて前記ドレイン層に達するように設けられており、
   前記ドレイン接続領域が、前記ドレイン層に電気的に接続されている、半導体装置。
2. 前記高濃度領域の幅は、前記トレンチゲートの幅よりも大きい、請求項１に記載の半導体装置。
3. 前記高濃度領域は、前記トレンチゲートの前記底面から前記ドレイン層まで延びている、請求項１又は２に記載の半導体装置。
4. 前記高濃度領域は、隣り合う前記トレンチゲートの間を延びている、請求項１～３のいずれか一項に記載の半導体装置。
5. 前記高濃度領域の第１導電型の不純物濃度は、前記ドリフト層の第１導電型の不純物濃度の２倍以上である、請求項１～４のいずれか一項に記載の半導体装置。
6. 前記ゲート絶縁膜が、前記ゲート電極の前記底面及び前記側面のうちの下側部分を被覆する下側ゲート絶縁膜と、前記ゲート電極の前記側面のうちの上側部分を被覆しており、前記下側ゲート絶縁膜よりも膜厚が薄い上側ゲート絶縁膜と、を有しており、
   前記上側ゲート絶縁膜は、前記ボディ層に接している、請求項１～５のいずれか一項に記載の半導体装置。
   

Images