JP3389460B2 - デジタルデータの処理回路及びデジタルデータの処理方法 - Google Patents
デジタルデータの処理回路及びデジタルデータの処理方法Info
- Publication number
- JP3389460B2 JP3389460B2 JP19398197A JP19398197A JP3389460B2 JP 3389460 B2 JP3389460 B2 JP 3389460B2 JP 19398197 A JP19398197 A JP 19398197A JP 19398197 A JP19398197 A JP 19398197A JP 3389460 B2 JP3389460 B2 JP 3389460B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- input data
- processing
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の技術分野】本発明はデジタルデータの処理回路
及びデジタルデータの処理方法、特にＡＤＰＣＭ等のエ
ンコード、デコード回路及びエンコード、デコード方法
に関するものである。
及びデジタルデータの処理方法、特にＡＤＰＣＭ等のエ
ンコード、デコード回路及びエンコード、デコード方法
に関するものである。
【０００２】
【従来の技術】現在、ＣＤプレーヤー等のデータ読み出
し時のショックプルーフとして、読み出されたデータを
一度フィルタ処理及び圧縮して蓄えた後、伸張するとい
う方法がとられている。このような技術においては、Ａ
ＤＰＣＭ技術を用いてデータ列をデコード、エンコード
しており、例えば、図５に示すようなデジタルデータの
処理回路が用いられる。
し時のショックプルーフとして、読み出されたデータを
一度フィルタ処理及び圧縮して蓄えた後、伸張するとい
う方法がとられている。このような技術においては、Ａ
ＤＰＣＭ技術を用いてデータ列をデコード、エンコード
しており、例えば、図５に示すようなデジタルデータの
処理回路が用いられる。
【０００３】エンコード回路５１は、加算器Ａ１、Ａ
２、Ａ３と、レジスタＣ１、Ｃ２と、乗算器Ｍ１、Ｍ２
および量子化器ＱＮからなり、最新の入力データに乗算
される係数値が１であるフィルタ演算を行った後、量子
化処理を行うものである。入力されたデータＸiは量子
化器ＱＮからの量子化雑音Ｑriを加算器Ａ１により加算
され、レジスタＣ１により１データサンプルだけ遅延さ
れる。また、レジスタＣ１により遅延されたデータはレ
ジスタＣ２によりさらに１データサンプルだけ遅延され
る。レジスタＣ１、Ｃ２の出力データはそれぞれフィル
タ係数ｆ１、ｆ２を乗算器Ｍ１、Ｍ２により乗算された
後、これらの遅延成分は加算器Ａ２によりデータＸiと
加算され、ＦＩＲフィルタ演算がなされる。すなわち、
最新の入力データに乗算される係数１であるフィルタ演
算とは、最新の入力データを特定の係数を乗ずることな
く直接加算器Ａ２に入力し、それぞれフィルタ係数ｆ
１、ｆ２を乗算された遅延成分と加算することにより実
現されるものである。加算器Ａ２の出力データは量子化
器ＱＮにより量子化される。例えば、適当な数の下位ビ
ットを切り捨てられてエンコードされたデータとして出
力される。また、加算器Ａ３はエンコードされたデータ
から加算器Ａ２の出力データを減算して量子化雑音Ｑri
を発生する。
２、Ａ３と、レジスタＣ１、Ｃ２と、乗算器Ｍ１、Ｍ２
および量子化器ＱＮからなり、最新の入力データに乗算
される係数値が１であるフィルタ演算を行った後、量子
化処理を行うものである。入力されたデータＸiは量子
化器ＱＮからの量子化雑音Ｑriを加算器Ａ１により加算
され、レジスタＣ１により１データサンプルだけ遅延さ
れる。また、レジスタＣ１により遅延されたデータはレ
ジスタＣ２によりさらに１データサンプルだけ遅延され
る。レジスタＣ１、Ｃ２の出力データはそれぞれフィル
タ係数ｆ１、ｆ２を乗算器Ｍ１、Ｍ２により乗算された
後、これらの遅延成分は加算器Ａ２によりデータＸiと
加算され、ＦＩＲフィルタ演算がなされる。すなわち、
最新の入力データに乗算される係数１であるフィルタ演
算とは、最新の入力データを特定の係数を乗ずることな
く直接加算器Ａ２に入力し、それぞれフィルタ係数ｆ
１、ｆ２を乗算された遅延成分と加算することにより実
現されるものである。加算器Ａ２の出力データは量子化
器ＱＮにより量子化される。例えば、適当な数の下位ビ
ットを切り捨てられてエンコードされたデータとして出
力される。また、加算器Ａ３はエンコードされたデータ
から加算器Ａ２の出力データを減算して量子化雑音Ｑri
を発生する。
【０００４】デコード回路５２は、加算器Ａ４と、レジ
スタＣ３、Ｃ４と乗算器Ｍ３およびＭ４からなり、エン
コードされたデータに対してＩＩＲフィルタ演算を行う
ことによりデコードされたデータを得る。これは次のよ
うな動作によってなされる。加算器Ａ４の出力データは
レジスタＣ３により１データサンプルだけ遅延され、さ
らに、レジスタＣ４により１データサンプルだけ遅延さ
れる。レジスタＣ３、Ｃ４の出力データは乗算器Ｍ３、
Ｍ４によりそれぞれフィルタ係数ｆ１、ｆ２を負とした
係数−ｆ１、−ｆ２を乗じた後、これらは再帰成分とし
て加算器Ａ４によりエンコードされたデータと加算され
る。
スタＣ３、Ｃ４と乗算器Ｍ３およびＭ４からなり、エン
コードされたデータに対してＩＩＲフィルタ演算を行う
ことによりデコードされたデータを得る。これは次のよ
うな動作によってなされる。加算器Ａ４の出力データは
レジスタＣ３により１データサンプルだけ遅延され、さ
らに、レジスタＣ４により１データサンプルだけ遅延さ
れる。レジスタＣ３、Ｃ４の出力データは乗算器Ｍ３、
Ｍ４によりそれぞれフィルタ係数ｆ１、ｆ２を負とした
係数−ｆ１、−ｆ２を乗じた後、これらは再帰成分とし
て加算器Ａ４によりエンコードされたデータと加算され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ものではエンコード回路５１、デコード回路５１にはデ
ータに対して係数（ｆ１、ｆ２、または−ｆ１、−ｆ
２）を乗算するための切り捨て雑音が存在する。このフ
ィルタ係数には少数点以下の成分があるため、当然、乗
算結果にもデータバスで表現される最下位ビットより小
さな成分が発生することとなる。そしてこのような成分
が切り捨てられることにより雑音が発生する。例えば、
データＸiを１ビットの符号ビットと、１５ビットのデ
ータビットとの１６ビットからなるものとすると、演算
時には、６ビットの少数ビットと２ビットの符号ビット
とが加えられ２４ビットで処理される。また、係数ｆ
１、ｆ２を６ビットの少数ビットで表される値とする
と、これら係数ｆ１、ｆ２を２４ビットのデータに乗算
した値を表すには３０ビットを要するが、２４ビット処
理であるため、少数ビットの下位６ビットは切り捨てら
れる。図５ではエンコード回路、デコード回路での乗算
器での切り捨て雑音をそれぞれＱmi、Ｑdiで表してい
る。
ものではエンコード回路５１、デコード回路５１にはデ
ータに対して係数（ｆ１、ｆ２、または−ｆ１、−ｆ
２）を乗算するための切り捨て雑音が存在する。このフ
ィルタ係数には少数点以下の成分があるため、当然、乗
算結果にもデータバスで表現される最下位ビットより小
さな成分が発生することとなる。そしてこのような成分
が切り捨てられることにより雑音が発生する。例えば、
データＸiを１ビットの符号ビットと、１５ビットのデ
ータビットとの１６ビットからなるものとすると、演算
時には、６ビットの少数ビットと２ビットの符号ビット
とが加えられ２４ビットで処理される。また、係数ｆ
１、ｆ２を６ビットの少数ビットで表される値とする
と、これら係数ｆ１、ｆ２を２４ビットのデータに乗算
した値を表すには３０ビットを要するが、２４ビット処
理であるため、少数ビットの下位６ビットは切り捨てら
れる。図５ではエンコード回路、デコード回路での乗算
器での切り捨て雑音をそれぞれＱmi、Ｑdiで表してい
る。
【０００６】すなわち、ＡＤＰＣＭ等のエンコード、デ
コード装置において、音質劣化の原因となる雑音成分の
うち最も主要なものは、図５の量子化器で発生する丸め
雑音（量子化雑音）Ｑｒiである。しかしながらこの丸
め雑音以外に上記のフィルタ演算に使用される乗算器で
発生する切り捨て雑音も存在しており、特に入力データ
が小さく、エンコード回路でのフィルタ演算出力が小さ
くなるような場合には、この切り捨て雑音が音質劣化の
主要な原因となる。
コード装置において、音質劣化の原因となる雑音成分の
うち最も主要なものは、図５の量子化器で発生する丸め
雑音（量子化雑音）Ｑｒiである。しかしながらこの丸
め雑音以外に上記のフィルタ演算に使用される乗算器で
発生する切り捨て雑音も存在しており、特に入力データ
が小さく、エンコード回路でのフィルタ演算出力が小さ
くなるような場合には、この切り捨て雑音が音質劣化の
主要な原因となる。
【０００７】なお、このような切り捨て雑音は演算時の
ビット数を増やすことにより小さくできるが、回路規模
を増大させることとなる。
ビット数を増やすことにより小さくできるが、回路規模
を増大させることとなる。
【０００８】
【課題を解決するための手段】そこで、本発明では、エ
ンコードされた出力データの正負の符号を反転する反転
段を設ける（または反転処理を施す）とともに、上記反
転処理により符号を反転されたデータがデコード後には
元の符号のデータにもどるようにする補正手段を設ける
（または補正処理を施す）ことにより、エンコード、デ
コードの各々の処理で発生するフィルタ演算時の切り捨
て雑音を相殺することによって音質劣化を抑え、かつ回
路規模の増大を防ぐ。
ンコードされた出力データの正負の符号を反転する反転
段を設ける（または反転処理を施す）とともに、上記反
転処理により符号を反転されたデータがデコード後には
元の符号のデータにもどるようにする補正手段を設ける
（または補正処理を施す）ことにより、エンコード、デ
コードの各々の処理で発生するフィルタ演算時の切り捨
て雑音を相殺することによって音質劣化を抑え、かつ回
路規模の増大を防ぐ。
【０００９】
【発明の実施の形態】入力データ列に対して最新の入力
データに乗算される係数値が１であるフィルタ演算を行
った後、量子化処理を行い、この量子化処理に伴う量子
化雑音を上記入力データに加算することにより上記デー
タ列をエンコードして出力するエンコード回路と、上記
エンコード回路の出力データに対してフィルタ演算を行
ってデコードするデコーダ回路とを具備したデジタルデ
ータの処理回路において、上記エンコード回路の出力デ
ータの正負の符号を反転する反転手段と、上記反転処理
により符号を反転されたデータがデコード後には元の符
号のデータにもどるようにする補正手段とを具備し、上
記エンコード回路、デコード回路の各々のフィルタ演算
による切り捨て雑音を相殺する。
データに乗算される係数値が１であるフィルタ演算を行
った後、量子化処理を行い、この量子化処理に伴う量子
化雑音を上記入力データに加算することにより上記デー
タ列をエンコードして出力するエンコード回路と、上記
エンコード回路の出力データに対してフィルタ演算を行
ってデコードするデコーダ回路とを具備したデジタルデ
ータの処理回路において、上記エンコード回路の出力デ
ータの正負の符号を反転する反転手段と、上記反転処理
により符号を反転されたデータがデコード後には元の符
号のデータにもどるようにする補正手段とを具備し、上
記エンコード回路、デコード回路の各々のフィルタ演算
による切り捨て雑音を相殺する。
【００１０】また、入力データ列に対し、最新の入力デ
ータに乗算される係数値が１であるＦＩＲフィルタ演算
を行うものであり、量子化処理による量子化雑音を入力
データに加算するとともに順次遅延し、これら遅延され
たデータと上記最新の入力データとから上記フィルタ演
算を行った後、上記量子化処理を行うことにより、上記
入力データ列をエンコードして出力するエンコード回路
と、上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行
うものであり、上記エンコードされたデータをデコード
するデコード回路とを具備したデジタルデータの処理回
路において、上記エンコード回路の出力データに−１を
乗ずる乗算回路と、上記デコード回路においてフィルタ
演算処理後の出力データに−１を乗ずる乗算回路とを設
けてあり、上記デコード回路は、上記エンコード回路の
出力データに−１を乗じたものを入力データとし、フィ
ルタ算演算処理後の出力データに−１を乗じたものをデ
コード回路の出力データとし、上記エンコード回路は各
フィルタ係数を正とし、上記デコード回路においては、
入力データに加算される各再帰成分は、負のフィルタ係
数を用いて得られたものと等価であることも好ましい。
ータに乗算される係数値が１であるＦＩＲフィルタ演算
を行うものであり、量子化処理による量子化雑音を入力
データに加算するとともに順次遅延し、これら遅延され
たデータと上記最新の入力データとから上記フィルタ演
算を行った後、上記量子化処理を行うことにより、上記
入力データ列をエンコードして出力するエンコード回路
と、上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行
うものであり、上記エンコードされたデータをデコード
するデコード回路とを具備したデジタルデータの処理回
路において、上記エンコード回路の出力データに−１を
乗ずる乗算回路と、上記デコード回路においてフィルタ
演算処理後の出力データに−１を乗ずる乗算回路とを設
けてあり、上記デコード回路は、上記エンコード回路の
出力データに−１を乗じたものを入力データとし、フィ
ルタ算演算処理後の出力データに−１を乗じたものをデ
コード回路の出力データとし、上記エンコード回路は各
フィルタ係数を正とし、上記デコード回路においては、
入力データに加算される各再帰成分は、負のフィルタ係
数を用いて得られたものと等価であることも好ましい。
【００１１】また、入力データ列に対し、最新の入力デ
ータに乗算される係数値が−１であるＦＩＲフィルタ演
算を行うものであり、量子化処理による量子化雑音を入
力データに加算するとともに順次遅延し、これら遅延さ
れたデータと上記最新の入力データとから上記フィルタ
演算を行った後、上記量子化処理を行うことにより、上
記入力データ列をエンコードして出力するエンコード回
路と、上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を
行うものであり、上記エンコードされたデータをデコー
ドするデコード回路とを具備したデジタルデータの処理
回路において、上記エンコード回路の出力データに−１
を乗ずる乗算回路と、上記エンコード回路のフィルタ演
算において用いられる上記最新の入力データに−１を乗
ずる乗算回路とを設けてあり、−１を乗じられた最新の
データと加算される各遅延成分は、負のフィルタ係数を
用いて得られたものと等価であり、上記デコード回路は
上記エンコード回路の出力データに−１を乗じたものを
入力データとし、各フィルタ係数を負とすることも好ま
しい。
ータに乗算される係数値が−１であるＦＩＲフィルタ演
算を行うものであり、量子化処理による量子化雑音を入
力データに加算するとともに順次遅延し、これら遅延さ
れたデータと上記最新の入力データとから上記フィルタ
演算を行った後、上記量子化処理を行うことにより、上
記入力データ列をエンコードして出力するエンコード回
路と、上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を
行うものであり、上記エンコードされたデータをデコー
ドするデコード回路とを具備したデジタルデータの処理
回路において、上記エンコード回路の出力データに−１
を乗ずる乗算回路と、上記エンコード回路のフィルタ演
算において用いられる上記最新の入力データに−１を乗
ずる乗算回路とを設けてあり、−１を乗じられた最新の
データと加算される各遅延成分は、負のフィルタ係数を
用いて得られたものと等価であり、上記デコード回路は
上記エンコード回路の出力データに−１を乗じたものを
入力データとし、各フィルタ係数を負とすることも好ま
しい。
【００１２】また、入力データ列に対して最新の入力デ
ータに乗算される係数値が１であるフィルタ演算を行っ
た後、量子化処理を行い、この量子化処理に伴う量子化
雑音を上記入力データに加算することにより上記データ
列をエンコードして出力するエンコード処理と、上記エ
ンコードされた出力データに対してフィルタ演算を行っ
てデコードするデコード処理とを行うデジタルデータの
処理方法において、上記エンコードされた出力データの
正負の符号を反転する反転処理と、上記反転処理により
符号を反転されたデータが上記デコード処理後には元の
符号のデータにもどるようにする補正処理とを行い、上
記エンコード処理、デコード処理の各々のフィルタ演算
による切り捨て雑音を相殺することも好ましい。
ータに乗算される係数値が１であるフィルタ演算を行っ
た後、量子化処理を行い、この量子化処理に伴う量子化
雑音を上記入力データに加算することにより上記データ
列をエンコードして出力するエンコード処理と、上記エ
ンコードされた出力データに対してフィルタ演算を行っ
てデコードするデコード処理とを行うデジタルデータの
処理方法において、上記エンコードされた出力データの
正負の符号を反転する反転処理と、上記反転処理により
符号を反転されたデータが上記デコード処理後には元の
符号のデータにもどるようにする補正処理とを行い、上
記エンコード処理、デコード処理の各々のフィルタ演算
による切り捨て雑音を相殺することも好ましい。
【００１３】また、入力データ列に対して最新の入力デ
ータに乗算される係数値が１であるフィルタ演算を行っ
た後、量子化処理を行い、この量子化処理に伴う量子化
雑音を上記入力データに加算することにより上記データ
列をエンコードして出力するエンコード回路と、上記エ
ンコード回路の出力データに対してフィルタ演算を行っ
てデコードするデコーダ回路とを具備したデジタルデー
タの処理回路において、上記エンコード回路は、最新の
入力データとともにフィルタ演算に用いられる各遅延成
分を得る際の係数乗算処理時に生ずる切り捨て雑音の正
負を反転したものを含む出力データを発生するものであ
り、上記エンコード回路、デコード回路の各々のフィル
タ演算における切り捨て雑音の符号が互いに反転したも
のとなりデコード後には相殺されることも好ましい。
ータに乗算される係数値が１であるフィルタ演算を行っ
た後、量子化処理を行い、この量子化処理に伴う量子化
雑音を上記入力データに加算することにより上記データ
列をエンコードして出力するエンコード回路と、上記エ
ンコード回路の出力データに対してフィルタ演算を行っ
てデコードするデコーダ回路とを具備したデジタルデー
タの処理回路において、上記エンコード回路は、最新の
入力データとともにフィルタ演算に用いられる各遅延成
分を得る際の係数乗算処理時に生ずる切り捨て雑音の正
負を反転したものを含む出力データを発生するものであ
り、上記エンコード回路、デコード回路の各々のフィル
タ演算における切り捨て雑音の符号が互いに反転したも
のとなりデコード後には相殺されることも好ましい。
【００１４】また、入力データ列に対し、最新の入力デ
ータに乗算される係数値が１であるＦＩＲフィルタ演算
を行うものであり、量子化処理による量子化雑音を入力
データに加算するとともに順次遅延し、これら遅延され
たデータと上記最新の入力データとから上記フィルタ演
算を行った後、上記量子化処理を行うことにより、上記
入力データ列をエンコードして出力するエンコード回路
と、上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行
うものであり、上記エンコードされたデータをデコード
するデコード回路とを具備しデジタルデータの処理回路
において、上記エンコード回路においては、負のフィル
タ係数を用いて乗算処理が施され、不要なビットが切り
捨てられて得られた遅延成分を上記最新の入力データか
ら減算するフィルタ演算が行われるものであり、上記デ
コード回路においては、上記エンコード回路の出力デー
タを入力データとし、フィルタ演算処理後の出力データ
をデコード回路の出力データとしてあり、入力データに
加算される各再帰成分は、負のフィルタ係数を用いて得
られたものと等価であることも好ましい。
ータに乗算される係数値が１であるＦＩＲフィルタ演算
を行うものであり、量子化処理による量子化雑音を入力
データに加算するとともに順次遅延し、これら遅延され
たデータと上記最新の入力データとから上記フィルタ演
算を行った後、上記量子化処理を行うことにより、上記
入力データ列をエンコードして出力するエンコード回路
と、上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行
うものであり、上記エンコードされたデータをデコード
するデコード回路とを具備しデジタルデータの処理回路
において、上記エンコード回路においては、負のフィル
タ係数を用いて乗算処理が施され、不要なビットが切り
捨てられて得られた遅延成分を上記最新の入力データか
ら減算するフィルタ演算が行われるものであり、上記デ
コード回路においては、上記エンコード回路の出力デー
タを入力データとし、フィルタ演算処理後の出力データ
をデコード回路の出力データとしてあり、入力データに
加算される各再帰成分は、負のフィルタ係数を用いて得
られたものと等価であることも好ましい。
【００１５】また、入力データ列に対して最新の入力デ
ータに乗算される係数値が１であるフィルタ演算を行っ
た後、量子化処理を行い、この量子化処理に伴う量子化
雑音を上記入力データに加算することにより上記データ
列をエンコードして出力するエンコード処理と、上記エ
ンコード処理させれた出力データに対してフィルタ演算
を行ってデコードするデコーダ処理とを行うデジタルデ
ータの処理方法において、上記エンコード処理は、最新
の入力データとともにフィルタ演算に用いられる各遅延
成分を得る際の係数乗算処理時に生ずる切り捨て雑音の
正負を反転したものを含む出力データを発生するもので
あり、上記エンコード処理、デコード処理の各々のフィ
ルタ演算における切り捨て雑音の符号が互いに反転した
ものとなりデコード後には相殺されることも好ましい。
ータに乗算される係数値が１であるフィルタ演算を行っ
た後、量子化処理を行い、この量子化処理に伴う量子化
雑音を上記入力データに加算することにより上記データ
列をエンコードして出力するエンコード処理と、上記エ
ンコード処理させれた出力データに対してフィルタ演算
を行ってデコードするデコーダ処理とを行うデジタルデ
ータの処理方法において、上記エンコード処理は、最新
の入力データとともにフィルタ演算に用いられる各遅延
成分を得る際の係数乗算処理時に生ずる切り捨て雑音の
正負を反転したものを含む出力データを発生するもので
あり、上記エンコード処理、デコード処理の各々のフィ
ルタ演算における切り捨て雑音の符号が互いに反転した
ものとなりデコード後には相殺されることも好ましい。
【００１６】
【実施例】次に本発明の第一実施例のデジタルデータの
処理回路について説明する。
処理回路について説明する。
【００１７】図１は本例の構成を説明するための説明図
であり、同図において図５と同じ符号で示したものは図
５に示したものと同様のものを示すこととする。以下の
図においても同様のものは同様の符号で示す。
であり、同図において図５と同じ符号で示したものは図
５に示したものと同様のものを示すこととする。以下の
図においても同様のものは同様の符号で示す。
【００１８】Ｓ１は乗算器であり、量子化器ＱＮからの
出力データすなわち、エンコード回路１からの出力デー
タに−１を乗算する。
出力データすなわち、エンコード回路１からの出力デー
タに−１を乗算する。
【００１９】Ｓ２は乗算器であり、加算器Ａ４からの出
力データに−１を乗算する。また、図５のものでは、レ
ジスタＣ３は加算器Ａ４からの出力データを受け、乗算
器Ｍ３、Ｍ４はそれぞれフィルタ係数−ｆ１、−ｆ２を
レジスタＣ３、Ｃ４からの出力データに乗算していた
が、本例ではレジスタＣ３はこの乗算器Ｓ２からの出力
データを受け、乗算器Ｍ３、Ｍ４はそれぞれフィルタ係
数ｆ１、ｆ２をレジスタＣ３、Ｃ４からの出力データに
乗算している。
力データに−１を乗算する。また、図５のものでは、レ
ジスタＣ３は加算器Ａ４からの出力データを受け、乗算
器Ｍ３、Ｍ４はそれぞれフィルタ係数−ｆ１、−ｆ２を
レジスタＣ３、Ｃ４からの出力データに乗算していた
が、本例ではレジスタＣ３はこの乗算器Ｓ２からの出力
データを受け、乗算器Ｍ３、Ｍ４はそれぞれフィルタ係
数ｆ１、ｆ２をレジスタＣ３、Ｃ４からの出力データに
乗算している。
【００２０】次に本例の動作について説明する。
【００２１】エンコード回路１では、加算器Ａ２には、
ｉ番目の入力データＸiと、１つ前における入力データ
Ｘi-1とそのときの丸め雑音Ｑｒi-1との和と係数ｆ１と
の積と、２つ前における入力データＸi-2とそのときの
丸め雑音Ｑri-2との和と係数ｆ２との積とが入力され、
加算された結果として加算出力Ｖiが得られる。この加
算出力Ｖiを量子化器ＶＮに入力して量子化を行いエン
コード回路１からの出力データＥoutｉが得られる。出
力データＥoutiから加算出力Ｖiを減算して丸め雑音Ｑr
iが得られる。また、係数ｆ１、ｆ２の乗算時に切り捨
て雑音Ｑmiが発生する。
ｉ番目の入力データＸiと、１つ前における入力データ
Ｘi-1とそのときの丸め雑音Ｑｒi-1との和と係数ｆ１と
の積と、２つ前における入力データＸi-2とそのときの
丸め雑音Ｑri-2との和と係数ｆ２との積とが入力され、
加算された結果として加算出力Ｖiが得られる。この加
算出力Ｖiを量子化器ＶＮに入力して量子化を行いエン
コード回路１からの出力データＥoutｉが得られる。出
力データＥoutiから加算出力Ｖiを減算して丸め雑音Ｑr
iが得られる。また、係数ｆ１、ｆ２の乗算時に切り捨
て雑音Ｑmiが発生する。
【００２２】出力データＥoutiは−１の乗算器Ｓ１に入
力されて極性を反転された後、デコーダ回路２に入力さ
れる。
力されて極性を反転された後、デコーダ回路２に入力さ
れる。
【００２３】デコード回路２においては、極性を反転さ
れた上記出力データ−ＥoutiがＩＩＲフィルタ演算のた
めの加算器Ａ４に入力される。この加算器Ａ４の出力は
乗算器Ｓ２により−１を乗算され、極性を反転された後
デコード回路２の出力データＹiとなる。加算器Ａ４に
は−Ｅoutiと、サンプルデータにして１つ前における出
力データＹi-1と係数ｆ１との積と、サンプルデータに
して２つ前における出力データＹi-2と係数ｆ２との積
とが入力され、加算される。ここで、係数ｆ１、ｆ２の
乗算時に切り捨て雑音Ｑdｉが発生する。
れた上記出力データ−ＥoutiがＩＩＲフィルタ演算のた
めの加算器Ａ４に入力される。この加算器Ａ４の出力は
乗算器Ｓ２により−１を乗算され、極性を反転された後
デコード回路２の出力データＹiとなる。加算器Ａ４に
は−Ｅoutiと、サンプルデータにして１つ前における出
力データＹi-1と係数ｆ１との積と、サンプルデータに
して２つ前における出力データＹi-2と係数ｆ２との積
とが入力され、加算される。ここで、係数ｆ１、ｆ２の
乗算時に切り捨て雑音Ｑdｉが発生する。
【００２４】なお、エンコード回路１、デコード回路２
のそれぞれにおける係数ｆ１、ｆ２は同じ値である。
のそれぞれにおける係数ｆ１、ｆ２は同じ値である。
【００２５】さて、エンコード回路１からの出力データ
Ｅoutiは次の(1)で表される。
Ｅoutiは次の(1)で表される。
【００２６】
Ｅouti=(Ｘi+Ｑri)+ｆ１・(Ｘi-1+Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2)+Ｑmi ・・(1)
ここで、Ｑmiは乗算器Ｍ１、Ｍ２で切り捨てられる雑音
であり、(2)のように表すことができる。
であり、(2)のように表すことができる。
【００２７】
Ｑmi=[ｆ１・(Ｘi-1+Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2)]
-{ｆ１・(Ｘi-1+Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2)} ・・・(2)
但し、[Ｘ]はＸを越えない最大の整数を表し、(2)にお
いて[・・]は乗算器Ｍ１、Ｍ２の「実際の乗算出力」を
意味する。ここで「実際の乗算出力」は、係数の各ビッ
トに対応する部分積の最下位ビット以下を切り捨ててか
ら加算したものとなっている。従って切り捨てられる値
は係数のビット構成に依存している。また、部分積を加
算した後では切り捨てないので、 [ｆ１・Ｘ１]+[ｆ２・Ｘ２]=[ｆ１・Ｘ１+ｆ２・Ｘ２] ・・・(3) の関係が成立している。
いて[・・]は乗算器Ｍ１、Ｍ２の「実際の乗算出力」を
意味する。ここで「実際の乗算出力」は、係数の各ビッ
トに対応する部分積の最下位ビット以下を切り捨ててか
ら加算したものとなっている。従って切り捨てられる値
は係数のビット構成に依存している。また、部分積を加
算した後では切り捨てないので、 [ｆ１・Ｘ１]+[ｆ２・Ｘ２]=[ｆ１・Ｘ１+ｆ２・Ｘ２] ・・・(3) の関係が成立している。
【００２８】次にデコード回路２の出力データＹｉは次
のように表される。
のように表される。
【００２９】
Ｙi=-(-Ｅouti+ｆ１・Ｙi-1+ｆ２・Ｙi-2+Ｑdi)
=Ｅouti-(ｆ１・Ｙi-1+ｆ２・Ｙi-2+Ｑdi) ・・・(4)
ここで、Ｑdiは乗算器Ｍ３、Ｍ４での切り捨て雑音であ
るので、 Ｑdi=[ｆ１・Ｙi-1+ｆ２・Ｙi-2]-(ｆ１・Ｙi-1+ｆ２・Ｙi-2) ・・・(5) (1)を(4)に代入して Ｙi=(Ｘi+Ｑri+ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2) +Ｑmi-Ｑdi ・・・
（６） さらに（２）及び(5)を(6)に代入して Ｙi=(Ｘi+Ｑri)+ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2) +[ｆ１・(Ｘi-1+Ｑrｉi-1)+ｆ２・(Ｘi-2+Ｑri-2)]-[ｆ１・Ｙi-1+ｆ２・Ｙi-2] -{ｆ１・(Ｘi-1+Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2)} +(ｆ１・Ｙi-1+ｆ２・Ｙi-2) ・・・(7) (7)に(3)の関係を適用して次のような関係を得ることが
できる。
るので、 Ｑdi=[ｆ１・Ｙi-1+ｆ２・Ｙi-2]-(ｆ１・Ｙi-1+ｆ２・Ｙi-2) ・・・(5) (1)を(4)に代入して Ｙi=(Ｘi+Ｑri+ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2) +Ｑmi-Ｑdi ・・・
（６） さらに（２）及び(5)を(6)に代入して Ｙi=(Ｘi+Ｑri)+ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2) +[ｆ１・(Ｘi-1+Ｑrｉi-1)+ｆ２・(Ｘi-2+Ｑri-2)]-[ｆ１・Ｙi-1+ｆ２・Ｙi-2] -{ｆ１・(Ｘi-1+Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2)} +(ｆ１・Ｙi-1+ｆ２・Ｙi-2) ・・・(7) (7)に(3)の関係を適用して次のような関係を得ることが
できる。
【００３０】
Ｙi=(Ｘi+Ｑri)+ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2)
+[ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2)]
-{ｆ１・(Ｘi-1+Ｑri-1-Ｙi-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｙi-2)} ・・・(8)
次に、実際の演算においてては、開始時点でエンコード
回路１、デコード回路２のイニシャライズが行われる。
これは次のような関係と等価である。
回路１、デコード回路２のイニシャライズが行われる。
これは次のような関係と等価である。
【００３１】
Ｙ1=０
Ｙ2=０
Ｘ1=０
Ｘ2=０
Ｑr1=０
Ｑr2=０ ・・・(9)
(9)より、
Ｙ1=Ｘ1+Ｑr1
Ｙ2=Ｘ2+Ｑr2 ・・・(10)
が成立している。
【００３２】また、
Ｙi-1=Ｘi-1+Ｑri-1
Ｙi-2=Ｘi-2+Ｑri-2 ・・・(11)
であったと仮定し、これを(8)に代入すると
Ｙi=(Ｘi+Ｑri)+ｆ１・(Ｘi-1+Ｑri-1-Ｘi-1-Ｑri-1)
+ｆ２・(Ｘi-2+Ｑri-2-Ｘi-2-Ｑri-2)
+[ｆ１・(Ｘi-1+Ｑri-1-Ｘi-1-Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｘi-2-Ｑri-2)]
-{ｆ１・(Ｘi-1+Ｑri-1-Ｘi-1-Ｑri-1)+ｆ２・(Ｘi-2+Ｑri-2-Ｘi-2-Ｑri-2)}
=(Ｘi+Ｑri) ・・・(12)
以上の結果から、ｉ=１，２，３・・・のすべてのｉに
ついて(12)の関係が成り立つことが示された。すなわ
ち、図１のデジタルデータの処理回路では切り捨て雑音
Ｑmi、Ｑdiが相殺して除去されたことが示された。
ついて(12)の関係が成り立つことが示された。すなわ
ち、図１のデジタルデータの処理回路では切り捨て雑音
Ｑmi、Ｑdiが相殺して除去されたことが示された。
【００３３】すなわち、エンコード回路１では乗算器Ｓ
１を設けることにより、デコード回路２にはエンコード
回路１の出力データの正負の符号を反転したものが入力
され、これによりエンコード回路１で切り捨てられた
値、切り捨て雑音Ｑmiが反転してデコード回路２による
切り捨て雑音Ｑdiを補完することとなり、切り捨て雑音
Ｑmi、Ｑdi相殺されるのである。また、デコード回路２
でのフィルタ演算結果は元のデータに対して正負の符号
が反転したものとなるが、乗算器Ｓ２により元の符号に
もどされる。以上のように本例のデジタルデータの処理
回路では、切り捨て雑音による質劣化を抑え、かつ回路
規模の増大を防ぐことを可能とする。
１を設けることにより、デコード回路２にはエンコード
回路１の出力データの正負の符号を反転したものが入力
され、これによりエンコード回路１で切り捨てられた
値、切り捨て雑音Ｑmiが反転してデコード回路２による
切り捨て雑音Ｑdiを補完することとなり、切り捨て雑音
Ｑmi、Ｑdi相殺されるのである。また、デコード回路２
でのフィルタ演算結果は元のデータに対して正負の符号
が反転したものとなるが、乗算器Ｓ２により元の符号に
もどされる。以上のように本例のデジタルデータの処理
回路では、切り捨て雑音による質劣化を抑え、かつ回路
規模の増大を防ぐことを可能とする。
【００３４】また、本発明は図１に示したデジタルデー
タの処理回路に限るものではない。例えば図２、図３及
び図４に示すようにも構成できる。
タの処理回路に限るものではない。例えば図２、図３及
び図４に示すようにも構成できる。
【００３５】図２に示す第二実施例のものでは図１のデ
コード回路２に変えて、デコード回路３を用いている。
デコーダ回路３では、フィルタ演算処理後のデータの内
出力用のデータには−１を乗ずるが、再帰用のデータ-
Ｙi-1、-Ｙi-2には−１を乗ぜずにフィルタ演算用の係
数を乗じて加算器Ａ５にて加算された後、加算器Ａ６に
より、デコード回路１からの出力データに−１を乗じた
データ-Ｅoutiから減算される。このような処理におい
ても切り捨て雑音が生じるのは乗算器Ｍ３、Ｍ４であ
り、係数乗算後に減算処理により正負の符号を反転した
際の切り捨て雑音と乗算前に正負の符号を反転させた際
の切り捨て雑音とは一致するので、図１のものと同様の
作用効果を奏する。
コード回路２に変えて、デコード回路３を用いている。
デコーダ回路３では、フィルタ演算処理後のデータの内
出力用のデータには−１を乗ずるが、再帰用のデータ-
Ｙi-1、-Ｙi-2には−１を乗ぜずにフィルタ演算用の係
数を乗じて加算器Ａ５にて加算された後、加算器Ａ６に
より、デコード回路１からの出力データに−１を乗じた
データ-Ｅoutiから減算される。このような処理におい
ても切り捨て雑音が生じるのは乗算器Ｍ３、Ｍ４であ
り、係数乗算後に減算処理により正負の符号を反転した
際の切り捨て雑音と乗算前に正負の符号を反転させた際
の切り捨て雑音とは一致するので、図１のものと同様の
作用効果を奏する。
【００３６】図３に示す第三実施例のものでは、予めエ
ンコード回路４において入力データＸiに−１を乗じ、
遅延成分には負の符号のフィルタ係数を乗じることとし
てエンコード回路４の出力に乗じられる−１によりデー
タの正負が反転することをなくしており、デコード回路
５の構成は従来のデコード回路と同様のものとしてい
る。なお、図示しないが遅延成分についてはフィルタ係
数の符号により正負を反転させず、予め−１の乗算器Ｓ
２により反転したデータを用いてもよい。また、本例で
はエンコード回路４で入力データＸiの符号が反転され
るため、量子化雑音の符号もこれと整合させてあり、加
算器Ａ７により加算器Ａ２の加算出力Ｖ'iから量子化器
ＱＮの出力データＥout'iを減算して量子化雑音−Ｑr'i
を得ている。この例でも、エンコード回路４、デコード
回路５の切り捨て雑音Ｑm'i、Ｑd'iは互いに正負の符号
が反転したものとなって相殺される。上記各実施例と同
様の作用効果を奏する。
ンコード回路４において入力データＸiに−１を乗じ、
遅延成分には負の符号のフィルタ係数を乗じることとし
てエンコード回路４の出力に乗じられる−１によりデー
タの正負が反転することをなくしており、デコード回路
５の構成は従来のデコード回路と同様のものとしてい
る。なお、図示しないが遅延成分についてはフィルタ係
数の符号により正負を反転させず、予め−１の乗算器Ｓ
２により反転したデータを用いてもよい。また、本例で
はエンコード回路４で入力データＸiの符号が反転され
るため、量子化雑音の符号もこれと整合させてあり、加
算器Ａ７により加算器Ａ２の加算出力Ｖ'iから量子化器
ＱＮの出力データＥout'iを減算して量子化雑音−Ｑr'i
を得ている。この例でも、エンコード回路４、デコード
回路５の切り捨て雑音Ｑm'i、Ｑd'iは互いに正負の符号
が反転したものとなって相殺される。上記各実施例と同
様の作用効果を奏する。
【００３７】図４に示す第四実施例のものでは、エンコ
ード回路６において次のような動作が行われる。１つ前
における入力データと丸め雑音との和Ｘi-1+Ｑri-1、２
つ前における入力データと丸め雑音との和Ｘi-2+Ｑri-2
にはそれぞれ係数−ｆ１、−ｆ２が乗じられ、これら
は、さらに余分なビットが切り捨てられた後に加算器Ａ
８にて加算される。この加算結果は遅延成分として加算
器Ａ９により、最新の入力データＸiから減算される。
すなわち、係数−ｆ１、−ｆ２の乗算処理時に生じた切
り捨て雑音は加算器Ａ９の減算処理により正負が反転さ
れ、反転された切り捨て雑音が出力データに含まれてデ
コーダ回路５に出力されることとなる。また、乗算処理
時に係数−ｆ１、−ｆ２の効果によって負となった有効
ビットのデータは減算処理により正に戻るので、デコー
ド回路５では特に上記各実施例のように−１の乗算器を
設けることなく、従来通りの処理が可能となる。すなわ
ち、本例ではエンコード回路６、デコード回路５におけ
る切り捨て雑音のみを互いに反転させるものである。こ
のようにした場合でも、エンコード回路、デコード回路
における切り捨て雑音が互いに相殺されるという上記各
実施例と同様の作用効果を奏する。
ード回路６において次のような動作が行われる。１つ前
における入力データと丸め雑音との和Ｘi-1+Ｑri-1、２
つ前における入力データと丸め雑音との和Ｘi-2+Ｑri-2
にはそれぞれ係数−ｆ１、−ｆ２が乗じられ、これら
は、さらに余分なビットが切り捨てられた後に加算器Ａ
８にて加算される。この加算結果は遅延成分として加算
器Ａ９により、最新の入力データＸiから減算される。
すなわち、係数−ｆ１、−ｆ２の乗算処理時に生じた切
り捨て雑音は加算器Ａ９の減算処理により正負が反転さ
れ、反転された切り捨て雑音が出力データに含まれてデ
コーダ回路５に出力されることとなる。また、乗算処理
時に係数−ｆ１、−ｆ２の効果によって負となった有効
ビットのデータは減算処理により正に戻るので、デコー
ド回路５では特に上記各実施例のように−１の乗算器を
設けることなく、従来通りの処理が可能となる。すなわ
ち、本例ではエンコード回路６、デコード回路５におけ
る切り捨て雑音のみを互いに反転させるものである。こ
のようにした場合でも、エンコード回路、デコード回路
における切り捨て雑音が互いに相殺されるという上記各
実施例と同様の作用効果を奏する。
【００３８】また、上記各実施例ではフィルタ演算を、
最新の入力データに対する係数を含め３個の係数による
ものとしたが本発明はこれに限るものではなく、エンコ
ード回路、デコード回路それぞれに最新の入力データに
対するフィルタ係数が１（なお、図３の実施例では入力
データに−１を乗じてあり、係数−１のフィルタ演算と
いえるが、エンコード後の出力データは乗算器Ｓ１にて
反転されており、係数１のものと等価である。）である
フィルタ演算を用いたデジタルデータの処理装置であれ
ば適用できる。
最新の入力データに対する係数を含め３個の係数による
ものとしたが本発明はこれに限るものではなく、エンコ
ード回路、デコード回路それぞれに最新の入力データに
対するフィルタ係数が１（なお、図３の実施例では入力
データに−１を乗じてあり、係数−１のフィルタ演算と
いえるが、エンコード後の出力データは乗算器Ｓ１にて
反転されており、係数１のものと等価である。）である
フィルタ演算を用いたデジタルデータの処理装置であれ
ば適用できる。
【００３９】
【発明の効果】本発明によれば、エンコード回路、デコ
ード回路の各々で発生するフィルタ演算時の切り捨て雑
音を相殺することができ、このような切り捨て雑音によ
る音質劣化を完全になくすことが可能となる。ひいて
は、このような切り捨て雑音を小さくするために演算時
のビット数を増やす必要がなくなり、回路規模の増大を
防ぐことが可能となる。
ード回路の各々で発生するフィルタ演算時の切り捨て雑
音を相殺することができ、このような切り捨て雑音によ
る音質劣化を完全になくすことが可能となる。ひいて
は、このような切り捨て雑音を小さくするために演算時
のビット数を増やす必要がなくなり、回路規模の増大を
防ぐことが可能となる。
【図１】本発明の第一実施例のデジタルデータの処理回
路の構成を示す説明図。
路の構成を示す説明図。
【図２】本発明の第二実施例のデジタルデータの処理回
路の構成を示す説明図。
路の構成を示す説明図。
【図３】本発明の第三実施例のデジタルデータの処理回
路の構成を示す説明図。
路の構成を示す説明図。
【図４】本発明の第四実施例のデジタルデータの処理回
路の構成を示す説明図。
路の構成を示す説明図。
【図５】従来のデジタルデータの処理装置の構成を示す
説明図。
説明図。
１ エンコード回路
２ デコード回路
Ｓ１ 乗算器（乗算回路／反転手段）
Ｓ２ 乗算器（乗算回路／補正手段）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−299974（ＪＰ，Ａ)
特開 昭61−61514（ＪＰ，Ａ)
特開 平９−270672（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 7/38
H03H 17/02 615
Claims (7)
- 【請求項１】 入力データ列に対して最新の入力データ
に乗算される係数値が１であるフィルタ演算を行った
後、量子化処理を行い、この量子化処理に伴う量子化雑
音を上記入力データに加算することにより上記データ列
をエンコードして出力するエンコード回路と、 上記エンコード回路の出力データに対してフィルタ演算
を行ってデコードするデコーダ回路とを具備したデジタ
ルデータの処理回路において、 上記エンコード回路の出力データの正負の符号を反転す
る反転手段と、上記反転処理により符号を反転されたデ
ータがデコード後には元の符号のデータにもどるように
する補正手段とを具備し、上記エンコード回路、デコー
ド回路の各々のフィルタ演算による切り捨て雑音を相殺
することを特徴とするデジタルデータの処理回路。 - 【請求項２】 入力データ列に対し、最新の入力データ
に乗算される係数値が１であるＦＩＲフィルタ演算を行
うものであり、量子化処理による量子化雑音を入力デー
タに加算するとともに順次遅延し、これら遅延されたデ
ータと上記最新の入力データとから上記フィルタ演算を
行った後、上記量子化処理を行うことにより、上記入力
データ列をエンコードして出力するエンコード回路と、 上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行うも
のであり、上記エンコードされたデータをデコードする
デコード回路とを具備し、 上記エンコード回路の出力データに−１を乗ずる乗算回
路と、上記デコード回路においてフィルタ演算処理後の
出力データに−１を乗ずる乗算回路とを設けてあり、上
記デコード回路は、上記エンコード回路の出力データに
−１を乗じたものを入力データとし、フィルタ演算処理
後の出力データに−１を乗じたものをデコード回路の出
力データとし、上記エンコード回路は各フィルタ係数を
正とし、上記デコード回路においては、入力データに加
算される各再帰成分は、負のフィルタ係数を用いて得ら
れたものと等価であることを特徴とするデジタルデータ
の処理回路。 - 【請求項３】 入力データ列に対し、最新の入力データ
に乗算される係数値が−１であるＦＩＲフィルタ演算を
行うものであり、量子化処理による量子化雑音を入力デ
ータに加算するとともに順次遅延し、これら遅延された
データと上記最新の入力データとから上記フィルタ演算
を行った後、上記量子化処理を行うことにより、上記入
力データ列をエンコードして出力するエンコード回路
と、 上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行うも
のであり、上記エンコードされたデータをデコードする
デコード回路とを具備し、 上記エンコード回路の出力データに−１を乗ずる乗算回
路と、上記エンコード回路のフィルタ演算において用い
られる上記最新の入力データに−１を乗ずる乗算回路と
を設けてあり、−１を乗じられた最新のデータと加算さ
れる各遅延成分は、負のフィルタ係数を用いて得られた
ものと等価であり、上記デコード回路は上記エンコード
回路の出力データに−１を乗じたものを入力データと
し、各フィルタ係数を負とすることを特徴とするデジタ
ルデータの処理回路。 - 【請求項４】 入力データ列に対して最新の入力データ
に乗算される係数値が１であるフィルタ演算を行った
後、量子化処理を行い、この量子化処理に伴う量子化雑
音を上記入力データに加算することにより上記データ列
をエンコードして出力するエンコード処理と、 上記エンコード処理された出力データに対してフィルタ
演算を行ってデコードするデコード処理とを行うデジタ
ルデータの処理方法において、 上記エンコードされた出力データの正負の符号を反転す
る反転処理と、上記反転処理により符号を反転されたデ
ータが上記デコード処理後には元の符号のデータにもど
るようにする補正処理とを行い、上記エンコード処理、
デコード処理の各々のフィルタ演算による切り捨て雑音
を相殺することを特徴とするデジタルデータの処理方
法。 - 【請求項５】 入力データ列に対して最新の入力データ
に乗算される係数値が１であるフィルタ演算を行った
後、量子化処理を行い、この量子化処理に伴う量子化雑
音を上記入力データに加算することにより上記データ列
をエンコードして出力するエンコード回路と、 上記エンコード回路の出力データに対してフィルタ演算
を行ってデコードするデコーダ回路とを具備したデジタ
ルデータの処理回路において、 上記エンコード回路は、最新の入力データとともにフィ
ルタ演算に用いられる各遅延成分を得る際の係数乗算処
理時に生ずる切り捨て雑音の正負を反転したものを含む
出力データを発生するものであり、上記エンコード回
路、デコード回路の各々のフィルタ演算における切り捨
て雑音の符号が互いに反転したものとなりデコード後に
は相殺されることを特徴とするデジタルデータの処理回
路。 - 【請求項６】 入力データ列に対し、最新の入力データ
に乗算される係数値が１であるＦＩＲフィルタ演算を行
うものであり、量子化処理による量子化雑音を入力デー
タに加算するとともに順次遅延し、これら遅延されたデ
ータと上記最新の入力データとから上記フィルタ演算を
行った後、上記量子化処理を行うことにより、上記入力
データ列をエンコードして出力するエンコード回路と、 上記ＦＩＲ演算に対応したＩＩＲフィルタ演算を行うも
のであり、上記エンコードされたデータをデコードする
デコード回路とを具備し、 上記エンコード回路においては、負のフィルタ係数を用
いて乗算処理が施され、不要なビットが切り捨てられて
得られた遅延成分を上記最新の入力データから減算する
フィルタ演算が行われるものであり、上記デコード回路
においては、上記エンコード回路の出力データを入力デ
ータとし、フィルタ演算処理後の出力データをデコード
回路の出力データとしてあり、入力データに加算される
各再帰成分は、負のフィルタ係数を用いて得られたもの
と等価であることを特徴とするデジタルデータの処理回
路。 - 【請求項７】 入力データ列に対して最新の入力データ
に乗算される係数値が１であるフィルタ演算を行った
後、量子化処理を行い、この量子化処理に伴う量子化雑
音を上記入力データに加算することにより上記データ列
をエンコードして出力するエンコード処理と、 上記エンコード処理された出力データに対してフィルタ
演算を行ってデコードするデコーダ処理とを行うデジタ
ルデータの処理方法において、 上記エンコード処理は、最新の入力データとともにフィ
ルタ演算に用いられる各遅延成分を得る際の係数乗算処
理時に生ずる切り捨て雑音の正負を反転したものを含む
出力データを発生するものであり、上記エンコード処
理、デコード処理の各々のフィルタ演算における切り捨
て雑音の符号が互いに反転したものとなりデコード後に
は相殺されることを特徴とするデジタルデータの処理方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19398197A JP3389460B2 (ja) | 1997-07-18 | 1997-07-18 | デジタルデータの処理回路及びデジタルデータの処理方法 |
| US09/118,249 US6041291A (en) | 1997-07-18 | 1998-07-17 | Digital data processing circuit and digital data processing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19398197A JP3389460B2 (ja) | 1997-07-18 | 1997-07-18 | デジタルデータの処理回路及びデジタルデータの処理方法 |
| US09/118,249 US6041291A (en) | 1997-07-18 | 1998-07-17 | Digital data processing circuit and digital data processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141107A JPH1141107A (ja) | 1999-02-12 |
| JP3389460B2 true JP3389460B2 (ja) | 2003-03-24 |
Family
ID=26508223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19398197A Expired - Fee Related JP3389460B2 (ja) | 1997-07-18 | 1997-07-18 | デジタルデータの処理回路及びデジタルデータの処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6041291A (ja) |
| JP (1) | JP3389460B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103537B2 (en) * | 2000-10-13 | 2006-09-05 | Science Applications International Corporation | System and method for linear prediction |
| US7167884B2 (en) * | 2002-04-22 | 2007-01-23 | The United States Of America As Represented By The Secretary Of The Navy | Multistage median cascaded canceller |
| US8082286B1 (en) | 2002-04-22 | 2011-12-20 | Science Applications International Corporation | Method and system for soft-weighting a reiterative adaptive signal processor |
| US7415065B2 (en) * | 2002-10-25 | 2008-08-19 | Science Applications International Corporation | Adaptive filtering in the presence of multipath |
| FR2961980A1 (fr) * | 2010-06-24 | 2011-12-30 | France Telecom | Controle d'une boucle de retroaction de mise en forme de bruit dans un codeur de signal audionumerique |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086475A (en) * | 1988-11-19 | 1992-02-04 | Sony Corporation | Apparatus for generating, recording or reproducing sound source data |
| US5212659A (en) * | 1991-10-08 | 1993-05-18 | Crystal Semiconductor | Low precision finite impulse response filter for digital interpolation |
-
1997
- 1997-07-18 JP JP19398197A patent/JP3389460B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-17 US US09/118,249 patent/US6041291A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6041291A (en) | 2000-03-21 |
| JPH1141107A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2121197C (en) | Inverse discrete cosine transform processor | |
| US6392576B1 (en) | Multiplierless interpolator for a delta-sigma digital to analog converter | |
| JP2957183B2 (ja) | 巡回型ディジタルフィルタ | |
| JPS5838023A (ja) | 第１および第２の２進数の２進減算を行うデジタルフイルタを含む装置 | |
| JPH07105724B2 (ja) | ディジタル・アナログ変換回路 | |
| JP3389460B2 (ja) | デジタルデータの処理回路及びデジタルデータの処理方法 | |
| JPH10285048A (ja) | デジタルデータの符号化／復号化方法及び装置 | |
| JP3297880B2 (ja) | Ｉｉｒディジタル・フィルタ | |
| JPH06334986A (ja) | 重み付きコサイン変換方法 | |
| JP2002300430A (ja) | 入力データサンプルに適応フィルタ操作を実行するためのデータ処理装置と方法 | |
| JP3191257B2 (ja) | 音響信号符号化方法、音響信号復号化方法、音響信号符号化装置、音響信号復号化装置 | |
| JPH06350398A (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ | |
| JP2004527025A (ja) | 乗算器のないピラミッド・フィルタ | |
| JP3221076B2 (ja) | ディジタルフィルタ設計法 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JPH0613906A (ja) | Σ−δ変調器 | |
| JP3154293B2 (ja) | 音声信号帯域合成復号化装置 | |
| JPS5898793A (ja) | 音声合成装置 | |
| KR0163904B1 (ko) | 디지탈 시그마-델타 기법을 이용한 디지탈/아날로그 변환회로 | |
| Bilal et al. | Low Complexity Parallel FIR Filter Circuit Design by Exploiting Signal Correlation in Multimedia Applications | |
| JPH05252045A (ja) | 剰余演算処理回路 | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| JPS60254372A (ja) | 積和演算装置 | |
| JPH10173487A (ja) | ディジタルフィルタ | |
| JPH07249990A (ja) | デジタル／アナログ信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021205 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140117 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |