JP3382195B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の映像信号を
同時に取込んで処理する画像処理装置に関する。

【０００２】

【従来の技術】従来から、ＮＴＳＣ（National Televis
ion System Comittee）方式に代表される形式を有する
映像信号をメモリに取込み、中央処理装置（以下、「Ｃ
ＰＵ」と略称する）やデジタル信号プロセッサ（略称
「ＤＳＰ」）などの画像プロセッサによって、各種画像
処理が行われている。ＣＰＵや画像プロセッサによって
画像処理を行うためには、映像信号を取込んだメモリと
は別に、使用するデータの一時的格納のために作業用メ
モリ領域を設けるようにしている。通常使用されるメモ
リ領域は、メモリの使用状況や画像処理の種類によって
異なるため、映像信号を取込んだメモリ領域から、作業
用メモリ領域にデータを転送する必要がある。

【０００３】従来、映像信号を取込む画像メモリに取込
まれた映像信号のデータは、ＣＰＵまたはＤＭＡ（Dire
ct Memory Access）コントローラによって、任意の作業
用メモリ領域に転送する手法が採られている。この手法
では、転送処理のために、ＣＰＵの負荷またはデータバ
スの占有率が大きくなり、画像処理システムとしての処
理能力が低下してしまう。特に、カラーの映像信号に対
して、たとえば赤、緑、青の各色成分に対応するＲ，
Ｇ，Ｂ信号等のコンポーネント信号の画像データを処理
する場合には、複数の映像信号を同時に転送して処理し
なければならず、データ転送がシステムの性能に与える
影響は大きくなる。また、ロボット等の産業分野での画
像処理では、複数のＣＣＤ（Charge Coupled Device）
カメラなどを使用して複数の観測点の情報を同時に取込
み、画像処理する場合もある。このような場合も、複数
の映像信号を同一のタイミングで取込んで画像処理を行
う必要があり、データ転送がシステムの性能に与える影
響は大きい。

【０００４】映像信号をメモリに取込み、ＣＰＵや画像
プロセッサによって画像処理を行う従来のシステムにお
いては、１画面、すなわち１フィールドまたは１フレー
ム分の画像データの容量に相当する記憶容量を有する画
像メモリに、一旦、取込んだ映像信号のデータを格納
し、ＣＰＵやＤＭＡコントローラを介して画像メモリか
ら作業用メモリ領域に映像信号のデータが転送されてい
る。作業用メモリ領域は、ＣＰＵや画像プロセッサの主
記憶領域に設定される。画像メモリは、フィールドメモ
リやフレームメモリと呼ばれている。

【０００５】画像処理で映像信号の画像データを転送す
ることに関連する先行技術としては、特開平８−１４９
５０５、特開平１０−１７８５２７、特開平１１−１４
３４４８、特開昭６３−３１２８４などがある。

【０００６】特開平８−１４９５０５では、１画面をラ
スタスキャン方式で表す映像信号の走査線に対応するラ
イン情報と、画素に対応するピクセル情報とから、メモ
リに格納するアドレスを生成する先行技術が開示されて
いる。この先行技術の手法では、１フレーム分の画像デ
ータの容量に相当するメモリを対象とし、或る画素のデ
ータは、メモリ上の固定アドレスに格納される。特開平
１０−１７８５２７の先行技術では、ラスタスキャン方
式で１画面を表す映像信号のライン情報、ピクセル情報
およびメモリに格納する領域を指定する情報からアドレ
スを生成し、生成されたアドレスに画像データを格納す
る。特開平１１−１４３４４８の先行技術では、ラスタ
スキャン方式で１画面を表す映像信号のライン情報およ
びピクセル情報のみからメモリに格納するアドレスを生
成する。これらの先行技術では、画像用のメモリに取込
んだ画像データに対して画像処理を行う場合、作業用メ
モリに画像データを転送する必要がある。

【０００７】特開昭６３−３１２８４には、ｎ個の映像
信号源から出力されるラスタスキャン方式の映像信号
を、１ライン毎に切換えて取込み、メモリに格納する先
行技術が開示されている。複数の映像信号源から同時に
出力される映像信号の全体をメモリに格納するために
は、通常の画像データの転送速度では、複数倍の時間を
かける必要がある。また、通常の画像データの１画面分
の転送時間内で全部の画像データをメモリに格納するた
めには、各映像信号源から映像信号を複数倍の転送速度
で出力させて取込む必要がある。

【０００８】

【発明が解決しようとする課題】特開平８−１４９５０
５、特開平１０−１７８５２７および特開平１１−１４
３４４８の先行技術のように、一旦映像信号を画像メモ
リに取込んでから、主記憶領域に転送する画像処理で
は、画像データの転送処理の負担が画像処理システムの
処理能力を低下させている。特に、複数の映像信号、た
とえばカラー画像を表すＲ，Ｇ，Ｂ信号に代表されるコ
ンポーネント信号が取込みの対象になっている場合、デ
ータ量がコンポジット信号に比べて３倍になるため、デ
ータ転送の負担の問題は深刻になる。データ転送によっ
て生じる問題について具体的に列挙すると、次のように
なる。

【０００９】ＣＰＵの負荷またはデータバスの占有率
が大きくなり、システムの性能が低下する。 取込んだ映像信号のデータを画像メモリへ転送し、画
像メモリから作業用メモリ領域へ転送する２段階のデー
タ転送手順を踏む必要があり、処理時間が増大する。 画像メモリと作業用メモリ領域とが分離されているた
め、メモリに使用する半導体集積回路（ＩＣ）の数が多
くなり、コストアップにつながる。

【００１０】また、複数の観測点の同時刻での情報を処
理したい場合、複数のＣＣＤカメラを同期させ、それら
のＣＣＤカメラから出力される各観測点毎の映像信号を
同一タイミングで取込む必要がある。画像処理システム
において映像信号を処理する場合には、アナログ／デジ
タル（以下、「Ａ／Ｄ」と略称する）変換によってデジ
タル化された画像データをメモリに格納しなければなら
ない。

【００１１】従来、複数の映像信号を取込む手法とし
て、以下に述べる２つの手法が用いられている。１つ
は、単一の映像信号の取込み部分を複数倍に冗長化し
て、複数の映像信号を取込む手法である。この手法で
は、画像データを取込むためのメモリまで、複数倍に冗
長化させるので、メモリＩＣの数が取込まれる映像信号
の数に応じて増加する。もう１つは、画像メモリを共通
に使用し、メモリに画像データを格納するタイミングを
生成するためのクロック信号よりも高速のクロック信号
を使用して、各映像信号を順次切換えてサンプリングす
る手法である。この手法では、高速のクロック信号を使
用することによって、各映像信号を時分割でサンプリン
グし、合成された画像データをメモリに格納する。

【００１２】これらの手法には、以下の問題点がある。 冗長化する手法では、同一機能の回路を複数冗長化し
て構築するため、回路規模が増加し、コストアップにつ
ながる。 時分割でサンプリングする手法では、各映像信号が同
一タイミングで取込まれない。

【００１３】本発明の目的は、複数の映像信号を同一タ
イミングで取込むことができ、作業領域への転送が不要
でかつ冗長化も必要最小限に留めることができる画像処
理装置を提供することである。

【００１４】

【課題を解決するための手段】本発明は、同一のタイミ
ングで生成される複数の映像信号を同時に取込み、映像
信号間で演算処理を施す画像処理装置において、各演算
処理毎に設けられ、共通の画素クロック信号に同期し
て、各映像信号によって生成される画面上で対応する領
域に属する画素を表す画像データを、それぞれ同時に取
込む映像信号取込み部と、映像信号取込み部によって取
込まれた全部の映像信号からの画像データを、該領域の
取込みに要する周期の次の周期内に順次読出して送出す
るデータ制御部と、映像信号取込み部が取込む画素の領
域に対応する画素アドレス成分、およびデータ制御部が
送出する画像データの元となる映像信号に対応する映像
アドレス成分をそれぞれ生成し、画素アドレス成分およ
び映像アドレス成分を組合せてアドレス信号を発生する
画像アドレス発生手段と、データ制御部によって送出さ
れる画像データを、画像アドレス発生手段から発生され
るアドレス信号に従って記憶するメモリと、メモリを作
業領域として、処理対象となる画素の領域と元の映像信
号とを表すアドレス信号を与えて画像データにアクセス
し、演算処理を行う画像処理手段とを含み、前記画像ア
ドレス発生手段は、前記画素アドレス成分が上位側で前
記映像アドレス成分が下位側となるように組合せてアド
レス信号を発生し、前記画像処理手段は、映像アドレス
成分が上位側で画素アドレス成分が下位側となるように
組合せてアドレス信号を発生し、画像アドレス発生手段
からのアドレス信号、および画像処理手段からのアドレ
ス信号が入力され、前記メモリのアクセスに適合する形
式のアドレス信号に共通化して該メモリに与えるアドレ
ス共通化手段を、さらに含むことを特徴とする画像処理
装置である。

【００１５】本発明に従えば、画像処理装置は同一のタ
イミングで生成される複数の映像信号を同時に取込む映
像信号取込み部と、映像信号取込み部によって取込まれ
た画像データを順次読出して送出するデータ制御部と、
データ制御部によって送出される画像データを記憶する
メモリと、メモリに記憶する画像データのアドレス信号
を発生する画像アドレス発生手段と、メモリを作業領域
として画像処理を行う画像処理手段とを含む。映像信号
取込み部は、各映像信号毎に設けられ、共通の画素クロ
ック信号に同期して、各映像信号によって生成される画
面上で対応する領域に属する画素を表す画像データをそ
れぞれ同時に取込む。データ制御部は、映像信号取込み
部によって取込まれた全部の映像信号からの画像データ
を、該領域の取込みに要する周期の次の周期内に順次読
出して送出する。データ制御部によって送出される画像
データの処理は、冗長化して行う必要はなくなるので、
複数の映像信号に対する画像処理の冗長化を最小限に留
めることができる。メモリへの画像データの記憶は、画
像アドレス発生手段から、映像信号取込み部が取込む画
素の領域に対応する画素アドレス成分、およびデータ制
御部が送出する画像データの元となる映像信号に対応す
る映像アドレス成分をそれぞれ組合わせて発生されるア
ドレス信号に基づいて行われるので、複数の映像信号か
ら取込まれる画像データを複数の映像信号毎に分けて格
納することができる。画像処理手段は、メモリを作業領
域として、複数の映像信号を区別して画像処理を行うこ
とができるので、複数の映像信号を一旦画像メモリに記
憶してから作業用メモリ領域に転送する必要はなく、転
送処理に要する負担を軽減することができる。

【００１６】

【００１７】また、映像信号取込み部で取込んだ画像デ
ータをメモリに記憶する際には、画素アドレス成分が上
位側で映像アドレス成分が下位側となるように組合わせ
てアドレス信号を発生するので、全体としてのアドレス
信号で下位側が変化する頻度が高くなるようにして、画
像データをメモリに記憶することができる。画像処理手
段がメモリを作業領域として画像処理を行う際には、元
の映像信号に対応する映像アドレス成分を上位側とし
て、画素領域を表す画素アドレス成分を下位側としてア
クセスするので、画像処理手段のメモリ空間で、画像デ
ータを元の映像信号毎に大別して処理することができ
る。アドレス共通化手段は、画像アドレス発生手段から
のアドレス信号および画像処理手段からのアドレス信号
をメモリのアクセスに適合する形式に共通化してメモリ
に与えるので、実装されているメモリに円滑にアクセス
することができる。

【００１８】また本発明で前記各映像信号は、複数の走
査線と各走査線上の複数の画素とで１画面を表すラスタ
スキャン方式で画像を表し、前記領域は、各走査線上で
の予め定める数の画素によって形成され、１画面内での
走査線の位置を計数するラインカウンタと、各走査線上
での画素領域の位置を計数するピクセルカウンタとをさ
らに含み、前記画像アドレス発生手段は、前記画素アド
レス成分を、ラインカウンタの計数値とピクセルカウン
タの計数値とを組合せて生成することを特徴とする。

【００１９】本発明に従えば、複数の走査線と走査線上
の複数の画素とで１画面を表すラスタスキャン方式で画
像を表す映像信号に対し、各走査線上で予め定める数の
画素によって形成される領域毎に、１画面内での走査線
の位置を計数するラインカウンタの計数値と、各走査線
上での画素の領域の位置を計数するピクセルカウンタの
計数値とを組合わせて画素アドレス成分を生成し、映像
信号をメモリに記憶することができる。

【００２０】また本発明で前記メモリは、データ出力時
間を伸長しての高速ページモードのデータアクセスが可
能なＥＤＯ−ＤＲＡＭを用いて形成されていることを特
徴とする。

【００２１】本発明に従えば、データ出力時間を伸長し
ての高速ページモードのデータアクセスが可能なＥＤＯ
−ＤＲＡＭを用いて、メモリを形成するので、大容量の
メモリを比較的低コストで形成することができる。デー
タ制御部から送出される複数の映像信号からの画像デー
タをメモリに記憶する際には、高速ページモードを利用
してアクセスすることができるので、メモリへの記憶を
高速で行うことができる。

【００２２】

【発明の実施の形態】図１は、本発明の実施の一形態と
しての画像処理装置１の概略的な電気的構成を示す。画
像処理装置１は、映像信号取込み部２と、データ制御部
３と、画像アドレス発生手段４としてのエリアナンバー
レジスタ５、ラインカウンタ６およびピクセルカウンタ
７と、アドレスマルチプレクサ８と、メモリ制御部９
と、画像メモリ１０とＣＰＵ１１とを含む。

【００２３】映像信号取込み部２は、デジタル化された
複数の映像信号がそれぞれ表す画像データを、同一の基
準信号としての垂直同期信号（ＶＳＹＮＣ）と、水平同
期信号（ＨＳＹＮＣ）に同期して同一タイミングで取込
む。複数の映像信号は、ラスタスキャン方式で１画面を
表し、インタレース方式で２フィールドで１フレーム分
の１画面を表す場合の各フィールドや、ノンインタレー
ス方式で１画面を表す１フレーム分の画像データを自動
的に取込む。画像データは、水平同期信号（ＨＳＹＮ
Ｃ）に同期するライン毎に走査線が表され、各走査線上
での画素毎の画像データが、画素クロック信号に同期し
て取込まれる。画素クロック信号は、水平同期信号（Ｈ
ＳＹＮＣ）に基づいて生成される。垂直同期信号（ＶＳ
ＹＮＣ）は、フィールドまたはフレームの開始タイミン
グを示す。

【００２４】データ制御部３は、映像信号取込み部２に
よって取込まれた複数の映像信号の画像データを、順に
読出して画像メモリ１０に出力する。映像信号取込み部
２には、複数の映像信号からの画像データが同一のタイ
ミングで並列に取込まれ、データ制御部３は取込まれた
複数の映像信号からの画像データを、取込んだ次の周期
内にシリアルに読出して出力する。

【００２５】画像メモリ１０は、複数の映像信号毎にメ
モリ領域を分割して、データ制御部３からシリアルに送
出される画像データを記憶する。エリアナンバーレジス
タ５は、画像メモリ１０上のどのメモリ領域に画像デー
タを格納するかを決定する。このレジスタは、取込まれ
る映像信号の数だけ存在し、各映像信号毎に任意の値を
ＣＰＵ１１が設定する。

【００２６】ラインカウンタ６は、垂直同期信号（ＶＳ
ＹＮＣ）毎にクリアされ、水平同期信号（ＨＳＹＮＣ）
毎に映像信号の走査線数を数える。ピクセルカウンタ７
は、映像信号の１走査線毎に、ライン内部での画素数を
計数する。

【００２７】アドレスマルチプレクサ８は、ラインカウ
ンタ６、ピクセルカウンタ７およびエリアナンバーレジ
スタ５の値から、画像メモリ１０に画像データを格納す
るためのアドレス信号を生成する。画像メモリ１０にＥ
ＤＯ−ＤＲＡＭを使用するときには、ロウアドレスとカ
ラムアドレスとに分けてマルチプレックス方式でアドレ
スを生成する。データ制御部３は、同一の画素につい
て、複数の映像信号からの画像データを順次送出するの
で、エリアナンバーレジスタ５からのデータを下位のカ
ラムアドレス側に割当て、高速ページモードでのアクセ
スを有効に活用する。

【００２８】メモリ制御部９は、画像メモリ１０に使用
するＥＤＯ−ＤＲＡＭを動作させるための制御信号を生
成し、データ制御部３やアドレスマルチプレクサ８に対
する制御信号も生成する。

【００２９】画像メモリ１０は、複数の映像信号から取
込まれる画像データを、各映像信号毎に分けて複数の作
業用メモリ領域に格納することができるとともに、ＣＰ
Ｕ１１の作業用メモリ領域としてのアクセスも可能であ
る。ＣＰＵ１１は、作業用メモリ領域として、１フィー
ルドまたは１フレーム分毎に画像メモリ１０をアクセス
するためのアドレス信号を発生する。ＣＰＵ１１から発
生されるアドレス信号は、アドレス共通化手段としての
アドレスマルチプレクサ８を介して、画像アドレス発生
手段４から発生されるアドレス信号と共通化して、画像
メモリ１０に与えられる。

【００３０】図２は、図１の画像処理装置１によって複
数の映像信号が画像メモリ１０に取込まれるタイミング
の概要を示す。複数の映像信号は、たとえばカラー画像
を表すＲ，Ｇ，Ｂ成分の各色の画像データであり、ある
いは複数の観測点の情報を同時に取込む画像データであ
る。１フィールドまたはフレームの開始タイミングは、
垂直同期信号（ＶＳＹＮＣ）によって表され、複数の走
査線のタイミングは水平同期信号（ＨＳＹＮＣ）によっ
て表される。ＶＳＹＮＣおよびＨＳＹＮＣを除く他の部
分は、時間軸を拡大して示す。各画素は、映像信号取込
み部２内部で水平同期信号（ＨＳＹＮＣ）に基づいて生
成される画素クロック信号ＰＣＬＯＣＫに同期して取込
まれる。各画素は、たとえば８ビットのデジタルデータ
で表される。各映像信号は、８ビットのデジタルデータ
が並列に入力され、たとえば４画素分（ｎ，ｎ＋１，ｎ
＋２，ｎ＋３）で３２ビット分のデータが取込まれる。
４画素を取込む領域の単位とすると、取込みの周期は画
素クロック信号ＰＣＬＯＣＫの４倍となる。ここで、走
査線のライン数は５１２であり、各走査線が５１２の画
素によって構成される場合を想定する。画像メモリ１０
の容量が４Ｍバイトであり、ビット幅が３２ビットであ
ると、５１２×５１２＝２５６Ｋバイトの作業用メモリ
を、１６ブロック分設けることができる。

【００３１】データ制御部３は、前述の４画素による領
域毎の取込み周期を、映像信号取込み部２によって取込
まれる映像信号の数の分だけ拡大した周期内で、該取込
み周期を映像信号の数で分割した周期以上に速い転送ク
ロック信号ＴＣＬＯＣＫに同期して、元の映像信号Ｒ，
Ｇ，Ｂ毎に画像データ（ｎ，ｎ＋１，ｎ＋２，ｎ＋３）
を順次読出して画像メモリ１０に格納させる。エリアナ
ンバーレジスタ５の切換えも転送信号ＴＣＬＯＣＫに同
期して行われ、元の映像信号毎に異なる作業用メモリ領
域に画像データの格納が行われる。映像信号取込み部２
では、画像データ（ｎ，ｎ＋１，ｎ＋２，ｎ＋３）の転
送の間に、次の領域の画像データ（ｎ＋４，ｎ＋５，ｎ
＋６，ｎ＋７）を取込む。

【００３２】以下、図１の画像処理装置１で、ＮＴＳＣ
信号を対象とし、同時に４チャネルの画像データを映像
信号として取込み、１画素あたりの分解能を８ビットと
する場合の動作について説明する。図２に示すＲ，Ｇ，
Ｂ画像データは、３チャネル分の映像信号に相当してい
る。

【００３３】ＣＰＵ１１は、予め映像信号０〜３に対
応するエリアナンバーレジスタ５に格納したい画像メモ
リ１０上の作業用メモリ領域の値を、０〜１５の範囲で
設定しておく。 映像信号取込み部２は、ＶＳＹＮＣおよびＨＳＹＮＣ
の基準信号からフィールドの開始や有効ラインの開始等
の映像信号を取込むタイミングを検出する。有効なタイ
ミングを検出すると、その時点から所定の解像度に従っ
て、複数の映像信号の画像データを１フィールドまたは
１フレーム分自動的にサンプリングする。１画面が２フ
ィールドで１フレームを構成するインタレース方式で形
成され、有効画素が１フレームあたり５１２×４８０画
素であり、１フィールドあたり５１２×２４０画素であ
るとして、有効画素を取込む。 映像信号取込み部２は、４画素分の画像データをサン
プリングする毎に、７ビットのバイナリカウンタである
ピクセルカウンタ７をインクリメントする。同様にライ
ンの開始が検出される毎に、ピクセルカウンタ７をクリ
アすると同時に、９ビットのバイナリカウンタであるラ
インカウンタ６をインクリメントする。 データ制御部３は、４画素分の画像データが蓄積され
ると、メモリ制御部９にメモリ格納の指令を出す。４画
像分の画像データは、１チャネルあたり３２ビットであ
り、４チャネルでは合計３２ビット×４＝１２８ビット
となる。メモリ制御部９は、アドレスマルチプレクサ８
に各チャネルの画像メモリのアドレスを生成させ、チャ
ネル０のデータを画像メモリ１０に格納する。データ制
御部３は、チャネル０からチャネル３までの画像データ
を昇順に画像メモリ１０に出力する。このようにして、
４画素毎に画像データを画像メモリ１０に格納する。 以上説明したおよびの動作を、１フィールドまた
は１フレーム分の画像データを画像メモリ１０に格納す
るまで繰返す。ただし、で４画素分の画像データを蓄
積している間に、先に蓄積されている４画素分の画像デ
ータのによる画像メモリ１０への格納が行われる。

【００３４】図３は、４Ｍバイトの画像メモリ１０を２
２ビットのアドレス信号でアクセスする際のアドレス構
成を示す。図３（ａ）は映像信号同時取込みにおける画
像メモリのアドレス構成を示し、３２ビット＝４バイト
単位のアクセスとなるので、実際に発生されるアドレス
信号は、Ａ−２からＡ−２１までの２０ビット分とな
る。図３（ｂ）はＣＰＵ１１や画像プロセッサから画像
メモリ１０をアクセスする際のアドレス構成を示す。作
業用メモリ領域の情報を画像メモリ１０のアドレスに含
めることによって、任意の作業用メモリ領域に画像デー
タを格納することが可能となる。また、図３（ａ）に示
すように、作業用メモリ領域の情報を、アドレス信号の
下位側のカラムアドレスに含めることによって、複数チ
ャネルの画像データを異なる作業用メモリ領域に格納す
ることが高速で可能になる。

【００３５】一方、ＣＰＵ１１や画像プロセッサから画
像メモリ１０をアクセスする場合、メモリ領域単位にア
クセス可能であり、かつ画素の並びに従って規則的にア
クセス可能なアドレス構成が要求される。図３（ｂ）に
示すアドレス構成では、上位側のロウアドレスに、エリ
アナンバーレジスタ５からのメモリ領域を表すアドレス
成分に対応させ、下位のカラムアドレス側を規則的な画
素の並びに対応させているので、ＣＰＵ１１や画像プロ
セッサ側からのアクセスを判りやすく行うことができ
る。画像メモリ１０に、アドレス信号をロウアドレスと
カラムアドレスとのマルチプレックス方式で与えるＤＲ
ＡＭを使用するときには、本実施形態では１０ビットず
つ分けて与えることになる。

【００３６】図４は、画像メモリ１０として好適に使用
することができるＥＤＯ−ＤＲＡＭでのメモリアクセス
のタイミングを示す。ＥＤＯ−ＤＲＡＭでは、ＲＡＳ信
号に同期して上位側のロウアドレスを与えると、ＣＡＳ
信号に同期して下位側のカラムアドレスで高速にアクセ
スを繰返すことができる。したがって、図３（ａ）に示
すように、映像信号の取込みの際には、エリアナンバー
レジスタ５からの値をカラムアドレスの下位側に割当
て、複数の映像信号間の切換えを高速に行うことができ
る。

【００３７】図１に示す画像処理装置では、画像データ
の転送にＣＰＵ１１が介入しないので、メインのデータ
バスを使用することがなく、システムの性能を向上させ
ることができる。また、画像メモリ１０を作業用メモリ
領域として共通化することができるので、メモリＩＣの
使用数が減少し、コストダウンを図ることができる。ま
た、複数種類のメモリＩＣを使用することなく、かつ同
一機能の回路の冗長化を最小限に抑え、複数の映像信号
を同時に取込んで、コストダウンや省スペース化を図る
ことができる。

【００３８】以上の説明では、画像メモリ１０として、
ＥＤＯ−ＤＲＡＭを用いているけれども、また、画像メ
モリ１０としては、ＳＤＲＡＭやＳＧＲＡＭと表記され
る同期型のＤＲＡＭを用いたり、ラムバスＤＲＡＭなど
を用いて、一層の高速化を図ることもできる。また、Ｄ
ＲＡＭばかりではなく、スタチック動作を行うＳＲＡＭ
を用いることもできる。

【００３９】

【発明の効果】以上のように本発明によれば、同一のタ
イミングで生成される複数の映像信号を同時に取込んで
メモリに記憶するとともに、画像処理手段ではメモリを
作業領域としても使用することができるので、映像信号
の取込み用のメモリと画像処理の作業用のメモリとを共
通化し、画像処理のために画像メモリから作業用メモリ
領域に画像データを転送する必要がなく、処理の負担を
軽減することができる。複数の映像信号は、同時に取込
んだ後、元の映像信号毎に順次読出してメモリに記憶す
ることができるので、冗長化を最小限に留めることがで
きる。メモリの共通化と冗長の低減とによって、回路規
模の増加に伴うコストアップを避け、転送処理の不要化
によって、画像処理時間の短縮化を図り、画像処理の性
能の向上を図ることができる。

【００４０】また、メモリに複数の映像信号から取込ま
れる画像データを記憶する場合のアドレス信号の構成
と、画像処理手段がメモリに記憶されている画像データ
に対してアクセスを行う場合のアドレス信号の構成とを
変えて、それぞれに適した形式でメモリに対するアクセ
スを行うことができ、メモリを画像データの取込みと作
業領域とに共通化しても、効率よくアクセスすることが
できる。

【００４１】また本発明によれば、メモリに記憶される
画像データのアドレスを、ラスタスキャン方式で１画面
を表す走査線の位置と各走査線上での画素の領域の位置
とに基づいて生成し、取込んだ画像データの記憶と、画
像処理手段による画像処理のためのアクセスとを判りや
すく行うことができる。

【００４２】また本発明によれば、メモリとしてＥＤＯ
−ＤＲＡＭを用いて、大容量でかつ高速のアクセスが可
能なように構成することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の画像処理装置１の概略
的な電気的構成を示すブロック図である。

【図２】図１の画像処理装置１の動作を示すタイムチャ
ートである。

【図３】図１の画像処理装置１でのアドレス構成を示す
図である。

【図４】ＥＤＯ−ＤＲＡＭでのアクセスのためのタイム
チャートである。

【符号の説明】

１ 画像処理装置 ２ 映像信号取込み部 ３ データ制御部 ４ 画像アドレス発生手段 ５ エリアナンバーレジスタ ６ ラインカウンタ ７ ピクセルカウンタ ８ アドレスマルチプレクサ ９ メモリ制御部 １０ 画像メモリ １１ ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/76 - 5/956

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 同一のタイミングで生成される複数の映
   像信号を同時に取込み、映像信号間で演算処理を施す画
   像処理装置において、 各演算処理毎に設けられ、共通の画素クロック信号に同
   期して、各映像信号によって生成される画面上で対応す
   る領域に属する画素を表す画像データを、それぞれ同時
   に取込む映像信号取込み部と、 映像信号取込み部によって取込まれた全部の映像信号か
   らの画像データを、該領域の取込みに要する周期の次の
   周期内に順次読出して送出するデータ制御部と、 映像信号取込み部が取込む画素の領域に対応する画素ア
   ドレス成分、およびデータ制御部が送出する画像データ
   の元となる映像信号に対応する映像アドレス成分をそれ
   ぞれ生成し、画素アドレス成分および映像アドレス成分
   を組合せてアドレス信号を発生する画像アドレス発生手
   段と、 データ制御部によって送出される画像データを、画像ア
   ドレス発生手段から発生されるアドレス信号に従って記
   憶するメモリと、 メモリを作業領域として、処理対象となる画素の領域と
   元の映像信号とを表すアドレス信号を与えて画像データ
   にアクセスし、演算処理を行う画像処理手段とを含み、 前記画像アドレス発生手段は、前記画素アドレス成分が
   上位側で前記映像アドレス成分が下位側となるように組
   合せてアドレス信号を発生し、 前記画像処理手段は、映像アドレス成分が上位側で画素
   アドレス成分が下位側となるように組合せてアドレス信
   号を発生し、 画像アドレス発生手段からのアドレス信号、および画像
   処理手段からのアドレス信号が入力され、前記メモリの
   アクセスに適合する形式のアドレス信号に共通化して該
   メモリに与えるアドレス共通化手段を、さらに含むこと
   を特徴とする画像処理装置。
2. 【請求項２】 前記各映像信号は、複数の走査線と各走
   査線上の複数の画素とで１画面を表すラスタスキャン方
   式で画像を表し、 前記領域は、各走査線上での予め定める数の画素によっ
   て形成され、 １画面内での走査線の位置を計数するラインカウンタ
   と、 各走査線上での画素領域の位置を計数するピクセルカウ
   ンタとをさらに含み、 前記画像アドレス発生手段は、前記画素アドレス成分
   を、ラインカウンタの計数値とピクセルカウンタの計数
   値とを組合せて生成することを特徴とする請求項１記載
   の画像処理装置。
3. 【請求項３】 前記メモリは、データ出力時間を伸長し
   ての高速ページモードのデータアクセスが可能なＥＤＯ
   −ＤＲＡＭを用いて形成されていることを特徴とする請
   求項１または２記載の画像処理装置。