JP3283281B2 - 画像入出力装置 - Google Patents
画像入出力装置Info
- Publication number
- JP3283281B2 JP3283281B2 JP04577592A JP4577592A JP3283281B2 JP 3283281 B2 JP3283281 B2 JP 3283281B2 JP 04577592 A JP04577592 A JP 04577592A JP 4577592 A JP4577592 A JP 4577592A JP 3283281 B2 JP3283281 B2 JP 3283281B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- data
- outputting
- buffer
- transfer period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【産業上の利用分野】本発明はワ−クステーション等の
フレームメモリに対し、同期信号の異なる複数のビデオ
信号の同時入出力を行う画像入出力装置に関する。
フレームメモリに対し、同期信号の異なる複数のビデオ
信号の同時入出力を行う画像入出力装置に関する。
【0002】
【従来の技術】従来例として、特開平2−82758号
公報を挙げ説明する。
公報を挙げ説明する。
【0003】図10は、従来例を示す構成ブロック図で
ある。200、202はラスタバッファ、204はカウ
ンタ、206はフレームメモリ、208は書き込み制御
部である。
ある。200、202はラスタバッファ、204はカウ
ンタ、206はフレームメモリ、208は書き込み制御
部である。
【0004】ラスタバッファ200又は202にはデー
タクロックに同期して入力データを書き込む。ラスタバ
ッファ200又は202はダブルバッファ構成になって
おり、その切り替えはカウンタ204がデータクロック
をカウントすることにより一定期間毎に切り替える。一
方のラスタバッファに入力している最中はもう一方のラ
スタバッファからフレームメモリ206への1ラスタの
出力を行う。このフレームメモリ206への書き込みは
表示クロックに同期して実行される。書き込み制御部2
08は水平同期信号HDを基準に書き込み要求信号WR
EQを発生し、フレームメモリ206からの1ラスタの
出力を指示する。
タクロックに同期して入力データを書き込む。ラスタバ
ッファ200又は202はダブルバッファ構成になって
おり、その切り替えはカウンタ204がデータクロック
をカウントすることにより一定期間毎に切り替える。一
方のラスタバッファに入力している最中はもう一方のラ
スタバッファからフレームメモリ206への1ラスタの
出力を行う。このフレームメモリ206への書き込みは
表示クロックに同期して実行される。書き込み制御部2
08は水平同期信号HDを基準に書き込み要求信号WR
EQを発生し、フレームメモリ206からの1ラスタの
出力を指示する。
【0005】図11は、従来例のタイミングチャートを
示す。
示す。
【0006】入力データは、フレームメモリ206が動
作の基準としている表示クロックおよび水平同期信号H
Dとは独立に、複数のラスタ期間を用いてラスタバッフ
ァ200又は202に格納する。ラスタバッファ200
又は202から読み出す時は、書き込み要求信号WRE
Qの指示する1つのラスタ期間を用いて、表示クロック
に同期してフレームメモリ206に書き込む。従来例を
用いれば、データクロックと表示クロックが異なってい
ても連続して入力される1系統の入力データをもれなく
フレームメモリに格納できる。
作の基準としている表示クロックおよび水平同期信号H
Dとは独立に、複数のラスタ期間を用いてラスタバッフ
ァ200又は202に格納する。ラスタバッファ200
又は202から読み出す時は、書き込み要求信号WRE
Qの指示する1つのラスタ期間を用いて、表示クロック
に同期してフレームメモリ206に書き込む。従来例を
用いれば、データクロックと表示クロックが異なってい
ても連続して入力される1系統の入力データをもれなく
フレームメモリに格納できる。
【0007】
【発明が解決しようとする課題】従来の技術では、連続
した1系統の入力データのフレームメモリへの入力を実
現している。連続した入力データの1つにビデオ信号が
挙げられる。
した1系統の入力データのフレームメモリへの入力を実
現している。連続した入力データの1つにビデオ信号が
挙げられる。
【0008】しかし、2系統以上のビデオ信号の入出力
を同時に1つのフレームメモリに対して行おうとする
と、何らかの工夫を追加する必要がある。従来の技術で
はこれらの点に関しては考慮されていなかった。
を同時に1つのフレームメモリに対して行おうとする
と、何らかの工夫を追加する必要がある。従来の技術で
はこれらの点に関しては考慮されていなかった。
【0009】本発明の目的は、2系統以上の同期信号の
異なるビデオ信号の入出力を同時に1つのフレームメモ
リに対して行う画像入出力装置を提供することである。
異なるビデオ信号の入出力を同時に1つのフレームメモ
リに対して行う画像入出力装置を提供することである。
【0010】
【課題を解決するための手段】上記目的は、第1のビデ
オ信号および第2のビデオ信号の入出力を行なう画像入
出力装置において、第1のビデオ信号および第2のビデ
オ信号に含まれる第1および第2のデータを記憶するフ
レームメモリと、第2のデータを入出力されて記憶する
バッファと、第1のビデオ信号のブランキング期間また
は有効期間を、タイミング信号として出力する時刻指示
手段と、第2のデータの、フレームメモリとバッファ間
の入出力を行なう転送期間の割り当て要求をバッファよ
り受けた時に、前記時刻指示手段より通知された期間の
うちの一方を第2のデータの転送期間に割り当てるため
に、転送許可をバッファに出力する時分割管理手段とを
有し、上記バッファは、第2のデータの転送期間の割り
当て要求を前記時分割管理手段に対して行い、転送期間
が割り当てられると、第2のデータのフレームメモリと
の入出力を行なうことにより達成される。
オ信号および第2のビデオ信号の入出力を行なう画像入
出力装置において、第1のビデオ信号および第2のビデ
オ信号に含まれる第1および第2のデータを記憶するフ
レームメモリと、第2のデータを入出力されて記憶する
バッファと、第1のビデオ信号のブランキング期間また
は有効期間を、タイミング信号として出力する時刻指示
手段と、第2のデータの、フレームメモリとバッファ間
の入出力を行なう転送期間の割り当て要求をバッファよ
り受けた時に、前記時刻指示手段より通知された期間の
うちの一方を第2のデータの転送期間に割り当てるため
に、転送許可をバッファに出力する時分割管理手段とを
有し、上記バッファは、第2のデータの転送期間の割り
当て要求を前記時分割管理手段に対して行い、転送期間
が割り当てられると、第2のデータのフレームメモリと
の入出力を行なうことにより達成される。
【0011】
【作用】第1のビデオ信号および第2のビデオ信号の入
出力を行なう画像入出力装置において、フレームメモリ
は、第1のビデオ信号および第2のビデオ信号に含まれ
る第1および第2のデータを記憶する。バッファは、第
2のデータを入出力されて記憶する。時刻指示手段は、
第1のビデオ信号のブランキング期間(水平ブランキン
グ期間、または垂直ブランキング期間)または有効期間
(水平有効期間、または垂直有効期間)を、タイミング
信号として出力する。時分割管理手段は、第2のデータ
の、フレームメモリとバッファ間の入出力を行なう転送
期間の割り当て要求をバッファより受けた時に、前記時
刻指示手段より通知された期間のうちの一方を第2のデ
ータの転送期間に割り当てるために、転送許可をバッフ
ァに出力する。上記バッファは、第2のデータの転送期
間の割り当て要求を前記時分割管理手段に対して行い、
転送期間が割り当てられると、第2のデータのフレーム
メモリとの入出力を行なう。
出力を行なう画像入出力装置において、フレームメモリ
は、第1のビデオ信号および第2のビデオ信号に含まれ
る第1および第2のデータを記憶する。バッファは、第
2のデータを入出力されて記憶する。時刻指示手段は、
第1のビデオ信号のブランキング期間(水平ブランキン
グ期間、または垂直ブランキング期間)または有効期間
(水平有効期間、または垂直有効期間)を、タイミング
信号として出力する。時分割管理手段は、第2のデータ
の、フレームメモリとバッファ間の入出力を行なう転送
期間の割り当て要求をバッファより受けた時に、前記時
刻指示手段より通知された期間のうちの一方を第2のデ
ータの転送期間に割り当てるために、転送許可をバッフ
ァに出力する。上記バッファは、第2のデータの転送期
間の割り当て要求を前記時分割管理手段に対して行い、
転送期間が割り当てられると、第2のデータのフレーム
メモリとの入出力を行なう。
【0012】
【実施例】以下、図面を参照しながら本発明の実施例を
詳細に説明する。
詳細に説明する。
【0013】図1は、本発明の第1の実施例を示す構成
ブロック図である。10は時刻指示手段、20は時分割
管理手段、30はフレームメモリ、40はプロセッサ、
50はセレクタ、70は第1のビデオ信号に対するビデ
オ信号インタフェース、75はテレビカメラ、80は第
2のビデオ信号に対するラスタバッファ、90は第2の
ビデオ信号に対するビデオ信号インタフェース、95は
表示モニタである。
ブロック図である。10は時刻指示手段、20は時分割
管理手段、30はフレームメモリ、40はプロセッサ、
50はセレクタ、70は第1のビデオ信号に対するビデ
オ信号インタフェース、75はテレビカメラ、80は第
2のビデオ信号に対するラスタバッファ、90は第2の
ビデオ信号に対するビデオ信号インタフェース、95は
表示モニタである。
【0014】時刻指示手段10は、第1のビデオ信号の
1ラスタ期間を構成する水平ブランキング期間および水
平有効期間の各々をラスタデータ転送期間とする。時分
割管理手段20は、時刻指示手段10より通知された水
平有効期間に一致するラスタデータ転送期間を第1のビ
デオ信号の各ラスタデータの転送期間に割り当て、かつ
水平ブランキング期間に一致するラスタデータ転送期間
を第2のビデオ信号の各ラスタデータの転送期間に割り
当てる。プロセッサ40は、時刻指示手段10、時分割
管理手段20の制御を行うほか、フレームメモリ30に
格納されたラスタデータの処理を行う。ラスタバッファ
80、およびビデオ信号インタフェース70、90は、
入力と出力の両方に設定可能である。
1ラスタ期間を構成する水平ブランキング期間および水
平有効期間の各々をラスタデータ転送期間とする。時分
割管理手段20は、時刻指示手段10より通知された水
平有効期間に一致するラスタデータ転送期間を第1のビ
デオ信号の各ラスタデータの転送期間に割り当て、かつ
水平ブランキング期間に一致するラスタデータ転送期間
を第2のビデオ信号の各ラスタデータの転送期間に割り
当てる。プロセッサ40は、時刻指示手段10、時分割
管理手段20の制御を行うほか、フレームメモリ30に
格納されたラスタデータの処理を行う。ラスタバッファ
80、およびビデオ信号インタフェース70、90は、
入力と出力の両方に設定可能である。
【0015】第1のビデオ信号に対するビデオ信号イン
タフェース70を出力に設定した場合、水平有効期間に
一致するラスタデータ転送期間において、フレームメモ
リ30のビデオ表示領域30dに格納されたラスタデー
タは線70bを介してビデオ信号インタフェース70に
出力し、ビデオ信号インタフェース70の内部で発生す
る水平同期信号と合成してビデオ信号に変換した後、表
示モニタ75へ出力する。この水平同期信号は、線70
aを経由して時刻指示手段10および時分割管理手段2
0に供給される。
タフェース70を出力に設定した場合、水平有効期間に
一致するラスタデータ転送期間において、フレームメモ
リ30のビデオ表示領域30dに格納されたラスタデー
タは線70bを介してビデオ信号インタフェース70に
出力し、ビデオ信号インタフェース70の内部で発生す
る水平同期信号と合成してビデオ信号に変換した後、表
示モニタ75へ出力する。この水平同期信号は、線70
aを経由して時刻指示手段10および時分割管理手段2
0に供給される。
【0016】一方、第2のビデオ信号に対するラスタバ
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、テレビカメラ95の出力する第2のビ
デオ信号は、ビデオ信号インタフェース90にて同期信
号90aとラスタデータ90bとに分離し、ラスタバッ
ファ80に一旦格納する。ラスタバッファ80はラスタ
データを格納するとラスタデータ転送要求を線80aに
出力し、水平ブランキング期間に一致するラスタ転送期
間において第2のビデオ信号のラスタデータの転送が可
能である、という応答が線80aを経由して通知される
と、線80b、セレクタ50、線50bを介して1ラス
タ分のデータをフレームメモリ30のビデオ入力領域3
0iに書き込む。
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、テレビカメラ95の出力する第2のビ
デオ信号は、ビデオ信号インタフェース90にて同期信
号90aとラスタデータ90bとに分離し、ラスタバッ
ファ80に一旦格納する。ラスタバッファ80はラスタ
データを格納するとラスタデータ転送要求を線80aに
出力し、水平ブランキング期間に一致するラスタ転送期
間において第2のビデオ信号のラスタデータの転送が可
能である、という応答が線80aを経由して通知される
と、線80b、セレクタ50、線50bを介して1ラス
タ分のデータをフレームメモリ30のビデオ入力領域3
0iに書き込む。
【0017】本実施例によれば、高周波数のビデオ信号
のデータをフレームメモリから読み出す際、フレームメ
モリをアクセスしない水平ブランキング期間を用いて、
低周波数のもう1つのビデオ信号のデータを同一のフレ
ームメモリに対して転送することができる。2系統のビ
デオ信号は一般に同期信号が異なるが、低周波数のビデ
オ信号の1ラスタがラスタバッファに準備されてから水
平ブランキング期間の割り当てを要求し応答を待って転
送するため、異なる同期信号を許容できる。
のデータをフレームメモリから読み出す際、フレームメ
モリをアクセスしない水平ブランキング期間を用いて、
低周波数のもう1つのビデオ信号のデータを同一のフレ
ームメモリに対して転送することができる。2系統のビ
デオ信号は一般に同期信号が異なるが、低周波数のビデ
オ信号の1ラスタがラスタバッファに準備されてから水
平ブランキング期間の割り当てを要求し応答を待って転
送するため、異なる同期信号を許容できる。
【0018】以後、ビデオ信号インタフェースを境界と
し、外部に対して入出力する信号をビデオ信号と呼び、
一方、内部のラスタバッファやフレームメモリにおいて
ラスタを単位に扱うビデオ信号のデータをラスタデータ
と呼ぶことにする。
し、外部に対して入出力する信号をビデオ信号と呼び、
一方、内部のラスタバッファやフレームメモリにおいて
ラスタを単位に扱うビデオ信号のデータをラスタデータ
と呼ぶことにする。
【0019】本実施例の動作の詳細は図4を用いて後ほ
ど説明する。
ど説明する。
【0020】図2は、NTSCビデオ信号を入力するビ
デオ信号インタフェースの構成ブロック図である。90
はビデオ信号インタフェース、110はNTSCデコー
ダ、112はアナログディジタル変換器(以後AD
C)、114は直列並列変換器、116は同期分離器で
ある。
デオ信号インタフェースの構成ブロック図である。90
はビデオ信号インタフェース、110はNTSCデコー
ダ、112はアナログディジタル変換器(以後AD
C)、114は直列並列変換器、116は同期分離器で
ある。
【0021】NTSCデコーダ110はNTSCビデオ
信号をRGBビデオ信号に変換し、ADC112はRG
Bビデオ信号をディジタル化する。フレームメモリに複
数系統のビデオ信号を入出力するためには、1系統を入
出力するときに比べ1ラスタ当りのフレームメモリアク
セス時間を短縮する必要がある。そのため並列化し複数
の画素を同時にフレームメモリにアクセスする手法が有
効である。直列並列変換器114に入力したラスタはこ
の様に並列化して線90bへ出力する。同期分離器11
6はNTSCビデオ信号のラスタに同期した水平同期信
号を発生し、NTSCデコーダ110、ADC112、
直列並列変換器114、および線90aに出力する。
信号をRGBビデオ信号に変換し、ADC112はRG
Bビデオ信号をディジタル化する。フレームメモリに複
数系統のビデオ信号を入出力するためには、1系統を入
出力するときに比べ1ラスタ当りのフレームメモリアク
セス時間を短縮する必要がある。そのため並列化し複数
の画素を同時にフレームメモリにアクセスする手法が有
効である。直列並列変換器114に入力したラスタはこ
の様に並列化して線90bへ出力する。同期分離器11
6はNTSCビデオ信号のラスタに同期した水平同期信
号を発生し、NTSCデコーダ110、ADC112、
直列並列変換器114、および線90aに出力する。
【0022】図3は、RGBビデオ信号を出力するビデ
オ信号インタフェースの構成ブロック図である。70は
ビデオ信号インタフェース、120は並列直列変換器、
122はディジタルアナログ変換器(以後、DAC)、
124は同期発生器である。
オ信号インタフェースの構成ブロック図である。70は
ビデオ信号インタフェース、120は並列直列変換器、
122はディジタルアナログ変換器(以後、DAC)、
124は同期発生器である。
【0023】線70bを経由して入力したラスタは、1
ラスタ当りのフレームメモリアクセス時間の短縮を目的
とし並列化されている。並列直列変換器120はこれを
1画素単位に直列化し、DAC122がRGBビデオ信
号に変換し出力する。同期発生器124はRGBビデオ
信号のラスタに同期した水平同期信号を発生し、並列直
列変換器120、DAC122、および線70aに出力
する。
ラスタ当りのフレームメモリアクセス時間の短縮を目的
とし並列化されている。並列直列変換器120はこれを
1画素単位に直列化し、DAC122がRGBビデオ信
号に変換し出力する。同期発生器124はRGBビデオ
信号のラスタに同期した水平同期信号を発生し、並列直
列変換器120、DAC122、および線70aに出力
する。
【0024】図4は、本発明の第1の実施例の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【0025】ラスタデータ転送期間は、第1のビデオ信
号の1ラスタ期間を構成する水平ブランキング期間およ
び水平有効期間の各々に一致させて分割する。時分割管
理手段20は、水平有効期間に一致するラスタデータ転
送期間を第1のビデオ信号の各ラスタデータの転送期間
として割り当てる。同ラスタデータ転送期間において、
ビデオ信号インタフェース70は線70bを経由して1
ラスタ分のデータをフレームメモリ30から転送する。
号の1ラスタ期間を構成する水平ブランキング期間およ
び水平有効期間の各々に一致させて分割する。時分割管
理手段20は、水平有効期間に一致するラスタデータ転
送期間を第1のビデオ信号の各ラスタデータの転送期間
として割り当てる。同ラスタデータ転送期間において、
ビデオ信号インタフェース70は線70bを経由して1
ラスタ分のデータをフレームメモリ30から転送する。
【0026】一方、第2のビデオ信号に対するラスタバ
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、ラスタバッファ80はビデオ信号イン
タフェース90からの1ラスタ分のデータを格納する。
それが終了すると、すなわち次の水平同期が確立すると
ラスタデータ転送要求を線80aに出力する。図中では
ラスタデータ転送要求/応答信号の立ち上がりでラスタ
データ転送要求を示す。時分割管理手段20が水平ブラ
ンキング期間に一致するラスタデータ転送期間を割り当
てると、その応答である転送の許可を線80aを経由し
てラスタバッファ80に通知する。図中ではラスタデー
タ転送要求/応答信号の立ち下がりで応答を示す。する
と、ラスタバッファ80は線80bを経由して1ラスタ
分のデータをフレームメモリ30に転送する。フレーム
メモリに直結する線50bにおけるラスタデータの転送
は線60bと線80bでのラスタデータの転送を重ねあ
わせたものになる。
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、ラスタバッファ80はビデオ信号イン
タフェース90からの1ラスタ分のデータを格納する。
それが終了すると、すなわち次の水平同期が確立すると
ラスタデータ転送要求を線80aに出力する。図中では
ラスタデータ転送要求/応答信号の立ち上がりでラスタ
データ転送要求を示す。時分割管理手段20が水平ブラ
ンキング期間に一致するラスタデータ転送期間を割り当
てると、その応答である転送の許可を線80aを経由し
てラスタバッファ80に通知する。図中ではラスタデー
タ転送要求/応答信号の立ち下がりで応答を示す。する
と、ラスタバッファ80は線80bを経由して1ラスタ
分のデータをフレームメモリ30に転送する。フレーム
メモリに直結する線50bにおけるラスタデータの転送
は線60bと線80bでのラスタデータの転送を重ねあ
わせたものになる。
【0027】図12は、本発明の第1の実施例の詳細な
構成ブロック図である。基本構成は図1と共通である。
構成ブロック図である。基本構成は図1と共通である。
【0028】30はフレームメモリ、50はセレクタ、
70は第1のビデオ信号に対するビデオ信号、80は第
2のビデオ信号に対するラスタバッファ、90は第2の
ビデオ信号に対するビデオ信号インタフェース、92は
NTSC入力部、94はNTSC出力部、114はNT
SC入力部が選択されるとビデオ信号データの直列から
並列へ変換を行いNTSC出力部が選択されると並列か
ら直列への変換を行う直列並列変換器、2は第1のビデ
オ信号のサンプリング周波数で指示する発振器、4は発
振器2の出力する波形を整形するクロックジェネレー
タ、6はコンピュータグラフィックス画像をフレームメ
モリ30に書き込み第1のビデオ信号として出力すると
共に第2のビデオ信号をフレームメモリ30に入力する
ことを制御する描画プロセッサ、15は図1の時刻指示
手段10および時分割管理手段20の機能を合わせ持つ
CRTC、24はフレームメモリ30に対しアドレスお
よびデータを出力し書き込み及び読み出しの制御を行う
フレームメモリ同期制御器(FM−PPC)、26はコ
ンピュータグラフィックスの画像データを発生すると共
にCRTC15内部のレジスタ設定を行う描画管理部
(DDA/HOST)、22はNTSCビデオ信号の同
期信号を入力しラスタバッファ80の状態を描画プロセ
ッサ内で同時並行して作り出すカウンタである。
70は第1のビデオ信号に対するビデオ信号、80は第
2のビデオ信号に対するラスタバッファ、90は第2の
ビデオ信号に対するビデオ信号インタフェース、92は
NTSC入力部、94はNTSC出力部、114はNT
SC入力部が選択されるとビデオ信号データの直列から
並列へ変換を行いNTSC出力部が選択されると並列か
ら直列への変換を行う直列並列変換器、2は第1のビデ
オ信号のサンプリング周波数で指示する発振器、4は発
振器2の出力する波形を整形するクロックジェネレー
タ、6はコンピュータグラフィックス画像をフレームメ
モリ30に書き込み第1のビデオ信号として出力すると
共に第2のビデオ信号をフレームメモリ30に入力する
ことを制御する描画プロセッサ、15は図1の時刻指示
手段10および時分割管理手段20の機能を合わせ持つ
CRTC、24はフレームメモリ30に対しアドレスお
よびデータを出力し書き込み及び読み出しの制御を行う
フレームメモリ同期制御器(FM−PPC)、26はコ
ンピュータグラフィックスの画像データを発生すると共
にCRTC15内部のレジスタ設定を行う描画管理部
(DDA/HOST)、22はNTSCビデオ信号の同
期信号を入力しラスタバッファ80の状態を描画プロセ
ッサ内で同時並行して作り出すカウンタである。
【0029】第2のビデオ信号に対するビデオ信号イン
タフェース90は、NTSCビデオ信号入力とNTSC
ビデオ信号入力との両方に対応できる。即ち、NTSC
入力部92とNTSC出力部94とを内蔵し、必要に応
じて切り替えて用いる。ラスタ転送要求は、カウンタ2
2が内部で再現するラスタバッファ80の状態を基準に
して、ラスタバッファ80にラスタデータが格納された
ことを判断し線80a′を経由してCRTC15に出力
する。CRTC15には第1のビデオ信号の基準クロッ
クが入力され、内部で水平ブランキング期間と水平有効
期間を識別する。CRTC15はラスタ転送要求が入力
されると、第2のビデオ信号のラスタ転送を実行し得る
水平ブランキング期間を判断し、応答を線80aを経由
してラスタバッファ80に通知する。
タフェース90は、NTSCビデオ信号入力とNTSC
ビデオ信号入力との両方に対応できる。即ち、NTSC
入力部92とNTSC出力部94とを内蔵し、必要に応
じて切り替えて用いる。ラスタ転送要求は、カウンタ2
2が内部で再現するラスタバッファ80の状態を基準に
して、ラスタバッファ80にラスタデータが格納された
ことを判断し線80a′を経由してCRTC15に出力
する。CRTC15には第1のビデオ信号の基準クロッ
クが入力され、内部で水平ブランキング期間と水平有効
期間を識別する。CRTC15はラスタ転送要求が入力
されると、第2のビデオ信号のラスタ転送を実行し得る
水平ブランキング期間を判断し、応答を線80aを経由
してラスタバッファ80に通知する。
【0030】描画プロセッサ6の動作モードは、図示さ
れていないプロセッサ40が指定する。指定されるモー
ドには、NTSC入力部92とNTSC出力部の選択、
ラスタ転送1回当りに1ラスタ全部送るのか1/2ラス
タ送るのかという転送データ量、NTSCビデオ信号の
フレームメモリ34における位置と大きさが含まれる。
れていないプロセッサ40が指定する。指定されるモー
ドには、NTSC入力部92とNTSC出力部の選択、
ラスタ転送1回当りに1ラスタ全部送るのか1/2ラス
タ送るのかという転送データ量、NTSCビデオ信号の
フレームメモリ34における位置と大きさが含まれる。
【0031】図13は、NTSCビデオ信号を入力する
入力部の詳細な構成ブロック図である。基本構成は図2
と共通である。
入力部の詳細な構成ブロック図である。基本構成は図2
と共通である。
【0032】111は入力されるNTSCビデオ信号を
輝度信号Yと色差信号Cに分離するY/C分離器、11
0は輝度信号Yと色差信号CをRGB信号に変換するN
TSCデコーダ、112はRGB信号をディジタル化す
るアナログディジタル変換器(ADC)、102はAD
Cのサンプリング周波数を指定するクロックを発生する
発振器、104はクロックの位相を入力されるNTSC
ビデオ信号またはRGB信号の同期信号に合わせるため
のPLL、116はNTSCビデオ信号に多重化されて
いる同期信号を分離する同期分離器、117はNTSC
ビデオ信号ではなくRGB信号が入力されるときにG
(Green)信号に多重化されている同期信号を分離
する同期分離器、118は同期分離器116及び同期分
離器117の出力する同期信号を選択するセレクタ、1
06−1,106−2,106−3,106−4はNT
SCデコーダ110を調整する信号の値をディジタル値
で記憶するレジスタ、106−5はNTSC入力部92
およびNTSC出力部94のどちらかを選択するかを指
示するレジスタ、108−1,108−2,108−
3,108−4はレジスタ106−1,106−2,1
06−3,106−4の指示するNTSCデコーダ11
0の調整値をアナログ信号に変換するディジタルアナロ
グ変換器(DAC)、130−1はレジスタ106−5
の指示を受けNTSC入力部92またはNTSC出力部
94を選択するスイッチである。
輝度信号Yと色差信号Cに分離するY/C分離器、11
0は輝度信号Yと色差信号CをRGB信号に変換するN
TSCデコーダ、112はRGB信号をディジタル化す
るアナログディジタル変換器(ADC)、102はAD
Cのサンプリング周波数を指定するクロックを発生する
発振器、104はクロックの位相を入力されるNTSC
ビデオ信号またはRGB信号の同期信号に合わせるため
のPLL、116はNTSCビデオ信号に多重化されて
いる同期信号を分離する同期分離器、117はNTSC
ビデオ信号ではなくRGB信号が入力されるときにG
(Green)信号に多重化されている同期信号を分離
する同期分離器、118は同期分離器116及び同期分
離器117の出力する同期信号を選択するセレクタ、1
06−1,106−2,106−3,106−4はNT
SCデコーダ110を調整する信号の値をディジタル値
で記憶するレジスタ、106−5はNTSC入力部92
およびNTSC出力部94のどちらかを選択するかを指
示するレジスタ、108−1,108−2,108−
3,108−4はレジスタ106−1,106−2,1
06−3,106−4の指示するNTSCデコーダ11
0の調整値をアナログ信号に変換するディジタルアナロ
グ変換器(DAC)、130−1はレジスタ106−5
の指示を受けNTSC入力部92またはNTSC出力部
94を選択するスイッチである。
【0033】図14は、NTSCビデオ信号を出力する
出力部の詳細な構成ブロック図である。基本構成は図3
と共通であるが、同図がビデオ信号インタフェース70
の説明を行うものであるのに対し、図14の示すNTS
C出力部はビデオ信号インタフェース90の構成要素で
あることから、図3と共通な構成部品があっても番号を
変えている。
出力部の詳細な構成ブロック図である。基本構成は図3
と共通であるが、同図がビデオ信号インタフェース70
の説明を行うものであるのに対し、図14の示すNTS
C出力部はビデオ信号インタフェース90の構成要素で
あることから、図3と共通な構成部品があっても番号を
変えている。
【0034】132はディジタル化されているRGB信
号をアナログに変換するディジタルアナログ変換器(D
AC)、134はアナログ化されたRGB信号をNTS
Cビデオ信号に変換するNTSCエンコーダ、136は
NTSCエンコーダ134の動作周波数を指示する発振
器、137はディジタルなRGBビデオ信号のサンプル
周波数を発生する発振器、138は発振器の出力波形を
整形するクロックジェネレータ、139は水平垂直同期
発生器、106−6はDAC132の内部に登録するデ
ータを一時記憶するためのレジスタ、106−7はNT
SC入力部92およびNTSC出力部94のどちらを選
択するかを指示するレジスタ、103−2,103−3
はレジスタ106−7の指示受け選択を行うスイッチで
ある。
号をアナログに変換するディジタルアナログ変換器(D
AC)、134はアナログ化されたRGB信号をNTS
Cビデオ信号に変換するNTSCエンコーダ、136は
NTSCエンコーダ134の動作周波数を指示する発振
器、137はディジタルなRGBビデオ信号のサンプル
周波数を発生する発振器、138は発振器の出力波形を
整形するクロックジェネレータ、139は水平垂直同期
発生器、106−6はDAC132の内部に登録するデ
ータを一時記憶するためのレジスタ、106−7はNT
SC入力部92およびNTSC出力部94のどちらを選
択するかを指示するレジスタ、103−2,103−3
はレジスタ106−7の指示受け選択を行うスイッチで
ある。
【0035】上記の実施例においては、第1のビデオ信
号は、バッファを介さないで処理をしたが、第2のビデ
オ信号と同様に、バッファを介することとしても良い。
バッファを介することにより、タイミング調整が容易に
なる。
号は、バッファを介さないで処理をしたが、第2のビデ
オ信号と同様に、バッファを介することとしても良い。
バッファを介することにより、タイミング調整が容易に
なる。
【0036】次に、第2の実施例について、説明する。
本実施例では、時刻指示手段は、第1のビデオ信号の単
位時間あたりのラスタ数と第2のビデオ信号の単位時間
あたりのラスタ数との和よりも多い単位時間あたりのラ
スタ数でラスタ転送期間の時刻を指示する。これによ
り、第1のビデオ信号の全てのラスタと第2のビデオ信
号の全てのラスタに対してフレームメモリへのアクセス
期間を確保できる。
本実施例では、時刻指示手段は、第1のビデオ信号の単
位時間あたりのラスタ数と第2のビデオ信号の単位時間
あたりのラスタ数との和よりも多い単位時間あたりのラ
スタ数でラスタ転送期間の時刻を指示する。これによ
り、第1のビデオ信号の全てのラスタと第2のビデオ信
号の全てのラスタに対してフレームメモリへのアクセス
期間を確保できる。
【0037】また、第1および第2のビデオ信号の各ラ
スタは非同期に発生するが、時分割管理手段は第1のビ
デオ信号の1ラスタのアクセス要求を受け取った時点で
第1のビデオ信号にラスタ転送期間を割り当て、第2の
ビデオ信号の1ラスタのアクセス要求を受け取った時点
で第2のビデオ信号にラスタ転送期間を割り当てる。こ
れにより非同期であっても全てのラスタにラスタ転送期
間を割り当てることができる。
スタは非同期に発生するが、時分割管理手段は第1のビ
デオ信号の1ラスタのアクセス要求を受け取った時点で
第1のビデオ信号にラスタ転送期間を割り当て、第2の
ビデオ信号の1ラスタのアクセス要求を受け取った時点
で第2のビデオ信号にラスタ転送期間を割り当てる。こ
れにより非同期であっても全てのラスタにラスタ転送期
間を割り当てることができる。
【0038】更に、第1および第2のビデオ信号のアク
セス要求が同時に発生して競合する場合でも、時分割管
理手段が片方のアクセス要求を待たせる制御を実行する
ことより、順番に第1および第2のビデオ信号をフレー
ムメモリにアクセスし競合を回避できる。以下、第2の
実施例について、詳細に説明する。
セス要求が同時に発生して競合する場合でも、時分割管
理手段が片方のアクセス要求を待たせる制御を実行する
ことより、順番に第1および第2のビデオ信号をフレー
ムメモリにアクセスし競合を回避できる。以下、第2の
実施例について、詳細に説明する。
【0039】図5は、本発明の第2の実施例を示す構成
ブロック図である。図1とはぼ同一の構成であるが、ビ
デオ信号インタフェース70からの同期信号70aを時
刻指示手段10および時分割管理手段20に入力するか
わりに発振器18を設けた点が異なる。また、第1のビ
デオ信号に対するラスタバッファ60を設ける。
ブロック図である。図1とはぼ同一の構成であるが、ビ
デオ信号インタフェース70からの同期信号70aを時
刻指示手段10および時分割管理手段20に入力するか
わりに発振器18を設けた点が異なる。また、第1のビ
デオ信号に対するラスタバッファ60を設ける。
【0040】時刻指示手段10は、発振器18からのク
ロックを受け取り、ビデオ信号のラスタデータをフレー
ムメモリに入力または出力するラスタデータ転送期間を
発生する。ラスタデータ転送期間の単位時間あたりの回
数は、第1のビデオ信号の単位時間あたりのラスタ数と
第2のビデオ信号の単位時間あたりのラスタ数との和よ
りも多くする必要がある。
ロックを受け取り、ビデオ信号のラスタデータをフレー
ムメモリに入力または出力するラスタデータ転送期間を
発生する。ラスタデータ転送期間の単位時間あたりの回
数は、第1のビデオ信号の単位時間あたりのラスタ数と
第2のビデオ信号の単位時間あたりのラスタ数との和よ
りも多くする必要がある。
【0041】時分割管理手段20は、線60aを経由し
て後述のラスタバッファ60からのラスタ転送要求およ
び線80aを経由して後述のラスタバッファ80からの
ラスタデータ転送要求を受け取り、要求のあったラスタ
バッファに対しラスタデータ転送期間を分配する。その
結果を、線60aまたは線80aを経由して要求のあっ
たラスタバッファに通知するほか、線20aを経由して
フレームメモリ30へ制御信号を出力し、同時に線20
bを経由してセレクタ50にいずれのラスタバッファを
選択しフレームメモリ30へ接続するのかを指示する。
て後述のラスタバッファ60からのラスタ転送要求およ
び線80aを経由して後述のラスタバッファ80からの
ラスタデータ転送要求を受け取り、要求のあったラスタ
バッファに対しラスタデータ転送期間を分配する。その
結果を、線60aまたは線80aを経由して要求のあっ
たラスタバッファに通知するほか、線20aを経由して
フレームメモリ30へ制御信号を出力し、同時に線20
bを経由してセレクタ50にいずれのラスタバッファを
選択しフレームメモリ30へ接続するのかを指示する。
【0042】プロセッサ40は、時刻指示手段10、時
分割管理手段20の制御を行うほか、フレームメモリ3
0に格納されたラスタデータの処理を行う。
分割管理手段20の制御を行うほか、フレームメモリ3
0に格納されたラスタデータの処理を行う。
【0043】ラスタバッファ60、80、およびビデオ
信号インタフェース70、90は、入力と出力の両方に
設定可能である。
信号インタフェース70、90は、入力と出力の両方に
設定可能である。
【0044】第1のビデオ信号に対するラスタバッファ
60およびビデオ信号インタフェース70を出力に設定
した場合、ラスタバッファ60の格納するラスタデータ
は線70bを介してビデオ信号インタフェース70に出
力し、ビデオ信号インタフェース70の内部で発生する
水平同期信号と合成してビデオ信号に変換した後、表示
モニタ75へ出力する。ラスタバッファ60が1ラスタ
分のデータの出力を終わるとラスタデータ転送要求を線
60aに出力し、その応答である転送の許可が線60a
を経由して通知されると次の1ラスタ分のデータをフレ
ームメモリ30のビデオ表示領域30dから、線50
b、セレクタ50、線60bを介して入力する。
60およびビデオ信号インタフェース70を出力に設定
した場合、ラスタバッファ60の格納するラスタデータ
は線70bを介してビデオ信号インタフェース70に出
力し、ビデオ信号インタフェース70の内部で発生する
水平同期信号と合成してビデオ信号に変換した後、表示
モニタ75へ出力する。ラスタバッファ60が1ラスタ
分のデータの出力を終わるとラスタデータ転送要求を線
60aに出力し、その応答である転送の許可が線60a
を経由して通知されると次の1ラスタ分のデータをフレ
ームメモリ30のビデオ表示領域30dから、線50
b、セレクタ50、線60bを介して入力する。
【0045】一方、第2のビデオ信号に対するラスタバ
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、テレビカメラ95の出力する第2のビ
デオ信号は、ビデオ信号インタフェース90にて同期信
号90aとラスタデータ90bとに分離し、ラスタバッ
ファ80に一旦格納する。ラスタバッファ80はラスタ
を格納するとラスタデータ転送要求を線80aに出力
し、その応答である転送の許可が線80aを経由して通
知されると、線80b、セレクタ50、線50bを介し
て1ラスタをフレームメモリ30のビデオ入力領域30
iに書き込む。
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、テレビカメラ95の出力する第2のビ
デオ信号は、ビデオ信号インタフェース90にて同期信
号90aとラスタデータ90bとに分離し、ラスタバッ
ファ80に一旦格納する。ラスタバッファ80はラスタ
を格納するとラスタデータ転送要求を線80aに出力
し、その応答である転送の許可が線80aを経由して通
知されると、線80b、セレクタ50、線50bを介し
て1ラスタをフレームメモリ30のビデオ入力領域30
iに書き込む。
【0046】図6は、本発明の第2の実施例の基本動作
を説明するタイミングチャートである。
を説明するタイミングチャートである。
【0047】ラスタデータ転送期間の単位時間あたりの
回数は、第1のビデオ信号の単位時間あたりのラスタ数
と第2のビデオ信号の単位時間あたりのラスタ数との和
よりも多くなるよう設定する。
回数は、第1のビデオ信号の単位時間あたりのラスタ数
と第2のビデオ信号の単位時間あたりのラスタ数との和
よりも多くなるよう設定する。
【0048】第1のビデオ信号に対するラスタバッファ
60およびビデオ信号インタフェース70を出力に設定
した場合、ラスタバッファ60はビデオ信号インタフェ
ース70に1ラスタ分のデータを出力する。その出力が
終わると、すなわち次の水平同期が確立するとラスタバ
ッファ60はラスタデータ転送要求を線60aに出力す
る。図中ではラスタデータ転送要求/応答信号の立ち上
がりでラスタデータ転送要求を示す。
60およびビデオ信号インタフェース70を出力に設定
した場合、ラスタバッファ60はビデオ信号インタフェ
ース70に1ラスタ分のデータを出力する。その出力が
終わると、すなわち次の水平同期が確立するとラスタバ
ッファ60はラスタデータ転送要求を線60aに出力す
る。図中ではラスタデータ転送要求/応答信号の立ち上
がりでラスタデータ転送要求を示す。
【0049】時分割管理手段20がラスタデータ転送期
間を割り当てると、その応答である転送の許可を線60
aを経由してラスタバッファ60に通知する。図中では
ラスタデータ転送要求/応答信号の立ち下がりで応答を
示す。すると、ラスタバッファ60は線60bを経由し
て1ラスタ分のデータをフレームメモリ30から転送す
る。
間を割り当てると、その応答である転送の許可を線60
aを経由してラスタバッファ60に通知する。図中では
ラスタデータ転送要求/応答信号の立ち下がりで応答を
示す。すると、ラスタバッファ60は線60bを経由し
て1ラスタ分のデータをフレームメモリ30から転送す
る。
【0050】一方、第2のビデオ信号に対するラスタバ
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、ラスタバッファ80はビデオ信号イン
タフェース90からの1ラスタ分のデータを格納する。
それが終了すると、すなわち次の水平同期が確立すると
ラスタバッファ80はラスタデータ転送要求を線80a
に出力する。図中ではラスタデータ転送要求/応答信号
の立ち上がりでラスタデータ転送要求を示す。時分割管
理手段20がラスタデータ転送期間を割り当てると、そ
の応答である転送の許可を線80aを経由してラスタバ
ッファ80に通知する。図中ではラスタデータ転送要求
/応答信号の立ち下がりで応答を示す。すると、ラスタ
バッファ80は線80bを経由して1ラスタ分のデータ
をフレームメモリ30に転送する。フレームメモリに直
結する線50bにおけるラスタデータの転送は線60b
と線80bでのラスタデータの転送を重ねあわせたもの
になる。
ッファ80およびビデオ信号インタフェース90を入力
に設定した場合、ラスタバッファ80はビデオ信号イン
タフェース90からの1ラスタ分のデータを格納する。
それが終了すると、すなわち次の水平同期が確立すると
ラスタバッファ80はラスタデータ転送要求を線80a
に出力する。図中ではラスタデータ転送要求/応答信号
の立ち上がりでラスタデータ転送要求を示す。時分割管
理手段20がラスタデータ転送期間を割り当てると、そ
の応答である転送の許可を線80aを経由してラスタバ
ッファ80に通知する。図中ではラスタデータ転送要求
/応答信号の立ち下がりで応答を示す。すると、ラスタ
バッファ80は線80bを経由して1ラスタ分のデータ
をフレームメモリ30に転送する。フレームメモリに直
結する線50bにおけるラスタデータの転送は線60b
と線80bでのラスタデータの転送を重ねあわせたもの
になる。
【0051】複数のラスタデータ転送要求が同一のラス
タデータ転送期間にて発生する競合状態になると、時分
割管理手段20は片方のラスタバッファにラスタデータ
転送期間を割り当て、もう片方のラスタバッファへは次
のラスタデータ転送期間を割り当てる。どちらのラスタ
バッファを優先させるかの判別方法は任意だが、例えば
ラスタデータ転送要求の先着順に割り当てる方法があ
る。
タデータ転送期間にて発生する競合状態になると、時分
割管理手段20は片方のラスタバッファにラスタデータ
転送期間を割り当て、もう片方のラスタバッファへは次
のラスタデータ転送期間を割り当てる。どちらのラスタ
バッファを優先させるかの判別方法は任意だが、例えば
ラスタデータ転送要求の先着順に割り当てる方法があ
る。
【0052】図7は、本発明の第2の実施例の基本動作
から派生する動作を説明するタイミングチャートであ
る。
から派生する動作を説明するタイミングチャートであ
る。
【0053】これまでの説明では各ラスタデータ転送期
間において1ラスタ分のデータを転送する場合に限って
説明してきたが、必ずしも1ラスタ分のデータである必
要はない。図中では、第2のビデオ信号の1ラスタ分の
データを2つに分割している。ラスタデータ転送期間の
単位時間あたりの回数は、第1のビデオ信号の単位時間
あたりのラスタ数と第2のビデオ信号の単位時間あたり
のラスタ数を2倍した数との和よりも多くなるよう設定
する。それ以外は図6と同様の手順で1つのフレームメ
モリに対する複数系統のビデオ信号のラスタデータの転
送を実行できる。
間において1ラスタ分のデータを転送する場合に限って
説明してきたが、必ずしも1ラスタ分のデータである必
要はない。図中では、第2のビデオ信号の1ラスタ分の
データを2つに分割している。ラスタデータ転送期間の
単位時間あたりの回数は、第1のビデオ信号の単位時間
あたりのラスタ数と第2のビデオ信号の単位時間あたり
のラスタ数を2倍した数との和よりも多くなるよう設定
する。それ以外は図6と同様の手順で1つのフレームメ
モリに対する複数系統のビデオ信号のラスタデータの転
送を実行できる。
【0054】1ラスタの画素数が多く1ラスタデータ転
送期間では転送しきれない場合に、ラスタデータを分割
して転送する本方法が有効である。
送期間では転送しきれない場合に、ラスタデータを分割
して転送する本方法が有効である。
【0055】図8は、本発明の第3の実施例を示す構成
ブロック図である。140は発振器、150は時刻指示
手段、152は時分割管理手段、154はプロセッサ、
156は主記憶部、158はセレクタ、160は第1の
ビデオ信号に対するラスタバッファ、162は第1のビ
デオ信号に対するビデオ信号インタフェース、164は
第2のビデオ信号に対するラスタバッファ、166は第
2のビデオ信号に対するビデオ信号インタフェースであ
る。
ブロック図である。140は発振器、150は時刻指示
手段、152は時分割管理手段、154はプロセッサ、
156は主記憶部、158はセレクタ、160は第1の
ビデオ信号に対するラスタバッファ、162は第1のビ
デオ信号に対するビデオ信号インタフェース、164は
第2のビデオ信号に対するラスタバッファ、166は第
2のビデオ信号に対するビデオ信号インタフェースであ
る。
【0056】本実施例ではプロセッサ154が主記憶領
域として活用するメモリとビデオ信号を記憶するフレー
ムメモリを主記憶部156として物理的に統一している
点に特徴がある。
域として活用するメモリとビデオ信号を記憶するフレー
ムメモリを主記憶部156として物理的に統一している
点に特徴がある。
【0057】時刻指示手段150は、発振器140から
のクロックを受け取りビデオ信号のラスタをフレームメ
モリに入力または出力するラスタデータ転送期間を発生
する。
のクロックを受け取りビデオ信号のラスタをフレームメ
モリに入力または出力するラスタデータ転送期間を発生
する。
【0058】時分割管理手段152は、線160aを経
由して後述のラスタバッファ160からのラスタデータ
転送要求および線164aを経由して後述のラスタバッ
ファ164からのラスタデータ転送要求を受け取り、要
求のあったラスタバッファにたいしラスタデータ転送期
間を分配する。その結果を、線160aまたは線164
aを経由して要求のあったラスタバッファに通知するほ
か、線152aを経由して主記憶部156へ制御信号を
出力し、同時に線152bを経由してセレクタ158に
対しラスタバッファ160、ラスタバッファ164又は
プロセッサ154を選択するのかを指示する。
由して後述のラスタバッファ160からのラスタデータ
転送要求および線164aを経由して後述のラスタバッ
ファ164からのラスタデータ転送要求を受け取り、要
求のあったラスタバッファにたいしラスタデータ転送期
間を分配する。その結果を、線160aまたは線164
aを経由して要求のあったラスタバッファに通知するほ
か、線152aを経由して主記憶部156へ制御信号を
出力し、同時に線152bを経由してセレクタ158に
対しラスタバッファ160、ラスタバッファ164又は
プロセッサ154を選択するのかを指示する。
【0059】プロセッサ154は、時刻指示手段15
0、時分割管理手段152の制御を行うほか、主記憶部
156に格納されたラスタデータを含むデータの処理を
行う。
0、時分割管理手段152の制御を行うほか、主記憶部
156に格納されたラスタデータを含むデータの処理を
行う。
【0060】ラスタバッファ160、164、およびビ
デオ信号インタフェース162、166は、入力と出力
の両方に設定可能である。
デオ信号インタフェース162、166は、入力と出力
の両方に設定可能である。
【0061】第1のビデオ信号に対するラスタバッファ
160およびビデオ信号インタフェース162を出力に
設定した場合、ラスタバッファ160の格納するラスタ
データは線162bを介してビデオ信号インタフェース
162に出力し、ビデオ信号インタフェース162の内
部で発生する水平同期信号と合成してビデオ信号に変換
し出力する。ラスタバッファ160が1ラスタ分のデー
タの出力を終わるとラスタデータ転送要求を線160a
に出力し、その応答である転送の許可が線160aを経
由して通知されると次の1ラスタ分のデータを主記憶部
156のビデオ表示領域156dから、線158b、セ
レクタ158、線160bを介して入力する。
160およびビデオ信号インタフェース162を出力に
設定した場合、ラスタバッファ160の格納するラスタ
データは線162bを介してビデオ信号インタフェース
162に出力し、ビデオ信号インタフェース162の内
部で発生する水平同期信号と合成してビデオ信号に変換
し出力する。ラスタバッファ160が1ラスタ分のデー
タの出力を終わるとラスタデータ転送要求を線160a
に出力し、その応答である転送の許可が線160aを経
由して通知されると次の1ラスタ分のデータを主記憶部
156のビデオ表示領域156dから、線158b、セ
レクタ158、線160bを介して入力する。
【0062】一方、第2のビデオ信号に対するラスタバ
ッファ164およびビデオ信号インタフェース166を
入力に設定した場合、入力される第2のビデオ信号はビ
デオ信号インタフェース166にて同期信号116とラ
スタデータ116bに分離し、ラスタバッファ164に
一旦格納する。ラスタバッファ164はラスタデータを
格納するとラスタデータ転送要求を線164aに出力
し、その応答である転送の許可が線164aを経由して
通知されると、線164b、セレクタ158、線158
bを介して1ラスタ分のデータを主記憶部156のビデ
オ入力領域156iに書き込む。
ッファ164およびビデオ信号インタフェース166を
入力に設定した場合、入力される第2のビデオ信号はビ
デオ信号インタフェース166にて同期信号116とラ
スタデータ116bに分離し、ラスタバッファ164に
一旦格納する。ラスタバッファ164はラスタデータを
格納するとラスタデータ転送要求を線164aに出力
し、その応答である転送の許可が線164aを経由して
通知されると、線164b、セレクタ158、線158
bを介して1ラスタ分のデータを主記憶部156のビデ
オ入力領域156iに書き込む。
【0063】以上説明したように図1に示す第1の実施
例と動作はほぼ同様である。ただし、メモリ部はビデオ
信号以外にプロセッサ154の使用するデータも記憶す
る主記憶部である。従って、ラスタデータ転送期間の単
位時間あたりの回数は、第1のビデオ信号の単位時間あ
たりのラスタ数と第2のビデオ信号の単位時間あたりの
ラスタ数との和に、更にプロセッサ154の主記憶部へ
のアクセスが十分なスループットを確保できるように多
くする必要がある。
例と動作はほぼ同様である。ただし、メモリ部はビデオ
信号以外にプロセッサ154の使用するデータも記憶す
る主記憶部である。従って、ラスタデータ転送期間の単
位時間あたりの回数は、第1のビデオ信号の単位時間あ
たりのラスタ数と第2のビデオ信号の単位時間あたりの
ラスタ数との和に、更にプロセッサ154の主記憶部へ
のアクセスが十分なスループットを確保できるように多
くする必要がある。
【0064】図9は、本発明の第3の実施例の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【0065】本タイミングチャート図4に示す第1の実
施例のものとほぼ同様である。但し、線158bに示す
メモリへのラスタデータの転送のうち、ビデオ信号のラ
スタデータの転送を行わない期間でCPUのメモリアク
セスを行う点が異なる。
施例のものとほぼ同様である。但し、線158bに示す
メモリへのラスタデータの転送のうち、ビデオ信号のラ
スタデータの転送を行わない期間でCPUのメモリアク
セスを行う点が異なる。
【0066】この様に、本発明は、フレームメモリの総
アクセス時間を2系統以上のビデオ信号に分配する時間
分割のアクセス制御手法を採用し、また、2系統以上の
ビデオ信号は一般に同期信号が異なるため、この非同期
性を考慮したフレームメモリアクセス方法も工夫したも
のである。
アクセス時間を2系統以上のビデオ信号に分配する時間
分割のアクセス制御手法を採用し、また、2系統以上の
ビデオ信号は一般に同期信号が異なるため、この非同期
性を考慮したフレームメモリアクセス方法も工夫したも
のである。
【0067】本発明を用いれば、単一のフレームメモリ
からその記憶内容を同期信号の異なる2系統のビデオ信
号として出力することが出来る。そのため、例えば、ワ
−クステーションの高精細なビデオ信号の表示画面を見
ながら、同時に出力したNTSCビデオ信号をビデオデ
ッキで記録することもできる。
からその記憶内容を同期信号の異なる2系統のビデオ信
号として出力することが出来る。そのため、例えば、ワ
−クステーションの高精細なビデオ信号の表示画面を見
ながら、同時に出力したNTSCビデオ信号をビデオデ
ッキで記録することもできる。
【0068】また、単一のフレームメモリからその記憶
内容を出力し表示するのと同時に、テレビジョンカメラ
等から入力したビデオ信号を同一のフレームメモリに格
納できる。そのため、例えば、格納したビデオ信号を他
の画像データと重ね合わせるスーパインポーズ処理や、
他の画像データの中にビデオウィンドウを設定する合成
処理を行った後、その記憶内容を出力し表示することが
できる。
内容を出力し表示するのと同時に、テレビジョンカメラ
等から入力したビデオ信号を同一のフレームメモリに格
納できる。そのため、例えば、格納したビデオ信号を他
の画像データと重ね合わせるスーパインポーズ処理や、
他の画像データの中にビデオウィンドウを設定する合成
処理を行った後、その記憶内容を出力し表示することが
できる。
【0069】本発明は、マルチメディアプレゼンテーシ
ョンや遠隔電子会議に活用できるワ−クステーションへ
の適用も考えられる。
ョンや遠隔電子会議に活用できるワ−クステーションへ
の適用も考えられる。
【0070】
【発明の効果】本発明によれば、2系統以上の同期信号
の異なるビデオ信号の入出力を同時に1つのフレームメ
モリに対して行う画像入出力装置を提供できる。
の異なるビデオ信号の入出力を同時に1つのフレームメ
モリに対して行う画像入出力装置を提供できる。
【図1】本発明の第1の実施例を示すブロック図。
【図2】NTSCビデオ信号を入力するビデオ信号イン
タフェースのブロック図。
タフェースのブロック図。
【図3】RGBビデオ信号を出力するビデオ信号インタ
フェースのブロック図。
フェースのブロック図。
【図4】本発明の第1の実施例の基本動作を説明するタ
イミングチャート。
イミングチャート。
【図5】本発明の第2の実施例を示すブロック図。
【図6】本発明の第2の実施例の動作を説明するタイミ
ングチャート。
ングチャート。
【図7】本発明の第2の実施例の基本動作から派生する
動作を説明するタイミングチャート。
動作を説明するタイミングチャート。
【図8】本発明の第3の実施例を示すブロック図。
【図9】本発明の第3の実施例の動作を説明するタイミ
ングチャート。
ングチャート。
【図10】従来例を示すブロック図。
【図11】従来例の動作を説明するタイミングチャー
ト。
ト。
【図12】本発明の第1の実施例の詳細なブロック図。
【図13】NTSCビデオ信号を入力する入力部の詳細
なブロック図。
なブロック図。
【図14】NTSCビデオ信号を出力する出力部の詳細
なブロック図である。
なブロック図である。
10…時刻指示手段 20…時分割管理手段 30…フレームメモリ 40…プロセッサ 50…セレクタ 70…第1のビデオ信号に対するビデオ信号インタフェ
ース 75…テレビカメラ 80…第2のビデオ信号に対するラスタバッファ 90…第2のビデオ信号に対するビデオ信号インタフェ
ース 95…表示モニタ
ース 75…テレビカメラ 80…第2のビデオ信号に対するラスタバッファ 90…第2のビデオ信号に対するビデオ信号インタフェ
ース 95…表示モニタ
フロントページの続き (72)発明者 福永 泰 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭60−198588(JP,A) 特開 平5−40467(JP,A) 特開 平2−93586(JP,A) 特開 平5−64076(JP,A) 特開 平4−42196(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 5/00 - 5/42 G06F 3/14 - 3/153 H04N 5/262 - 5/278 H04N 5/44 - 5/46
Claims (6)
- 【請求項1】第1のビデオ信号および第2のビデオ信号
の入出力を行なう画像入出力装置であって、 第1のビデオ信号および第2のビデオ信号に含まれる第
1および第2のデータを記憶するフレームメモリと、 第2のデータを入出力されて記憶するバッファと、 第1のビデオ信号のブランキング期間または有効期間
を、タイミング信号として出力する時刻指示手段と、 第2のデータの、フレームメモリとバッファ間の入出力
を行なう転送期間の割り当て要求をバッファより受けた
時に、前記時刻指示手段より通知された期間のうちの一
方を第2のデータの転送期間に割り当てるために、転送
許可をバッファに出力する時分割管理手段とを有し、 上記バッファは、第2のデータの転送期間の割り当て要
求を前記時分割管理手段に対して行い、転送期間が割り
当てられると、第2のデータのフレームメモリとの入出
力を行なうことを特徴とする画像入出力装置。 - 【請求項2】第1のビデオ信号および第2のビデオ信号
の入出力を行なう画像入出力装置であって、 第1のビデオ信号および第2のビデオ信号に含まれる第
1および第2のデータを記憶するフレームメモリと、 第1のデータを入出力されて記憶する第1のバッファ
と、 第2のデータを入出力されて記憶する第2のバッファ
と、 第1のビデオ信号のブランキング期間または有効期間
を、タイミング信号として出力する時刻指示手段と、 第1および第2のデータの、フレームメモリとバッファ
間の入出力を行なう転送期間の割り当て要求を第1およ
び第2のバッファより受けた時に、前記時刻指示手段よ
り通知された期間のうちの一方を第1のデータの転送期
間に割り当て、他方を第2のデータの転送期間に割り当
てるために、転送許可を第1および第2のバッファに出
力する時分割管理手段とを有し、 上記第1および第2のバッファは、それぞれ、第1およ
び第2のデータの転送期間の割り当て要求を前記時分割
管理手段に対して行い、転送期間が割り当てられると、
第1および第2のデータのフレームメモリとの入出力を
行なうことを特徴とする画像入出力装置。 - 【請求項3】第1のビデオ信号および第2のビデオ信号
の入出力を行なう画像入出力装置であって、 第1のビデオ信号および第2のビデオ信号に含まれる第
1および第2のデータを記憶するフレームメモリと、 第1のデータを入出力されて記憶する第1のバッファ
と、 第2のデータを入出力されて記憶する第2のバッファ
と、 フレームメモリとそれぞれのバッファ間の入出力を行な
う転送期間の基準となるタイミング信号を出力する時刻
指示手段と、 第1および第2のデータの、フレームメモリとバッファ
間の入出力を行なう転送期間の割り当て要求を第1およ
び第2のバッファより受けた時に、前記時刻指示手段よ
り通知された期間を第1および第2のバッファのデータ
の転送期間に割り当てるために、転送許可を第1および
第2のバッファのいずれかに出力する時分割管理手段と
を有し、 上記第1および第2のバッファは、それぞれ、第1およ
び第2のデータの転送期間の割り当て要求を前記時分割
管理手段に対して行い、転送期間が割り当てられると、
第1および第2のデータのフレームメモリとの入出力を
行なうことを特徴とする画像入出力装置。 - 【請求項4】第1のビデオ信号および第2のビデオ信号
に含まれる第1および第2のデータを記憶するフレーム
メモリと、第2のデータを入出力されて記憶するバッフ
ァとを有し、第1のビデオ信号および第2のビデオ信号
の入出力を行なう画像入出力装置を用いた画像入出力方
法であって、 第1のビデオ信号のブランキング期間または有効期間
を、タイミング信号として出力すること、 第2のデータの、フレームメモリとバッファ間の入出力
を行なう転送期間の割り当て要求をバッファより受けた
時に、前記タイミング信号により通知された期間のうち
の一方を第2のデータの転送期間に割り当てるために、
転送許可をバッファに出力すること、 上記バッファは、第2のデータの転送期間の割り当て要
求を行い、転送期間が割り当てられると、第2のデータ
のフレームメモリとの入出力を行なうことを特徴とする
画像入出力方法。 - 【請求項5】第1のビデオ信号および第2のビデオ信号
に含まれる第1および第2のデータを記憶するフレーム
メモリと、第1のデータを入出力されて記憶する第1の
バッファと、第2のデータを入出力されて記憶する第2
のバッファとを有し、第1のビデオ信号および第2のビ
デオ信号の入出力を行なう画像入出力装置を用いた画像
入出力方法であって、 フレームメモリとそれぞれのバッファ間の入出力を行な
う転送期間の基準となるタイミング信号を出力するこ
と、 第1および第2のデータの、フレームメモリとバッファ
間の入出力を行なう転送期間の割り当て要求を第1およ
び第2のバッファより受けた時に、前記タイミング信号
により通知された期間を第1および第2のバッファのデ
ータの転送期間に割り当てるために、転送許可を第1お
よび第2のバッファのいずれかに出力すること、 上記第1および第2のバッファは、それぞれ、第1およ
び第2のデータの転送期間の割り当て要求を、おのおの
ビデオ信号の同期信号にあわせて行い、転送期間が割り
当てられると、第1および第2のデータのフレームメモ
リとの入出力を行なうことを特徴とする画像入出力方
法。 - 【請求項6】請求項5記載の画像入出力方法において、 第1のビデオ信号へ割り当てたデータ転送期間と第2の
ビデオ信号へ割り当てたデータ転送期間とが同一のデー
タ転送期間となった時には、その転送期間を第1または
第2のビデオ信号に割り当て、もう一方のビデオ信号へ
の割り当ては次の転送期間まで待たせることを特徴とす
る画像入出力方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04577592A JP3283281B2 (ja) | 1992-03-03 | 1992-03-03 | 画像入出力装置 |
US07/945,937 US5519449A (en) | 1991-09-17 | 1992-09-17 | Image composing and displaying method and apparatus for displaying a composite image of video signals and computer graphics |
DE4231158A DE4231158C5 (de) | 1991-09-17 | 1992-09-17 | Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern |
US08/513,022 US5680175A (en) | 1991-09-17 | 1995-08-09 | Video signal conversion apparatus having a common frame memory for video signals having different synchronizing signals |
US08/903,259 US5900917A (en) | 1991-09-17 | 1997-07-25 | Image composing and displaying method and apparatus |
US09/210,903 US6049360A (en) | 1991-09-17 | 1998-12-16 | Image composing and displaying method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04577592A JP3283281B2 (ja) | 1992-03-03 | 1992-03-03 | 画像入出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05249950A JPH05249950A (ja) | 1993-09-28 |
JP3283281B2 true JP3283281B2 (ja) | 2002-05-20 |
Family
ID=12728673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04577592A Expired - Lifetime JP3283281B2 (ja) | 1991-09-17 | 1992-03-03 | 画像入出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3283281B2 (ja) |
-
1992
- 1992-03-03 JP JP04577592A patent/JP3283281B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05249950A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0384257B1 (en) | Audio video interactive display | |
US4475161A (en) | YIQ Computer graphics system | |
US4564915A (en) | YIQ Computer graphics system | |
US4148070A (en) | Video processing system | |
US5680178A (en) | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream | |
EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
US4459677A (en) | VIQ Computer graphics system | |
US5929933A (en) | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream | |
US5058041A (en) | Semaphore controlled video chip loading in a computer video graphics system | |
GB2073997A (en) | Computer graphics system | |
US20070195111A1 (en) | Device and method for overlapping multi-channel digital display signals | |
JP3283281B2 (ja) | 画像入出力装置 | |
JPS627279A (ja) | 画像変換方法及び装置 | |
GB2073995A (en) | Computer graphic system | |
US7209186B2 (en) | Image processing apparatus and image processing method for high speed real-time processing | |
EP0500100B1 (en) | Video signal synthesizing system for synthesizing system's own signal and external signal | |
US7538900B2 (en) | Image processing apparatus, image processing method, and image processing system | |
JPH10326342A (ja) | メモリ制御回路 | |
JP3382195B2 (ja) | 画像処理装置 | |
JP3092419B2 (ja) | 画像処理装置 | |
US6154202A (en) | Image output apparatus and image decoder | |
JP3122996B2 (ja) | 動画・静止画表示装置 | |
SU1748284A1 (ru) | Устройство дл обработки и отображени видеоинформации | |
JPH059832B2 (ja) | ||
Murphy et al. | Very high resolution interactive medical display system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |