JP3374492B2 - レベルシフト回路及びこれを用いた高電圧駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の電圧振幅を
第１の電源電圧から第２の電源電圧へと変換するレベル
シフト回路及びこのレベルシフト回路を用いた高電圧駆
動回路に関するものである。

【０００２】

【従来の技術】従来のレベルシフト回路は、互いに逆位
相で入力された第１、第２の入力信号の電圧振幅を、第
１の電源電圧（Ｅ１）から第２の電源電圧（Ｅ２）へと
変換する以外の機能を有してはいなかった。

【０００３】図１１（Ａ）、（Ｂ）に、従来のレベルシ
フト回路の回路図を示す。このレベルシフト回路は、第
１、第２のスイッチング素子であるトランジスタ１５
０、（１５２）、１５４、（１５６）と、トランジスタ
１５８、１６０とで構成される。そして、電圧振幅が０
〜Ｅ１の第１の入力信号及びこの第１の入力信号と逆位
相の信号である第２の入力信号が、それぞれトランジス
タ１５０、（１５２）、１５４、（１５６）のゲート電
極に入力されている。また、トランジスタ１５８、１６
０のゲート電極には、レベルシフト回路の第１、第２の
出力信号が入力されている。

【０００４】従来のレベルシフト回路では、以上の構成
により互いに逆位相の第１、第２の入力信号の電圧振幅
を、第１の電源電圧（Ｅ１）から第２の電源電圧（Ｅ
２）へと変換していた。なお、図１１（Ａ）、（Ｂ）に
示すレベルシフト回路の例では、Ｅ１、Ｅ２は共に負の
値であり、Ｅ１＞Ｅ２の関係となっている。

【０００５】さて、従来のレベルシフト回路では、第
１、第２のスイッチング素子の他に所定の制御信号によ
りオン・オフされる第３、第４のスイッチング素子が設
けられていなかった。従って、電源電圧Ｅ１からＥ２へ
の変換以外の機能を有せず、このため従来のレベルシフ
ト回路では以下のような問題があった。

【０００６】

【発明が解決しようとする課題】まず、第１の問題につ
いて説明する。

【０００７】図１１（Ｃ）には、この従来のレベルシフ
ト回路の真理値表が示される。同図に示されるように、
この従来例では、互いに逆相の入力信号が入力された場
合には電源電圧Ｅ１からＥ２への変換が行われる。しか
し、第１、第２の入力信号が共に同レベルの場合は、こ
のレベルシフト回路は正常な動作を行わない。即ち、図
１１（Ａ）、（Ｂ）の回路では、第１、第２の入力信号
が共にＨレベル（ＧＮＤレベル）の場合は、第１、第２
の出力信号はＺレベル（ハイインピーダンスレベル）と
なり、また、第１、第２の入力信号が共にＬレベル（Ｅ
１レベル）の場合は、レベルシフト回路の電流経路が導
通してしまい、動作不能となってしまう。

【０００８】この欠点のため、従来のレベルシフト回路
を高電圧駆動回路、例えば液晶駆動回路（例えばＳＴ
Ｎ、ＴＦＴ、ＭＩＭ液晶用の駆動回路）、多ビットの高
電圧出力ドライバー等に適用した場合に、以下のような
問題が生じた。

【０００９】図１２には、従来のレベルシフト回路を例
えばＳＴＮ液晶用の駆動回路に適用した場合の例が示さ
れる。データ信号は、第１の入力信号として、第１のス
イッチング素子であるトランジスタ１５０、１５２に入
力される。更に、このデータ信号はインバータ３４によ
り反転され、第２の入力信号として、第２のスイッチン
グ素子であるトランジスタ１５４、１５６に入力され
る。これにより電圧振幅がＧＮＤ〜ＶＳＳ（ＶＳＳは例
えば−５Ｖ）からＧＮＤ〜Ｖ５（Ｖ５は例えば−３０
Ｖ）へと変換される。同様に交流化信号も、レベルシフ
ト回路３２に入力され、電圧振幅がＧＮＤ〜ＶＳＳから
ＧＮＤ〜Ｖ５へと変換される。

【００１０】このようにしてレベルシフトされたレベル
シフト回路３３、３５の出力信号４５、４６、４４は、
論理回路１７０へと入力される。この論理回路１７０
は、第２の電源電圧Ｖ５にて動作するＮＡＮＤ回路３
７、３９及びＮＯＲ回路３６、３８から構成されてい
る。そして、この論理回路１７０内で所定の論理演算が
行われ、論理演算終了後にその出力信号１７２、１７
４、１７６、１７８は、Ｎｃｈトランジスタ４０、４
３、Ｐｃｈトランジスタ４１、４２より構成される出力
駆動回路１８０に入力される。そして、出力駆動回路１
８０内のこれらのトランジスタ４０〜４３では、ゲート
電極に論理回路１７０の出力信号１７２〜１７８が接続
され、ソース領域に電源Ｖ０、Ｖ２、Ｖ３、Ｖ５（Ｖ０
＞Ｖ２＞Ｖ３＞Ｖ５）が接続されている。また、これら
のトランジスタ４０〜４３のドレイン領域は共通接続さ
れており、この共通接続されたドレイン出力が液晶駆動
信号としてそれぞれの液晶素子に出力されることにな
る。以上の構成により、この従来の液晶駆動回路では、
２値出力を４値出力（Ｖ０、Ｖ２、Ｖ３、Ｖ５）へと変
換することが可能となる。

【００１１】さて、従来のレベルシフト回路を用いた液
晶駆動回路では、図１２に示すように、ＮＯＲ回路３
６、３８及びＮＡＮＤ回路３７、３９で構成される論理
回路１７０を、レベルシフト回路３３の後段に配置する
必要があった。その理由は以下の通りである。即ち、仮
に、従来例で論理回路１７０をレベルシフト回路３３の
前段に配置したとする。すると論理回路１７０の出力に
は４通りの態様があるため（ＨＬ、ＬＨ、ＨＨ、Ｌ
Ｌ）、レベルシフト回路３３の第１、第２のスイッチン
グ素子（トランジスタ１５０〜１５６）には同レベルの
信号（ＨＨレベル、ＬＬレベル）が入力される場合が生
ずる。しかし、従来のレベルシフト回路では、前述の図
１１（Ａ）〜（Ｃ）にて説明したように、第１、第２の
入力信号に同レベルの信号が入力されると正常な動作が
保証されなかった。従って、従来例で論理回路１７０を
レベルシフト回路３３の前段に配置することは不可能で
あり、図１２に示すように、論理回路１７０はレベルシ
フト回路３３の後段に配置されることとなっていた。こ
の結果、必然的に論理回路１７０内のＮＯＲ回路３６、
３８及びＮＡＮＤ回路３７、３９は、第２の電源電圧Ｖ
５で駆動されることになってしまう。

【００１２】ところが、この第２の電源電圧Ｖ５は液晶
駆動用電圧としても使用されているものである。このた
めデータ信号または交流化信号が変化した際に、前記Ｎ
ＯＲ回路３６、３８及びＮＡＮＤ回路３７、３９に生ず
る貫通電流によってグリッジが発生した場合に、このグ
リッジは液晶駆動用電圧にも大きな影響を与えることに
なる。特に、これらのＮＯＲ回路及びＮＡＮＤ回路は、
液晶パネルの全てのデータラインに４個ずつ接続されて
いるため（例えば２００×６４０ドットの液晶パネルで
は総計６４０×４＝２５６０個）、その影響は極めて大
きなものとなる。このため、これらのグリッジにより、
液晶表示素子に供給される電圧の実効値が変化してしま
い、液晶の表示品位が極めて低下してしまうという事態
が生じた。

【００１３】また、この第２の電源電圧Ｖ５は例えば−
２０〜−４０Ｖ（あるいは２０〜４０Ｖ）の高電圧であ
り、このためＮＯＲ回路３６、３８、ＮＡＮＤ回路３
７、３９を構成するトランジスタも高耐圧トランジスタ
とする必要がある。しかし、これらの高耐圧トランジス
タは、第１の電源電圧例えば−５Ｖ（あるいは５Ｖ）で
動作するトランジスタよりも、同一の駆動能力を実現さ
せるためのトランジスタの占有面積は極めて大きなもの
となってしまう。

【００１４】更に、半導体チップのレイアウトを行なう
場合には、トランジスタのソース領域の周辺に、基板の
電位を保持する目的で基板と同電位のいわゆるガードバ
ンドを配置する必要がある。これらのガードバンドは、
ソース領域に供給される駆動電圧が高くなると特に発生
し易くなるラッチアップを防止するために必要となるも
のである。従って、通常のトランジスタに比べて、高電
圧で駆動する必要がある高耐圧トランジスタでは、この
ガードバンドの占有面積を非常に大きくする必要があ
る。

【００１５】以上のように、高耐圧トランジスタで構成
される論理回路は、通常のトランジスタで構成される論
理回路に比べて、表示特性に悪影響を及ぼし易く、ま
た、非常に大きな面積を占めることとなっていた。従っ
て、これらの論理回路はなるべく高耐圧トランジスタで
構成しないことが、表示特性の向上という面から、ある
いは半導体チップの小面積化という面から好ましい。し
かし、図１２に示すように、従来のレベルシフト回路を
適用した高電圧駆動回路では、これらの論理回路１７０
をレベルシフト回路３３の後段に配置する必要がある。
従って、必然的にこれらの論理回路１７０は高耐圧トラ
ンジスタで構成しなければならず、この結果、表示特性
が悪化し、半導体チップの面積が大規模化するという問
題が生じていた。

【００１６】次に、第２の問題について述べる。

【００１７】図１１（Ａ）、（Ｂ）の回路図及び図１１
（Ｃ）の真理値表から明らかなように、従来のレベルシ
フト回路では、第１、第２の入力信号の電圧レベル反転
期間、即ち第１、第２の入力信号がＨ、Ｌレベルから
Ｌ、Ｈレベルに移行する際、あるいは、Ｌ、Ｈレベルか
らＨ、Ｌレベルに移行する際に、レベルシフト回路の電
流経路が導通し、貫通電流が発生する問題があった。こ
れらの貫通電流の発生は、例えばこれらのレベルシフト
回路を高電圧駆動回路に適用した場合に、前述したのと
同様に、高電圧電源にグリッジを生じさせる。そして、
これらのグリッジの発生は、液晶の表示特性等に大きな
影響を与えることになる。また、このように第１、第２
の入力信号の電圧レベル反転期間に、電流経路が導通し
てしまうと、レベルシフト回路の応答速度が遅くなって
しまう事態も生じる。この応答速度を早めるためには、
トランジスタ１５０、（１５２）、１５４、（１５６）
のサイズ、あるいはこのレベルシフト回路が接続される
素子駆動用のトランジスタのサイズを極めて大きくする
必要がある。しかし、このことは半導体チップの面積を
増加させることになり好ましくない。

【００１８】さて、従来、例えば貫通電流を減少させる
技術としては、特公平４−３０７６５号公報、特開平４
−３０７６５に示す技術がある。これらの従来技術は、
例えばＭＯＳトランジスタのオン抵抗を利用して、レベ
ルシフト回路の電流経路に抵抗を形成し、貫通電流を減
少させるものであった。従って、貫通電流をある程度減
少させることはできるが、貫通電流、電流経路の導通状
態を完全に遮断することはできなかった。

【００１９】しかし、これらのレベルシフト回路を液晶
駆動回路、多ビットの高電圧出力ドライバー等の高電圧
駆動回路に適用した場合には、これらのレベルシフト回
路は非常に多数必要となる。例えば、２００×６４０ド
ットの液晶パネルでは、６４０個のレベルシフト回路が
必要となる。従って、電流経路に抵抗を挿入して貫通電
流をある程度減少させることができても、やはり表示特
性等に与える影響は大きいものであった。一方、この貫
通電流を更に減少させるべく電流経路に挿入された抵抗
の抵抗値、あるいはトランジスタのオン抵抗値を大きく
すると、今度は、レベルシフト回路の応答速度が遅くな
るという事態が生ずる。しかし、例えば液晶パネル等で
は、液晶パネルの面積が大きくなるにしたがって、ある
いは液晶パネルの解像度を高くするにしたがって、レベ
ルシフト回路を高速に動作させる必要が生ずる。従っ
て、レベルシフト回路の応答速度の高速化の妨げとなる
電流経路への抵抗の挿入、あるいはトランジスタのオン
抵抗の挿入は好ましくないという問題が生じていた。

【００２０】本発明は以上の様な問題を解決するもの
で、その目的をするところは、レベルシフト回路に所定
の制御信号によりオン、オフされる第３、第４のスイッ
チング素子を設け、これにより入力信号の電圧振幅を第
１の電源電圧から第２の電源電圧へと変換する以外の機
能を持たせたレベルシフト回路を実現し、またこのレベ
ルシフト回路を用いた高電圧駆動回路を実現することに
ある。

【００２１】

【課題を解決するための手段】前記目的を達成するため
に本発明に係るレベルシフト回路は、第１、第２の入力
信号の電圧振幅を第１の電源電圧から第２の電源電圧へ
と変換させるレベルシフト回路において、前記第１、第
２の入力信号によりオン・オフされる第１、第２のスイ
ッチング素子に加えて第３のスイッチング素子が前記第
１のスイッチング素子に対して直列に設けられ第４のス
イッチング素子が前記第２のスイッチング素子に対して
直列に設けられ、これらの第３、第４のスイッチング素
子が前記第１、第２の入力信号の信号状態に応じて形成
された制御信号によりオン・オフされ、電流経路の導通
・遮断の切り換えが行われることを特徴とする。

【００２２】また、この場合、前記第３、第４のスイッ
チング素子は、前記第１、第２の入力信号が共に上側レ
ベルにある場合又は共に下側レベルにある場合に前記制
御信号によりオフ状態にされ、前記電流経路が遮断され
てもよい。

【００２３】また、この場合、前記第３、第４のスイッ
チング素子は、前記第１、第２の入力信号の電圧レベル
反転期間に前記制御信号によりオフ状態にされ、前記電
流経路が遮断されてもよい。

【００２４】また、本発明に係る高電圧駆動回路は、所
定の素子を第２の電源電圧で駆動させるための高電圧駆
動信号を発生する高電圧駆動回路において、所定の論理
演算により第１、第２の入力信号を形成する論理回路
と、前記第１、第２の入力信号の電圧振幅を第１の電源
電圧から第２の電源電圧へと変換させるレベルシフト回
路と、前記レベルシフト回路の出力信号により前記高電
圧駆動信号を形成する出力駆動回路とを含み、前記レベ
ルシフト回路には前記第１、第２の入力信号によりオン
・オフされる第１、第２のスイッチング素子に加えて第
３のスイッチング素子が前記第１のスイッチング素子に
対して直列に設けられ第４のスイッチング素子が前記第
２のスイッチング素子に対して直列に設けられ、これら
の第３、第４のスイッチング素子は、前記第１、第２の
入力信号が共に上側レベルにある場合又は共に下側レベ
ルにある場合に所定の制御信号によりオフ状態にされ、
前記レベルシフト回路の電流経路が遮断されることを特
徴とする。

【００２５】

【作用】本発明によれば、所定の制御信号を用いて第
３、第４のスイッチング素子をオン・オフさせることに
より、レベルシフト回路の電流経路の導通・遮断が可能
となる。この構成により、本発明では、例えば第１、第
２の入力信号が共に同レベルであっても、正常な回路動
作を保証することができる。従って、第１、第２の入力
信号に全ての態様の信号を入力でき、この結果、従来は
レベルシフト回路の後段に配置されていた論理回路を、
レベルシフト回路の前段に配置することが可能となる。
更に、本発明によれば、第１、第２の入力信号の電圧レ
ベル反転期間に第３、第４のスイッチング素子を所定の
制御信号によりオフ状態にすることにより、貫通電流の
発生及びレベルシフト回路の電流経路がショート状態と
なることを有効に防止できる。

【００２６】

【実施例】

（１）第１の実施例 図１（Ａ）、（Ｂ）に本発明の第１の実施例を示す。

【００２７】図１（Ａ）、（Ｂ）に示すように、第１の
実施例に係るレベルシフト回路では、第１、第２のスイ
ッチング素子であるトランジスタ５０、（５２）、５
４、（５６）と、トランジスタ５８、６０に加えて、第
３、第４のスイッチング素子であるトランジスタ６２、
６４が直列に接続されている。そして、このトランジス
タ６２、６４は、第１、第２の入力信号の信号状態に応
じて形成された制御信号３１によりオン・オフされるこ
とになる。ここで、第３のスイッチング素子であるトラ
ンジスタ６２は少なくとも第１のスイッチング素子であ
る５０、（５２）に対して直列に接続されていればよ
く、第４のスイッチング素子であるトランジスタ６４は
少なくとも第２のスイッチング素子である５４、（５
６）に対して直列に接続されていればよい。従って、例
えば第３、第４のスイッチング素子であるトランジスタ
６２、６４を、トランジスタ５８、６０の下側（電源Ｅ
２側）に設ける構成としてもかまわない。

【００２８】本第１の実施例では、以上の構成により互
いに逆位相の第１、第２の入力信号が入力された場合
に、その電圧振幅を第１の電源電圧（Ｅ１）から第２の
電源電圧（Ｅ２）へと変換することが可能となる。

【００２９】更に、本レベルシフト回路では、第１、第
２の入力信号が共に同レベルである場合でも、制御信号
３１によりトランジスタ６２、６４をオフ状態にするこ
とにより正常な動作を保証することが可能となる。

【００３０】即ち、従来のレベルシフト回路では、図１
１（Ａ）〜（Ｃ）で説明したように、例えば第１、第２
の入力信号が共にＬレベル（Ｅ１レベル）である場合
は、レベルシフト回路の電流経路が導通してしまい、動
作不能の状態になってしまう。これに対して、本第１の
実施例に係るレベルシフト回路では、第１、第２のレベ
ルシフト回路が共にＬレベルの場合には、制御信号３１
をＥ２レベルとすることによりレベルシフト回路の電流
経路を遮断し、これにより動作不能の状態を回避するこ
とが可能となる。

【００３１】本第１の実施例は、このような特徴を有し
ているため、第１、第２の入力信号として、全ての態様
の信号（ＨＬ、ＬＨ、ＨＨ、ＬＬ）を入力することが可
能となる。これにより、例えば本第１の実施例を高電圧
駆動回路に適用した場合に、従来はレベルシフト回路の
後段に配置されていた所定の論理回路を、レベルシフト
回路の前段に配置することが可能となる。そして、この
ように論理回路をレベルシフト回路の前段に配置するこ
とにより、この論理回路を高電圧で駆動する必要性がな
くなる。この結果、高電圧電源に生ずるグリッジの発生
を防止でき、表示特性等を向上できるとともに、これら
の論理回路の占有面積を小さくでき、半導体チップの小
面積化を図ることが可能となる。なお、このように論理
回路をレベルシフト回路の前段に配置することができる
場合の実施例については、第２、第３の実施例として後
に詳述する。

【００３２】また、本レベルシフト回路によれば、第
１、第２の入力信号の電圧レベル反転期間、即ち、第
１、第２の入力信号がＨ、ＬレベルからＬ、Ｈレベル
に、あるいは、Ｌ、ＨレベルからＨ、Ｌレベルに移行す
る際に、レベルシフト回路の電流経路が導通し、貫通電
流が発生するのを防止することが可能となる。即ち、本
レベルシフト回路では、第１、第２のスイッチング素子
のに加えて第３、第４のスイッチング素子であるトラン
ジスタ６２、６４が直列に設けられている。従って、こ
のように電流経路が導通するような状態の時に、所定の
制御信号によりこれらのトランジスタ６２、６４をオフ
状態とし、これにより貫通電流の発生、電流経路の導通
状態の発生を防止できる。この結果、表示特性の悪化防
止、トランジスタ５０〜５６、素子駆動用トランジスタ
のサイズの増大防止を図ることが可能となるわけであ
る。なお、この場合の実施例については、第４の実施例
として後に詳述する。

【００３３】（２）第２の実施例 次に本発明の第２の実施例を説明する。本第２の実施例
は、本発明に係るレベルシフト回路をＳＴＮ液晶用の駆
動回路に適用した場合の実施例である。

【００３４】図２に本第２の実施例に係る液晶駆動回路
の回路図を示す。この液晶駆動回路は、論理回路７０、
レベルシフト回路５、６、７、出力駆動回路８０を含ん
で構成され、図１２に示した従来の液晶駆動回路と同様
に、データ信号と交流化信号から４値（Ｖ０、Ｖ２、Ｖ
３、Ｖ５）の出力信号を形成する回路である。ここでレ
ベルシフト回路６には本発明に係るレベルシフト回路が
適用され、レベルシフト回路５、７には従来のレベルシ
フト回路が適用される。また、図１２に示す従来の液晶
駆動回路と異なり、論理回路７０がレベルシフト回路の
前段に配置されている。

【００３５】論理回路７０はインバータ９、１０、ＮＯ
Ｒ回路１１、１２、ＮＡＮＤ回路１３、１４から構成さ
れており、入力されたデータ信号、交流化信号に所定の
論理演算を行い、レベルシフト回路６、７に対する入力
信号２３、２４、２５、２６を形成している。ここで論
理回路７０は、レベルシフト回路の前段に配置されてい
るため、論理回路７０を構成するトランジスタは、液晶
駆動用電圧Ｖ５ではなく、論理回路駆動用電圧ＶＳＳに
て動作させることが可能となっている。

【００３６】論理回路７０の出力信号２３、２４、２
５、２６は、本発明に係るレベルシフト回路６と、レベ
ルシフト回路７の入力となり、電圧振幅が液晶駆動用電
圧Ｖ５へと変換される。そして、レベルシフト回路６、
７によりレベルシフトされた出力信号２７、２８、２
９、３０は、Ｎｃｈトランジスタ１９、２０、Ｐｃｈト
ランジスタ２１、２２により構成される出力駆動回路８
０へと入力されている。

【００３７】また、交流化信号は、レベルシフト回路５
によって電圧振幅が液晶駆動用電圧Ｖ５へとレベルシフ
トされる。そして、このレベルシフトにより形成された
制御信号３１は、本発明に係るレベルシフト回路６の第
３、第４のスイッチング素子であるトランジスタ６２、
６４へと入力される。更に、制御信号３１は、ドレイン
領域がレベルシフト回路７の出力信号２９、３０に接続
されたＮｃｈトランジスタ１７、１８のゲート電極に入
力されることになる。

【００３８】出力駆動回路８０を構成するトランジスタ
１９〜２２のソース領域には電源Ｖ０、Ｖ２、Ｖ３、Ｖ
５が接続されている。また、トランジスタ１９〜２２の
ドレイン領域は共通接続されており、この共通接続され
たドレイン出力が液晶駆動信号としてそれぞれの液晶素
子に出力されることになる。以上の構成により、本実施
例に係る液晶駆動回路では、２値出力を４値出力（Ｖ
０、Ｖ２、Ｖ３、Ｖ５）へと変換することが可能とな
る。

【００３９】次に本液晶駆動回路の動作について、図
３、図４を用いて説明する。図３には、データ信号及び
交流化信号と出力信号との関係を示す真理値表が示さ
れ、図４には、データ信号、交流化信号、信号２７〜３
０、出力信号の実際の波形図が示される。

【００４０】まず、交流化信号がＬレベル（ＶＳＳレベ
ル）の場合について説明する。この場合、レベルシフト
回路６の第３、第４のスイッチング素子であるトランジ
スタ６２、６４に入力される制御信号３１はＶ５レベル
となる。従って、レベルシフト回路６のＮｃｈトランジ
スタ６２、６４はオフ状態となり、レベルシフト回路６
の電源間の電流経路は遮断状態となる。更に、この時、
交流化信号がＬレベルであるため、論理回路７０内のＮ
ＯＲ回路１１、１２の出力信号２３、２４はＬレベルと
なる。これにより、レベルシフト回路６のＰｃｈトラン
ジスタ５０、５４はオン状態となり、レベルシフト回路
６の出力信号２７、２８は共にＧＮＤレベルとなる。こ
の結果、出力駆動回路８０内のＰｃｈトランジスタ２
１、２２はオフ状態に設定されることになる。このこと
から交流化信号がＬレベルの場合は、レベルシフト回路
６の出力信号は常にＧＮＤレベルとなるため、レベルシ
フト回路６は非選択状態になるとみなすことができる。
このように、本発明に係るレベルシフト回路は、第１、
第２の入力がともにＬレベルの場合も正常に動作するた
め、論理回路７０をレベルシフト回路の前段に配置する
ことが可能となる。

【００４１】さて、この場合、レベルシフト回路７の入
力にはデータ信号の状態に応じて第１、第２の入力信号
が論理回路７０を通じて与えられる。そして、このレベ
ルシフト回路７の出力信号２９、３０が、出力駆動回路
８０内のＮｃｈトランジスタ１９、２０のゲート電極へ
と入力されることになり、また、前述したように、この
時Ｐｃｈトランジスタ２１、２２はオフ状態となってい
る。従って、出力駆動回路８０の出力信号は、データ信
号がＬレベル（ＶＳＳレベル）のときにＶ５レベルとな
り、Ｈレベル（ＧＮＤレベル）のときにＶ３レベルとな
る。

【００４２】このように、交流化信号がＬレベルの場合
には、レベルシフト回路７の出力信号２９、３０にはデ
ータ信号に応じたデータが出力され、出力駆動回路８０
の出力信号には、データ信号に応じてＶ３、Ｖ５レベル
のデータが出力されることになる。従って、交流化信号
がＬレベルの場合は、レベルシフト回路７は選択状態に
あるということができる。

【００４３】なお、この場合に、Ｎｃｈトランジスタ１
７、１８のゲート電極には、Ｌレベルである交流化信号
が入力されているため、Ｎｃｈトランジスタ１７、１８
はオフ状態となっている。

【００４４】次に、交流化信号がＨレベル（ＧＮＤレベ
ル）の場合について説明する。この場合、レベルシフト
回路６の第３、第４のスイッチング素子であるトランジ
スタ６２、６４に入力される制御信号３１はＧＮＤレベ
ルとなる。従って、トランジスタ６２、６４はオン状態
となり、レベルシフト回路６は、通常のレベルシフト回
路と同様に、第１、第２の入力信号２３、２４の電圧振
幅をレベルシフト変換することになる。そして、このレ
ベルシフト回路６の出力信号２７、２８が、出力駆動回
路８０のＰｃｈトランジスタ２１、２２のゲート電極へ
と入力される。これにより、出力駆動回路８０の出力信
号は、データ信号がＬレベル（ＶＳＳレベル）のときに
Ｖ０レベルとなり、Ｈレベル（ＧＮＤレベル）のときに
Ｖ２レベルとなる。このように、交流化信号がＨレベル
の場合は、レベルシフト回路６は選択状態にあるという
ことができる。

【００４５】さて、この場合、交流化信号はＨレベルで
あるため、論理回路７０のＮＡＮＤ回路１３、１４から
常にＨレベルが出力されている。従って、レベルシフト
回路６の出力信号２９、３０はハイインピーダンス状態
になるはずである。しかし、出力信号２９、３０には、
制御信号３１がゲート電極に接続されたＮｃｈトランジ
スタ１７、１８のドレイン領域が接続されている。そし
て、交流化信号がＨレベルであるため、この制御信号３
１はＧＮＤレベルとなっており、従って、Ｎｃｈトラン
ジスタ１７、１８はオン状態となっている。このため、
レベルシフト回路７の出力信号２９、３０はＶ５レベル
に固定され、出力駆動回路８０のＮｃｈトランジスタ１
９、２０はオフ状態に設定されることになる。

【００４６】以上に説明したように、図２に示す本第２
の実施例では、制御信号３１によりレベルシフト回路６
を選択状態と非選択状態で切り替えて動作させている。
本第２の実施例では、この動作によって従来例と同等の
機能を実現することが可能となっている。

【００４７】さて、本第２の実施例では論理回路７０
を、レベルシフト回路の前段に配置することができる。
従って、従来例では液晶駆動用電圧Ｖ５（例えば−２０
〜−４０Ｖ）で動作していた論理回路を、論理回路駆動
用電圧ＶＳＳ（例えば−５Ｖ）で動作させることができ
る。従って、データ信号または交流化信号が変化した際
にＮＯＲ回路１１、１２及びＮＡＮＤ回路１３、１４に
貫通電流が生じても、この貫通電流が液晶駆動用電圧Ｖ
５にグリッジの発生等の悪影響を与えることがなくな
る。このため、安定した液晶駆動用電圧Ｖ５を液晶表示
装置に供給でき、液晶表示装置の表示品位を極めて向上
させることができる。

【００４８】また、本第２の実施例では論理回路７０を
従来例に比べて極めて低い動作電圧で動作させるとがで
きるため、消費電流を極めて低減化することができる。
即ち、一般的に消費電流は、ｉ＝ｃ（負荷容量）・ｖ
（動作電圧）・ｆ（動作周波数）で表わされる。従っ
て、論理回路の動作電圧が、従来例では例えば−２０〜
−４０Ｖであったのを、本第２の実施例では例えば−５
Ｖとすることができるため、消費電流を極めて低減化で
きるわけである。特に、液晶表示装置は携帯形機器に使
用されることが多いことから、小型化、軽量化のため電
池での長時間動作、低消費電流化が要求されている。こ
のことから本第２の実施例に係る液晶駆動回路は、従来
例に比べて非常に優位な構成となることが理解される。

【００４９】なお、図２に示す本第２の実施例では、図
１２に示す従来例に対してレベルシフト回路が１つ追加
された構成となっている。しかし、図２の本第２の実施
例では、前述したように制御信号３１により、レベルシ
フト回路６、レベルシフト回路７を排他的に動作させて
いる。従って、レベルシフト回路の消費電流は、図１２
に示す従来例と同等であるとみなすことができる。この
結果、本第２の実施例に係る液晶駆動回路は、従来例に
比べて論理回路で低減される消費電流分だけ節約できる
ことが理解される。

【００５０】また、本第２の実施例に係る液晶駆動回路
は、図５に示すように占有面積の面においても、従来例
よりも優位な構成となる。

【００５１】即ち、−２０〜−４０Ｖの高電圧で動作す
る高耐圧トランジスタは、−５Ｖで動作する通常のトラ
ンジスタに比べて、同一の駆動能力を実現させるために
は例えば５倍程度の面積を必要とする。

【００５２】更に、半導体チップのレイアウトを行なう
場合には、トランジスタのソース領域の周辺にいわゆる
ガードバンドを配置する必要がある。これらのガードバ
ンドは、ソース領域に供給される駆動電圧が高くなると
特に発生し易くなるラッチアップを防止するために必要
となるものである。従って、通常のトランジスタに比べ
て、高電圧で駆動する必要がある高耐圧トランジスタで
は、このガードバンドの占有面積も非常に大きくする必
要がある。

【００５３】以上の２点より、本第２の実施例では、図
６に示すように論理回路７０の占有面積を極めて小さく
することができる。

【００５４】さて、本発明に係るレベルシフト回路６
は、従来のレベルシフト回路に比べてＮｃｈトランジス
タ６２、６４が追加された構成となっている。しかし、
これらのＮｃｈトランジスタ６２、６４は、図２に示す
ように中間ドレインからの取り出し口ないトランジスタ
である。従って、Ｎｃｈトランジスタ６２、６４はＮｃ
ｈトランジスタ５８、６０と最小ピッチ（ゲート電極間
ピッチ）で配置することができ、これらのトランジスタ
６２、６４を加えたことによる半導体チップ面積の増加
はほとんどない。また、出力駆動回路８０内に追加され
たトランジスタ１７、１８も、ハイインピーダンス状態
に設定されたレベルシフト回路７の出力信号をプルダウ
ンするものであるため、非常に小さいサイズのトランジ
スタとなる。従って、これらのトランジスタを加えたこ
とによる半導体チップ面積の増加もほとんどない。

【００５５】また、図２に示す本第２の実施例では、従
来例に比べで、レベルシフト回路７を１個追加した構成
となっている。しかし、レベルシフト回路６とレベルシ
フト回路７を並べてレイアウトすると、それぞれのレベ
ルシフト回路のＮｃｈ、Ｐｃｈトランジスタをそれぞれ
同一のウェル内で形成出来る。

【００５６】以上より、本第２の実施例では、前述した
論理回路の占有面積の縮小と、レベルシフト回路、Ｎｃ
ｈトランジスタ１７、１８、６２、６４の追加による占
有面積の増加をトータルすれば、全体として液晶駆動回
路の面積を従来例よりも削減できる。この点は、図５を
見れば明かである。

【００５７】しかも、図５に示すように、従来例の液晶
駆動回路で形成される半導体チップが縦長の形状となる
のに対して、本第２の実施例の液晶駆動回路で形成され
る半導体チップは横長の形状となる。従って、本第２の
実施例は、スリム形状のチップを実現するために最良の
ものとなる。そして、液晶駆動回路をスリムチップ化す
れば、図６に示すように、液晶パネルの有効表示領域の
比（機器の大きさに対する液晶パネルの大きさの比）を
大きくすることが可能となる。この有効表示領域の比
は、この種の液晶パネルにおいて非常に重要な性能の１
つとなるため、この意味においても本第２の実施例は従
来例に比べて非常に優位な構成となる。

【００５８】（３）第３の実施例 次に本発明の第３の実施例を説明する。本第３の実施例
は、本発明に係るレベルシフト回路をＭＩＭ液晶用の駆
動回路に適用した場合の実施例である。

【００５９】図７に本第３の実施例に係る液晶駆動回路
の回路図を示す。この液晶駆動回路は、論理回路７０、
レベルシフト回路６、７、８、出力駆動回路８０を含ん
で構成される。そして、論理回路７０には液晶駆動回路
の前段に配置されたシフトレジスタの出力信号、及びＦ
Ｒ信号が入力されている。また、このＦＲ信号はレベル
シフト回路５にも入力されている。出力駆動回路８０内
のＮｃｈトランジスタ１９、２０、Ｐｃｈトランジスタ
２１、２２のソース領域には、電源Ｖ０、Ｖ２、Ｖ４、
Ｖ５が接続されている。そして、これらのトランジスタ
１９〜２２の共通ドレインが本液晶駆動回路の出力信号
となり、液晶素子を駆動するためのコモン信号として使
用されることになる。なお、本第３の実施例は、図２に
示す本第２の実施例に係る液晶駆動回路と、その構成の
主要部がほぼ共通するため、構成の詳細な説明について
は省略する。

【００６０】図８には、本第３の実施例の動作を示す波
形図が示される。同図に示すように本液晶駆動回路の出
力信号であるコモン信号は、ＦＲ信号に同期してＶ１、
Ｖ５間あるいはＶ０、Ｖ４間で反転して出力されること
になる。

【００６１】図７に示す本第３の実施例の構成から明ら
かなように、本第３の実施例は、従来例に対して、本第
２の実施例と同様の優位点をもつ。即ち、論理回路７０
をレベルシフト回路の前段に配置することが可能となる
ため、この論理回路７０を例えば−５Ｖで動作すること
が可能となる。この結果、表示特性の向上あるいは半導
体チップの小面積化、スリムチップ化等を図ることが可
能となる。

【００６２】（４）第４の実施例 次に本発明の第４の実施例を説明する。第４の実施例
は、レベルシフト回路の第１、第２の入力端子の電圧レ
ベル反転期間に、所定の制御信号により第３、第４のス
イッチング素子をオフ状態にして、レベルシフト回路の
電流経路を遮断する実施例である。

【００６３】図９（Ａ）に本第４の実施例の回路図を、
図９（Ｂ）に制御信号３１等の各信号の波形図を示す。

【００６４】図９（Ａ）に示すように、第３、第４のス
イッチング素子であるＮｃｈトランジスタ６２、６４を
オン・オフする制御信号３１は、ワンショットマルチバ
イブレータ９２により形成される。このワンショットマ
ルチバイブレータ９２には、Ｄ−フリップフロップ４７
を介してクロック信号が入力されている。そして、この
クロック信号は、第１、第２の入力信号の電圧レベルの
反転に同期した信号である。従って、図９（Ｂ）に示す
ように、ワンショットマルチバイブレータ９２からは、
第１、第２の入力信号の電圧レベル反転期間に、トラン
ジスタ６２、６４をオフ状態に設定し、レベルシフト回
路９０の電流経路を遮断する制御信号３１が出力される
ことになる。

【００６５】本第４の実施例は、以上のように動作する
ため、第１、第２の入力信号の電圧レベル反転期間に生
ずる貫通電流を防止できる。従って、例えば本第４の実
施例を液晶駆動回路（ＳＴＮ、ＭＩＭ、ＴＦＴ等）、多
ビットの高電圧出力ドライバ等の高電圧駆動回路に適用
した場合には、高電圧電源に生ずるグリッジの発生を防
止でき、表示特性等を向上させることができる。

【００６６】また、本第４の実施例によれば、レベルシ
フト回路９０の応答速度を極めて早くすることができ、
また、占有面積の縮小化を図ることができる。即ち、本
第４の実施例によれば、第１、第２の入力信号の電圧レ
ベル反転期間に、トランジスタ６２、６４がオフ状態に
されるため、レベルシフト回路のショート状態がなくな
る。従って、レベルシフト回路９０の応答速度を極めて
早くすることが可能となる。この結果、レベルシフト回
路９０のトランジスタ５０〜６０又はこのレベルシフト
回路が接続される素子駆動用トランジスタのサイズを格
段に小さくすることが可能となる。このように本第４の
実施例によれば、所定の制御信号によりオン・オフされ
る第３、第４のスイッチング素子を新たに設けることに
より、レベルシフト回路の特性改善、機能付加を実現す
ることが可能となる。

【００６７】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【００６８】例えば、前述の実施例１〜４では、マイナ
ス側の電源電圧をレベルシフトするレベルシフト回路及
びこれを用いた高電圧駆動回路について説明したが、本
発明は図１０に示すようなプラス側の電源電圧をレベル
シフトするレベルシフト回路及びこれを用いた高電圧駆
動回路にも当然に適用できる。

【００６９】また、第２、第３の実施例では、ＳＴＮ液
晶、ＭＩＭ液晶に使用される液晶駆動回路に本発明を適
用した場合について説明したが、本発明はこれに限ら
ず、例えばＴＦＴ液晶等のあらゆる種類の液晶の駆動回
路に適用できる。更に、本発明は液晶駆動回路だけでな
く多ビットの高耐圧出力を備えた半導体回路に広く応用
できるものである。

【００７０】

【発明の効果】本発明によれば、例えば第１、第２の入
力信号が共に同レベルであっても、正常な回路動作を保
証することができ、従来レベルシフト回路の後段に配置
されていた論理回路を、レベルシフト回路の前段に配置
することが可能となる。従って、この論理回路を論理回
路駆動用電圧で駆動させることができる。この結果、高
電圧電源にグリッジ等が発生するのを防止でき、高電圧
駆動回路の表示特性等の性能を非常に向上させることが
できる。更に、半導体回路の消費電流、チップ面積を減
少でき、また、半導体装置のスリムチップ化を図ること
が可能となる。

【００７１】また、本発明によれば、第１、第２の入力
信号の電圧レベル反転期間に貫通電流が発生するのを防
止できる。従って、高電圧電源にグリッジ等が発生する
のを防止でき、高電圧駆動回路の表示特性等の性能を向
上させることができる。更に、本発明によれば、第１、
第２の入力信号の電圧レベル反転期間に、レベルシフト
回路の電流経路がショート状態となることを防止でき
る。従って、レベルシフト回路の応答動作を極めて早く
することが可能となる。この結果、レベルシフト回路を
構成するスイッチング素子のサイズ、あるいはレベルシ
フト回路が接続される素子駆動用のトランジスタのサイ
ズを格段に小さくすること可能となる。

【図面の簡単な説明】

【図１】図１（Ａ）、（Ｂ）は本発明の第１の実施例に
係るレベルシフト回路を示す回路図であり、図１（Ｃ）
はその動作を説明するための真理値表である。

【図２】図２は、本発明の第２の実施例に係る液晶駆動
回路を示す回路図である。

【図３】図３は、第２の実施例に係る液晶駆動回路の真
理値表を示す図である。

【図４】図４は、第２の実施例に係る液晶駆動回路の動
作を示す波形図である。

【図５】図５は、第２の実施例による半導体チップの面
積縮小化について説明するための概略説明図である。

【図６】図６は、第２の実施例による半導体チップのス
リムチップ化について説明するための概略説明図であ
る。

【図７】図７は、本発明の第３の実施例に係る液晶駆動
回路を示す回路図である。

【図８】図８は、第３の実施例に係る液晶駆動回路の動
作を示す波形図である。

【図９】図９は、本発明の第４の実施例を示す回路図で
ある。

【図１０】図１０は、プラス側の電源をレベルシフトす
る場合のレベルシフト回路を示す回路図である。

【図１１】図１１（Ａ）、（Ｂ）は従来のレベルシフト
回路を示す回路図であり、図１１（Ｃ）はその動作を説
明するための真理値表である。

【図１２】図１２は、従来のレベルシフト回路を適用し
た液晶駆動回路を示す回路図である。

【符号の説明】

６、７、８、３３、９０、９４、 レベルシフト回路 ８、９、１０、３４、３５ インバータ １１、１２、３６、３８ ＮＯＲ回路 １３、１４、３７、３９ ＮＡＮＤ回路 １７、１８、１９、２０、５２、５６、５８、６０、６
２、６４、１５２、１５６、１５８、１６０ Ｎｃｈト
ランジスタ ２１、２２、５０、５４、１５０、１５４ Ｐｃｈトラ
ンジスタ ２３、２４、２５、２６、２７、２８、２９、３０、４
４、４５、４６ 信号線 ３１ 制御信号

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H03K 19/00

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 第１、第２の入力信号の電圧振幅を第１
   の電源電圧から第２の電源電圧へと変換させるレベルシ
   フト回路において、 前記第１の入力信号によりオン・オフされ、そのドレイ
   ン領域に第２の出力信号を出力し、そのソース領域に第
   ３の電源電圧が供給される第１のトランジスタと、 前記第２の入力信号によりオン・オフされ、そのドレイ
   ン領域に第１の出力信号を出力し、そのソース領域に第
   ３の電源電圧が供給される第２のトランジスタと、 第１の電流経路に沿って 前記第１のトランジスタに対し
   て直列に設けられる第３のトランジスタと、 第２の電流経路に沿って 前記第２のトランジスタに対し
   て直列に設けられる第４のトランジスタと、 そのゲート電極に前記第２のトランジスタのドレイン領
   域が接続され、そのソース領域に第２の電源電圧が供給
   され、前記第１の電流経路に沿って前記第１、第３のト
   ランジスタに対して直列に設けられる第５のトランジス
   タと、 そのゲート電極に前記第１のトランジスタのドレイン領
   域が接続され、そのソース領域に第２の電源電圧が供給
   され、前記第２の電流経路に沿って前記第２、第４のト
   ランジスタに対して直列に設けられる第６のトランジス
   タとを備え、 前記 第３、第４のトランジスタが前記第１、第２の入力
   信号の信号状態に応じて形成された制御信号によりオン
   ・オフされ、前記第１、第２の電流経路の導通・遮断の
   切り換えが行われ、 前記第３、第４のトランジスタは、前記第１、第２の入
   力信号が共に上側レベルにある場合又は共に下側レベル
   にある場合に前記制御信号によりオフ状態にされ、前記
   第１、第２の電流経路が遮断される ことを特徴とするレ
   ベルシフト回路。
2. 【請求項２】 第１、第２の入力信号の電圧振幅を第１
   の電源電圧から第２の電源電圧へと変換させるレベルシ
   フト回路において、 前記第１の入力信号によりオン・オフされ、そのドレイ
   ン領域に第２の出力信 号を出力し、そのソース領域に第
   ３の電源電圧が供給される第１のトランジスタと、 前記第２の入力信号によりオン・オフされ、そのドレイ
   ン領域に第１の出力信号を出力し、そのソース領域に第
   ３の電源電圧が供給される第２のトランジスタと、 第１の電流経路に沿って 前記第１のトランジスタに対し
   て直列に設けられる第３のトランジスタと、 第２の電流経路に沿って 前記第２のトランジスタに対し
   て直列に設けられる第４のトランジスタと、 そのゲート電極に前記第２のトランジスタのドレイン領
   域が接続され、そのソース領域に第２の電源電圧が供給
   され、前記第１の電流経路に沿って前記第１、第３のト
   ランジスタに対して直列に設けられる第５のトランジス
   タと、 そのゲート電極に前記第１のトランジスタのドレイン領
   域が接続され、そのソース領域に第２の電源電圧が供給
   され、前記第２の電流経路に沿って前記第２、第４のト
   ランジスタに対して直列に設けられる第６のトランジス
   タとを備え、 前記 第３、第４のトランジスタが前記第１、第２の入力
   信号の信号状態に応じて形成された制御信号によりオン
   ・オフされ、前記第１、第２の電流経路の導通・遮断の
   切り換えが行われ、 前記第３、第４のトランジスタは、前記第１、第２の入
   力信号の電圧レベル反転期間に前記制御信号によりオフ
   状態にされ、前記第１、第２の電流経路が遮断される こ
   とを特徴とするレベルシフト回路。
3. 【請求項３】 所定の素子を第２の電源電圧で駆動させ
   るための高電圧駆動信号を発生する高電圧駆動回路にお
   いて、 所定の論理演算により第１、第２の入力信号を形成する
   論理回路と、 前記第１、第２の入力信号の電圧振幅を第１の電源電圧
   から第２の電源電圧へと変換させるレベルシフト回路
   と、 前記レベルシフト回路の出力信号により前記高電圧駆動
   信号を形成する出力駆動回路とを含み、 前記レベルシフト回路が、 前記第１の入力信号によりオン・オフされ、そのドレイ
   ン領域に第２の出力信号を出力し、そのソース領域に第
   ３の電源電圧が供給される第１のトランジスタと、 前記第２の入力信号によりオン・オフされ、そのドレイ
   ン領域に第１の出力信号を出力し、そのソース領域に第
   ３の電源電圧が供給される第２のトランジスタと、 第１の電流経路に沿って 前記第１のトランジスタに対し
   て直列に設けられる第３のトランジスタと、 第２の電流経路に沿って 前記第２のトランジスタに対し
   て直列に設けられる第４のトランジスタと、 そのゲート電極に前記第２のトランジスタのドレイン領
   域が接続され、そのソース領域に第２の電源電圧が供給
   され、前記第１の電流経路に沿って前記第１、第３のト
   ランジスタに対して直列に設けられる第５のトランジス
   タと、 そのゲート電極に前記第１のトランジスタのドレイン領
   域が接続され、そのソース領域に第２の電源電圧が供給
   され、前記第２の電流経路に沿って前記第２、第４のト
   ランジスタに対して直列に設けられる第６のトランジス
   タとを備え、 前記 第３、第４のトランジスタは、前記第１、第２の入
   力信号が共に上側レベルにある場合又は共に下側レベル
   にある場合に所定の制御信号によりオフ状態にされ、前
   記レベルシフト回路の第１、第２の電流経路が遮断され
   ることを特徴とする高電圧駆動回路。