JPWO2011148446A1 - レベルシフタおよびそれを備えた半導体集積回路 - Google Patents

Abstract

低電圧振幅の入力パルス信号を高電圧振幅に変換するレベルシフタは、入力パルス信号から低電圧振幅の相補パルス信号を生成する低電圧回路（１０）と、相補パルス信号に基づいて高電圧振幅のパルス信号を生成する高電圧回路（２０）とを備えている。低電圧回路（１０）は、高閾値電圧トランジスタで構成され、縦続接続された複数のインバータ回路（１１）と、複数のインバータ回路（１１）の少なくとも一つの入出力間に接続され、導通時に抵抗として動作する少なくとも一つの抵抗性スイッチ回路（１２）とを有する。

Description

本発明は、異なる電源電圧を有する半導体集積回路に実装されるレベルシフタに関し、特に、異なる耐圧および閾値電圧のトランジスタを有し、微細プロセスで製造される半導体集積回路に好適なレベルシフタに関する。

近年、一つの半導体集積回路にアナログ回路とデジタル回路が混載されるようになり、また、半導体集積回路は多機能化しつつある。半導体集積回路において、アナログ回路を多く含むインタフェース部分の電源電圧（Ｉ／Ｏ電圧）は２．５Ｖあるいは３．３Ｖ程度であるのに対して、デジタル回路の電源電圧（コア電圧）は１．１Ｖ程度にまで低電圧化が進んでいる。すなわち、近年の半導体集積回路は異なる電源電圧を有するのが一般的である。そこで、低電圧動作するコアから出力される低電圧振幅の信号を高電圧振幅に変換して高電圧動作する回路に伝達するためのレベルシフタが必要となる。

従来のレベルシフタとして、低電圧動作するインバータ回路で低電圧振幅の入力パルス信号を論理反転し、互いに逆の動作をする二つのレベルシフタで当該インバータ回路の入力信号および出力信号からなる低電圧振幅の相補パルス信号をそれぞれレベルシフトすることで、高速動作および低消費電力動作を達成しているものがある（例えば、特許文献１参照）。また、低電圧振幅の入力パルス信号を論理反転するための低電圧動作するインバータ回路を設けずに、低電圧振幅の入力パルス信号の直流成分をカットし、さらに入出力が短絡された高電圧動作するインバータ回路によってバイアスした信号を、高電圧動作するインバータ回路を構成するＰｃｈトランジスタおよびＮｃｈトランジスタの各ゲートに入力しているものがある（例えば、特許文献２参照）。

特開２００４−４０２６２号公報 特開２００３−１１０４１９号公報

４５ｎｍプロセス世代以降の微細プロセスでは、低電圧動作するトランジスタの中でも低耐圧・低閾値電圧（０．３〜０．４Ｖ程度）のトランジスタを含む回路は、トランジスタ特性劣化防止の観点からチャネル方向、すなわち、ドレイン、ゲート、ソースの並びを同一方向に揃えなければならないという配置制約を受ける。例えば特許文献１のレベルシフタにおいて低電圧振幅の入力パルス信号を論理反転するインバータ回路はデジタル回路で使用されるトランジスタと同様に低耐圧・低閾値電圧トランジスタで構成されるため、微細プロセスでは配置制約を受ける。したがって、当該レベルシフタの回路パターンが長方形状の場合、当該回路パターンを９０°回転して配置可能な空き領域が半導体集積回路にあったとしても、そのような回転配置ができずに半導体集積回路の空き領域を有効利用することができなくなる。

一方、低閾値電圧トランジスタに代えて配置制約を受けない高閾値電圧トランジスタで当該インバータ回路を構成しても当該レベルシフタは正しく動作しない。そこで、半導体集積回路の空き領域を有効利用できるようにするには、当該レベルシフタについて低閾値電圧トランジスタのチャネル方向を９０°回転して構成した別の回路パターンを用意する必要があるが、これは設計工数増大の要因となる。

また、低閾値電圧トランジスタには、リーク電流が比較的大きいといった問題や、高電圧電源からのキックバックなどによって特性が経年劣化するという問題もある。特に、当該レベルシフタは高電圧回路の構成を工夫することで高速化、低消費電力化を実現しているため、低電圧回路の特性劣化はレベルシフタの高速動作性に直接影響する。

この点、例えば特許文献２のレベルシフタは低閾値電圧トランジスタを用いずに構成されているため、配置制約の問題、リーク電流や特性の経年劣化などの問題は生じにくい。しかし、低電圧振幅の入力パルス信号の直流成分をカットするための容量素子を必要とするため、回路規模が増大するという問題がある。また、高電圧動作するインバータ回路の入出力を短絡してバイアス電圧を生成しているため、当該インバータ回路に常時貫通電流が流れて消費電流が増大するという問題もある。

上記問題に鑑み、本発明は、微細プロセスにおいて自由に配置することができ、回路規模および消費電力が小さく、経年劣化しにくいレベルシフタを提供することを課題とする。

例えば、低電圧振幅の入力パルス信号を高電圧振幅に変換するレベルシフタは、入力パルス信号から低電圧振幅の相補パルス信号を生成する低電圧回路と、相補パルス信号に基づいて高電圧振幅のパルス信号を生成する高電圧回路とを備えている。ここで、低電圧回路は、高閾値電圧トランジスタで構成され、縦続接続された複数のインバータ回路と、複数のインバータ回路の少なくとも一つの入出力間に接続され、導通時に抵抗として動作する少なくとも一つの抵抗性スイッチ回路とを有する。

これによると、抵抗性スイッチ回路が導通することで低電圧回路における少なくとも一つのインバータ回路が増幅回路として動作し、低電圧振幅の入力パルス信号を、高閾値電圧トランジスタで構成されたインバータ回路の閾値電圧に達する程度にまで増幅することができる。したがって、低電圧回路におけるインバータ回路が高閾値電圧トランジスタで構成されていても当該レベルシフタは低電圧振幅の入力パルス信号を高電圧振幅に変換することができる。

低電圧回路は、抵抗性スイッチ回路を複数個有していてもよい。この場合、複数の抵抗性スイッチ回路は、互いに独立に制御可能であってもよい。

本発明によると、低閾値電圧トランジスタを用いずにレベルシフタが構成されるため、微細プロセスにおける配置制約を受けなくすることができる。また、入力パルス信号の直流成分をカットするための容量素子も用いないため、レベルシフタの回路規模を小さくすることができる。さらに、高閾値電圧トランジスタを用いるため、リーク電流が低減し、また、高電圧電源からのキックバックなとによる特性の経年劣化も減少する。

図１は、第１の実施形態に係るレベルシフタの回路構成図である。 図２は、低電圧回路におけるインバータ回路の回路構成図である。 図３は、低電圧回路の変形例を示す図である。 図４は、第２の実施形態に係るレベルシフタの回路構成図である。 図５は、半導体集積回路へのレベルシフタの配置例を示す図である。

（第１の実施形態）
図１は、第１の実施形態に係るレベルシフタの回路構成を示す。本実施形態に係るレベルシフタは、低電圧振幅の入力パルス信号ＩＮ＿Ｌから低電圧振幅の相補パルス信号ＯＵＴ＿Ｌを生成する低電圧回路１０と、信号ＯＵＴ＿Ｌに基づいて高電圧振幅のパルス信号ＯＵＴ＿Ｈを生成する高電圧回路２０とからなる。

低電圧回路１０において、２個のインバータ回路１１が縦続接続されている。前段のインバータ回路１１には信号ＩＮ＿Ｌが入力される。後段のインバータ回路１１の入出力が信号ＯＵＴ＿Ｌとなる。図２に示すように、インバータ回路１１は、低電圧電源ＶＤＤＬと低電圧グランドＶＳＳＬとの間に直列接続されたＰｃｈトランジスタ１１１およびＮｃｈトランジスタ１１２から構成される。なお、これらトランジスタは配置制約を受けない高閾値電圧トランジスタである。

図１に戻り、前段のインバータ回路１１の入出力間には抵抗性スイッチ回路１２が接続されている。抵抗性スイッチ回路１２は、制御信号ＣＴＬによってスイッチング制御され、導通すると抵抗として動作する。抵抗性スイッチ回路１２は、図示したように直列接続されたスイッチ素子１２１および抵抗素子１２２で構成できるほか、ターンオン時にチャネル抵抗を有するＰｃｈまたはＮｃｈトランジスタやトランスファーゲートなどで構成することもできる。なお、抵抗性スイッチ回路１２を構成するトランジスタもまた配置制約を受けない高閾値電圧トランジスタである。

高電圧回路２０において、Ｎｃｈトランジスタ２１，２２のソースには高電圧グランドＶＳＳＨが接続され、ゲートには信号ＯＵＴ＿Ｌが接続されている。Ｐｃｈトランジスタ２３，２４のソースは高電圧電源ＶＤＤＨに接続されている。Ｎｃｈトランジスタ２１，２２のドレインとＰｃｈトランジスタ２３，２４のドレインとは互いに接続され、さらに、Ｎｃｈトランジスタ２２，２１のドレインとＰｃｈトランジスタ２３，２４のゲートとは互いに接続されている。Ｐｃｈトランジスタ２４とＮｃｈトランジスタ２２との接続点の電圧を論理反転したものが信号ＯＵＴ＿Ｈとなる。

以下、上記の通り構成されたレベルシフタの動作について説明する。信号ＩＮ＿ＬがＬレベルのとき、後段のインバータ回路１１の入力および出力はそれぞれＨレベルおよびＬレベルとなり、Ｎｃｈトランジスタ２１がターンオンする。これにより、ゲートに高電圧グランドＶＳＳＨが印加されたＰｃｈトランジスタ２４がターンオンし、Ｐｃｈトランジスタ２４とＮｃｈトランジスタ２２との接続点の電圧は高電圧電源ＶＤＤＨ、すなわちＨレベルとなる。この結果、信号ＯＵＴ＿ＨはＰｃｈトランジスタ２４とＮｃｈトランジスタ２２との接続点の論理反転であるＬレベルに確定する。一方、信号ＩＮ＿Ｌが低電圧電源と同じ電圧振幅、すなわちＨレベルのとき、各インバータ回路および各トランジスタは上記とは逆の動作をし、信号ＯＵＴ＿ＨはＨレベルに確定する。

ここで、信号ＩＮ＿Ｌが遷移するとき、抵抗性スイッチ回路１２を導通させるものとする。抵抗性スイッチ回路１２は導通すると抵抗として振る舞うため、前段のインバータ回路１１および抵抗性スイッチ回路１２からなる回路部分が増幅回路として動作する。これにより、信号ＩＮ＿Ｌが後段のインバータ回路１１の閾値電圧に達する程度にまで増幅されて後段のインバータ回路１１に入力される。したがって、インバータ回路１１が高閾値電圧トランジスタで構成されていても、当該レベルシフタは低電圧振幅の入力パルス信号ＩＮ＿Ｌを高電圧振幅に変換することができる。

なお、抵抗性スイッチ回路１２が導通したとき、前段のインバータ回路１１に貫通電流が流れるが、当該インバータ回路は低電圧で駆動され、また、高閾値電圧トランジスタで構成されていることから、その消費電力は低耐圧・低閾値電圧トランジスタでインバータ回路を構成した場合よりも小さい。高閾値電圧トランジスタを用いることによりリーク電流が低減し、また、高電圧電源からのキックバックなどによる特性の経年劣化も減少する。また、抵抗性スイッチ回路１２が導通したとき、抵抗性スイッチ回路１２を介して信号ＩＮ＿Ｌの入力側回路（図示せず）に低電圧電源またはグランドから電流が流れ込むが、抵抗性スイッチ回路１２の抵抗値を十分大きく確保することで当該電流は無視できるほど小さくすることができる。

低電圧回路１０を構成するインバータ回路１１の個数は２個に限られない。また、抵抗性スイッチ回路１２の個数も１個に限られない。例えば、低電圧回路１０は図３に示したように構成することができる。すなわち、多数のインバータ回路１１を縦続接続して入力パルス信号ＩＮ＿Ｌから相補パルス信号ＯＵＴ＿Ｌが出力される構成であればよい。また、抵抗性スイッチ回路１２は少なくとも一つのインバータ回路１１の入出力間に接続されていればよい。抵抗性スイッチ回路１２が複数個存在する場合、それらを共通の制御信号ＣＴＬで同じように制御してもよいし、互いに独立に制御してもよい。

抵抗性スイッチ回路１２を導通させるか否か、さらに、いくつ導通させるかは、信号ＩＮ＿Ｌの周波数や高電圧回路２０の入力インピーダンスに応じて決定すればよい。すなわち、信号ＩＮ＿Ｌの周波数が高い、または高電圧回路２０の入力インピーダンスが大きい場合には、より増幅能力を増すために多くの抵抗性スイッチ回路１２を導通させる。一方、信号ＩＮ＿Ｌの周波数が低い、または高電圧回路２０の入力インピーダンスが小さい場合には、導通させる抵抗性スイッチ回路１２の個数は少なくする、場合によってはすべての抵抗性スイッチ回路１２を非導通にしてもよい。

（第２の実施形態）
第１の実施形態に係るレベルシフタでは、省電力などの目的で低電圧回路１０の動作を停止させた場合、信号ＯＵＴ＿Ｌがハイインピーダンスとなり、信号ＯＵＴ＿Ｈが不定値となってしまう。そこで、低電圧回路１０の動作が停止しても信号ＯＵＴ＿Ｈを保持できるような高電圧回路を実現する。

図４は、第２の実施形態に係るレベルシフタの回路構成を示す。本実施形態に係るレベルシフタは、第１の実施形態とは異なる構成の高電圧回路２０Ａを備えている。以下、第１の実施形態との相違点について説明する。

高電圧回路２０Ａにおいて、Ｎｃｈトランジスタ２１，２２のゲートには信号ＯＵＴ＿Ｌが接続され、ドレイン間には抵抗性素子２５が接続されている。抵抗性素子２５は、ゲートに高電圧グランドＶＳＳＨを印加したＰｃｈトランジスタで構成できるほか、ゲートに高電圧電源ＶＤＤＨを印加したＮｃｈトランジスタや、抵抗素子などで構成することができる。Ｎｃｈトランジスタ２１，２２のドレインにはスイッチ回路２６が接続されている。スイッチ回路２６は、Ｎｃｈトランジスタ２１，２２の各ドレインを高電圧電源ＶＤＤＨでプリチャージする。スイッチ回路２６は、Ｎｃｈトランジスタ２１，２２の各ドレインと高電圧電源ＶＤＤＨとの間に接続された２個のＰｃｈトランジスタで構成可能である。Ｎｃｈトランジスタ２１，２２のソースにはスイッチ回路２７が接続されている。スイッチ回路２７は、Ｎｃｈトランジスタ２１，２２のプリチャージ時に電流がグランドへ流れないように貫通電流を遮断する。スイッチ回路２７は、Ｎｃｈトランジスタ２１，２２の各ソースと高電圧グランドＶＳＳＨとの間に接続された２個のＮｃｈトランジスタで構成可能である。

ＲＳラッチ回路２８は、Ｎｃｈトランジスタ２１，２２の各ドレイン電圧を入力とし、両ドレイン電圧がＨレベルのときには出力状態を保持し、いずれか一方のドレイン電圧がＬレベルに遷移すると出力変化する。ＲＳラッチ回路２８の出力を論理反転したものが信号ＯＵＴ＿Ｈとなる。また、ＲＳラッチ回路２８の非反転出力および反転出力はスイッチ回路２６，２７の制御信号となる。すなわち、スイッチ回路２６，２７は、ＲＳラッチ回路２８の出力に応じて、Ｎｃｈトランジスタ２１，２２のいずれか一方のドレインを高電圧電源に接続するとともにソースを高電圧グランドから切断するとき、他方のソースを高電圧グランドに接続するとともにドレインを高電圧電源から切断するように動作する。

高電圧回路２０Ａの動作は次の通りである。低電圧回路１０が動作している場合、信号ＩＮ＿Ｌの遷移に応じてＮｃｈトランジスタ２１，２２のいずれか一方がターンオンし、当該Ｎｃｈトランジスタのドレイン電圧は一時的に高電圧グランドＶＳＳＨ、すなわちＬレベルとなる。したがって、ＲＳラッチ回路２８の出力が変化し、信号ＯＵＴ＿Ｈが遷移する。Ｎｃｈトランジスタ２１，２２のドレインどうしは抵抗性素子２５を介して短絡されているため、ターンオンしたＮｃｈトランジスタのドレイン電圧は再びＨレベルに戻り、ＲＳラッチ回路２８は出力状態を保持する。この状態で信号ＯＵＴ＿ＬがハイインピーダンスとなってもＲＳラッチ回路２８は出力状態は変化しない。したがって、低電圧回路１０が動作を停止しても信号ＯＵＴ＿Ｈを保持することができる。

以上のように第１および第２の実施形態に係るレベルシフタは、配置制約を受ける低閾値電圧トランジスタを用いずに構成されているため、半導体集積回路のレイアウトにおいて自由に回転配置することができる。図５は、半導体集積回路へのレベルシフタの配置例を示す。レベルシフタ２は第１および第２の実施形態のいずれかに係るものであり、その回路パターンは長方形状であるとする。半導体集積回路１は微細プロセスで製造されるものであり、所々に空き領域３があるとする。レベルシフタ２は配置制約を受けないため、空き領域３に応じて適宜回転配置することができる。したがって、チップ面積を有効に利用することができる。

本発明に係るレベルシフタは、微細プロセスで製造され、小面積・低消費電力が求められる半導体集積回路において異なる電源電圧で動作する複数の回路間で信号を伝搬する回路要素として有用である。

１ 半導体集積回路
２ レベルシフタ
３ 空き領域
１０ 低電圧回路
１１ インバータ回路
１２ 抵抗性スイッチ回路
１２１ スイッチ素子
１２２ 抵抗素子
２０ 高電圧回路
２０Ａ 高電圧回路
２１ Ｎｃｈトランジスタ（第１のＮｃｈトランジスタ）
２２ Ｎｃｈトランジスタ（第２のＮｃｈトランジスタ）
２３ Ｐｃｈトランジスタ（第１のＰｃｈトランジスタ）
２４ Ｐｃｈトランジスタ（第２のＰｃｈトランジスタ）
２５ 抵抗性素子
２６ スイッチ回路（第１のスイッチ回路）
２７ スイッチ回路（第２のスイッチ回路）
２８ ＲＳラッチ回路

Claims (7)

1. 低電圧振幅の入力パルス信号を高電圧振幅に変換するレベルシフタであって、
   前記入力パルス信号から低電圧振幅の相補パルス信号を生成する低電圧回路と、
   前記相補パルス信号に基づいて高電圧振幅のパルス信号を生成する高電圧回路とを備え、
   前記低電圧回路は、
   高閾値電圧トランジスタで構成され、縦続接続された複数のインバータ回路と、
   前記複数のインバータ回路の少なくとも一つの入出力間に接続され、導通時に抵抗として動作する少なくとも一つの抵抗性スイッチ回路とを有する
   ことを特徴とするレベルシフタ。
2. 請求項１のレベルシフタにおいて、
   前記低電圧回路は、前記抵抗性スイッチ回路を複数個有しており、
   前記複数の抵抗性スイッチ回路は、互いに独立に制御可能である
   ことを特徴とするレベルシフタ。
3. 請求項１のレベルシフタにおいて、
   前記抵抗性スイッチ回路は、直列接続されたスイッチ素子および抵抗素子を有する
   ことを特徴とするレベルシフタ。
4. 請求項１のレベルシフタにおいて、
   前記抵抗性スイッチ回路は、ゲートに入力される制御信号によってスイッチング動作するトランジスタである
   ことを特徴とするレベルシフタ。
5. 請求項１のレベルシフタにおいて、
   前記高電圧回路は、
   ソースに高電圧グランドが接続され、ゲートに前記相補パルス信号がそれぞれ接続された第１および第２のＮｃｈトランジスタと、
   ソースに高電圧電源が接続され、ドレインに前記第１および第２のＮｃｈトランジスタのドレインがそれぞれ接続され、ゲートに前記第２および第１のＮｃｈトランジスタのドレインがそれぞれ接続された第１および第２のＰｃｈトランジスタとを有する
   ことを特徴とするレベルシフタ。
6. 請求項１のレベルシフタにおいて、
   前記高電圧回路は、
   ゲートに前記相補パルス信号がそれぞれ接続された第１および第２のＮｃｈトランジスタと、
   前記第１および第２のＮｃｈトランジスタのドレイン間に接続された抵抗性素子と、
   前記第１および第２のＮｃｈトランジスタの各ドレインと高電圧電源との接続の有無を切り替える第１のスイッチ回路と、
   前記第１および第２のＮｃｈトランジスタの各ソースと高電圧グランドとの接続の有無を切り替える第２のスイッチ回路と、
   前記第１および第２のＮｃｈトランジスタの各ドレイン電圧を入力とするＲＳラッチ回路とを有するものであり、
   前記第１および第２のスイッチ回路は、前記ＲＳラッチ回路の出力に応じて、前記第１および第２のＮｃｈトランジスタのいずれか一方のドレインを高電圧電源に接続するとともにソースを高電圧グランドから切断するとき、他方のソースを高電圧グランドに接続するとともにドレインを高電圧電源から切断する
   ことを特徴とするレベルシフタ。
7. 請求項１のレベルシフタを備えていることを特徴とする半導体集積回路。

Images