JP3368464B2 - 送信出力安定化装置 - Google Patents

送信出力安定化装置

Info

Publication number
JP3368464B2
JP3368464B2 JP07684498A JP7684498A JP3368464B2 JP 3368464 B2 JP3368464 B2 JP 3368464B2 JP 07684498 A JP07684498 A JP 07684498A JP 7684498 A JP7684498 A JP 7684498A JP 3368464 B2 JP3368464 B2 JP 3368464B2
Authority
JP
Japan
Prior art keywords
data
difference
value data
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07684498A
Other languages
English (en)
Other versions
JPH11274949A (ja
Inventor
学 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP07684498A priority Critical patent/JP3368464B2/ja
Priority to EP98115502A priority patent/EP0945978B1/en
Priority to DE69815496T priority patent/DE69815496T2/de
Priority to US09/136,004 priority patent/US6181188B1/en
Publication of JPH11274949A publication Critical patent/JPH11274949A/ja
Application granted granted Critical
Publication of JP3368464B2 publication Critical patent/JP3368464B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、送信出力信号レベ
ルを一定とする制御を行う送信出力安定化装置に関す
る。無線通信装置等に於いて、送信出力信号レベルを安
定化させて、他のチャネルへの干渉を低減させ、且つ受
信側に於ける受信処理を容易とする手段が適用されてい
る。このような送信出力信号の安定化手段として、電源
投入時やバースト通信等に於ける立上り時の送信出力信
号の安定化を、簡単且つ廉価な構成で実現することが要
望されている。
【0002】
【従来の技術】図9は従来例の説明図であり、91は可
変減衰器や可変利得増幅器等の出力制御部、92は変調
器や送信増幅器等の信号源、93は出力信号の一部を分
岐して検波する検波部、94,96は積分回路、95は
振幅リファレンス調整部、97は比較回路、98は比較
基準値出力部である。
【0003】変調器等の信号源92からの信号は、出力
制御部91を介して、例えば、図示を省略したアンテナ
等から送信される。その送信出力信号の一部を方向性結
合器等を介して分岐し、検波部93により検波し、その
検波出力信号を振幅リファレンス調整部95に入力し、
比較回路97に於いて比較する為の振幅値となるように
検波出力信号を調整し、積分回路96を介して比較回路
97に入力する。
【0004】積分回路96は、ノイズ成分や変調による
エンベロープの揺らぎ成分を除去する為の比較的時定数
の大きいループフィルタに相当するものである。又比較
基準値出力部98は、出力信号レベルの基準値に対応し
た比較基準値を出力して比較回路97に入力するもので
あり、比較回路97は、この比較基準値と積分回路96
からの信号との差分或いは大小比較結果の信号を出力
し、積分回路94を介して出力制御部91の制御信号と
する。この積分回路94も比較的時定数の大きいループ
フィルタに相当するものである。
【0005】従って、積分回路94,96によってノイ
ズ成分や主信号の変調度等による影響を除去した制御信
号を形成することができ、この制御信号によって出力制
御部91がフィードバック制御されるから、出力信号レ
ベルを安定化することができる。
【0006】又バースト通信に於いて、バースト信号の
送信期間のみ、前述のようなフィードバックループを構
成し、可変利得増幅器の利得を制御して送信出力信号の
安定化を図る方式も知られている(例えば、特開平6−
45995号公報又は特開平9−27723号公報参
照)。
【0007】
【発明が解決しようとする課題】従来例の図9に示す構
成は、動作の安定化を図る為に、積分回路94,96を
設けており、この積分回路94,96を含むフィードバ
ックループの応答遅延により、電源投入時やバースト信
号送信開始時の立上り時点に於けるフィードバックによ
る制御信号が零又はそれに近い値となり、送信出力信号
レベルを安定化することが困難となる。又制御信号を最
初に或る初期値として与えることが考えられるが、フィ
ードバックループの応答遅延及びこの初期値からフィー
ドバックループを介した制御信号との切替えのタイミン
グが問題となり、安定な送信出力信号のレベル制御が困
難であった。
【0008】そこで、積分回路94,96を取り除くこ
とが考えられる。しかし、出力信号のエンベロープの瞬
間的な揺らぎに対してもフィードバックループが応答す
るから、安定度がむしろ低下する問題が生じる。又積分
回路94,96を設けると共に、初期値を或る程度調整
することが考えられる。この場合、疑似的にフィードバ
ックループの応答遅延時間内の送信出力信号レベルは正
常のように見えるが、温度変動や周波数変動等によるば
らつきの調整を精度良く行わないと、誤差が大きくなっ
て、動作が不安定となる問題がある。又ループゲインに
よっては、出力制御部91に対する制御が、上限値或い
は下限値に到達して固定された状態となり、大きな誤差
となる問題がある。
【0009】又前述のバースト通信に於けるバースト信
号の送信期間のみ送信出力信号の安定化を行う場合、電
源投入時やバースト信号送信開示の送信出力信号の立上
りに於ける動作の安定性を得ることができない問題があ
る。本発明は、送信出力信号の立上り時点に於ける安定
動作を図り、且つ入力信号の揺らぎに対しても安定性を
維持することを目的とする。
【0010】
【課題を解決するための手段】本発明の送信出力安定化
装置は、(1)出力制御部1を制御信号によって制御し
て出力信号レベルを安定化させる送信出力安定化装置で
あって、出力制御部1に入力される信号の立上り時点に
於ける制御信号cの初期値を与える初期値データeと、
前記信号の立上り後の出力制御部1の出力信号bのレベ
ル検出データhと基準値データgとの差分の移動平均に
より求めた平均値データfとを切替える切替回路6等に
よる切替手段と、この切替手段により切替出力された初
期値データと平均値データとの間を所定時間内にスムー
ジング処理して、出力制御部1の制御信号cとするスム
ージング部4とを備えている。
【0011】又(2)送信出力安定化装置は、出力制御
部1の出力信号bのレベルを検出するレベル検出部3
と、このレベル検出部3からのレベル検出データhと基
準値データg又は平均値データとの差分の移動平均によ
る差分データを求める差分検出回路と、この差分検出回
路からの差分データの変化量を示す微分データを求める
微分値検出回路と、この微分値検出回路の微分データが
所定値以下に低下した時に、初期値データeから平均値
データfに切替える切替回路6と、この切替回路6を介
して入力された初期値データと平均値データとの間を所
定時間内にスムージング処理して、出力制御部1の制御
信号cとするスムージング部4とを備えている。
【0012】又(3)送信出力安定化装置は、差分検出
回路からの差分データを平均値データとして保持する平
均値データ保持回路と、微分値検出回路により差分デー
タの変化量が所定値を超えた後、所定値以下に低下した
時に、平均値データ保持回路に保持された平均値データ
をスムージング部に入力する構成を備えている。
【0013】又(4)送信出力安定化装置は、平均値デ
ータ保持回路に保持された平均値データと、所定時間経
過後の差分検出回路からの差分データとが所定範囲を超
えた時に、この差分データを新たな平均値データとして
平均値データ保持回路に保持し、この平均値データを現
データとしてスムージング部に入力する構成を備えてい
る。
【0014】又(5)送信出力安定化装置のスムージン
グ部は、切替入力された前データと現データとの差分と
所定時間内に変化する関数データとを乗算する乗算器
と、この乗算器の乗算出力データと前データとを加算す
る加算器と、所定時間内の加算器の出力データを出力制
御部の制御信号とし、且つ所定時間後は現データを出力
制御部の制御信号として出力する切替手段とを有するも
のである。
【0015】又(6)送信出力安定化装置は、差分検出
回路からの差分データと差分許容値データとを比較し、
差分データが差分許容値データを超えた時に、初期値デ
ータをスムージング部4に入力するように前記切替手段
を制御する比較器を備えている。
【0016】
【発明の実施の形態】図1は本発明の第1の実施の形態
の要部説明図であり、1は出力制御部、2は信号源、3
はレベル検出部、4はスムージング部、5は平均算出回
路、6は切替回路、7は関数データ保持回路、8は初期
値データ保持回路、9は基準値データ保持回路、10は
平均設定回路である。出力制御部1は、可変減衰器や可
変利得増幅器等の出力信号bのレベルを制御信号cに応
じて制御する構成を有し、出力信号bは例えば図示を省
略したアンテナから送信する。又信号源2は、送信信号
を変調する変調器や電力増幅器等による構成を有し、出
力した信号aを出力制御部1に入力する。
【0017】又レベル検出部3は、出力制御部1からの
出力信号を方向性結合器等により一部分岐した信号を検
波し、そのレベルを検出し、レベル検出データhを平均
算出回路5に入力する。又関数データ保持回路7は、ス
ムージング部4に於けるスムージング処理の関数データ
dを保持するメモリによって構成される。又初期値デー
タ保持回路8は、電源投入時やバースト信号送信開始時
等の立上り時の初期値データeを保持するメモリによっ
て構成される。又基準値データ保持回路9は、出力信号
を安定化させる為の基準値データgを保持するメモリに
よって構成される。
【0018】又平均算出回路5は、レベル検出部3から
の送信信号レベルのレベル検出データhと、基準値デー
タ保持回路9からの基準値データgとの差分或いは大小
比較結果の時間平均を求めるもので、積分回路と同様な
機能を有するものである。そして、平均設定回路10か
らの指示に従って平均値データfを切替回路6に入力す
る。又切替回路6は、初期値データ保持回路7からの初
期値データeと、平均算出回路5からの平均値データf
とを切替えてスムージング部4に入力する切替手段を構
成している。
【0019】電源投入時又はバースト信号送信開始時
に、信号源2からの信号aが出力制御部1に入力された
時、切替回路6は初期値データ保持回路8からの初期値
データeをスムージング部4に入力する。従って、この
初期値データeによる一定の制御信号cによって出力制
御部1が制御される。又出力制御部1からの出力信号b
は、レベル検出部3によりそのレベルが検出され、基準
値データ保持回路9からの基準値データgとレベル検出
データhとの差分の位相平均による差分データが求めら
れ、その差分データは平均値データfとして切替回路6
に入力される。
【0020】信号源2から電源投入又はバースト信号送
信開始により入力された信号aは、出力制御部1により
レベルが制御された出力信号bとなるものであるが、そ
の立上り過程に於いては、平均算出回路5による平均値
データfの変化が継続する。そして、立上り完了に近づ
くと、レベル検出部3からのレベル検出データhが基準
値データgに近似した状態となる。それによって、平均
値データfの変化は僅かなものとなる。この平均値デー
タfの変化が所定値範囲内となった時に、切替回路6を
制御して、平均算出回路5による平均値データfをスム
ージング部4に入力する。
【0021】スムージング部4は、前データとしての初
期値データeと現データとしての平均値データfとの間
の変化を所定時間内に滑らかに変化するようにスムージ
ング処理を行って、出力制御部1の制御信号cとするも
のである。従って、立上り後は、レベル検出データhと
基準値データgとの差分を誤差成分とし、その誤差成分
を抑圧する制御信号cが形成されることにより、出力制
御部1の出力信号bのレベルを安定化することができ
る。
【0022】図2はスムージング部の説明図であり、1
1は加算器、12は乗算器、13は現データ保持回路、
14は前データ保持回路、15は減算器、16は減算結
果の保持回路、7は関数データ保持回路である。切替回
路6(図1参照)からの初期値データ又は平均値データ
が現データ保持回路13に入力されて一旦保持され、こ
の現データと、前データ保持回路14に保持された前デ
ータとを減算器15により差分を求める減算処理を行
い、その差分を保持回路16に保持させ、乗算器12
に、関数データ保持回路7からの関数データと、保持回
路16からの差分データとを入力する。
【0023】関数データ保持回路7は、図示を省略した
クロック信号によってスムージング処理を行う関数デー
タを順次読出して乗算器12に入力する構成を有し、乗
算器12は例えば符号付き演算を行うことにより、減算
器15による符号付きの減算出力データと関数データと
を乗算して、加算器11に入力し、前データと加算して
制御信号とする。又スムージング部は、所定時間内でス
ムージング処理した後、加算器11からの出力データと
現データ保持回路13に保持された現データとを切替え
て、現データによる制御信号cを出力制御部1に加える
図示を省略した切替手段を備えているものである。
【0024】又このスムージング処理に於いて、前デー
タが現データより小さい値の時、減算出力データは正の
符号とし、反対に前データが現データより大きい値の
時、減算出力データは負の符号とすることにより、前デ
ータが現データより小さい時に、前データから現データ
になるように、乗算出力データが前データに加算され、
反対に、前データが現データより大きい時に、前データ
から現データになるように、乗算出力データが前データ
から減算されて、前データから現データへの変化が滑ら
かになる。
【0025】図3は本発明の第2の実施の形態の要部説
明図であり、図1と同一符号は同一部分を示し、21は
差分検出回路、22は微分値検出回路、23は平均値デ
ータ保持回路、24は切替回路を示す。この切替回路2
4は、切替手段又は図1の切替回路6に相当するもの
で、微分値検出回路22によって切替制御される。又差
分検出回路21と微分値検出回路22と平均値データ保
持回路23とが、図1の平均算出回路5の機能に相当す
る。又スムージング部4に関数データを入力する関数デ
ータ保持回路は図示を省略している。
【0026】電源投入時又はバースト信号送信開始時に
は、切替回路24は初期値データ保持回路8からの初期
値データeをスムージング部4に入力する。又レベル検
出部3は、出力制御部1の出力信号のレベルを検出し、
差分検出回路21にレベル検出データhを入力する。差
分検出回路21は、基準値データ保持回路9からの基準
値データgとの差分の移動平均を求めて差分データを出
力して、微分値検出回路22と平均値データ保持回路2
3とに入力する。
【0027】微分値検出回路22は、差分検出回路21
からの差分データの変化量を検出する機能を有し、例え
ば、前差分データと現差分データとの差の時間平均を微
分データとし、その微分データが所定値を超えているか
否かを検出する構成とすることができる。微分値検出回
路22は、差分データの変化量が小さくなった時に、電
源投入時又はバースト信号送信開始時の出力信号bの立
上りがほぼ完了した状態と判定して、切替回路24を平
均値データ保持回路23側に切替える。
【0028】この平均値データ保持回路23は、微分値
検出回路22からの差分データの変化が小さくなった時
の信号によって差分検出回路21からの差分データを平
均値データfとして保持する。従って、この平均値デー
タfが切替回路24を介してスムージング部4に入力さ
れ、平均値データfに対応した制御信号cが出力制御部
1に入力される。
【0029】又出力制御部1の出力信号bのレベルが変
化した時、レベル検出データhも変化し、差分検出回路
21からの差分データも変化する。この差分データの変
化量が所定値を超えた後、出力信号レベルがほぼ一定と
なった時、差分データの変化量は所定値以下となるか
ら、微分値検出回路22は平均値データ保持回路23を
制御し、差分検出回路21からの差分データを新たな平
均値データとして保持させ、この平均値データを切替回
路24を介してスムージング部4に入力し、所定時間内
のスムージング処理を行わせる。従って、立上り時点か
ら送信出力信号のレベルを温度変動等に対して安定化す
ることができる。
【0030】図4は本発明の第3の実施の形態の要部説
明図であり、図1と同一符号は同一部分を示し、31は
差分検出回路、32は微分値検出回路、33は平均値デ
ータ保持回路、34は切替回路、35は中間時間調整タ
イマ、36は基準値−平均値切替回路、37は通信開始
タイミング生成部である。
【0031】通信開始タイミング生成部37は、電源投
入時又はバースト信号送信開始時に於いて基準値−平均
値切替回路36を制御して、基準値データ保持回路9か
らの基準値データgを差分検出回路31に入力し、所定
時間後に、平均値データ保持回路33からの平均値デー
タfを差分検出回路31に入力するように切替える。
【0032】従って、差分検出回路31は、レベル検出
部3からのレベル検出データhと、基準値−平均値切替
回路36により切替出力される基準値データg又は平均
値データfとの差分の移動平均の差分データi,jを、
微分検出回路32と平均データ保持回路33とに入力す
ると共に、差分データが所定値を超える値の時の信号k
を切替回路34と中間時間調整タイマ35とに入力す
る。
【0033】微分値検出回路32は、図3に於ける微分
値検出回路22と同様に、差分データの変化量を検出す
るもので、その変化量が所定値以下に低減した時、平均
値データ保持回路33と切替回路34とに信号m,nを
入力する。切替回路34は、この微分値検出回路32か
らの信号nが入力された時に、初期値データ保持回路8
からの初期値データeを、平均値データ保持回路33か
らの平均値データfに切替えてスムージング部35に入
力する。又差分検出回路31からの所定値を超える差分
データの場合の信号kによって、切替回路34は初期値
データ保持回路8からの初期値データeをスムージング
部4に入力するように切替える。
【0034】即ち、出力制御部1からの出力信号のレベ
ルが基準値を大きく超えた場合に、差分データの変化量
が大きくなるから、その場合は、立上げ時と同様に初期
値データeに従った制御信号cに戻して出力安定化制御
を開始することになる。そして、差分データの変化量が
所定値以下に低減すると、出力信号bは基準値近傍とな
るから、再び平均値データ保持回路8からの平均値デー
タfに従った制御信号cとして出力制御部1を制御す
る。
【0035】又スムージング部4は、中間時間調整タイ
マ35による予め設定された所定の中間時間内に、切替
回路34を介して入力される初期値データe又は平均値
データfを、前データと現データとして、それらのデー
タ間を滑らかに変化するように関数データdによってス
ムージング処理して制御信号cを形成し、出力制御部1
に入力する。この中心時間後は、平均値データ保持回路
33に保持された平均値データfを継続して制御信号c
を形成する。
【0036】図5は差分検出回路の説明図であり、41
は、図3に於ける差分検出回路21又は図4に於ける差
分検出回路31に相当する差分検出回路、42はタイミ
ング生成部、43はシフトレジスタ、44は減算器、4
5は平均用加算減算器、46は図4に於ける基準値−平
均値切替回路36に相当する基準値−平均値切替回路を
示す。なお、この基準値−平均値切替回路46は、図4
に於いては、基準値−平均値切替回路36に相当する。
【0037】又平均用加算減算器45の出力データを、
図3に於いては微分値検出回路22と平均値データ保持
回路23とに入力し、図4に於いては、微分値検出回路
32と平均値データ保持回路33とに入力することにな
る。なお、図4に於ける切替回路34と中間時間調整タ
イマ35と平均値データ保持回路33とに入力する差分
データの変化が大きい場合の信号は、平均用加算減算器
45の出力データを設定値と比較し、この設定値を超え
た時に出力する構成(図5に於いては図示を省略してい
る)を設ければ良いことになる。
【0038】又タイミング生成部42は、シフトレジス
タ43に対するシフトクロック信号と、減算器44に於
ける減算処理のタイミング信号とを発生するものであ
り、減算器44は、レベル検出部3(図1,図3,図4
参照)からのレベル検出データと、基準値−平均値切替
回路46からの基準値データ又は平均値データとを減算
し、減算出力データをシフトレジスタ43に入力する。
このシフトレジスタ43の各段の出力データを平均用加
算減算器45に於いて加算して平均値を求める。従っ
て、過去の複数の減算出力データを用いた移動平均を求
めることになり、ノイズ成分等による一時的な大きな変
動に対しても、平均化された差分データを出力すること
ができる。
【0039】図6は初期設定処理時の要部説明図であ
り、1は出力制御部、5は平均算出回路、8は初期値デ
ータ保持回路、9は基準値データ保持回路、51は図
1,図3,図4に示す送信出力安定化装置に相当する送
信出力安定化装置、52は切替回路、53は基準レベル
検出部、54は外部制御部、55は外部基準信号源であ
り、送信出力安定化装置51は要部のみ示している。
【0040】外部制御部54は、初期値データ及び基準
値データを設定するトレーニング時に動作するもので、
外部基準信号源55を制御する信号s1と、初期値デー
タ保持回路8に対する設定データs3と、基準値データ
保持回路9に対する設定データs5と、設定指令信号s
2,s4とを出力する場合を示している。そして、送信
出力安定化装置51の初期設定処理開始時に、初期値デ
ータ保持回路8に設定指令信号s2と設定データs3と
を入力して任意の初期値データとして最初に設定し、又
基準値データ保持回路9に設定指令信号s4と設定デー
タs5とを入力して任意の基準値データとして最初に設
定する。
【0041】又外部基準信号源55は、図1,図3,図
4に於ける信号源2からの信号と同様な信号を出力する
構成とする。又切替回路52は、図1の切替回路6、図
3の切替回路24、図4の切替回路34に相当するもの
である。又平均算出回路5は、出力制御部1の出力信号
のレベル検出データと基準値データ保持回路9からの基
準値データgとの差分の平均を算出し、その平均値デー
タfを外部制御部54と切替回路52とに入力する。又
基準レベル検出部53は、出力制御部1の出力信号が基
準レベルであるか否かを検出し、その検出結果を外部制
御部54に入力する。
【0042】先ず、切替回路52により初期値データ保
持回路8からの仮に設定された初期値データeを制御信
号cとして出力制御部1に加える。それによる出力制御
部1の出力信号レベルが基準レベルとなるように、外部
制御部54は、設定データs3と設定指令信号s2とを
初期値データ保持回路8に入力する。従って、出力制御
部1の出力信号のレベルが基準レベルとなった時の設定
データs3を初期値データeとして設定することができ
る。
【0043】次に、切替回路52により平均算出回路5
からの平均値データfを制御信号cとして出力制御部1
に入力するように切替える。そして、基準レベル検出部
53により出力制御部1の出力信号レベルが基準レベル
となるか否かを検出し、検出結果を外部制御部54に通
知する。外部制御部54は、設定データs5と設定指令
信号s4とを基準値データ保持回路9に入力し、平均算
出回路5からの平均値データfを切替回路52を介して
出力制御部1の制御信号cとする。従って、出力制御部
1の出力信号のレベルが基準レベルとなった時の設定デ
ータs5を基準値データgとして設定することができ
る。
【0044】図7は本発明の実施の形態の動作の概要説
明図であり、(A)は出力信号、(B)は制御信号、
(C)は出力信号のレベル検出の平均値を示す。又IS
は初期値データによる初期値、ESは制御信号の収束
値、RFは基準値データによる基準値、Taは初期値出
力区間、Tcは平均算出区間、Tbは中間区間を示し、
例えば、時刻t0〜t1が初期値出力区間Ta、時刻t
1〜t2,t3〜t4,・・が中間区間Tb、時刻t2
〜t3,t4〜t5,・・・が平均算出区間Tcとな
る。この中間区間Tbは、例えば、図4に於ける中間時
間調整タイマ35によって形成することができる。以下
図4に示す構成を参照して説明する。
【0045】時刻t0に電源投入を行った場合、或いは
バースト信号送信開始の場合、出力制御部1の出力信号
は、例えば、(A)に示すように立上る。それにより、
レベル検出部3によるレベル検出データの平均値は、
(C)に示すように、出力信号の立上りに対応して上昇
する。又切替回路34は、初期値データ保持回路8に前
述のトレーニング処理により設定された初期値データe
を選択してスムージング部4に入力する。従って、初期
値出力区間Taに於いては、(B)に示すように、初期
値ISの一定の制御信号cとして出力制御部1に入力す
ることになる。
【0046】又差分検出回路31に、基準値−平均値切
替回路36を介した基準値データ保持回路9からの基準
値データgを入力し、レベル検出部3によるレベル検出
データhとの差分を算出し、その差分の移動平均により
求めた差分データjを平均値データ保持回路33に、又
同様の差分データiを微分値検出回路32にそれぞれ入
力する。
【0047】そして、(C)に示す平均値の変化曲線の
傾斜、即ち、微分値検出回路32による差分データkの
変化量が所定値以下となる時刻t1に於いて、微分値検
出回路32からの信号mにより平均値データ保持回路3
3にその時点の差分検出回路31からの差分データjを
平均値データとして設定し、信号nにより切替回路34
は初期値データ保持回路8側から平均値データ保持回路
33側へ切替え、且つ中間時間調整タイマ35を起動し
て、スムージング部4に於けるスムージング処理を開始
させる。
【0048】この場合、初期値データeに比較して、平
均値データ保持回路33に保持された平均値データfが
低いと、この初期値データeと平均値データfとの間
を、時刻t1〜t2の中間区間Tb内に於いて、スムー
ジング部4に於いて関数データdに従って(B)に示す
ような滑らかに減少する制御信号を形成して出力制御部
1に入力する。従って、出力制御部1は安定に出力信号
レベルを制御することができる。又通信開始タイミング
生成部37により基準値−平均値切替回路36は、平均
値データ保持回路33からの平均値データfを選択して
差分検出回路31に入力する。
【0049】中間時間調整タイマ35による中間区間T
bが終了する時刻t2以後は、平均値データ保持回路3
3に保持された平均値データfを基に制御信号cが形成
されるので、平均算出区間Tcに於いては、(B)に示
すように、一定の制御信号となる。
【0050】又平均算出区間Tcに於いて、レベル検出
データhと平均値データ保持回路33からの平均値デー
タfとの差分の変化量を微分値検出回路32に於いて検
出し、例えば、時刻t2〜t3間に於いて変化量が所定
値を超えた後、所定値以下となると、即ち、出力信号の
レベルが或る程度安定となると、時刻t2〜t3間に於
いて算出した移動平均により求めた差分データを平均値
データ保持回路33に設定し、且つ中間時間調整タイマ
35を起動する。それによって、新たな平均値データを
基にスムージング部4は、中間区間Tbに於いてスムー
ジング処理を行い、制御信号は例えば(B)の時刻t3
〜t4の間で示すように変化する。そして、その後の中
間算出区間Tcに於いては、平均値データ保持回路33
に保持された平均値データに従って制御信号cは一定と
なる。
【0051】前述のように、微分値検出回路32により
差分データの変化量が大きくなった後、その変化量が所
定値以下となると、新たな平均値データを用いて制御信
号を形成することを繰り返す。従って、比較的迅速に制
御信号は収束値ESに落ちつくことになる。
【0052】又差分検出回路31に、図3に示す場合と
同様に、基準値データのみを継続して入力する構成とす
ることも可能である。又図7に於ける初期値出力期間T
aは、時刻t0〜t1が予め推測できることから、タイ
マを用いてこの期間Taを設定することも可能である。
【0053】図8は本発明の詳細な実施の形態の説明図
であり、60は基準値データ保持回路、61は出力制御
部、62は信号源、63は検波器、64はスムージング
部、65はAD変換器(A/D)、66はDA変換器
(D/A)、67は関数データ保持回路、68は初期値
データ保持回路、69はデータ保持回路(M)、70は
カウンタ、71は差分検出回路、72は微分値検出回
路、73は平均値データ保持回路、74はセレクタ、7
5はオア回路(他のゲート回路とすることも可能)、7
6は比較器(CMP)、77はセレクタ、78は加算器
(AD)、79は乗算器(ML)、80は減算器(S
B)、81は現データ保持回路(M)、82は前データ
保持回路(M)、83は減算器(SB)、84はシフト
レジスタ、85は加算器(AD)、86は除算器(D
V)、87は減算器(SB)、88,90はデータ保持
回路(M)、89は比較器(CMP)である。
【0054】出力制御部61及び信号源62は、前述の
各実施の形態に於ける出力制御部1及び信号源2に対応
し、出力制御部61は、DA変換器66によりアナログ
信号に変換された制御信号によって制御される場合を示
す。又スムージング部64は、スムージング部4に対応
し、セレクタ77は、中間区間Tbに於いて加算器78
の出力データを選択し、その後の平均算出区間Tcに
は、セレクタ74を介した平均値データを選択する切替
手段を構成している。
【0055】又関数データ保持回路67は関数データ保
持回路7に対応し、初期値データ保持回路68は初期値
データ保持回路8に対応し、基準値データ保持回路60
は基準値データ保持回路9に対応する。又検波器63と
AD変換器65とにより、出力信号のレベルを検出する
レベル検出部3に対応する機能を構成している。又セレ
クタ74は切替回路6,24,34に対応する。
【0056】基準クロック信号ckが各部に供給され、
カウンタ70は、図4に於ける中間時間調整タイマ35
に対応し、カウント時間設定値sdに従った時間(中間
区間Tb)、基準クロック信号ckをカウントし、関数
データ保持回路67には順次関数データを読出す信号を
入力し、又現データ保持回路81と前データ保持回路8
2とデータ保持回路69とに入力されたデータを設定す
る信号を入力する。
【0057】又スムージング部64は、加算器78と乗
算器79と減算器80と現データ保持回路81と前デー
タ保持回路82とを含み、それぞれ図2の加算器11と
乗算器12と減算器15と現データ保持回路13と前デ
ータ保持回路14とに対応しており、カウンタ70に設
定された値sdに相当する時間(中間区間Tb)内に於
いて、関数データ保持回路67からの関数データを順次
読出し、この関数データと、減算器80からの現データ
と前データとの差分とを、乗算器79により乗算し、加
算器78により乗算出力データと前データとを加算し、
現データと前データとの間が滑らかに変化するデータを
出力し、セレクタ77を介してデータ保持回路69に入
力する。
【0058】このデータ保持回路69に保持されたデー
タをDA変換器66によりアナログ信号に変換し、出力
制御部61に制御信号として入力する。又カウンタ70
に設定された値sdに相当する時間(中間区間Tb)後
は、セレクタ77はセレクタ74を介して出力されるデ
ータ(平均値データ)をデータ保持回路69に入力す
る。この場合、出力制御部61がディジタル信号によっ
て制御される構成の場合、DA変換器66を省略するこ
とができる。
【0059】又差分検出回路71は、減算器83とシフ
トレジスタ84と加算器85と除算器86とを含み、図
5に示す差分検出回路の機能に相当するもので、その平
均加算減算器45の機能を、加算器85と除算器86と
によって実現した場合を示し、平均回数設定値saに対
応した数のシフトレジスタ84の出力段の出力データを
加算器85により加算し、この加算した数に従って除算
器86により除算して移動平均により求めた差分データ
を出力する。この差分データを、比較器76と平均値デ
ータ保持回路73とデータ保持回路88とに入力する。
【0060】又微分値検出回路72は、データ保持回路
88,90と減算器87と比較器89とを含み、図3の
微分値検出回路22又は図4の微分値検出回路32に相
当する。データ保持回路88は、シフトレジスタと同様
に、差分検出回路71からの出力順の複数の差分データ
を保持し、減算器87に入力するものであり、減算器8
7は例えば前回の差分データと今回の差分データとの差
分を求めてデータ保持回路90に入力する。即ち、差分
データ間の差は微分値に相当することになり、データ保
持回路90に一旦保持される。
【0061】このデータ保持回路90に保持された微分
データと変化量許容値設定値scとを比較器89により
比較し、微分データが変化量許容値設定値scを超えな
い時、出力制御部61の出力信号のレベル変化が少なく
なったと判定し、比較器89からオア回路75を介して
平均値データ保持回路73とセレクタ74とカウンタ7
0とに信号を加える。この場合の信号は、例えば、図4
に於ける微分値検出回路32からの信号m,nに相当す
る。
【0062】平均値データ保持回路73は、微分値検出
回路72からの信号により、その時点の差分検出回路7
1からの差分データを平均値データとして保持する。又
セレクタ74は、微分値検出回路72からの信号によ
り、初期値データ保持回路68側から平均値データ保持
回路73側に切替え、又カウンタ70は基準クロック信
号ckのカウントを開始する。それによって、スムージ
ング部64のスムージング処理が開始され、セレクタ7
7は加算器78側に切替えられる。
【0063】又比較器76は、差分検出回路71からの
差分データと差分許容値sbとを比較し、差分許容値s
bを超える差分データの場合、出力制御部61の出力信
号のレベルが大きく変化した場合であるから、その時の
比較出力信号をオア回路75を介して平均値データ保持
回路73とセレクタ74とカウンタ70とに入力する。
この場合の比較出力信号は、図4に於ける差分検出回路
31からの信号kに相当するものである。それによっ
て、セレクタ74により初期値データ保持回路68側を
選択し、又スムージング部64のスムージング処理を開
始させ、初期値データをスムージング部64を介して出
力制御部61の制御信号とする。即ち、立上げ時の制御
と同様に出力信号のレベル制御を開始する。
【0064】前述の各部は、個別部品により構成するこ
とも勿論可能であり、又各部の機能をディジタル・シグ
ナル・プロセッサ(DSP)等の処理機能によって実現
することも可能である。又時分割によりバースト信号を
送信し、それぞれのタイムスロット対応の送信出力信号
のレベルを異なるように制御する場合、例えば、初期値
データ保持回路68に保持する初期値データと、基準値
データ保持回路60に保持する基準値データとをタイム
スロット対応に複数個保持し、タイムスロット対応に読
出して、前述の出力信号レベル制御を行うことができ
る。
【0065】又図7に示す動作の概要説明図に於いて、
初期値出力区間Taと平均算出区間Tcとを、中間区間
Tbと同様に、タイマ或いはカウンタにより設定した時
間とし、平均算出区間Tcの終了時点で差分データの変
化量が所定値以下の場合、中間区間Tbを省略する制御
を行うことも可能である。
【0066】
【発明の効果】以上説明したように、本発明は、電源投
入時やバースト信号送信開始時に於ける信号の立上り時
点に於いては、初期値データeを基に制御信号cを形成
し、立上り完了に近づいた時に、レベル検出データhと
基準値gとの差分の移動平均による差分データを平均値
データfとして制御信号cを形成するもので、立上り時
点から安定な送信出力信号のレベル制御が可能となる。
又差分データの変化量を監視して、制御信号cの元とな
る平均値データの更新を行い、且つスムージング部4に
よるスムージング処理によって、切替前のデータと切替
後のデータとの間を円滑に変化させるものであるから、
フィードバックループ内の遅延の影響を等価的に除くこ
とができるから、出力制御部1の動作の安定化を図るこ
とができる利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の要部説明図であ
る。
【図2】スムージング部の説明図である。
【図3】本発明の第2の実施の形態の要部説明図であ
る。
【図4】本発明の第3の実施の形態の要部説明図であ
る。
【図5】差分検出回路の説明図である。
【図6】初期設定処理時の要部説明図である。
【図7】本発明の実施の形態の動作の概要説明図であ
る。
【図8】本発明の詳細な実施の形態の説明図である。
【図9】従来例の説明図である。
【符号の説明】
1 出力制御部 2 信号源 3 レベル検出部 4 スムージング部 5 平均算出回路 6 切替回路 7 関数データ保持回路 8 初期値データ保持回路 9 基準値データ保持回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 1/04 H03G 3/30

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 出力制御部を制御信号によって制御して
    出力信号レベルを安定化させる送信出力安定化装置に於
    いて、 前記出力制御部に入力される信号の立上り時点に於ける
    前記制御信号の初期値を与える初期値データと、前記信
    号の立上り後の前記出力制御部の出力信号のレベル検出
    データと基準値データとの差分の移動平均により求めた
    平均値データとを切替える切替手段と、 該切替手段により切替出力された前記初期値データと前
    記平均値データとの間を所定時間内にスムージング処理
    して前記出力制御部の前記制御信号とするスムージング
    部とを備えたことを特徴とする送信出力安定化装置。
  2. 【請求項2】 前記出力制御部の出力信号のレベルを検
    出するレベル検出部と、該レベル検出部からのレベル検
    出データと基準値データ又は平均値データとの差分の移
    動平均による差分データを求める差分検出回路と、該差
    分検出回路からの差分データの変化量を示す微分データ
    を求める微分値検出回路と、該微分値検出回路の前記微
    分データが所定値以下に低下した時に前記初期値データ
    から前記平均値データに切替える切替回路と、該切替回
    路を介して入力された前記初期値データと前記平均値デ
    ータとの間を所定時間内にスムージング処理して前記出
    力制御部の制御信号とするスムージング部とを備えたこ
    とを特徴とする請求項1記載の送信出力安定化装置。
  3. 【請求項3】 前記差分検出回路からの差分データを平
    均値データとして保持する平均値データ保持回路と、前
    記微分値検出回路により前記差分データの変化量が所定
    値を超えた後、所定値以下に低下した時に前記平均値デ
    ータ保持回路に保持された平均値データを前記スムージ
    ング部に入力する構成を備えたことを特徴とする請求項
    1又は2記載の送信出力安定化装置。
  4. 【請求項4】 前記平均値データ保持回路に保持された
    平均値データと、所定時間経過後の前記差分検出回路か
    らの差分データとが所定範囲を超えた時に、該差分デー
    タを新たな平均値データとして前記平均値データ保持回
    路に保持し、該平均値データを現データとして前記スム
    ージング部に入力する構成を備えたことを特徴とする請
    求項1又は2記載の送信出力安定化装置。
  5. 【請求項5】 前記スムージング部は、切替入力された
    前データと現データとの差分と所定時間内に変化する関
    数データとを乗算する乗算器と、該乗算器の乗算出力デ
    ータと前記前データとを加算する加算器と、所定時間内
    の前記加算器の出力データを前記出力制御部の制御信号
    とし、且つ前記所定時間後は前記現データを前記出力制
    御部の制御信号として出力する切替手段とを有すること
    を特徴とする請求項1乃至3の何れか1項記載の送信出
    力安定化装置。
  6. 【請求項6】 前記差分検出回路からの差分データと差
    分許容値データとを比較し、前記差分データが前記差分
    許容値データを超えた時に、前記初期値データを前記ス
    ムージング部に入力するように前記切替手段を制御する
    比較器を備えたことを特徴とする請求項1乃至5の何れ
    か1項記載の送信出力安定化装置。
JP07684498A 1998-03-25 1998-03-25 送信出力安定化装置 Expired - Lifetime JP3368464B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP07684498A JP3368464B2 (ja) 1998-03-25 1998-03-25 送信出力安定化装置
EP98115502A EP0945978B1 (en) 1998-03-25 1998-08-18 Apparatus for stabilizing transmission output
DE69815496T DE69815496T2 (de) 1998-03-25 1998-08-18 Vorrichtung zur Stabilisierung der Ausgangsleistung
US09/136,004 US6181188B1 (en) 1998-03-25 1998-08-18 Apparatus for stabilizing transmission output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07684498A JP3368464B2 (ja) 1998-03-25 1998-03-25 送信出力安定化装置

Publications (2)

Publication Number Publication Date
JPH11274949A JPH11274949A (ja) 1999-10-08
JP3368464B2 true JP3368464B2 (ja) 2003-01-20

Family

ID=13616982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07684498A Expired - Lifetime JP3368464B2 (ja) 1998-03-25 1998-03-25 送信出力安定化装置

Country Status (4)

Country Link
US (1) US6181188B1 (ja)
EP (1) EP0945978B1 (ja)
JP (1) JP3368464B2 (ja)
DE (1) DE69815496T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2812141B1 (fr) * 2000-07-21 2003-01-10 Thomson Multimedia Sa Bloc d'amplification de signaux rf, dispositif d'emission de signaux rf et terminal-antenne d'emission de signaux rf
DE10050330A1 (de) * 2000-10-11 2002-04-25 Infineon Technologies Ag Signalstärkeausgleich für stark zeitvariante Mobilfunkkanäle
WO2005041427A1 (ja) * 2003-10-24 2005-05-06 Matsushita Electric Industrial Co., Ltd. 電力測定装置、電力制御装置、無線通信装置及び電力測定方法
JP4629408B2 (ja) * 2004-10-29 2011-02-09 株式会社日立国際電気 無線機及びその自動利得制御プログラム
JP4517886B2 (ja) * 2005-02-25 2010-08-04 日本電気株式会社 送信出力制御装置及びその方法並びにそれを用いた送信機
JP4898360B2 (ja) * 2005-11-16 2012-03-14 三星電子株式会社 自動利得制御装置
US7974596B2 (en) * 2006-09-22 2011-07-05 Silicon Laboratories Inc. Power control scheme for a power amplifier
JP4535056B2 (ja) * 2006-10-26 2010-09-01 三菱電機株式会社 無線通信装置
US8471629B2 (en) 2011-06-30 2013-06-25 Silicon Laboratories Inc Providing automatic power control for a power amplifier
US20160181797A1 (en) * 2014-12-17 2016-06-23 The Boeing Company Solar array simulation using common power supplies

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555936A (ja) * 1991-08-21 1993-03-05 Matsushita Electric Ind Co Ltd 送信電力制御装置
JP2937673B2 (ja) * 1993-01-25 1999-08-23 株式会社東芝 通信装置
JP2924644B2 (ja) * 1994-06-15 1999-07-26 三菱電機株式会社 送信電力制御回路、基地局、移動機及び移動体通信システム
JPH08265073A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd Agc回路
US5697074A (en) 1995-03-30 1997-12-09 Nokia Mobile Phones Limited Dual rate power control loop for a transmitter
JP3223750B2 (ja) * 1995-03-31 2001-10-29 株式会社日立製作所 出力制御電力増幅器、無線通信端末及び無線通信基地局
JPH08316756A (ja) * 1995-05-22 1996-11-29 Saitama Nippon Denki Kk 送信出力制御方式
JPH09205333A (ja) * 1996-01-24 1997-08-05 Sony Corp 電力増幅回路
JPH104390A (ja) * 1996-06-17 1998-01-06 Nec Corp 無線折り返し試験方法および無線折り返し試験方式

Also Published As

Publication number Publication date
EP0945978A1 (en) 1999-09-29
JPH11274949A (ja) 1999-10-08
EP0945978B1 (en) 2003-06-11
DE69815496D1 (de) 2003-07-17
US6181188B1 (en) 2001-01-30
DE69815496T2 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
JP3368464B2 (ja) 送信出力安定化装置
KR100323584B1 (ko) 적응형 피드포워드 선형증폭기 최적 제어방법
JP4056780B2 (ja) 不定周波数の切換調整器を位相ロックループと同期させるための回路および方法
TWI528694B (zh) 切換模式電源控制器及用於控制切換模式電源之方法
US7239043B2 (en) Power conversion apparatus and methods using an adaptive waveform reference
US20230208140A1 (en) Virtual synchronous machines with improved voltage and frequency control
JPS5832403B2 (ja) 制御方式
JP7237747B2 (ja) インバータ装置
US10461639B1 (en) Current mode hysteretic control with clocked ramp
US11626794B2 (en) Frequency compensation gain loss for a power converter supporting CCM , BCM, and DCM
JPH11195984A (ja) 周波数シンセサイザ
JPH06284022A (ja) Tdma送信機の送信電力自動制御装置
US20040036540A1 (en) Controlling an oscillator or a phase-delay device in a phase-control circuit
JPH07203672A (ja) Pwm制御方式を用いた電源装置
JP2005204091A (ja) Pll回路
JP3036402B2 (ja) Pll制御装置
JPH07307631A (ja) 自動出力制御装置
JPH0818612A (ja) 直交変調装置
JPH114132A (ja) 送信出力制御方法と送信装置
JPH0342008B2 (ja)
JPS61125229A (ja) Pll回路
JPH10323053A (ja) 周期性信号制御装置
KR0150119B1 (ko) 자유발진 주파수의 드리프트 보정장치
JPH11303761A (ja) 可変容量形ポンプ及びその制御方法
JP2773516B2 (ja) 送信信号レベル制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

EXPY Cancellation because of completion of term