JP7237747B2 - インバータ装置 - Google Patents

Description

本発明は、インバータ装置に関する。

従来、ＰＶ［photovoltaic］システム用ＰＣＳ［power conditioning system］におけるインバータ部の出力安定化のために、電流誤差を積算した積分データを用いて、インバータ部のスイッチング素子を制御するスイッチングｄｕｔｙ（スイッチングデューティー比）の決定が行われてきた（特許文献１）。

なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。

特許第６２００１９６号公報

しかしながら、上記従来の技術では、積分データに基づいてスイッチングｄｕｔｙを決定するため、僅かな系統電圧周波数のずれにより大きく出力電流が目標波形からずれてしまうおそれがあった。

本発明は、上記の問題点に鑑み、系統電圧周波数の僅かなずれが発生した場合においても出力電流が目標波形からずれにくいインバータ装置を提供することを目的とする。

本明細書中に開示されたインバータ装置は、直流電源の電力を交流変換し、交流電力系統に対して連系運転するインバータ主回路を備え、前記インバータ主回路の交流変換の動作を、交流電力系統電圧のゼロクロスポイントに同期した波形制御により制御するインバータ装置であって、前記交流電力系統電圧と直流バス電圧との比により第１デューティー比を算出し、電流基準とインバータ出力との電流誤差の積算により第２デューティー比を算出し、前記第１デューティー比と前記第２デューティー比とを加算したスイッチングデューティー比に基づいて前記インバータ出力を制御する。

本発明に係るインバータ装置によれば、系統電圧周波数の僅かなずれが発生した場合においても出力電流が目標波形からずれにくいインバータ装置を提供することが可能となる。

インバータ装置の構成例を示すブロック図 図１に示したインバータ装置におけるスイッチングｄｕｔｙ決定処理を説明するためのグラフ 図２に示したスイッチングｄｕｔｙ決定処理で作成された誤差積算値（スイッチングｄｕｔｙ）を示すグラフ 図３に示した誤差積算により決定したスイッチングｄｕｔｙによる出力電流のずれを説明するためのグラフ ベースｄｕｔｙ作成部を追加したインバータ装置の構成例を示す全体ブロック図 図５に示したインバータ装置におけるスイッチングｄｕｔｙ決定処理を説明するためのグラフ

＜インバータ装置１＞
図１は、インバータ装置の構成例を示すブロック図である。本構成例のインバータ装置１は、例えばＰＶ［photovoltaic］モジュール等である直流電源２から入力される直流電力を交流電力に変換し、交流電力系統１６に対して連系運転するインバータ主回路４と、交流電力系統電圧Ｖｏを検出する電圧検出器５と、交流電力系統電圧Ｖｏを基にして出力同期信号Ｖｓを作成するゼロクロス検出回路６と、インバータ主回路４の交流出力（以下、インバータ出力という）の出力電流Ｉｏを検出する電流検出器７と、出力電流ＩｏをＡ／Ｄ変換するＡ／Ｄ変換器８と、出力電流Ｉｏと出力同期信号Ｖｓとを基にしてインバータ主回路４をＰＷＭ［pulse width modulation］制御するＤＳＰ［digital signal processor］９と、交流電力系統電圧Ｖｏの電圧異常を検出する電圧異常検出回路１０と、ＤＳＰ９が出力するＰＷＭデータを基にしてゲートパルス信号Ｇｐを作成するタイマ・カウンタ回路１１と、ゲートパルス信号Ｇｐを基にしてインバータ主回路４のスイッチング素子（図示省略）をスイッチング制御するゲート駆動回路１２とを備えている。インバータ主回路４と、インバータ装置１と交流電力系統１６との接続点との間には、リアクトル１３とコンデンサ１４からなり、インバータ出力の高周波成分を除去するフィルタ１５が設けられている。

インバータ装置１は、遮断器１７および柱上トランス１８を介して交流電力系統１６と接続されており、インバータ装置１は、交流電力系統１６に対して連系して運転する。

ＤＳＰ９は、電流基準波形データＷｂが格納された電流基準波形メモリ１９と、電流基準波形メモリ１９から電流基準波形データＷｂを順次読み出して、出力指令信号Ｖｃと乗算して電流基準信号（電流基準，目標電流）Ｉｃを作成する乗算部２０と、出力電流Ｉｏと電流基準信号Ｉｃとの誤差を算出して電流誤差信号ｅを作成する誤差信号作成部２１と、出力同期信号Ｖｓの周期を１区間とする電流誤差信号ｅの波形パターンの積分を行う誤差波形パターン積分回路２２と、誤差波形パターン積分回路２２から出力される積分データｅ’をパルス幅変調してＰＷＭデータＤｐを作成するＰＷＭ処理回路２３と、ＰＷＭデータＤｐを格納するＰＷＭメモリ２４と、交流電力系統電圧Ｖｏの周波数の算出、交流電力系統電圧Ｖｏの周波数異常を示す周波数異常信号Ｆｅの出力を行うゼロクロス周期検出処理回路２５とを備えている。

次に、インバータ装置１の動作を、順を追って説明する。電流検出器７で検出されたインバータ出力の出力電流Ｉｏは、Ａ／Ｄ変換器８によってＡ／Ｄ変換されたのち、誤差信号作成部２１に入力される。

一方、電圧検出器５で検出された交流電力系統電圧Ｖｏは、ゼロクロス検出回路６に入力される。ゼロクロス検出回路６では入力された交流電力系統電圧Ｖｏを基にして出力同期信号Ｖｓを作成して、電流基準波形メモリ１９に出力する。電流基準波形メモリ１９では、格納している電流基準波形データＷｂを、入力された出力同期信号Ｖｓに同期して読み出して乗算部２０に出力する。乗算部２０では、入力された電流基準波形データＷｂと出力指令信号Ｖｃとを乗算して電流基準信号Ｉｃを作成して誤差信号作成部２１に出力する。

出力電流Ｉｏと電流基準信号Ｉｃとが入力された誤差信号作成部２１では、出力電流Ｉｏと電流基準信号Ｉｃとの誤差である電流誤差信号ｅを作成して、誤差波形パターン積分回路２２に出力する。誤差波形パターン積分回路２２には、出力同期信号Ｖｓがゼロクロス検出回路６から入力されており、誤差波形パターン積分回路２２では、出力同期信号Ｖｓの周期を１区間として電流誤差信号ｅの波形パターンを積分する。このようにして作成された積分データｅ’は、次回のサンプリング時の積分演算に使用するために誤差波形パターン積分回路２２内に記憶されるとともに、ＰＷＭ処理回路２３に出力される。

ＰＷＭ処理回路２３では、入力された積分データｅ’をパルス幅変調してＰＷＭデータＤｐを作成して、ＰＷＭメモリ２４に格納する。ＰＷＭメモリ２４では、ゼロクロス検出回路６から入力される出力同期信号Ｖｓと同期を取りつつ、サンプリング毎にＰＷＭデータＤｐをタイマ・カウンタ回路１１に出力する。

タイマ・カウンタ回路１１では、ＤＳＰ９において上述した手順で作成されたＰＷＭデータＤｐを基にしてゲートパルス信号Ｇｐを作成して、ゲート駆動回路１２に出力する。ゲート駆動回路１２では、入力されるゲートパルス信号Ｇｐを基にしてインバータ主回路４のスイッチング素子（図示省略）をスイッチング制御して、インバータ主回路４を駆動させる。

＜スイッチングｄｕｔｙの決定機能＞
ここで、インバータ装置１では、電流誤差信号ｅを積算した積分データｅ’を用いてインバータ主回路４のスイッチング素子を制御するスイッチングｄｕｔｙ（スイッチングデューティー比）を決定している。しかしながら、積分データｅ’に基づいてスイッチングｄｕｔｙ全体を決定すると、僅かな系統電圧周波数のずれにより大きく出力電流が目標波形からずれてしまうおそれがある。

図２は、インバータ装置１におけるスイッチングｄｕｔｙ決定処理を説明するためのグラフである。本図では、目標電流（電流基準信号）Ｉｃのピークが３０Ａの場合の例を示す。

初期状態の誤差積算値（スイッチングｄｕｔｙ）の値は０である（図中１段目左から１つ目のグラフ）。この状態でスイッチングを行った場合、スイッチングｄｕｔｙが足りないため出力電流Ｉｏは０Ａである（図中２段目左から１つ目のグラフ）。この場合、各３８ｋＨｚ割込み処理での目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏ（０Ａ）との誤差（３０Ａ）の数値に所定の係数をかけて求めた値、すなわち、それぞれの位相での目標電流Ｉｃと出力電流Ｉｏとの誤差の係数倍が誤差積算値（誤差積分配列）として加算される（図中１段目左から２つ目のグラフ）。

次にスイッチングを行った場合も、スイッチングｄｕｔｙが足りないため出力電流Ｉｏは０Ａである（図中２段目左から２つ目のグラフ）。この場合においても、それぞれの位相での目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏ（０Ａ）との誤差（３０Ａ）の係数倍が誤差積算値に積算される（図中１段目左から３つ目のグラフ）。

上述した処理を繰り返し実行し、誤差積算値を順次更新することにより例えば１５Ａピークの出力電流Ｉｏが出力されるようになる（図中６段目左から２つ目のグラフ）。この場合、目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏのピーク（１５Ａ）との誤差（１５Ａ）の係数倍が誤差積算値に加算される（図中５段目左から３つ目のグラフ）。

次にスイッチングを行った場合、例えば２５Ａピークの出力電流Ｉｏが出力される（図中６段目左から３つ目のグラフ）。この場合、目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏのピーク（２５Ａ）との誤差（５Ａ）の係数倍が誤差積算値に積算される（図中５段目左から４つ目のグラフ）。

次にスイッチングを行った場合、例えば３０Ａピークの出力電流Ｉｏが出力される（図中６段目左から４つ目のグラフ）。この場合、目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏのピーク（３０Ａ）との誤差（０Ａ）がなくなるため、誤差積算値は変化せず、以降、インバータ装置１はこのスイッチングｄｕｔｙを維持しながら３０Ａピークで運転する。

図３は、図２に示したスイッチングｄｕｔｙ決定処理で作成された誤差積算値（スイッチングｄｕｔｙ）を示すグラフである。５０Ｈｚで割り込み処理が３８ｋＨｚで行われる場合、本図に示したように、半周期で３８０個のＰＷＭデータＤｐ１～３８０が作成される。インバータ装置１では、ゼロクロス検出回路６で検出したタイミングにおいてＰＷＭデータＤｐ１を参照してそのＯＮ比率でスイッチングを行う。そして３８ｋＨｚ割込みが発生するごとに、ＰＷＭデータＤｐ２、ＰＷＭデータＤｐ３を順次参照してそのＯＮ比率でスイッチングを行う。

しかしながら、このような誤差積算値に基づいてスイッチングｄｕｔｙを決定すると、僅かな系統電圧周波数のずれにより大きく出力電流Ｉｏが目標波形からずれてしまうおそれがある。詳しく説明すると、電流誤差の積分によって求められるスイッチングｄｕｔｙは、交流電力系統電圧ゼロクロスポイント（ゼロクロス点）からの時間に応じて算出される。この場合、交流電力系統電圧Ｖｏが歪んだり周期が変化したりしたときに想定される交流電力系統電圧Ｖｏと異なるため、その状態でスイッチングｄｕｔｙを算出すると想定とは異なる電流が出力される。

図４は、図３に示した誤差積算により決定したスイッチングｄｕｔｙによる出力電流Ｉｏのずれを説明するためのグラフである。本図に示したように、交流電力系統電圧（系統電圧）Ｖｏの周波数とＤＳＰ９のソフト内のスイッチングｄｕｔｙの周波数とがあっている場合、目標電流波形と同じ波形の出力電流Ｉｏとなる。一方、交流電力系統電圧Ｖｏの周波数が僅か（微小）に変化した場合、スイッチングｄｕｔｙの波形が交流電力系統電圧Ｖｏの波形から少しずれることにより、出力電流Ｉｏが大きくずれてしまう。

このような出力電流Ｉｏのずれを抑制するために、交流電力系統１６側へ０Ａ電流を出力するベースｄｕｔｙを実際（現在）の交流電力系統電圧Ｖｏの値および直流バス電圧の値から算出し、このベースｄｕｔｙに加算する部分のみを積分データｅ’を基にして算出し、これらを加算してスイッチングｄｕｔｙを決定することが好ましい。これにより、交流電力系統電圧Ｖｏの周波数がずれた場合においてもベースｄｕｔｙ（０Ａ電流）に加算する部分のみの電流制御の遅れで済み、出力電流Ｉｏのずれを抑制することが可能となる。

＜インバータ装置１００の構成＞
図５は、ベースｄｕｔｙ作成部２７を追加したインバータ装置１００の構成例を示す全体ブロック図である。このインバータ装置１００は、直流バス電圧検出部２６、ベースｄｕｔｙ作成部２７、加算部２８を含む。

直流バス電圧検出部２６は、直流バス電圧Ｖｂｕｓを検出する。具体的には、直流バス電圧検出部２６は、インバータ主回路４のＤＣＤＣコンバータ４１とインバータ部４２との間の直流バス電圧Ｖｂｕｓを検出する。直流バス電圧検出部２６は、検出した直流バス電圧Ｖｂｕｓをベースｄｕｔｙ作成部２７に出力する。

ベースｄｕｔｙ作成部２７は、交流電力系統電圧Ｖｏと直流バス電圧Ｖｂｕｓとの比を基にしたベースｄｕｔｙ（第１デューティー比）Ｄｂを作成する。

具体的には、ベースｄｕｔｙ作成部２７は、交流電力系統１６側へ０Ａ電流（出力電流Ｉｏ＝０Ａ）を出力するベースｄｕｔｙＤｂを作成する。このベースｄｕｔｙＤｂはＤｂ＝Ｖｏ／Ｖｂｕｓで求められる（３８ｋＨｚ割込み処理にて演算）。この値は交流電力系統電圧Ｖｏと直流バス電圧Ｖｂｕｓとの比であり、ベースｄｕｔｙＤｂをその値にすることにより、インバータ部４２の出力電流Ｉｏを計算上ほぼ０Ａとすることができる値である。この場合、ベースｄｕｔｙＤｂは電圧検出器５の検出値から求めることが可能となる。

なお、本実施形態では、インバータ装置１と交流電力系統１６との接続点の電圧を交流電力系統電圧として用いているが、上記接続点の電圧以外を交流電力系統電圧として用いることも可能である。例えば、ベースｄｕｔｙＤｂを、Ｄｂ＝Ｖｌ／Ｖｂｕｓで求めてもよい（Ｖｌ:連系リアクトル（リアクトル１３のインバータ主回路４側）部分での交流電力系統電圧）。これにより、出力電流Ｉｏがより０Ａにより近い値となるベースｄｕｔｙＤｂを演算することが可能である。

あるいは、ベースｄｕｔｙＤｂを、Ｄｂ＝Ｖｏ/Ｖｂｕｓ＊Ａ（Ａ：補正係数）から求めることも可能である。この場合において前記補正係数Ａを、フィルタ１５（リアクトル１３、コンデンサ１４）またはＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）等での損失や電圧降下等を演算して決定することにより、出力電流Ｉｏがより正確に０ＡとなるベースｄｕｔｙＤｂを演算することが可能とある。

また、補正係数Ａは、実際に運転させて出力電流Ｉｏが０Ａとなる値としてもよい。これにより、フィルタ１５などにおける損失等を演算することなく正確に０Ａのベースｄｕｔｙを出力することが可能となる。

ここで、連系される線路に線路インピーダンスがある場合に上記のように求めたベースｄｕｔｙＤｂ（瞬時ベースｄｕｔｙ）を用いたとき（瞬時制御）、出力電流Ｉｏが大きくなると交流電力系統電圧Ｖｏが上昇する。そのため、Ｄｂ＝Ｖｏ／Ｖｂｕｓで求められるベースｄｕｔｙＤｂの値が大きくなり、より電流を流そうとする。その結果、出力電流Ｉｏにハンチングが発生し得る。

このようなハッチングの発生を抑制するために、３８ｋＨｚ割込みのそれぞれのポイントにおける数周期分の瞬時交流電力系統電圧および瞬時バス電圧またはこれらの値から算出したベースｄｕｔｙ（平均ベースｄｕｔｙ）Ｄｂを用いることで出力電流Ｉｏが安定し、ハンチングの発生を抑制することができる（平均制御）。

なお、出力電流Ｉｏにハンチングが発生していることを検出した場合に、上記瞬時制御を上記平均制御に切り替えてもよい。または、ハンチングが発生する可能性が高い場合は、最初から平均制御によりベースｄｕｔｙＤｂを作成してもよい。

ベースｄｕｔｙ作成部２７は、上述のように作成したベースｄｕｔｙＤｂを加算部２８に出力する。

加算部２８は、ベースｄｕｔｙ作成部２７から出力されるベースｄｕｔｙＤｂと、ＤＳＰ９が出力するＰＷＭデータＤｐを基にしてタイマ・カウンタ回路１１が作成した積算ｄｕｔｙ（第２デューティー比）Ｄｅとを加算する。そして、加算部２８は、ベースｄｕｔｙＤｂと積算ｄｕｔｙＤｅとを加算したスイッチングｄｕｔｙに応じたゲートパルス信号Ｇｐをゲート駆動回路１２に出力する。なお、インバータ装置１００では、ＤＳＰ９は、後述するように、ベースｄｕｔｙＤｂを除く部分のＰＷＭデータＤｐを出力する。

＜インバータ装置１００の動作＞
インバータ装置１００では、ベースｄｕｔｙ作成部２７においてベースｄｕｔｙＤｂを演算により求め、加算部２８においてベースｄｕｔｙＤｂに積算ｄｕｔｙＤｅを足し合わせてスイッチングｄｕｔｙを決定する。

図６は、インバータ装置１００におけるスイッチングｄｕｔｙ決定処理を説明するためのグラフである。本図では、目標電流（電流基準信号）Ｉｃのピークが３０Ａの場合の例を示す。

本図の１段目は誤差積算値（積算ｄｕｔｙＤｅ）を示し、２段目はベースｄｕｔｙＤｂと積算ｄｕｔｙＤｅとを加算したスイッチングｄｕｔｙを示し、３段目はスイッチングｄｕｔｙに基づいたスイッチング制御によってインバータ部４２から出力される出力電流Ｉｏを示す。

本図に示したように、初期状態の積算ｄｕｔｙＤｅの値は０である（図中１段目左から１つ目のグラフ）。そのため、スイッチングｄｕｔｙの値はベースｄｕｔｙＤｂの値と等しくなる（図中２段目左から１つ目のグラフ）。このスイッチングｄｕｔｙ（ベースｄｕｔｙＤｂ）でスイッチングを行った場合、出力電流Ｉｏは０Ａとなる（図中３段目左から１つ目のグラフ）。従って、それぞれの位相での目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏ（０Ａ）との誤差（３０Ａ）の係数倍が誤差積算値に加算されて積算ｄｕｔｙＤｅが更新される（図中１段目左から２つ目のグラフ）。

次のスイッチング制御では、加算部２８において、ベースｄｕｔｙＤｂに更新後の積算ｄｕｔｙＤｅが加算される（図中２段目左から２つ目のグラフ）。このスイッチングｄｕｔｙでスイッチングを行った場合、例えば１５Ａピークの出力電流Ｉｏが出力される（図中３段目左から２つ目のグラフ）。従って、目標電流ＩＣのピーク（３０Ａ）と出力電流のピーク（１５Ａ）との誤差（１５Ａ）の係数倍が誤差積算値に加算されて積算ｄｕｔｙＤｅが更新される（図中１段目左から３つ目のグラフ）。

次のスイッチング制御では、加算部２８において、ベースｄｕｔｙＤｂに更新後の積算ｄｕｔｙＤｅが加算される（図中２段目左から３つ目のグラフ）。このスイッチングｄｕｔｙでスイッチングを行った場合、例えば２５Ａピークの出力電流Ｉｏが出力される（図中３段目左から３つ目のグラフ）。従って、目標電流Ｉｃのピーク（３０Ａ）と出力電流のピーク（２５Ａ）との誤差（５Ａ）の係数倍が誤差積算値に加算されて積算ｄｕｔｙＤｅが更新される（図中１段目左から４つ目のグラフ）。

次のスイッチング制御では、加算部２８において、ベースｄｕｔｙＤｂに更新後の積算ｄｕｔｙＤｅが加算される（図中２段目左から４つ目のグラフ）。このスイッチングｄｕｔｙでスイッチングを行った場合、例えば３０Ａピークの出力電流Ｉｏが出力される（図中３段目左から４つ目のグラフ）。この場合、目標電流Ｉｃのピーク（３０Ａ）と出力電流Ｉｏのピーク（３０Ａ）との誤差（０Ａ）がなくなるため、誤差積算値は変化せず積算ｄｕｔｙＤｅが更新されない。以降、インバータ装置１００はこのスイッチングｄｕｔｙを維持しながら３０Ａピークで運転する。

このように、ベースｄｕｔｙＤｂと積算ｄｕｔｙＤｅとを加算してスイッチングｄｕｔｙを決定することにより、交流電力系統電圧Ｖｏの周波数（系統電圧波形）にずれが生じた場合においても、ベースｄｕｔｙＤｂは自動的に演算されるため、スイッチングｄｕｔｙのずれは積算ｄｕｔｙＤｅのみから生じることになるので、出力電流Ｉｏが大きくずれることを抑制することができる。したがって、インバータ装置１００によれば、系統電圧周波数の僅かなずれが発生した場合においても出力電流Ｉｏの目標波形からのずれを抑制（低減）することが可能となる。

＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。

＜ソフトウェアによる実現例＞
上述したインバータ装置の制御ブロック（ＣＰＵ）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ソフトウェアによって実現してもよい。

後者の場合、インバータ装置は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば少なくとも１つのプロセッサ（制御装置）を備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な少なくとも１つの記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばＣＰＵ（Central Processing Unit）を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ＲＯＭ（Read Only Memory）等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路等を用いることができる。また、上記プログラムを展開するＲＡＭ（Random Access Memory）等をさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。

＜まとめ＞
本発明の態様１に係るインバータ装置は、直流電源の電力を交流変換し、交流電力系統に対して連系運転するインバータ主回路を備え、前記インバータ主回路の交流変換の動作を、交流電力系統電圧のゼロクロスポイントに同期した波形制御により制御するインバータ装置であって、前記交流電力系統電圧と直流バス電圧との比により第１デューティー比を算出し、電流基準とインバータ出力との電流誤差の積算により第２デューティー比を算出し、前記第１デューティー比と前記第２デューティー比とを加算したスイッチングデューティー比に基づいて前記インバータ出力を制御する。

上記の構成によれば、系統電圧周波数の僅かなずれが発生した場合においても電流が目標波形からずれにくいインバータ装置を提供することが可能となる。

本発明の態様２に係るインバータ装置では、上記態様１において、前記交流電力系統電圧として、前記インバータ装置と前記交流電力系統との接続点の電圧を用いる構成であってもよい。

本発明の態様３に係るインバータ装置では、上記態様１において、前記交流電力系統電圧として、前記インバータ主回路と前記交流電力系統との間に設けられたリアクトルの前記インバータ主回路側の電圧を用いる構成であってもよい。

本発明の態様４に係るインバータ装置では、上記態様１または２において、前記交流電力系統電圧と前記直流バス電圧との比を所定の補正係数を用いて補正し、前記第１デューティー比を算出する構成であってもよい。

本発明の態様５に係るインバータ装置では、上記態様４において、前記補正係数を、前記第１デューティー比に対応した前記インバータ出力が０Ａ（アンペア）となるように決定する構成であってもよい。

本発明の態様６に係るインバータ装置では、上記態様４において、前記補正係数を、前記インバータ装置における電圧損失または電圧降下に基づいて決定する構成であってもよい。

本発明の態様７に係るインバータ装置では、上記態様６において、前記補正係数を、前記インバータ主回路と、前記インバータ装置と前記交流電力系統との接続点との間に設けられたフィルタにおける電圧損失に基づいて決定する構成であってもよい。

本発明の態様８に係るインバータ装置では、上記態様１から７のいずれかにおいて、複数周期にわたる前記交流電力系統電圧の平均値と前記直流バス電圧の平均値とを算出し、前記第１デューティー比を算出する構成であってもよい。

１、１００ インバータ装置
２ 直流電源
４ インバータ主回路
５ 電圧検出器
６ ゼロクロス検出回路
７ 電流検出器
８ Ａ／Ｄ変換器
９ ＤＳＰ
１０ 電圧異常検出回路
１１ タイマ・カウンタ回路
１２ ゲート駆動回路
１３ リアクトル
１４ コンデンサ
１５ フィルタ
１６ 交流電力系統
１７ 遮断器
１８ 柱上トランス
１９ 電流基準波形メモリ
２０ 乗算部
２１ 誤差信号作成部
２２ 誤差波形パターン積分回路
２３ ＰＷＭ処理回路
２４ ＰＷＭメモリ
２５ ゼロクロス周期検出処理回路
２６ 直流バス電圧検出部
２７ ベースｄｕｔｙ作成部
２８ 加算部
Ｄｂ ベースｄｕｔｙ（第１デューティー比）
Ｄｅ 積算ｄｕｔｙ（第２デューティー比）
Ｉｃ 電流基準信号（電流基準，目標電流）
Ｉｏ 出力電流（インバータ出力）
Ｖｂｕｓ 直流バス電圧
Ｖｏ 交流電力系統電圧

Claims (8)

1. 直流電源の電力を交流変換し、交流電力系統に対して連系運転するインバータ主回路を備え、前記インバータ主回路の交流変換の動作を、交流電力系統電圧のゼロクロスポイントに同期した波形制御により制御するインバータ装置であって、
   前記交流電力系統電圧と直流バス電圧との比により第１デューティー比を算出し、
   電流基準とインバータ出力との電流誤差の積算により第２デューティー比を算出し、
   前記第１デューティー比と前記第２デューティー比とを加算したスイッチングデューティー比に基づいて前記インバータ出力を制御するインバータ装置。
2. 前記交流電力系統電圧として、前記インバータ装置と前記交流電力系統との接続点の電圧を用いる請求項１に記載のインバータ装置。
3. 前記交流電力系統電圧として、前記インバータ主回路と前記交流電力系統との間に設けられたリアクトルの前記インバータ主回路側の電圧を用いる請求項１に記載のインバータ装置。
4. 前記交流電力系統電圧と前記直流バス電圧との比を所定の補正係数を用いて補正し、前記第１デューティー比を算出する請求項１または２に記載のインバータ装置。
5. 前記補正係数を、前記第１デューティー比に対応した前記インバータ出力が０Ａとなるように決定する請求項４に記載のインバータ装置。
6. 前記補正係数を、前記インバータ装置における電圧損失または電圧降下に基づいて決定する請求項４に記載のインバータ装置。
7. 前記補正係数を、前記インバータ主回路と、前記インバータ装置と前記交流電力系統との接続点との間に設けられたフィルタにおける電圧損失に基づいて決定する請求項６に記載のインバータ装置。
8. 複数周期にわたる前記交流電力系統電圧の平均値と前記直流バス電圧の平均値とを算出し、前記第１デューティー比を算出する請求項１から７のいずれか１項に記載のインバータ装置。

Images