KR102342074B1 - 가변 dc 링크 제어를 이용한 계통연계 인버터의 위상 동기 장치 및 방법 - Google Patents

가변 dc 링크 제어를 이용한 계통연계 인버터의 위상 동기 장치 및 방법 Download PDF

Info

Publication number
KR102342074B1
KR102342074B1 KR1020210046235A KR20210046235A KR102342074B1 KR 102342074 B1 KR102342074 B1 KR 102342074B1 KR 1020210046235 A KR1020210046235 A KR 1020210046235A KR 20210046235 A KR20210046235 A KR 20210046235A KR 102342074 B1 KR102342074 B1 KR 102342074B1
Authority
KR
South Korea
Prior art keywords
grid
voltage
connected inverter
phase
duty cycle
Prior art date
Application number
KR1020210046235A
Other languages
English (en)
Inventor
노정욱
정희성
이창현
황훈하
이용휘
박도일
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Application granted granted Critical
Publication of KR102342074B1 publication Critical patent/KR102342074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/04—Circuit arrangements for ac mains or ac distribution networks for connecting networks of the same frequency but supplied from different sources
    • H02J3/08—Synchronising of networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

계통연계 인버터의 위상 동기 장치가 제공된다. 위상 동기 장치는 상기 계통연계 인버터로부터 전류가 주입되는 부하에 연결된 그리드 교류 전압의 영점들을 센싱하고, 상기 센싱된 영점들의 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 주기 계산부, 상기 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinv.ref|를 이용하여 상기 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하고, 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 듀티 사이클 제어부 및 상기 그리드 교류 전압의 피크값 |Vgrid|max을 센싱하고, 상기 센싱된 상기 그리드 교류 전압의 피크값 |Vgrid|max 에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 입력 전압 제어부를 포함할 수 있다.

Description

가변 DC 링크 제어를 이용한 계통연계 인버터의 위상 동기 장치 및 방법{PHASE SYNCHRONIZATION APPARATUS AND METHOD FOR GRID CONNECTED INVERTER USING VARIABLE DIRECT CURRENT LINK CONTROLLING}
이하의 설명은 계통연계 인버터의 위상 동기 장치 및 방법에 관한 것이다. 보다 구체적으로, 계통연계 인버터의 입력 단자로 연결되는 직류 전압의 크기를 동적으로 제어함으로써 간편한 회로만으로 빠르게 출력 신호의 동기화를 수행하는 계통연계 인버터의 위상 동기 장치 및 방법에 관한 것이다.
종래 계통연계 인버터에 이용되는 위상 동기 루프(PLL: phase locked loop)는 계통의 전압이나 전류의 위상을 감지하고, 전압 또는 전류의 위상 변동을 줄여가며 평균적으로 입력 주파수 및 위상을 동기화하는 방식이다. 그러나 위상 동기 루프 방식은 계산이 복잡하며, 피드백 회로 구조를 통해 출력 주파수(예. Sin 함수)를 생성하기 때문에 동기화 과정을 위해 적어도 2 사이클 내지 10 사이클을 필요로 하여, 전류 명령 생성까지 수 초 내외의 시간을 필요로 한다. 또한, 주파수 및 위상 동기화 이후에 전류 제어를 진행하기 때문에 그리드 전압과 동일한 주파수 및 위상을 생성하기 위해서는 수 초 이상의 시간이 소요된다. 따라서, 이러한 위상 동기 루프의 구현 과정에서는 고사양의 프로세서가 필요하며 이는 전체 회로의 원가 증감으로 이어진다.
대한민국 등록특허 제10-1905425호(2018.10.10) 일본 등록특허 제6680914호(2020.03.24)
일 측면에 따르면, 계통연계 인버터의 위상 동기 장치가 제공된다. 위상 동기 장치는 상기 계통연계 인버터로부터 전류가 주입되는 부하에 연결된 그리드 교류 전압의 영점들을 센싱하고, 상기 센싱된 영점들의 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 주기 계산부, 상기 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinv.ref|를 이용하여 상기 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하고, 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 듀티 사이클 제어부 및 상기 그리드 교류 전압의 피크값 |Vgrid|max을 센싱하고, 상기 센싱된 상기 그리드 교류 전압의 피크값 |Vgrid|max 에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 입력 전압 제어부를 포함할 수 있다.
일 실시 예에 따른 듀티 사이클 제어부는 수학식 6에 기반하여 상기 기준 신호의 위상 φ를 계산할 수 있다. 상기 수학식 6은
Figure 112021041601638-pat00001
이고, L은 상기 계통연계 인버터의 출력 인덕턴스의 크기를 나타낸다.
다른 일 실시 예에 따른, 위상 동기 장치는 상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 소정 시간 구간 동안 지정된 전압 레벨로 샘플링된 복수의 룩업 테이블을 저장하는 메모리부를 더 포함하고, 상기 메모리부는 상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 제1 룩업 테이블을 출력할 수 있다.
또 다른 일 실시 예에 따른, 상기 복수의 룩업 테이블 각각은 상기 소정 시간 동안의 그리드 교류 전압의 평균값을 상기 소정 시간에 대응하는 전압 레벨로 가지며, 계단함수(step function) 형태로서 시간과 전압 레벨로 정의되는 그래프일 수 있다.
또 다른 일 실시 예에 따른, 상기 듀티 사이클 제어부는 상기 출력된 제1 룩업 테이블의 전압 레벨을 상기 기준 신호의 위상 φ에 따라 시프팅하고, 상기 시프팅된 전압 레벨과 미리 지정된 톱니파(ramp wave)의 크기를 비교함으로써, 상기 시프팅된 전압 레벨이 상기 톱니파보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호를 생성할 수 있다.
또 다른 일 실시 예에 따른, 상기 주기 계산부는 상기 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL'와 상이한 경우에 새로운 듀티 사이클 생성을 위한 제1 트리거 신호를 상기 듀티 사이클 제어부로 출력하고, 상기 듀티 사이클 제어부는 상기 제1 트리거 신호에 응답하여 상기 듀티 사이클 제어 신호를 생성할 수 있다.
또 다른 일 실시 예에 따른, 상기 입력 전압 제어부는 상기 그리드 교류 전압의 피크값 |Vgrid|max과 상기 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 경우, 상기 직류 전압 VDC을 제어하기 위한 제2 트리거 신호를 생성할 수 있다.
다른 일 측면에 따르면, 적어도 하나의 프로세서에 의해 수행되는 계통연계 인버터의 위상 동기 방법이 제공된다. 상기 위상 동기 방법은 상기 프로세서가, 그리드 교류 전압으로부터 센싱된 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 단계, 상기 프로세서가, 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinv.ref|를 이용하여 상기 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하는 단계, 상기 프로세서가, 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 단계 및 상기 프로세서가, 상기 그리드 교류 전압의 피크값 |Vgrid|max에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 단계를 포함할 수 있다.
다른 일 실시 예에 따르면, 상기 프로세서가, 상기 기준 신호의 위상 φ을 계산하는 단계는 수학식 6에 기반하여 상기 기준 신호의 위상 φ를 계산하는 단계를 포함하고, 상기 수학식 6은
Figure 112021041601638-pat00002
이고, L은 상기 계통연계 인버터의 출력 인덕턴스의 크기를 나타낼 수 있다.
또 다른 일 실시 예에 따르면, 상기 위상 동기 방법은 상기 프로세서에 연결된 메모리부가, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 미리 저장된 룩업 테이블을 출력하는 단계를 더 포함할 수 있다.
또 다른 일 실시 예에 따르면, 미리 저장된 룩업 테이블은 상기 소정 시간 동안의 그리드 교류 전압의 평균값을 상기 소정 시간에 대응하는 전압 레벨로 가지며, 계단함수 형태로서 시간과 전압 레벨로 정의되는 그래프인 것을 특징으로 할 수 있다.
또 다른 일 실시 예에 따르면, 상기 듀티 사이클 제어 신호를 생성하는 단계는, 상기 로딩된 룩업 테이블의 전압 레벨을 상기 기준 신호의 위상 φ에 따라 시프팅하는 단계 및 상기 시프팅된 전압 레벨과 미리 지정된 톱니파의 크기를 비교함으로써, 상기 시프팅된 전압 레벨이 상기 톱니파보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호를 생성하는 단계를 포함할 수 있다.
또 다른 일 실시 예에 따르면, 상기 위상 동기 방법은 상기 프로세서에 의해 구현되는 주기 계산부가, 상기 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL'와 상이한 경우에 새로운 듀티 사이클 생성을 위한 제1 트리거 신호를 생성하는 단계 및 상기 프로세서에 의해 구현되는 듀티 사이클 제어부가, 상기 제1 트리거 신호에 응답하여 상기 듀티 사이클 제어 신호를 생성하는 단계를 더 포함할 수 있다.
또 다른 일 실시 예에 따르면, 상기 위상 동기 방법은 상기 프로세서에 의해 구현되는 입력 전압 제어부가, 상기 그리드 교류 전압의 피크값 |Vgrid|max 과 상기 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 경우, 상기 직류 전압 VDC을 제어하기 위한 제2 트리거 신호를 생성하는 단계를 더 포함할 수 있다.
또 다른 일 측면에 따르면, 컴퓨터 장치로 하여금, 그리드 교류 전압으로부터 센싱된 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 단계; 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinv.ref|를 이용하여 상기 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하는 단계; 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 단계; 및 상기 그리드 교류 전압의 피크값 |Vgrid|max에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 단계를 수행하도록 구현된 명령어(instructions)를 포함하는, 매체에 기록된 컴퓨터 프로그램이 제공된다.
본 실시 예에 따른 계통연계 인버터는 센싱된 그리드 교류 전압의 영점들의 간격을 통해 그리드 교류 전압의 주기를 계산하고, 계산된 주기에 따라 주입되는 전류의 위상을 제어할 수 있다. 이에 따라, 종래 위상 동기 루프의 피드백 회로에서 이용되는 프로세서의 많은 연산량을 줄이고, 저사양 프로세서의 활용을 통해 회로 전체의 비용을 경감시킬 수 있다.
또한, 계통연계 인버터의 입력 직류 전압을 가변형 직류 링크와 연결함으로써 감지된 그리드 교류 전압의 피크값에 따라 입력 직류 전압이 동적 제어되도록 하여 전류 크기 제어와 위상 제어를 동시에 진행함으로써 불필요한 피드백 연산에 소요되는 시간을 감소시키는 효과를 기대할 수 있다.
본 발명의 실시 예의 설명에 이용되기 위하여 첨부된 아래 도면들은 본 발명의 실시 예들 중 단지 일부일 뿐이며, 본 발명의 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 발명에 이르는 추가 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있다.
도 1은 일 실시 예에 따른 계통연계 인버터의 위상 동기 장치를 설명하는 블록도이다.
도 2a는 다른 일 실시 예에 따른 계통연계 인버터의 위상 동기 장치를 설명하는 회로도이다.
도 2b는 도 2a에서 설명된 계통연계 인버터의 위상 동기 장치에 이용되는 주요 신호들의 시간에 따른 파형이다.
도 3은 또 다른 일 실시 예에 따른 계통연계 인버터의 동작 과정을 설명하기 위해 모델링된 회로도이다.
도 4는 일 실시 예에 따른 주기 계산부의 동작 과정을 설명하는 주요 신호들의 그래프이다.
도 5는 일 실시 예에 따라 메모리부에 저장된 룩업 테이블의 예시도이다.
도 6은 일 실시 예에 따라 계통연계 인버터에 연결된 펄스 폭 변조 회로의 출력 신호를 설명하는 그래프이다.
도 7a 내지 도 7c는 각각의 동작 조건에 따른 계통연계 인버터의 위상 동기 장치의 시뮬레이션 결과를 나타내는 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 통상의 기술자가 본 발명을 실시할 수 있도록 상세히 설명된다.
본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 단어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 또한, '하나' 또는 '한'은 하나 이상의 의미로 쓰인 것이며, '또 다른'은 적어도 두 번째 이상으로 한정된다.
또한, 본 발명의 '제1', '제2' 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로서, 순서를 나타내는 것으로 이해되지 않는 한 이들 용어들에 의하여 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 이와 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는 그 다른 구성요소에 직접 연결될 수도 있지만 중간에 다른 구성요소가 개재할 수도 있다고 이해되어야 할 것이다. 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉, "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
각 단계들에 있어서 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용된 것으로 식별부호는 논리상 필연적으로 귀결되지 않는 한 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며, 반대의 순서로 수행될 수도 있다.
통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다. 따라서, 특정 구조나 기능에 관하여 본 명세서에 개시된 상세 사항들은 한정하는 의미로 해석되어서는 아니되고, 단지 통상의 기술자가 실질적으로 적합한 임의의 상세 구조들로써 본 발명을 다양하게 실시하도록 지침을 제공하는 대표적인 기초 자료로 해석되어야 할 것이다.
더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
이하, 통상의 기술자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 일 실시 예에 따른 계통연계 인버터의 위상 동기 장치를 설명하는 블록도이다. 도 1을 참조하면, 계통연계 인버터의 위상 동기 장치(100)는 주기 계산부(110), 듀티 사이클 제어부(120) 및 입력 전압 제어부(130)를 포함할 수 있다. 주기 계산부(110)는 계통연계 인버터로부터 전류가 주입되는 부하에 연결된 그리드 교류 전압의 영점들을 센싱할 수 있다. 또한, 주기 계산부(110)는 센싱된 영점들의 시간 간격에 기반하여 그리드 교류 전압의 주기 TL을 계산할 수 있다.
듀티 사이클 제어부(120)는 그리드 교류 전압의 주기 TL, 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj.ref|를 이용하여 기준 신호의 위상 φ을 계산할 수 있다. 보다 구체적으로, 듀티 사이클 제어부(120)는 기준 신호를 이용하여 계통연계 인버터에 포함되는 복수의 스위치 소자들을 제어할 수 있다. 또한, 듀티 사이클 제어부(120)는 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성할 수 있다.
입력 전압 제어부(130)는 그리드 교류 전압의 피크값 |Vgrid|max을 센싱하고, 상기 센싱된 상기 그리드 교류 전압의 피크값 |Vgrid|max에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어할 수 있다. 이하에서, 추가적인 도면과 함께 계통연계 인버터의 위상 동기 장치(100)의 동작 과정이 보다 상세히 설명된다.
도 2a는 다른 일 실시 예에 따른 계통연계 인버터의 위상 동기 장치를 설명하는 회로도이다. 도 2a를 참조하면, 복수의 스위칭 소자를 포함하는 계통연계 인버터(210)의 출력 전압 Vinv는 아래의 수학식 1과 같이 정리될 수 있다.
Figure 112021041601638-pat00003
설명의 편의를 위해, 계통연계 인버터의 전류 주입 과정을 간소화한 도 3과 함께 설명한다.
도 3은 또 다른 일 실시 예에 따른 계통연계 인버터의 동작 과정을 설명하기 위해 모델링된 회로도이다. 도 3을 참조하면, 계통연계 인버터를 통해 주입되는 전류 Iinv는 그리드 교류 전압 Vgrid이 인가되고 있는 부하로 전달된다. 도 3에서, L은 계통연계 인버터의 출력 인덕턴스의 크기를 나타낸다.
도 3의 회로에서, 키르히호프의 전류 법칙(KCL: Kirchhoff's current law)에 기반하여 계통연계 인버터를 통해 출력되는 전류
Figure 112021041601638-pat00004
를 정리하면 아래의 수학식 2와 같이 정리될 수 있다.
Figure 112021041601638-pat00005
상기 수학식 2에서 ωL은 그리드 교류 전압 Vgrid의 각 주파수로서 2π/TL로 정의된다. 이 경우에,
Figure 112021041601638-pat00006
을
Figure 112021041601638-pat00007
에 관한 식으로 정리하면 아래의 수학식 3과 같다.
Figure 112021041601638-pat00008
이 경우에, 시간 도메인에서 Vgrid(t)는 |Vgrid|cos(ωL×t)로 정의될 수 있다. 또한, 계통부하에 기준 전류의 크기인 |Iinv.ref|를 주입하는 경우에, Iinv(t)의 위상도 Vgrid(t)와 동일해야 할 것이다. 따라서, Iinv(t)는 시간 도메인에서 아래의 수학식 4와 같이 전개될 수 있다.
Figure 112021041601638-pat00009
상기 수학식 3, 4를 참조하면,
Figure 112021041601638-pat00010
를 시간 도메인에서 전개하면 아래의 수학식 5와 같이 정리될 수 있다.
Figure 112021041601638-pat00011
상기 수학식 5에서 L은 계통연계 인버터의 출력 인덕턴스의 크기를 나타낸다. 다시 도 2로 돌아오면, 듀티 사이클 제어부(230)는 위와 같은 연산에 기반하여 기준 신호가 되는 Vinv(t)의 위상 φ를 수학식 6과 같이 계산할 수 있다.
Figure 112021041601638-pat00012
상기 수학식 6에서 |Vgrid|, ωL, L 및 |Iinv.ref|이 상수(constant)인 경우로 가정한다면, |Vinv|와 위상 φ 역시 상수라는 것이 증명된다. 예시적으로, |Vgrid|=220
Figure 112021041601638-pat00013
, ωL =2π×60Hz, L=10mH 및 |Iinv.ref|=5A라는 동작 조건에서 계통연계 인버터가 동작하는 경우에, |Vinv|=311.697V 및 위상 φ = 3.467°로 상수로서 계산됨으로써 계통연계 인버터의 위상 동기 장치의 빠른 동기화가 가능하다는 것이 수식적으로 입증된다.
이 경우에, 계통연계 인버터(210)에 포함되는 복수의 스위치 소자들이 풀 브릿지 회로 토폴로지로 연결되는 경우에 Vinv(t)는 아래의 수학식 7과 같이 정의될 수 있다.
Figure 112021041601638-pat00014
상기 수학식 5와 상기 수학식 7에 기반하여 D(t)가 정리되는 경우, D(t)는 아래의 수학식 8과 같이 정의될 수 있다.
Figure 112021041601638-pat00015
또한, 다른 일 실시예로서 계통연계 인버터(210)에 포함되는 복수의 스위치 소자들이 바이폴라 PWM 스위칭(bipolar PWM switching) 토폴로지로 연결되는 경우, 펄스 폭 변조 회로의 출력 신호 d(t)는 아래의 수학식 9와 같이 정의될 수 있다.
Figure 112021041601638-pat00016
위와 같은 수학식 8, 9와 같이, 계통연계 인버터의 출력 인덕터의 인덕턴스 L, 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj.ref|가 측정될 수 있는 경우에 듀티 사이클 제어부(230)에서 위상 동기화를 위한 출력 신호 D(t)를 생성할 수 있다는 것이 수식적으로 증명된다.
입력 전압 제어부(240)의 동작이 설명되기 위해,
Figure 112021041601638-pat00017
는 |Vgrid|2에 비해 너무나 작은 값이기 때문에 |Vinv|는 |Vgrid|로 근사될 수 있다는 전제 조건이 이용될 수 있다. 입력 전압 제어부(240)는 계통연계 인버터(210)의 입력 전압 VDC가 그리드 교류 전압의 진폭 |Vgrid|의 최대 피크값에 비례하도록 펄스 폭 변조 회로의 제어 신호를 생성할 수 있다. 종래의 위상 동기 루프의 경우에는 입력 신호와 출력 신호의 주기 동기화가 끝나면, 전류 제어를 통하여 그리드 교류 전압과 크기를 맞추게 되기 때문에 2 내지 10 사이클의 동기화 시간을 필요로 하였지만, 본 실시 예의 경우는 계통연계 인버터의 입력 전류 전압을 가변 직류 연결을 통해 동시에 제어하기 때문에 빠른 동기화 속도를 구현할 수도 있다.
도 2b는 도 2a에서 설명된 계통연계 인버터의 위상 동기 장치에 이용되는 주요 신호들의 시간에 따른 파형이다. 도 2b를 참조하면, 센싱된 그리드 교류 전압 VGRID,SEN의 시간에 따른 그래프가 도시된다. 입력 전압 제어부(240)의 피크 검출부는 기저장된 피크값의 크기 보다 오차 범위를 초과하는 제1 피크값(251)을 감지할 수 있다. 이 경우에, 입력 전압 제어부(240)는 제1 피크값(251)과 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 것을 계산할 수 있다. 입력 전압 제어부(240)는 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 증가시키기 위해 펄스 폭 변조(PWM: pulse width modulation) 회로의 동작 모드를 변경하기 위한 트리거 신호를 생성할 수 있다. 일 실시 예로서, 상기 트리거 신호에 응답하여, 도 2b의 PWMB가 출력하는 DB(t) 신호의 듀티 간격이 증가됨으로서, 제1 시점(252)에서 제2 시점(253)까지 직류 전압 VDC의 크기가 증가되도록 제어한다. 추가로, 입력 전압 제어부(240)의 피크 검출부는 감소된 제2 피크값(251)를 감지할 수 있다. 이 경우에, 입력 전압 제어부(240)가 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 감소시키기 위한 트리거 신호를 생성할 수 있다는 것은 통상의 기술자에게는 자명한 사실일 것이다. 다만, 상기 트리거 신호가 펄스 폭 변조 회로로 입력되어 직류 전압 VDC의 크기를 제어하는 것은 이해를 돕기 위한 예시적 기재일 뿐, 다른 실시 예를 한정하거나 제한하는 것은 아니다. 이를 테면, 펄스 주파수 변조(PFM: pulse frequency modulation), current mode control, constant on time control 등 직류 전압 VDC의 크기를 제어할 수 있는 다양한 수단에 트리거 신호가 입력될 수 있음은 통상의 기술자에게는 자명한 사실일 것이다.
도 2b에서, 제3 시점(255)에서 주기 계산부(220)에 연결된 제로 크로싱 검출부는 그리드 교류 전압의 주기 TL가 기저장된 주기보다 증가한 것을 감지할 수 있다. 도 2b에서는 설명의 편의를 위해 주기 계산부와 제로 크로싱 검출부를 별도의 유닛으로 설명하나, 구현 과정에서 주기 계산부에 제로 크로싱 검출부가 포함되어 하나의 유닛으로 구현 가능하다는 것은 통상의 기술자에게는 자명한 사실일 것이다. 주기 계산부의 상세한 동작 과정에 대해서는 이하에서 추가될 도면과 함께 보다 자세히 설명된다.
도 4는 일 실시 예에 따른 주기 계산부의 동작 과정을 설명하는 주요 신호들의 그래프이다. 도 4를 참조하면, 주기 계산부에 포함된 제로 크로싱 검출부는 그리드 교류 전압의 영점들을 센싱할 수 있다. 또한, 주기 계산부는 센싱된 영점들의 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산할 수 있다. 보다 구체적으로, 도 2a에서 설명된 주기 계산부(220)는 2 회 연속으로 측정된 영점들의 간격으로 정의되는 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL '와 상이한 경우에 새로운 듀티 사이클 생성을 위한 트리거 신호를 듀티 사이클 제어부(230)로 출력할 수 있다. 듀티 사이클 제어부(230)는 입력되는 트리거 신호에 응답하여 듀티 사이클 제어 신호를 생성할 수 있다.
도 5는 일 실시 예에 따라 메모리부에 저장된 룩업 테이블의 예시도이다. 도 1에 도시되지는 않았지만, 계통연계 인버터의 위상 동기 장치는 메모리부를 더 포함할 수 있다. 메모리부는 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 소정 시간 구간 동안 지정된 전압 레벨로 샘플링된 복수의 룩업 테이블을 저장, 유지 및 관리할 수 있다. 또한, 메모리부는 그리드 교류 전압의 대응 스펙에 따라 복수의 룩업 테이블 중 하나를 출력할 수 있다. 구체적으로, 메모리부는 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 하나의 룩업 테이블을 출력할 수 있다. 도 5를 참조하면, |Vgrid|가 1.5V이고 1/TL 가 60Hz인 경우에 이용 가능한 제1 룩업 테이블(500)이 도시된다. 구체적으로, 제1 룩업 테이블(500)은 그리드 교류 전압의 하나의 주기(TL = 1/60sec)를 20 개의 시간 구간으로 나누고, 각각의 시간 구간에 대응하는 샘플링된 전압 레벨을 저장하는 계단함수 형태로 구현될 수 있다. 상기 계단함수는 단위 계단함수의 합으로 정의되어 시간과 전압 레벨로 정의된다. 예시적으로, 제1 룩업 테이블은 하나의 주기동안 미리 샘플링된 전압 레벨 {1.5(V), 1.8(V), 2.1(V), 2.4(V), 2.7(V), 3(V), 2.7(V), 2.4(V), 2.1(V), 1.8(V), 1.5(V), 1.2(V), 0.9(V), 0.6(V), 0.3(V), 0(V), 0.3(V), 0.6(V), 0.9(V), 1.2(V)}을 각각의 시간 구간에 대응하여 저장할 수 있다. 본 실시 예에 따른 계통연계 인버터의 위상 동기 장치는 룩업 테이블 방식으로 간단히 동작 가능하기 때문에 8 비트와 같은 저사양 프로세서를 통해서도 간단히 동작이 가능하며, 원가 저감이 가능하다.
도 6은 일 실시 예에 따라 계통연계 인버터에 연결된 펄스 폭 변조 회로의 출력 신호를 설명하는 그래프이다. 도 6을 참조하면, 메모리부로부터 출력된 룩업 테이블의 신호(610)가 도시된다. 일 실시 예로서, 듀티 사이클 제어부는 출력된 제1 룩업 테이블의 전압 레벨을 기준 신호의 위상 φ에 따라 시프팅할 수 있다. 또한, 듀티 사이클 제어부는 시프팅된 전압 레벨과 미리 지정된 톱니파(ramp wave)(620)의 크기를 비교함으로써, 시프팅된 전압 레벨이 톱니파(620)보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호 d(t)(630)를 생성할 수 있다. 듀티 사이클 제어 신호 d(t)에 따라 계통연계 인버터에 포함되는 스위칭 소자들이 턴 온 되거나 턴 오프 되도록 제어됨으로써, 계통연계 인버터로부터 주입되는 전류의 위상이 동기화될 수 있다.
도 7a 내지 도 7c는 각각의 동작 조건에 따른 계통연계 인버터의 위상 동기 장치의 시뮬레이션 결과를 나타내는 그래프이다. 도 7a 내지 도 7c는 3Kw 급의 가변 직류 링크 인버터를 이용한 경우의 실험 결과를 도시한다. 도 7a는 계통 전압이 200Vrms, 도 7b는 계통 전압이 220Vrms이고, 도 7c는 계통 전압이 240Vrms에서의 시뮬레이션 데이터를 도시한다. 종래의 위상 동기 루프와 비교하여 하나의 사이클 내에서 위상과 주입 전류의 크기를 동기화할 수 있다는 것이 실험적으로 잘 드러난다.
이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 기술 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변혼 및 변경이 가능하다.

Claims (15)

  1. 계통연계 인버터의 위상 동기 장치에 있어서,
    상기 계통연계 인버터로부터 전류가 주입되는 부하에 연결된 그리드 교류 전압의 영점들을 센싱하고, 상기 센싱된 영점들의 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 주기 계산부;
    상기 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj.ref|를 이용하여 상기 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하고, 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 듀티 사이클 제어부; 및
    상기 그리드 교류 전압의 피크값 |Vgrid|max을 센싱하고, 상기 센싱된 상기 그리드 교류 전압의 피크값 |Vgrid|max에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 입력 전압 제어부
    를 포함하는 계통연계 인버터의 위상 동기 장치.
  2. 제1항에 있어서,
    상기 듀티 사이클 제어부는,
    수학식 6에 기반하여 상기 기준 신호의 위상 φ를 계산하고,
    상기 수학식 6은
    Figure 112021041601638-pat00018
    이고, L은 상기 계통연계 인버터의 출력 인덕턴스의 크기를 나타내는 계통연계 인버터의 위상 동기 장치.
  3. 제2항에 있어서,
    상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 소정 시간 구간 동안 지정된 전압 레벨로 샘플링된 복수의 룩업 테이블을 저장하는 메모리부
    를 더 포함하고,
    상기 메모리부는,
    상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 제1 룩업 테이블을 출력하는 계통연계 인버터의 위상 동기 장치.
  4. 제3항에 있어서,
    상기 복수의 룩업 테이블 각각은,
    상기 소정 시간 동안의 그리드 교류 전압의 평균값을 상기 소정 시간에 대응하는 전압 레벨로 가지며, 계단함수(step function) 형태로서 시간과 전압 레벨로 정의되는 그래프인 것을 특징으로 하는 계통연계 인버터의 위상 동기 장치.
  5. 제3항에 있어서,
    상기 듀티 사이클 제어부는,
    상기 출력된 제1 룩업 테이블의 전압 레벨을 상기 기준 신호의 위상 φ에 따라 시프팅하고, 상기 시프팅된 전압 레벨과 미리 지정된 톱니파(ramp wave)의 크기를 비교함으로써, 상기 시프팅된 전압 레벨이 상기 톱니파보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호를 생성하는 계통연계 인버터의 위상 동기 장치.
  6. 제1항에 있어서,
    상기 주기 계산부는,
    상기 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL '와 상이한 경우에 새로운 듀티 사이클 생성을 위한 제1 트리거 신호를 상기 듀티 사이클 제어부로 출력하고,
    상기 듀티 사이클 제어부는 상기 제1 트리거 신호에 응답하여 상기 듀티 사이클 제어 신호를 생성하는 계통연계 인버터의 위상 동기 장치.
  7. 제5항에 있어서,
    상기 입력 전압 제어부는,
    상기 그리드 교류 전압의 피크값 |Vgrid|max과 상기 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 경우, 상기 직류 전압 VDC을 제어하기 위한 제2 트리거 신호를 생성하는 계통연계 인버터의 위상 동기 장치.
  8. 적어도 하나의 프로세서에 의해 수행되는 계통연계 인버터의 위상 동기 방법에 있어서,
    상기 프로세서가, 그리드 교류 전압으로부터 센싱된 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 단계;
    상기 프로세서가, 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj.ref|를 이용하여 상기 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하는 단계;
    상기 프로세서가, 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 단계; 및
    상기 프로세서가, 상기 그리드 교류 전압의 피크값 |Vgrid|max에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 단계
    를 포함하는 계통연계 인버터의 위상 동기 방법.
  9. 제8항에 있어서,
    상기 프로세서가, 상기 기준 신호의 위상 φ을 계산하는 단계는,
    수학식 1에 기반하여 상기 기준 신호의 위상 φ를 계산하는 단계를 포함하고,
    상기 수학식 1은
    Figure 112021041601638-pat00019
    이고, L은 상기 계통연계 인버터의 출력 인덕턴스의 크기를 나타내는 계통연계 인버터의 위상 동기 방법.
  10. 제9항에 있어서,
    상기 프로세서에 연결된 메모리부가, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 소정 시간 구간 동안 지정된 전압 레벨로 샘플링된 룩업 테이블을 출력하는 단계
    를 더 포함하는 계통연계 인버터의 위상 동기 방법.
  11. 제10항에 있어서,
    미리 저장된 룩업 테이블은,
    상기 소정 시간 동안의 그리드 교류 전압의 평균값을 상기 소정 시간에 대응하는 전압 레벨로 가지며, 계단함수 형태로서 시간과 전압 레벨로 정의되는 그래프인 것을 특징으로 하는 계통연계 인버터의 위상 동기 방법.
  12. 제10항에 있어서,
    상기 듀티 사이클 제어 신호를 생성하는 단계는,
    상기 출력된 룩업 테이블의 전압 레벨을 상기 기준 신호의 위상 φ에 따라 시프팅하는 단계; 및
    상기 시프팅된 전압 레벨과 미리 지정된 톱니파의 크기를 비교함으로써, 상기 시프팅된 전압 레벨이 상기 톱니파보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호를 생성하는 단계
    를 포함하는 계통연계 인버터의 위상 동기 방법.
  13. 제8항에 있어서,
    상기 프로세서에 의해 구현되는 주기 계산부가, 상기 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL '와 상이한 경우에 새로운 듀티 사이클 생성을 위한 제1 트리거 신호를 생성하는 단계; 및
    상기 프로세서에 의해 구현되는 듀티 사이클 제어부가, 상기 제1 트리거 신호에 응답하여 상기 듀티 사이클 제어 신호를 생성하는 단계
    를 더 포함하는 계통연계 인버터의 위상 동기 방법.
  14. 제13항에 있어서,
    상기 프로세서에 의해 구현되는 입력 전압 제어부가, 상기 그리드 교류 전압의 피크값 |Vgrid|max과 상기 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 경우, 상기 직류 전압 VDC을 제어하기 위한 제2 트리거 신호를 생성하는 단계
    를 더 포함하는 계통연계 인버터의 위상 동기 방법.
  15. 컴퓨터 장치로 하여금, 그리드 교류 전압으로부터 센싱된 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 단계; 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj.ref|를 이용하여 계통연계 인버터에 포함되는 복수의 스위칭 소자들을 제어하기 위한 기준 신호의 위상 φ을 계산하는 단계; 상기 기준 신호의 위상 φ을 이용하여 듀티 사이클 제어 신호를 생성하는 단계; 및 상기 그리드 교류 전압의 피크값 |Vgrid|max에 따라 상기 계통연계 인버터로 입력되는 직류 전압 VDC의 크기를 제어하는 단계를 수행하도록 구현된 명령어(instructions)를 포함하는, 매체에 기록된 컴퓨터 프로그램.
KR1020210046235A 2021-03-10 2021-04-09 가변 dc 링크 제어를 이용한 계통연계 인버터의 위상 동기 장치 및 방법 KR102342074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210031345 2021-03-10
KR1020210031345 2021-03-10

Publications (1)

Publication Number Publication Date
KR102342074B1 true KR102342074B1 (ko) 2021-12-24

Family

ID=79176114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046235A KR102342074B1 (ko) 2021-03-10 2021-04-09 가변 dc 링크 제어를 이용한 계통연계 인버터의 위상 동기 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102342074B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074698A (ko) * 2004-01-14 2005-07-19 삼성전자주식회사 계통연계 자가발전시스템
KR20160031114A (ko) * 2014-09-11 2016-03-22 한국전기연구원 계통연계운전 및 독립운전을 수행하는 전력시스템 제어 방법
KR101905425B1 (ko) 2017-03-03 2018-10-10 (주)그린파워 인버터의 전압과 전류의 위상차 감지 장치 및 방법
JP6680914B2 (ja) 2018-02-20 2020-04-15 株式会社日立製作所 無停電電源（ｕｐｓ）および過渡電流低減方法
KR20200088159A (ko) * 2019-01-14 2020-07-22 엘지전자 주식회사 계통 연계형 인버터 및 계통 연계형 인버터의 단독 운전 검출 방법
JP2020205713A (ja) * 2019-06-18 2020-12-24 シャープ株式会社 インバータ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074698A (ko) * 2004-01-14 2005-07-19 삼성전자주식회사 계통연계 자가발전시스템
KR20160031114A (ko) * 2014-09-11 2016-03-22 한국전기연구원 계통연계운전 및 독립운전을 수행하는 전력시스템 제어 방법
KR101905425B1 (ko) 2017-03-03 2018-10-10 (주)그린파워 인버터의 전압과 전류의 위상차 감지 장치 및 방법
JP6680914B2 (ja) 2018-02-20 2020-04-15 株式会社日立製作所 無停電電源（ｕｐｓ）および過渡電流低減方法
KR20200088159A (ko) * 2019-01-14 2020-07-22 엘지전자 주식회사 계통 연계형 인버터 및 계통 연계형 인버터의 단독 운전 검출 방법
JP2020205713A (ja) * 2019-06-18 2020-12-24 シャープ株式会社 インバータ装置

Similar Documents

Publication Publication Date Title
US6704212B2 (en) PWM inverter with long carrier wave insertion
CN106549570B (zh) 电力供应器中的输出电容计算和控制
KR101513710B1 (ko) Ｐｗｍ 신호생성장치 및 이 ｐｗｍ 신호생성장치를 구비한 인버터 장치
JP5880628B2 (ja) マトリックスコンバータ
KR930007048A (ko) 상이한 용량을 갖는 상이한 형태의 교류전원을 공통모선에 병렬연결가능한 전력변환방법 및 장치
KR987000725A (ko) Pwm 제어변환기의 제어장치
JP2010527229A (ja) マトリックスコンバータのパルス幅変調制御
US10615680B2 (en) Control apparatus for power converter
KR101965081B1 (ko) 전력 변환 장치
CN105322548B (zh) 阻抗补偿
EP1966882A1 (en) Apparatus and method for controlling inverter
US20150188454A1 (en) Inverter device, control circuit for inverter device, and method for controlling inverter device
KR102342074B1 (ko) 가변 dc 링크 제어를 이용한 계통연계 인버터의 위상 동기 장치 및 방법
JP2003209976A (ja) Ｐｗｍインバータ装置及びその電流検出方法
JP5482576B2 (ja) 誘導性負荷駆動制御装置及び駆動制御方法
CN112400263B (zh) 单相输入检测和电源保护
KR102146387B1 (ko) 인버터 비선형성에 의한 전압 합성 오차를 보상하는 제어 시스템
KR102303149B1 (ko) 계통연계 인버터의 전력 제어 장치 및 방법
KR101045176B1 (ko) 기준전류 기울기를 이용한 히스테리시스 전류제어기
JP2010041877A (ja) 電力変換装置の制御装置および制御方法
KR101905425B1 (ko) 인버터의 전압과 전류의 위상차 감지 장치 및 방법
WO2004106950A1 (en) Waveform detection, in particular for the representation of the root mean square of a waveform
KR100915982B1 (ko) 역률 개선용 3상 정류기 제어방법
KR20180055222A (ko) 조리용기감지장치, 조리용기감지방법 및 유도가열조리기
JP4611009B2 (ja) インバータの制御方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant