JP4611009B2 - インバータの制御方法 - Google Patents

インバータの制御方法 Download PDF

Info

Publication number
JP4611009B2
JP4611009B2 JP2004352775A JP2004352775A JP4611009B2 JP 4611009 B2 JP4611009 B2 JP 4611009B2 JP 2004352775 A JP2004352775 A JP 2004352775A JP 2004352775 A JP2004352775 A JP 2004352775A JP 4611009 B2 JP4611009 B2 JP 4611009B2
Authority
JP
Japan
Prior art keywords
inverter
output voltage
value
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004352775A
Other languages
English (en)
Other versions
JP2006166558A (ja
Inventor
進一 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yanmar Co Ltd
Original Assignee
Yanmar Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yanmar Co Ltd filed Critical Yanmar Co Ltd
Priority to JP2004352775A priority Critical patent/JP4611009B2/ja
Publication of JP2006166558A publication Critical patent/JP2006166558A/ja
Application granted granted Critical
Publication of JP4611009B2 publication Critical patent/JP4611009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、インバータの制御方法に関する。
この種のインバータとしては、例えば直流電源の出力を交流電力に変換して商用交流電源に供給するという系統連系インバータがある。そして、系統連系インバータには、図5(a)、(b)に示す様な単相電圧形インバータや三相電圧形インバータ等がある。
例えば、図5(a)の単相電圧形インバータでは、スイッチング素子(IGBT, MOSFETなどの半導体素子)S1とダイオードd1を並列接続した上アーム101と、該上アーム101と同様の構成の下アーム102を直列接続し、また該上アーム101と同じ構成の上アーム103と下アーム104を直列接続し、更に上下アーム101、102と上下アーム103、104を並列接続している。そして、直流電源105を各上アーム101、103の上端と各下アーム102、104の下端に接続し、また上下アーム101、102の中点と上下アーム103、104の中点からインダクタ106を介して出力電流isを出力している。
この様な構成の単相電圧形インバータの動作の一例としては十数kHzのキャリア信号に同期して、上下アーム101、104のスイッチング素子S1、S4と上下アーム102、103のスイッチング素子S2、S3を交互にオン、オフする方法がある。これにより、インバータ出力電圧vBを制御して、キャリア信号よりも周波数が十分に低い交流の出力電流isを生成し商用交流電源108に供給している。
また、上アーム101のスイッチング素子S1をオンにする期間と下アーム102のスイッチング素子S2をオンにする期間の間に、双方のスイッチング素子S1、S2をオンにしないためのデッドタイムを設定している。同様に上下アーム103、104においても、上アーム103のスイッチング素子S3をオンにする期間と下アーム104のスイッチング素子S4をオンにする期間の間に、双方のスイッチング素子S3、S4をオンにしないためのデッドタイムを設定している。
一方、インバータの制御方法としては、インバータの出力電流指令値に基づいてインバータの出力電圧指令値を求め、この出力電圧指令値に応じてインバータの出力電圧を制御するという方法がある。しかし、この出力電圧指令値と実際の出力電圧の間には、デッドタイムやスイッチングの遅れやスイッチングデバイスの順方向降下電圧などの制御誤差や外乱に起因する誤差が生じることが知られている。この誤差を補償する方法としては、各種デッドタイム補償法や出力電圧のフィードバック制御法などが提案されているが、どれも演算処理や回路構成が複雑化するという問題があった。
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、複雑な演算処理や回路構成を必要とせずにインバータの出力電圧誤差を補償するインバータ制御方法を提供することを目的とする。
上記課題を解決するために、本発明は、インバータの出力側に出力インダクタを介して接続された負荷ないしは商用交流電源の電圧値と電流値、及びインバータの出力電流指令値に基づいて、インバータの平均出力電圧指令値を求め、この平均出力電圧指令値に応じてインバータの出力電圧を制御するインバータの出力電流の制御方法において、インバータの出力インダクタのインダクタンスをLとし、インバータの出力電圧の制御周期をTswとし、制御周期Tsw毎に設定される各時点をt(k-1)、t(k)、t(k+1)…とし、時点t(k-1)〜t(k)の期間でのインバータの平均出力電圧指令値をvB(k-1)*とし、時点t(k)で出力インダクタに流れている実電流値をis(k)とし、時点t(k-1)で出力インダクタに流れている実電流値をis(k-1)とし、時点t(k-1)〜t(k)の期間で負荷ないしは商用交流電源にかかる平均実電圧値を/vs(k-1)としたとき、時点t(k-1)〜t(k)の期間でのインバータの出力電圧誤差をErr(k-1)を次式(1)から導出している。
Err(k-1)=/vs(k-1)+(L/Tsw){is(k)−is(k-1)}−vB(k-1)* …(1)
また、本発明においては、出力電圧誤差Err(k-1)の範囲を最大値及び最小値により制限している。更に、この最大値及び最小値をインバータの運転状況に従って変化させる。
本発明の制御方法によれば、上記式(1)から導出されるインバータの出力電圧誤差Err(k-1)を、時点t(k)以降の期間におけるインバータの出力電圧の制御に反映するので、インバータ出力電圧の誤差が補償され、従って、負荷に流れる実電流の誤差を十分に抑えることができる。
また、出力電圧誤差Err(k-1)の範囲を最大値及び最小値により制限しているので、出力電圧誤差Err(k-1)が過大になったり過小になることはなく、出力電圧の制御を安定的に行う事ができる。更に、この最大値及び最小値をインバータの運転状況に従って変化させる事により、インバータ出力電圧誤差Errの過補償を抑える事も可能である。
以下、本発明の実施形態を添付図面を参照しつつ詳細に説明する。
図1は、本発明のインバータ制御方法の一実施形態を適用した系統連系インバータを概略的に示す回路図である。この系統連系インバータ1は、単相電圧形インバータ部2と、制御部3とを備えている。単相電圧形インバータ部2は、直流電源4の直流電力を交流の出力電流isに変換して、この出力電流isを商用交流電源5に供給する。また、制御部3は、単相電圧形インバータ部2をパルス幅変調し、交流の出力電流isの周波数と位相を商用交流電源2の交流電圧の周波数と位相に整合させたり、出力電流isに含まれる高調波を低減して出力電流isを正弦波形に近づける。
単相電圧形インバータ部2では、それぞれのスイッチング素子S1、S2が挿入された上アーム11と下アーム12を直列接続し、またそれぞれのスイッチング素子S3、S4が挿入された上アーム13と下アーム14を直列接続し、更に上下アーム11、12と上下アーム13、14を並列接続し、直流電源4を各上アーム11、13の上端と各下アーム12、14の下端に接続している。そして、上下アーム11、12の中点と上下アーム13、14の中点からインダクタ15を介して出力電流isを出力し、この出力電流isを商用交流電源5に供給している。
制御部3は、十数kHzのキャリア信号Chを入力しており、このキャリア信号Chに同期して、上下アーム11、14のスイッチング素子S1、S4と上下アーム12、13のスイッチング素子S2、S3を相反的にオン、オフしたり、全ての上下アーム11〜14のスイッチング素子S1〜S4をオフにする等の制御を行って、交流の出力電流isを形成する。
ここで、キャリア信号Chは、図2に示す様な十数kHzの三角波である。制御部3は、このキャリア信号Chを入力するだけではなく、インバータ部2の出力電流isを指示する出力電流指令値is*を入力する。また、電流検出器6は、インバータ1から商用交流電源5に流れる出力電流isの実電流値isを検出し、この実電流値isを示す検出出力を制御部3に出力する。更に、制御部3は、商用交流電源5の実電圧値vsの検出値vsも入力される。
制御部3は、出力電流指令値is*を指示され、実電流値isを示す電流検出器6の検出出力と商用交流電源5の実電圧値vsの検出値を入力し、出力電流指令値is*、実電流値is、及び実電圧値vsに基づいて、平均出力電圧指令値vB*を求め、この平均出力電圧指令値vB*に対するキャリア信号ChのレベルvCに基づいて、各上下アーム11〜14のスイッチング素子S1〜S4をオン、オフし、インバータの出力電圧vBを制御して、交流の出力電流isを形成する。
図3のグラフは、出力電流指令値is*及び交流の出力電流isを模式的に示している。この図3のグラフから明らかな様に出力電流isは、出力電流指令値is*に従い上昇及び下降を繰り返して、商用交流電源5の交流電圧vsに同期したものとなる。また、この出力電流isは、キャリア信号Chに対する各スイッチング素子S1〜S4のスイッチング動作による高調波成分を含む。この高調波成分はインダクタ15と商用交流電源2の間に低域フィルタ(LPF)を挿入することにより低減することができる。
ところで、出力電圧指令値vB*と実際の出力電圧vBの間には、デッドタイムやスイッチングの遅れやスイッチングデバイスの順方向降下電圧などの制御誤差や外乱に起因する出力電圧誤差Errが生じることが知られている。また、この様な誤差は、急激に変化するものではなく制御周期Tswよりも十分に長い期間にわたって生じ続ける傾向にある。更に、商用交流電源2の電源周期の1周期後の同位相においても同様の誤差が生じる傾向もある。
次に、制御部3による出力電圧誤差Err導出方法を詳しく説明する。
まず、インダクタ15のインダクタンスをLとし、インバータ1の出力電流指令値をis*とし、インバータ1の平均出力電圧指令値をvB*とし、インバータ1から商用交流電源2に流れる実電流値をisとし、商用交流電源2の実電圧値をvsとする。
そして、インバータ1の出力電圧vBの制御周期をTswとし、制御周期Tsw毎に設定される各時点をt(k-1)、t(k)、t(k+1)…とすると、時点t(k-1)〜t(k)の期間での平均出力電圧指令値をvB(k-1)*とし、時点t(k)での実電流値をis(k)とし、時点t(k-1)での実電流値をis(k-1)とし、時点t(k-1)〜t(k)の期間での平均実電圧値を/vs(k-1)とし、時点t(k-1)〜t(k)の期間でのインバータの出力電圧誤差をErr(k-1)とする。
ここで、インバータ1から商用交流電源2に流れる実電流値isは、制御周期Tsw毎に、電流検出器6により検出される。
更に、商用交流電源2の実電圧値vsの時点t(k-1)〜t(k)の期間での平均実電圧値を/vs(k-1)は、制御周期Tsw毎に、制御部3で求められる。
制御部3は、インダクタ15のインダクタンスL及び制御周期Tswを予め記憶しており、また現在の時点t(k)で、実電流値is(k)を示す検出出力を入力している。更に、制御部3は、時点t(k-1)〜t(k)の期間での平均出力電圧指令値vB(k-1)*、時点t(k-1)での実電流値is(k-1)、及び時点t(k-1)〜t(k)の期間での平均実電圧値/vs(k-1)を少なくとも記憶している。
この様な前提で、制御部3は、インバータ出力電圧の誤差Err(k-1)を次式(1)から導出する。
Err(k-1)=/vs(k-1)+(L/Tsw){is(k)−is(k-1)}−vB(k-1)* …(1)
ここで、例えば図4に示す様に出力電流指令値is*は、各制御周期Tswの時点t(k-1)、t(k)、t(k+1)、毎に、is(k-1)*、is(k)*、is(k+1)*という様に順次変化するものとする。このとき、実電流値isを、時点t(k-1)〜t(k)の期間に実電流値is(k-1)から出力電流指令値is(k)*まで変化させるために必要なインバータ出力電圧指令値vB(k-1)*を何らかの方法で演算したとする。そして、この平均出力電圧指令値vB(k-1)*とキャリア信号ChのレベルvCを比較することにより、各上下アーム11〜14のスイッチング素子S1〜S4をオン、オフし、インバータの出力電圧vBを制御して、交流の出力電流isを形成する。ここで、時点t(k-1)〜t(k)の期間において、誤差や外乱が無くインバータの制御が行われていれば、時点t(k)における実電流値is(k)は時点t(k)における出力電流指令値is(k)*と一致しているはずである。しかし、前述した様に出力電圧指令値vB*と実際の出力電圧vBの間には、デッドタイムやスイッチングの遅れやスイッチングデバイスの順方向降下電圧などの制御誤差や外乱に起因する出力電圧誤差Errが存在するので、図4に示すように、時点t(k)における実電流値is(k)が時点t(k)における出力電流指令値is(k)*に一致しない。
そこで、本実施形態では、上記式(1)により時点t(k-1)〜t(k)の期間でのインバータ1の出力電圧誤差Err(k-1)を求め、この出力電圧誤差Err(k-1)を時点t(k)以降の期間におけるインバータの出力電圧の制御に反映する。
例えば、図4に示す様に時点t(k-1)〜t(k)の期間の平均出力電圧指令値vB(k-1)*を何らかの方法で設定し、この平均出力電圧指令値vB(k-1)*に基づく制御を行って、実電流値isを実電流値is(k-1)から出力電流指令値is(k)*まで上昇させようとしたときに、実電流値is(k)が出力電流指令値is(k)*に達しなかったものとする。この場合、上記式(1)の右項における[/vs(k-1)+(L/Tsw){is(k)−is(k-1)}]の電圧、すなわち商用交流電源2の実電圧値をvsの時点t(k-1)〜t(k)の期間の平均実電圧値/vs(k-1)と、この期間にインダクタ15に生じる平均実電圧値(L/Tsw){is(k)−is(k-1)}とを加算した和の電圧であるインバータ出力電圧vBの時点t(k-1)〜t(k)の期間における平均値/vB(k-1)が、この期間の平均出力電圧指令値vB(k-1)*に一致しないことになる。従って、上記式(1)の右項における[/vs(k-1)+(L/Tsw){is(k)−is(k-1)}−vB(k-1)*]という出力電圧誤差Err(k-1)が生じる。
この出力電圧誤差Err(k-1)は、先に述べた様に急激に変化することはないことから、時点t(k)〜t(k+1)の期間や時点t(k+1)〜t(k+2)の期間でも同様に生じるものと予測される。更に、商用交流電源2の電源周期の1周期後の同位相においても同様の誤差が生じるものと予測される。そこで、該出力電圧誤差Err(k-1)を時点t(k)以降の期間におけるインバータの平均出力電圧指令値vB(k)*やvB(k+1)*などに重畳することにより出力電圧誤差を補償することで、実電流値isの誤差が十分に抑えられる。
一方、本実施形態では、次式(2)に示す様に出力電圧誤差Err(k-1)を、最小値α及び最大値βにより制限している。
α≦Err(k-1)≦最大値β …(2)
制御部3は、直流電源4の電圧、デッドタイムDT、及び上下アーム11〜14のスイッチング素子S1〜S4のスイッチング周波数等に応じて、最小値α及び最大値βを設定もしくは更新し、出力電圧誤差Err(k-1)を最小値α及び最大値βにより制限する。例えば、出力電圧誤差Err(k-1)が最小値αよりも小さくなったときには、出力電圧誤差Err(k-1)=最小値αと設定し、また出力電圧誤差Err(k-1)が最大値βよりも大きくなったときには、出力電圧誤差Err(k-1)=最大値βと設定する。これにより、出力電圧誤差Err(k-1)が過大になったり過小になることはなく、出力電圧の制御を安定的に行う事ができる。
また、−最小値α=最大値βとし、次式(3)に示す様に出力電圧誤差Err(k-1)の絶対値を、最大値βにより制限してもよい。
│Err(k-1)│≦最大値β …(3)
更に、本実施形態では、出力電圧誤差Errを制限する最小値α及び最大値βをインバータの運転状況により変化させる。
出力電圧誤差Errの主要因はデッドタイムによる誤差であり、この誤差はインバータの運転状況によって変化する事が知られている。例えば、出力インダクタに流れる電流が0付近の場合、デッドタイム誤差は極めて小さくなる。そこで、制御部3は、インバータの運転状況データから、デッドタイム誤差の有無や大きさを判断し、出力電圧誤差Errを上記式(2)で制限する場合には最小値α及び最大値βを設定し、上記式(3)で制限する場合は最大値βのみを設定する。これにより、デッドタイム誤差の極小域でのインバータ出力電圧誤差Errの過補償を抑える事も可能である。
以上説明した様に本実施形態では、上記式(1)により出力電圧誤差Err(k-1)を求め、この出力電圧誤差Err(k-1)を時点t(k)以降の期間におけるインバータの平均出力電圧指令値vB(k)*やvB(k+1)*などに重畳することで出力電圧誤差を補償しているので、実電流値isが出力電流指令値is*により近づいて、実電流値isの誤差が十分に抑えられる。
また、出力電圧誤差Err(k-1)を上記式(2)および上記式(3)の様に最小値α及び最大値βにより制限しているので、出力電圧誤差Err(k-1)が過大になったり過小になることはなく、出力電圧の制御を安定的に行う事ができ、従って、実電流値isも安定化する。
更に、出力電圧誤差Errを制限する上記式(2)における最小値α及び最大値β、または、上記式(3)における最大値βをインバータの運転状況により変化させているので、デッドタイム誤差が極小域でのインバータ出力電圧誤差Errの過補償を抑える事も可能である。
尚、本発明は、上記実施形態に限定されるものではなく、多様に変形することができる。例えば、本発明は、単相電圧形インバータだけではなく、図5(b)に示す様な3組の上下アーム101と102、103と104、及び111と112を有する三相電圧形インバータにも適用することができる。更に、商用交流電源に出力電流を供給する系統連系インバータだけではなく、電力を消費する負荷に出力を供給するインバータにも本発明を適用することができる。
本発明の制御方法の一実施形態を適用した系統連系インバータを概略的に示す回路図である。 図1のインバータにおけるキャリア信号と第1及び第2アーム指令値の比較結果に基づく上下アームのスイッチング素子のオン、オフ制御を説明するために用いた図である。 図1のインバータにおける出力電流指令値及び出力電流を模式的に示すグラフである。 図1のインバータにおける出力電流指令値及び平均出力電圧指令値等を示すグラフである。 (a)、(b)は、一般的な単相電圧形インバータ及び三相電圧形インバータを概略的に示す回路図である。
符号の説明
1 系統連系インバータ
2 単相電圧形インバータ部
3 制御部
4 直流電源
5 商用交流電源
6 電流検出器
11、13 上アーム
12、14 下アーム
S1、S2、S3、S4 スイッチング素子
15 インダクタ

Claims (3)

  1. インバータの出力側に出力インダクタを介して接続された負荷ないしは商用交流電源の電圧値と電流値、及びインバータの出力電流指令値に基づいて、インバータの平均出力電圧指令値を求め、この平均出力電圧指令値に応じてインバータの出力電圧を制御するインバータの出力電流の制御方法において、
    インバータの出力インダクタのインダクタンスをLとし、インバータの出力電圧の制御周期をTswとし、制御周期Tsw毎に設定される各時点をt(k-1)、t(k)、t(k+1)…とし、時点t(k-1)〜t(k)の期間でのインバータの平均出力電圧指令値をvB(k-1)*とし、時点t(k)で出力インダクタに流れている実電流値をis(k)とし、時点t(k-1)で出力インダクタに流れている実電流値をis(k-1)とし、時点t(k-1)〜t(k)の期間で負荷ないしは商用交流電源にかかる平均実電圧値を/vs(k-1)とし、時点t(k-1)〜t(k)の期間でのインバータの出力電圧誤差をErr(k-1)としたとき、
    出力電圧誤差Err(k-1)を次式(1)から導出し、これを時点t(k)以降の期間におけるインバータの出力電圧の制御に反映することを特徴とするインバータの制御方法。
    Err(k-1)=/vs(k-1)+(L/Tsw){is(k)−is(k-1)}−vB(k-1)* …(1)
  2. 出力電圧誤差Err(k-1)の範囲を最大値及び最小値により制限することを特徴とする請求項1に記載のインバータの制御方法。
  3. 請求項2に記載の最大値および最小値をインバータの運転状況に従って変化させる請求項に記載のインバータの制御方法。
JP2004352775A 2004-12-06 2004-12-06 インバータの制御方法 Expired - Fee Related JP4611009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004352775A JP4611009B2 (ja) 2004-12-06 2004-12-06 インバータの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352775A JP4611009B2 (ja) 2004-12-06 2004-12-06 インバータの制御方法

Publications (2)

Publication Number Publication Date
JP2006166558A JP2006166558A (ja) 2006-06-22
JP4611009B2 true JP4611009B2 (ja) 2011-01-12

Family

ID=36667952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352775A Expired - Fee Related JP4611009B2 (ja) 2004-12-06 2004-12-06 インバータの制御方法

Country Status (1)

Country Link
JP (1) JP4611009B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227435B1 (ko) * 2014-03-26 2021-03-12 삼성전자주식회사 압축기 및 그 제어방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249386U (ja) * 1988-09-27 1990-04-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249386U (ja) * 1988-09-27 1990-04-05

Also Published As

Publication number Publication date
JP2006166558A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
US8879285B2 (en) Power converter for outputting power to a system
KR101513710B1 (ko) Pwm 신호생성장치 및 이 pwm 신호생성장치를 구비한 인버터 장치
EP1921740B1 (en) Power converter control
JP2015096020A (ja) マトリクスコンバータおよび出力電圧誤差の補償方法
JP2001045763A (ja) コンバータ回路
TWI661653B (zh) 不斷電電源裝置及不斷電電源裝置的試驗方法
US20150188454A1 (en) Inverter device, control circuit for inverter device, and method for controlling inverter device
US11329593B2 (en) Power conversion device and rotating machine drive system
JP5247282B2 (ja) 電力変換装置
JP2004201440A (ja) パルス幅変調方法とその装置及び電力変換方法と電力変換器
JP6858725B2 (ja) Dc/dcコンバータ、及びdc/dcコンバータの制御方法
JP2001186752A (ja) 電源高調波抑制装置および空気調和機
JP6837576B2 (ja) 電力変換装置
US20230208137A1 (en) Devices and methods for improving a grid synchronization of unidirectional power converters
US11368019B2 (en) Active filter device and air conditioner
JP4611009B2 (ja) インバータの制御方法
JP5787053B2 (ja) 3相v結線コンバータの制御装置
JP2010041877A (ja) 電力変換装置の制御装置および制御方法
JP6716039B2 (ja) 電力変換装置
JP2674402B2 (ja) 交流出力変換器の並列運転制御装置
JP2018137840A (ja) 力率改善回路
Kong et al. Enhanced three phase ac stationary frame PI current regulators
EP4277109A1 (en) Carrier based model predictive control for converter with filter cells
JP2014187742A (ja) インバータ装置
JP2626274B2 (ja) インバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees